KR20090022903A - 표시소자 제조방법 - Google Patents

표시소자 제조방법 Download PDF

Info

Publication number
KR20090022903A
KR20090022903A KR1020070088580A KR20070088580A KR20090022903A KR 20090022903 A KR20090022903 A KR 20090022903A KR 1020070088580 A KR1020070088580 A KR 1020070088580A KR 20070088580 A KR20070088580 A KR 20070088580A KR 20090022903 A KR20090022903 A KR 20090022903A
Authority
KR
South Korea
Prior art keywords
substrate
alignment
alignment key
forming
layer
Prior art date
Application number
KR1020070088580A
Other languages
English (en)
Other versions
KR101390767B1 (ko
Inventor
안재준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070088580A priority Critical patent/KR101390767B1/ko
Publication of KR20090022903A publication Critical patent/KR20090022903A/ko
Application granted granted Critical
Publication of KR101390767B1 publication Critical patent/KR101390767B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133354—Arrangements for aligning or assembling substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/506—Repairing, e.g. with redundant arrangement against defective part

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 표시소자 제조방법에 관한 것으로서, 본 발명에 따른 표시소자 제조방법은 다수의 결함이 표면에 존재하는 기판상에 제1 도전층을 형성하는 단계; 상기 제1 도전층을 선택적으로 패터닝하여 게이트전극과 얼라인키를 형성하는 단계; 상기 게이트전극과 얼라인키를 포함한 기판상에 게이트절연막과 반도체층을 형성하는 단계; 상기 반도체층을 포함한 기판상에 제2 도전층을 형성하는 단계; 및 포토마스크 얼라인공정을 통해 상기 제2 도전층을 선택적으로 패터닝하여 소스/드레인전극과 상기 얼라인키와 중첩되는 더미패턴을 동시에 형성하는 단계;를 포함하여 구성되는 것을 특징으로 한다.
기판, 얼라인키, 얼라인마크, 포토마스크, 더미패턴

Description

표시소자 제조방법{METHOD FOR FABRICATING DISPLAY DEVICE}
본 발명은 표시소자 제조방법에 관한 것으로서, 보다 상세하게는 금속실드패턴(metal shield pattern)으로 얼라인키(key) 부분을 블로킹시켜 스테인레스 스틸(stainless steel) 기판의 스크래치(scratch)성 결함을 가려 주므로써, 얼라인 에러(align error)없이 정상적으로 후속 층을 정확하게 적층하여 소자의 제조공정을 용이하게 수행할 수 있는 표시소자 제조방법에 관한 것이다.
일반적으로, 표시소자를 제조하는 공정은 기판상에 다수의 패턴을 층층이 형성하는 공정이다. 이러한 패턴을 형성하기 위해서는 막질을 패터닝하기 위한 식각마스크가 필요하다.
표시장치의 제조공정에 사용되는 식각마스크로는 대개는 감광막 즉, 포토레지스트막을 도포하여 특징방식으로 노광하여 형성된다.
이러한 노광단계에서 형성하고자 하는 막질의 패턴이 결정되므로 노광은 매우 중요한 공정이 된다.
따라서, 정확한 패턴을 형성하려면 먼저 노광장치에서 마스크패턴을 정확히 정렬시켜야 한다.
이러한 목적으로 기판의 비패턴 형성영역에는 얼라인먼트 키(alignment key)가 형성되어 있다.
상기 얼라인먼트 키를 기준으로 마스크패턴의 얼라인이 이루어지고, 감광막상에 노광이 실시되어 물질막의 패턴을 한정하는 포토레지스트패턴 즉, 식각마스크가 형성된다.
이와 같이 형성된 식각마스크의 정렬이 어긋났을 경우 식각공정에서 미리 형성된 하지막 패턴에 손상을 줄 수 있다.
노광공정에서 얼라인먼트 키는 마스크패턴의 정렬은 물론 기판내의 각종 정보를 알 수 있는데, 이러한 것은 노광방식에 따라 약간씩 달라질 수 있다.
이러한 얼라인먼트 키를 이용하여 일반적인 표시소자 제조방법에 대해 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1a는 일반적인 표시장치의 제조방법에 있어서, 기판의 최외곽부에 형성된 얼라인키를 도시한 평면도이고, 도 1b는 도 1a의 "A"부의 확대 평면도로서, 복수개의 X축방향의 얼라인마크과 Y축방향의 얼라인마크를 나타낸 평면도이다.
도 2는 일반적인 표시장치의 제조방법에 있어서, 복수개의 얼라인마크의 평면도 및 이들 얼라인마크에 레이저 조사시 각 얼라인마크의 위치에서의 강도 변화를 도시한 그래프이다.
도면에는 도시하지 않았지만, 먼저 표시소자를 구성하는 박막트랜지스터를 구성하는 게이트전극을 형성하기 위해 기판(11)상에 게이트전극 형성용 금속층 (미도시)을 증착한후 그 위에 포토레지스트막(미도시)을 도포한다.
그다음, 마스크를 이용한 노광 및 현상공정을 진행한후 상기 포토레지스트막을 선택적으로 패터닝하여 포토레지스트막패턴(미도시)을 형성한다.
이어서, 상기 포토레지스트막패턴(미도시)을 마스크로 상기 금속층을 선택적으로 패터닝하여 상기 기판상에 게이트전극(미도시)을 포함한 게이트라인(미도시)을 형성한다.
이때, 도 1a를 참조하면, 상기 게이트전극 형성시에, 후속 공정에서 형성될 층패턴을 정확하게 얼라인하기 위해 기준이 되는 얼라인키(align key)(17)를 동시에 형성한다. 상기 얼라인키(17)은 기판(11)의 최외곽부의 4 지점에 형성하게 된다.
또한, 상기 얼라인키(17)는, 도 1b를 참조하면, X축방향 및 Y축방향으로 형성된 복수개의 얼라인마크(17a)로 구성된다.
이어서, 상기 게이트전극을 포함한 기판(11)상에 게이트절연막으로 사용하기 위한 절연막(미도시)과 액티브층으로 사용하기 위한 반도체층(미도시)을 차례로 증착한후 이를 패터닝할 때 앞서 형성된 게이트전극 형성시에 함께 형성된 얼라인키(17)를 이용하여 노광부에 위치한 마스크와 정배열시킨 다음 노광공정을 진행한다. 이때, 정배열하기 위해 필요한 것은 이전에 형성된 얼라인키(17)이다.
정배열하기 위해 스캐닝할때, 도 2의 (a), (b)를 참조하면, 얼라인키(17) 즉, 복수개의 얼라인마크(17a)에 반사되는 레이저(21) 조사에 의한 빛의 강도를 이용하여 감지하게 된다.
그런데, 이러한 스캐닝을 할때 얼라인키부위의 패턴이 잘못 형성되어 있거나 원하는 피크 치를 가지지 못하므로 마스크와 정배열하지 못해 정상적으로 노광을 진행할 수 없게 된다.
기존의 글라스(glass)기판의 경우, 이물 등에 의한 얼라인 불량은 발생할 수 있으나, 기판 자체에 아무런 패턴이 없기 때문에 얼라인하는 과정에서 기판에 기인한 얼라인 불량은 거의 발생하지 않는다.
하지만, 도 3에 도시된 바와 같이, 유리기판이 아닌 스테인레스 스틸 (stainless steel; SUS) 또는 기타 다른 금속재질로 구성된 기판의 경우, 기판 자체에 존재하는 스크래치(scratch) 또는 이물 등의 스크래치성 결함(D)으로 인해 정상적으로 얼라인을 할 수 없게 된다.
이러한 문제점을 갖고 있는 기판을 이용한 종래기술에 따른 표시소자 제조방법에 대해 도 3 내지 도 5를 참조하여 설명하면 다음과 같다.
도 3은 종래기술에 따른 표시장치의 제조방법에 있어서, 스테인레스 스틸 (stainless steel; SUS)로 구성된 기판(미도시)의 최외곽부에 형성된 얼라인키내에 형성된 복수개의 얼라인마크를 나타낸 평면도이다.
도 4는 종래기술에 따른 표시장치의 제조방법에 있어서, 기판 자체의 표면에 존재하는 스크래치 또는 이물 등의 스크래치성 결함(D)을 나타낸 사진이다.
도 5는 종래기술에 따른 표시장치의 제조방법에 있어서, 기판 자체의 표면에 존재하는 결함(D)과 복수개의 얼라인마크에 레이저 조사시 각 얼라인마크와 결함의 위치에서의 강도 변화를 도시한 그래프이다.
도 3 및 도 4를 참조하면, 서스 기판(미도시; 도 1의 11 참조)상에 표시소자 를 구성하는 박막트랜지스터를 이루는 게이트전극을 포함한 게이트라인(미도시)을 형성하기 위해 서스(SUS)기판(11)상에 게이트라인 형성용 금속층을 증착한후 그 위에 포토레지스트막을 도포한다.
그다음, 노광마스크를 이용한 노광 및 현상공정을 진행한후 상기 금속층을 선택적으로 패터닝하여, 도면에는 도시하지 않았지만, 먼저 표시소자를 구성하는 박막트랜지스터를 구성하는 게이트전극을 형성하기 위해 기판(11)상에 금속층 (미도시)을 증착한후 그 위에 포토레지스트막(미도시)을 도포한다.
그다음, 마스크를 이용한 노광 및 현상공정을 진행한후 상기 포토레지스트막을 선택적으로 패터닝하여 포토레지스트막패턴(미도시)을 형성한다.
이어서, 상기 포토레지스트막패턴(미도시)을 마스크로 상기 금속층을 선택적으로 패터닝하여 상기 기판상에 게이트전극(미도시)을 포함한 게이트라인(미도시)을 형성한다.
이때, 도 3 및 도 4에 도시된 바와같이, 상기 게이트전극 형성시에, 후속 공정에서 형성될 층의 패턴을 정확하게 얼라인하기 위해 기준이 되는 얼라인키(align key) 즉, 복수개의 얼라인마크(17a)를 동시에 형성한다.
또한, 상기 얼라인키(align key)(17)는, 일반적으로, 기판의 최외곽부의 4 지점에 형성하게 된다. 이때, 상기 서스 기판(미도시; 도 1의 11 참조) 자체 표면에는 스크래치(scratch) 또는 이물 등의 스크래치성 결함(D)이 존재한다.
이어서, 상기 게이트전극을 포함한 기판상에 절연막 및 반도체층을 차례로 증착한후 이를 패터닝할때 앞서 형성된 게이트전극 형성시에 함께 형성된 얼라인키 를 이용하여 노광부에 위치한 마스크와 정배열시킨 다음 노광공정을 진행한다. 이때, 정배열하기 위해 필요한 것은 제1 층에서 형성된 얼라인키(17)이다.
이렇게 정배열하기 위해 스캐닝할때, 도 5를 참조하면, 얼라인키(17)에서의 레이저(21) 조사에 의해 반사되는 빛의 강도를 이용하여 정배열하기 위한 위치(position)를 감지하게 된다.
그런데, 이러한 정배열하기 위한 스캐닝을 할때, 얼라인키(17)에서 반사되는 빛의 강도(intensity) 뿐만 아니라 기판표면에 존재하는 스크래치 또는 이물 등의 스크래치성 결함(defect)(D)에서의 빛의 강도까지 함께 감지하게 된다.
즉, 스테인레스 스틸재질의 기판 자체에 존재하는 스크래치성 결함(D)으로 인해 노광공정에서 노광마스크(photo mask)의 키를 얼라인할때 간섭 현상이 발생하여 정상적인 얼라인공정을 수행할 수 없게 된다.
따라서, 이러한 기판표면에 존재하는 스크래치 또는 이물 등의 결함(D)에서의 빛의 강도까지 감지하게 되므로 인해 얼라인키부위의 패턴의 위치가 잘못 인식되어져 결국 마스크와 정배열하지 못해 정상적으로 노광을 진행할 수 없게 된다.
그러므로, 서스(SUS) 또는 기타 금속재질의 기판의 경우에는, 기판 자체에 존재하는 스크래치 (scratch) 또는 이물등으로 인해 정상적으로 얼라인을 할 수 없다.
결론적으로, 서스 기판상에 게이트전극과 함께 형성된 얼라인키에 그 이후 형성되는 절연층 또는 금속층을 얼라인할때, 해당 층의 투과율이 낮은 경우는 정상적으로 얼라인이 가능하지만, 해당 층의 투과율이 높은 경우는 서스기판의 스크래 치나 이물 등의 스크래치성 결함(D)이 레이저(laser)에 그대로 감지되어 정상적인 얼라인이 불가능하게 된다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 금속실드패턴(metal shield pattern)으로 얼라인키(key) 부분을 블로킹시켜 표면에 다수의 결함이 존재하는 스테인레스 스틸(stainless steel) 또는 기타 금속재질로 구성된 기판의 스크래치(scratch)성 결함을 가려 주므로써, 얼라인 에러(align error)없이 정상적으로 후속 층을 정확하게 적층하여 소자의 제조공정을 용이하게 수행할 수 있는 표시소자 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 표시소자 제조방법은, 표면에 다수의 결함이 존재하는 기판상에 제1 도전층을 형성하는 단계; 상기 제1 도전층을 선택적으로 패터닝하여 게이트전극과 얼라인키를 형성하는 단계; 상기 게이트전극과 얼라인키를 포함한 기판상에 게이트절연막과 반도체층을 형성하는 단계; 상기 반도체층을 포함한 기판상에 제2 도전층을 형성하는 단계; 및 포토마스크 얼라인공정을 통해 상기 제2 도전층을 선택적으로 패터닝하여 소스/드레인전극과 상기 얼라인키와 중첩되는 더미패턴을 동시에 형성하는 단계;를 포함하여 구성되는 것을 특징으로 한다.
여기서, 상기 얼라인키는 상기 기판의 최외곽부의 모서리 지점에 형성된다.
상기 얼라인키는 X축 방향의 복수개의 얼라인마크와 Y축 방향의 복수개의 얼라인마크들로 구성된다.
상기 포토마스크 얼라인공정은, 상기 반도체층을 포함한 기판상에 형성된 제2 도전층상에 포토레지스트막을 형성하는 단계; 상기 얼라인키를 기준으로 포토마스크를 위치시킨 상태에서 레이저 조사에 의한 노광공정 및 현상공정을 진행하는 단계; 상기 노광 및 현상공정을 진행한후 상기 포토레지스트막을 선택적으로 패터닝하여 포토레지스트막패턴을 형성하는 단계; 상기 포토레지스트막패턴을 마스크로 상기 제2 도전층을 선택적으로 패터닝하여 소스/드레인전극과 함께 더미패턴을 형성하는 단계를 포함하여 구성된다.
상기 기판은 스테인레스 스틸(stainless steel) 또는 기타 다른 금속재질의 기판을 포함하거나, 표면에 다수의 스크래치성 결함이 존재하는 기판을 포함한다.
상기 스크래치성 결함은 상기 포토마스크 얼라인공정을 통해 실시하는 레이저 조사시에 상기 얼라인키와 중첩되는 더미패턴에 의해 감지되지 않는다.
상기 표시소자 제조방법은, 소스/드레인전극 및 더미패턴이 형성된 기판상에 보호막을 형성하는 단계; 상기 보호막을 선택적으로 제거하여 콘택홀을 형성하는 단계; 상기 보호막상에 상기 콘택홀을 통해 드레인전극과 접속되는 화소전극을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기에서 설명한 바와같이, 본 발명에 따른 표시소자의 제조방법에 있어서는 다음과 같은 효과가 있다.
본 발명에 따른 표시소자의 제조방법은 금속실드패턴(metal shield pattern)으로 얼라인키(key) 부분을 블로킹시켜 표면에 다수의 스크래치성 결함이 존재하는 스테인레스 스틸(stainless steel), 기타 금속재질 또는 투명성 재질로 구성된 기판의 스크래치(scratch)성 결함을 가려 주므로써, 얼라인 에러(align error)없이 정상적으로 후속 층을 정확하게 적층하여 소자의 제조공정을 용이하게 수행할 수 있다.
이하, 본 발명에 따른 표시소자의 제조방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 6a는 본 발명에 따른 표시장치의 제조방법에 있어서, 스테인레스 스틸(stainless steel; SUS) 기판(미도시)상에 형성된 게이트라인과 기판의 최외곽부에 형성된 얼라인키를 나타낸 평면도이다.
도 6b는 도 6a에 도시된 얼라인키의 "B"부의 확대 평면도로서, X축 방향과 Y축 방향으로 형성된 복수개의 얼라인마크 및 스크래치성 결함(D)을 나타낸 평면도이다.
도 7a는 본 발명에 따른 표시소자의 제조방법에 있어서, 스테인레스 스틸(stainless steel; SUS) 기판(미도시)상에 형성된 데이터라인과 소스/드레인전극 및 기판의 최외곽부에 형성된 얼라인키를 나타낸 평면도이다.
도 7b는 도 7a에 도시된 얼라인키의 "C"부의 확대 평면도로서, X축 방향과 Y축 방향으로 형성된 복수개의 얼라인마크상에 형성된 더미패턴을 나타낸 평면도이다.
도 8은 본 발명에 따른 표시소자의 제조방법에 있어서, 데이터라인 및 소스/ 드레인전극과 함께 형성된 얼라인키의 단면도이다.
도 6a 및 도 6b를 참조하면, 표면에 다수의 스크래치 또는 이물 등의 스크래치성 결함(D)이 존재하는 스테인레스 스틸(stainless steel) 즉, 플렉시블 서스 (SUS) 기판(101)상에 표시소자를 구성하는 박막트랜지스터의 게이트라인(105)을 형성하기 위해 서스기판(101)상에 Mo, AlNd, Al, Ti, Ta 또는 이들 합금 물질 또는 기타 다른 금속물질을 스퍼터링방법이나 다른 증착방법으로 증착하여 게이트라인 형성용 제1 금속층(미도시)을 증착한후 그 위에 제1 포토레지스트막(미도시)을 도포한다. 이때, 상기 서스기판(101) 자체의 표면에는 스크래치 또는 이물 등의 스크래치성 결함(D)이 존재한다.
여기서는 스테인레스 스틸 재질로 구성된 기판의 경우에 대해 한정하여 설명하고 있지만, 상기 스테인레스 스틸 재질이외에 기타 다른 금속 재질의 기판도 적용가능 하며, 특히 표면에 다수의 스크래치나 이물 등의 스크래치성 결함이 존재하는 기판(예를들어, 유리기판 또는 투명성 절연기판 포함)이면 어떤 기판도 적용가능하다.
그리고, 도면에는 도시하지 않았지만, 서스기판(101)상에 제1 금속층(미도시)을 형성하기 전에 절연물질을 이용한 벌크층(미도시; 도 8의 103 참조)을 형성할 수도 있다.
그다음, 제1 마스크를 통해 상기 제1 포토레지스트막(미도시)에 레이저를 조사하고 상기 제1 포토레지스트막(미도시)을 현상한후 상기 제1 포토레지스트막(미도시)를 선택적으로 제거하여 제1 포토레지스트막패턴(미도시)을 형성한다.
이때, 상기 서스기판(101)의 최외곽부의 4지점에도 얼라인키를 형성하기 위한 제1 포토레지스트막패턴(미도시)을 함께 형성한다.
이어서, 상기 게이트라인 형성용 및 얼라인키 형성용 제1 포토레지스트막패턴(미도시)을 마스크로 상기 제1 금속물질층을 선택적으로 패터닝하여 게이트라인 (105)과 얼라인키(107)를 형성한다.
이때, 상기 게이트라인(105) 형성시에 이 게이트라인(105)에서 수직방향으로 연장된 게이트전극(107)도 함께 형성된다.
또한, 상기 얼라인키(105)는 서스기판(101)의 최외곽부인 4 지점에 형성되며, X축 방향의 복수개의 얼라인마크(107a)와 Y축 방향의 복수개의 얼라인마크(107a)들로 구성된다.
그다음, 상기 제1 포토레지스트막패턴을 제거한후 상기 게이트라인(105)과 얼라인키(107)를 포함한 서스 기판(101) 전면에 게이트절연막(미도시)과 반도체층 (미도시)을 차례로 증착한다.
이어서, 상기 반도체층(미도시)상에 제2 포토레지스트막(미도시)을 도포한후 제2 마스크를 이용한 노광공정 및 현상공정을 진행하고 이어 상기 제2 포토레지스트막(미도시)을 선택적으로 제거하여 제2 포토레지스트막패턴(미도시)을 형성한다.
그다음, 상기 제2 포토레지스트막패턴을 마스크로 상기 반도체층을 선택적으로 패터닝하여 상기 게이트전극(105a)과 오버랩되는 반도체층패턴(미도시)을 형성한다.
이때, 상기 반도체층패턴(미도시)을 형성하는 공정은 위에서와 같이 독립적 으로 별도의 마스크를 사용하여 패터닝하거나 후속 공정에서 형성될 제2금속층과 함께 하나의 마스크를 이용하여 패터닝할 수도 있다.
이어서, 상기 제2 포토레지스트막패턴(미도시)을 제거한후 상기 반도체층패턴을 포함한 서스기판(101) 전면에 데이터라인(미도시; 도 7a의 111a 참조) 및 소스/드레인전극(미도시; 도 7a의 111b, 111c 참조)을 형성하기 위해 Mo, AlNd, Al, Ti, Ta 또는 이들 합금 물질 또는 기타 다른 금속물질을 스퍼터링방법이나 다른 증착방법으로 증착하여 제 2 금속층(미도시)을 증착한다.
이때, 상기 제2 금속층(미도시)은 상기 서스기판(101)의 최와곽부에 형성된 얼라인키(107)을 포함한 서스기판(미도시) 전면에 형성한다.
그다음, 상기 제2 금속층(미도시)상에 제3 포토레지스트막(미도시)을 도포한후 제3 마스크(미도시)를 이용한 노광공정 및 현상공정을 진행하고 이어 상기 제3 포토레지스트막을 선택적으로 제거하여 제3 포토레지스트막패턴(미도시)을 형성한다.
이때, 상기 제3 포토레지스트막패턴(미도시)은 상기 데이터라인(111a), 소스/드레인전극(111b, 111c)으로 형성될 영역을 포함한 상기 얼라인키(미도시; 도 7a의 111d 참조)과 오버랩되는 제2 금속층(미도시)상에 형성된다.
이어서, 도 7a를 참조하면, 상기 제3 포토레지스트막패턴(미도시)을 마스크로 상기 제2 금속층을 선택적으로 패터닝하여 데이터라인(111a), 소스/드레인전극 (111b, 111c)을 형성한다.
이때, 상기 제2 금속층 패터닝시에, 도 7b에 도시된 바와같이, 상기 얼라인 키(107)상측에 있는 제2 금속층 일부도 선택적으로 패터닝되어 더미패턴(111d)이 형성된다.
또한, 서스기판(101)의 스크래치 또는 이물 등의 스크래치성 결함(D)을 가려 주기 위해 소스/드레인전극(111b, 111c) 형성시에 게이트라인(105)과 함께 형성된 얼라인키(107) 상부를 소스/드레인전극 형성용 제2 금속층을 이용하여 덮어 주므로써 게이트전극(105a) 하부의 서스기판(101)의 스크래치성 결함(D)을 가려 주는 역할을 하게 된다.
즉, 소스/드레인전극(111b, 111c) 형성시에 위에서와 같이 얼라인키(107) 부분에 더미패턴(111d)을 추가로 형성해 주므로써 후속 포토(photo) 공정에서 정상적으로 얼라인을 진행할 수 있다.
특히, 도 8에 도시된 바와같이, 소스/드레인전극(111b, 111c)을 형성하기 위해 포토마스크를 이용한 얼라인공정을 진행할 때는 얼라인이 정상적으로 진행된다.
그 이유는 제1금속층에서 게이트라인(105)과 함께 형성된 얼라인키(107) 상부에 투과율이 낮은 소스/드레인전극 형성용 제2금속층이 증착되어 있는 상태로 얼라인공정을 진행하기 때문에 그 하부의 서스기판(101) 자체의 표면에 존재하는 스크래치나 이물 등의 스크래치성 결함(D)이 레이저(laser) 조사시에 검출되지 않기 때문이다.
이렇게 하여, 표시소자를 구성하는 박막트랜지스터의 제조공정을 완료하게 되는데, 이후 진행되는 공정은 적용하는 소자 즉, 액정표시소자(LCD; liquid crystal display device), 유기발광소자(OLED; organic light emitted diode device), 또는 전기영동표시장치(EPD; electrophoretic display device) 등의 종류에 따라 각각의 후속 제조공정 순서에 의해 이루어진다.
여기서는 금속 재질의 기판을 적용한 표시소자의 제조공정에 의거하여 설명하도록 한다.
그다음, 도면에는 도시하지 않았지만, 상기 제3 포토레지스트막패턴을 제거한후 서스기판(101) 전체에 보호막(미도시)을 증착한다.
이어서, 상기 보호막상에 제4 포토레지스트막(미도시)을 도포한후 제4 마스크를 이용한 노광 및 현상공정을 진행하고 이어 상기 제4 포토레지스트막을 선택적으로 패터닝하여 제4 포토레지스트막패턴(미도시)을 형성한다.
이때, 도 6a 및 도 6b에 도시된 바와같이, 상기 서스기판(101)의 스크래치 또는 이물 등의 스크래치성 결함(D)을 가려 주기 위해 소스/드레인전극(도 6a의 111b, 111c 참조) 형성시에 게이트라인(105 참조)과 함께 형성된 얼라인키(107 참조) 상부를 소스/드레인전극 형성용 제2 금속층을 이용하여 덮어 주므로써 게이트전극하부의 서스기판의 스크래치성 결함(D)을 가려 주는 역할을 하게 된다.
즉, 도 8에 도시된 바와같이, 소스/드레인전극(미도시; 도 7b의 111b, 111c 참조) 형성시에 얼라인키(107)를 구성하는 복수개의 얼라인마크(107a)상에 더미패턴(111d)이 추가로 형성되어 있어, 제4 마스크를 이용한 포토공정에서도 얼라인공정을 정상적으로 진행할 수 있다.
그다음, 상기 제4 포토레지스트막패턴(미도시)을 마스크로 상기 보호막(미도시)을 선택적으로 제거하여 상기 드레인전극(111c) 일부를 노출시키는 콘택홀(미도 시)을 형성한다.
이어서, 상기 제4 포토레지스트막패턴을 제거한후 상기 서스 기판(101) 전체에 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO) 또는 기타 다른 투명성 도전물질을 이용하여 투명도전층(미도시)을 증착한다.
그다음, 상기 투명도전층상에 제5 포토레지스트막(미도시)을 도포한후 제5 마스크를 이용한 노광 및 현상공정을 진행하고 이어 상기 제5 포토레지스트막을 선택적으로 패터닝하여 제5 포토레지스트막패턴(미도시)을 형성한다.
이때, 전술한 바와같이, 상기 서스기판 자체의 표면에 존재하는 스크래치 또는 이물 등의 스크래치성 결함(D)을 가려 주기 위해 소스/드레인전극패턴 형성시에 게이트라인과 함께 형성된 얼라인키패턴 상부를 소스/드레인전극 형성용 제2 금속물질층을 이용하여 덮어 주므로써 게이트전극하부의 서스기판의 스크래치성 결함 (D)을 가려 주는 역할을 하게 된다.
즉, 도 8에 도시된 바와같이, 소스/드레인전극 형성시에 얼라인키부분에 더미패턴(111d)이 추가로 형성되어 있어, 제5 마스크를 이용한 포토공정에서도 정상적으로 얼라인을 진행할 수 있다.
이어서, 도면에는 도시하지 않았지만, 상기 제5 포토레지스트막패턴을 마스크로 상기 투명도전층을 선택적으로 패터닝하여 상기 콘택홀(미도시)을 통해 상기 드레인전극(미도시)과 전기적으로 접촉하는 화소전극(미도시)을 형성한다.
이렇게 서스기판상에 박막트랜지스터를 제조하는 공정을 완료하게 된다.
하지만, 본 발명의 설명에서는 표시소자 제조공정에 대해 설명하였지만, 본 발명은 표시소자, 예를들어 전기영동표시소자, 액정표시소자, 유기전계발광소자 등에만 한정되게 실시되는 것이 아니라, 기판 자체 표면에 다수의 스크래치 또는 이물 등의 스크래치성 결함이 존재하는 기판상에 형성되는 박막트랜지스터를 이용한 모든 소자 즉, 반도체소자를 포함하는 기타 소자 등에도 적용가능하다.
도 1a는 일반적인 표시장치의 제조방법에 있어서, 기판의 최외곽부에 형성된 얼라인키를 도시한 평면도이고, 도 1b는 도 1a의 "A"부의 확대 평면도로서, 복수개의 X축방향의 얼라인마크과 Y축방향의 얼라인마크를 나타낸 평면도.
도 2는 일반적인 표시장치의 제조방법에 있어서, 복수개의 얼라인마크의 평면도 및 이들 얼라인마크에 레이저 조사시 각 얼라인마크의 위치에서의 강도 변화를 도시한 그래프.
도 3은 종래기술에 따른 표시장치의 제조방법에 있어서, 스테인레스 스틸 (stainless steel; SUS) 기판(미도시)의 최외곽부에 형성된 얼라인키내에 형성된 복수개의 얼라인마크를 나타낸 평면도.
도 4는 종래기술에 따른 표시소자의 제조방법에 있어서, 서스 기판 자체의 표면에 존재하는 스크래치 또는 이물 등의 스크래치성 결함(D)을 나타낸 사진.
도 5는 종래기술에 따른 표시소자의 제조방법에 있어서, 서스 기판 자체의 표면에 존재하는 결함(D)과 복수개의 얼라인마크에 레이저 조사시 각 얼라인마크와 결함의 위치에서의 강도 변화를 도시한 그래프.
도 6a는 본 발명에 따른 표시소자의 제조방법에 있어서, 스테인레스 스틸(stainless steel; SUS) 기판(미도시)상에 형성된 게이트라인과 기판의 최외곽부에 형성된 얼라인키를 나타낸 평면도.
도 6b는 도 6a에 도시된 얼라인키의 "B"부의 확대 평면도로서, X축과 Y축방향으로 형성된 복수개의 얼라인마크 및 스크래치성 결함(D)을 나타낸 평면도.
도 7a는 본 발명에 따른 표시소자의 제조방법에 있어서, 스테인레스 스틸 (stainless steel; SUS) 기판(미도시)상에 형성된 데이터라인과 소스/드레인전극 및 기판의 최외곽부에 형성된 얼라인키를 나타낸 평면도.
도 7b는 도 7a에 도시된 얼라인키의 "C"부의 확대 평면도로서, X축 방향과 Y축 방향으로 형성된 복수개의 얼라인마크상에 형성된 더미패턴을 나타낸 평면도.
도 8은 본 발명에 따른 표시소자의 제조방법에 있어서, 데이터라인 및 소스/드레인전극과 함께 형성된 얼라인키의 단면도.
** 도면의 주요부분에 대한 부호 설명 **
101 : 서스(SUS) 기판 105 : 게이트라인
105a : 게이트전극 107 : 얼라인키
107a : 얼라인마크 111a : 데이터라인
111b : 소스전극 111c : 드레인전극
111d : 더미패턴

Claims (8)

  1. 표면에 다수의 결함이 존재하는 기판상에 제1 도전층을 형성하는 단계;
    상기 제1 도전층을 선택적으로 패터닝하여 게이트전극과 얼라인키를 형성하는 단계;
    상기 게이트전극과 얼라인키를 포함한 기판상에 게이트절연막과 반도체층을 형성하는 단계;
    상기 반도체층을 포함한 기판상에 제2 도전층을 형성하는 단계; 및
    포토마스크 얼라인공정을 통해 상기 제2 도전층을 선택적으로 패터닝하여 소스/드레인전극과 상기 얼라인키와 중첩되는 더미패턴을 동시에 형성하는 단계;를 포함하여 구성되는 것을 특징으로 하는 표시소자 제조방법.
  2. 제 1항에 있어서, 상기 얼라인키는 상기 기판의 최외곽부의 모서리 지점에 형성되는 것을 특징으로 하는 표시소자 제조방법.
  3. 제 1항에 있어서, 상기 얼라인키는 X축 방향의 복수개의 얼라인마크와 Y축 방향의 복수개의 얼라인마크들로 구성된 것을 특징으로 하는 표시소자 제조방법.
  4. 제 1항에 있어서, 상기 포토마스크 얼라인공정은,
    상기 반도체층을 포함한 기판상에 형성된 제2 도전층상에 포토레지스트막을 형성하는 단계;
    상기 얼라인키를 기준으로 포토마스크를 위치시킨 상태에서 레이저 조사에 의한 노광공정 및 현상공정을 진행하는 단계;
    상기 노광 및 현상공정을 진행한후 상기 포토레지스트막을 선택적으로 패터닝하여 포토레지스트막패턴을 형성하는 단계;
    상기 포토레지스트막패턴을 마스크로 상기 제2 도전층을 선택적으로 패터닝하여 소스/드레인전극과 함께 더미패턴을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 표시소자 제조방법.
  5. 제 1항에 있어서, 상기 기판은 기판표면에 다수의 결함이 존재하는 스테인레스 스틸(stainless steel), 기타 금속재질 또는 투명성 기판을 포함하는 것을 특징으로 하는 표시소자 제조방법.
  6. 제 5항에 있어서, 상기 기판의 자체 표면에 스크래치성 결함이 존재하는 것을 특징으로 하는 표시소자 제조방법.
  7. 제 6항에 있어서, 상기 스크래치성 결함은 상기 포토마스크 얼라인공정을 통해 실시하는 레이저 조사시에 상기 얼라인키와 중첩되는 더미패턴에 의해 감지되지 않는 것을 특징으로 하는 표시소자 제조방법.
  8. 제 1항에 있어서, 상기 제조방법은,
    소스/드레인전극 및 더미패턴이 형성된 기판상에 보호막을 형성하는 단계;
    상기 보호막을 선택적으로 제거하여 콘택홀을 형성하는 단계;
    상기 보호막상에 상기 콘택홀을 통해 드레인전극과 접속되는 화소전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시소자 제조방법.
KR1020070088580A 2007-08-31 2007-08-31 표시소자 제조방법 KR101390767B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070088580A KR101390767B1 (ko) 2007-08-31 2007-08-31 표시소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070088580A KR101390767B1 (ko) 2007-08-31 2007-08-31 표시소자 제조방법

Publications (2)

Publication Number Publication Date
KR20090022903A true KR20090022903A (ko) 2009-03-04
KR101390767B1 KR101390767B1 (ko) 2014-04-30

Family

ID=40692699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070088580A KR101390767B1 (ko) 2007-08-31 2007-08-31 표시소자 제조방법

Country Status (1)

Country Link
KR (1) KR101390767B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015031033A1 (en) * 2013-08-28 2015-03-05 3M Innovative Properties Company Electronic assembly with fiducial marks for precision registration during subsequent processing steps
CN106457858A (zh) * 2014-06-20 2017-02-22 3M创新有限公司 在后续处理期间实现精确配准的多种油墨的印刷

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003098511A (ja) 2001-09-25 2003-04-03 Seiko Epson Corp 液晶装置及びその製造方法
KR100813343B1 (ko) * 2003-08-12 2008-03-12 비오이 하이디스 테크놀로지 주식회사 액정표시장치 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015031033A1 (en) * 2013-08-28 2015-03-05 3M Innovative Properties Company Electronic assembly with fiducial marks for precision registration during subsequent processing steps
CN105474760A (zh) * 2013-08-28 2016-04-06 3M创新有限公司 具有用于在后续处理步骤期间精确配准的基准标记的电子组件
US9807871B2 (en) 2013-08-28 2017-10-31 3M Innovative Properties Company Electronic assembly with fiducial marks for precision registration during subsequent processing steps
CN105474760B (zh) * 2013-08-28 2019-03-08 3M创新有限公司 具有用于精确配准的基准标记的电子组件
CN106457858A (zh) * 2014-06-20 2017-02-22 3M创新有限公司 在后续处理期间实现精确配准的多种油墨的印刷

Also Published As

Publication number Publication date
KR101390767B1 (ko) 2014-04-30

Similar Documents

Publication Publication Date Title
US8414783B2 (en) Method of forming double-sided patterns in a touch panel circuit
US9698171B2 (en) Array substrate and method of manufacturing the same, and display device
KR101600306B1 (ko) 표시장치용 어레이 기판 및 그 제조방법
KR100922800B1 (ko) 하프톤 마스크와 그 제조방법 및 이를 이용한 표시장치의 제조방법
US7679088B2 (en) Thin-film transistor and fabrication method thereof
US7241648B2 (en) Array substrates for use in liquid crystal displays and fabrication methods thereof
US6667792B2 (en) Array substrate with identification mark on semiconductor layer and identification mark forming method thereof
US20080136993A1 (en) Method of Forming a Cell Identification, Display Substrate and Display Device Having the Same
US6650394B1 (en) Identification mark portion in liquid crystal display panel and fabricating method thereof
US10101661B2 (en) Multi-layer substrate, preparation method thereof and display device
KR101321298B1 (ko) 얼라인 키 및 이의 형성방법과 이를 이용한 박막트랜지스터기판의 형성방법
KR101835557B1 (ko) 디스플레이 장치용 기판 및 그 제조방법
JP2009192667A (ja) 表示装置及び表示装置の製造方法
US20220187703A1 (en) Nano pattern manufacturing method, nanoimprint substrate, and display substrate
KR101390767B1 (ko) 표시소자 제조방법
KR100345959B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100993455B1 (ko) 아이디 마크가 형성된 액정표시장치 및 그 제조방법
KR100815907B1 (ko) 액정표시소자의 제조방법
CN104810312B (zh) 栅极层上的对位标记的制作方法
KR100601174B1 (ko) 박막 트랜지스터 기판용 광마스크 제작 방법
KR101474259B1 (ko) 프로세스 키를 포함하는 표시장치 및 그 포토 얼라인 방법
US7351519B2 (en) Patterning of indium-tin oxide (ITO) for precision-cutting and aligning a liquid crystal display (LCD) panel
KR101537676B1 (ko) 액정표시장치의 제조방법
KR20110042984A (ko) 평판표시장치 및 그의 제조방법
KR100796486B1 (ko) 액정표시소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 6