KR101835557B1 - 디스플레이 장치용 기판 및 그 제조방법 - Google Patents

디스플레이 장치용 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101835557B1
KR101835557B1 KR1020110102261A KR20110102261A KR101835557B1 KR 101835557 B1 KR101835557 B1 KR 101835557B1 KR 1020110102261 A KR1020110102261 A KR 1020110102261A KR 20110102261 A KR20110102261 A KR 20110102261A KR 101835557 B1 KR101835557 B1 KR 101835557B1
Authority
KR
South Korea
Prior art keywords
pattern
overlay
overlay pattern
scale
substrate
Prior art date
Application number
KR1020110102261A
Other languages
English (en)
Other versions
KR20130037810A (ko
Inventor
김윤오
임종천
유재현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110102261A priority Critical patent/KR101835557B1/ko
Priority to CN201210367213.9A priority patent/CN103035567B/zh
Priority to US13/644,043 priority patent/US8709909B2/en
Publication of KR20130037810A publication Critical patent/KR20130037810A/ko
Priority to US14/202,676 priority patent/US8987759B2/en
Application granted granted Critical
Publication of KR101835557B1 publication Critical patent/KR101835557B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 기판의 액티브 영역 내에 제1 패턴을 형성함과 동시에 상기 액티브 영역 내의 가장자리 영역에 제1 오버레이 패턴을 형성하는 공정; 및 상기 기판의 액티브 영역 내에 제2 패턴을 형성함과 동시에 상기 액티브 영역 내의 가장자리 영역에 제2 오버레이 패턴을 형성하는 공정을 포함하여 이루어지고, 이때, 상기 제1 오버레이 패턴은 소정 방향으로 배열된 눈금을 포함하여 이루어지고, 상기 제2 오버레이 패턴은 상기 제1 오버레이 패턴의 눈금에 대응하면서 상기 소정 방향으로 배열된 눈금을 포함하여 이루어진 것을 특징으로 하는 디스플레이 장치용 기판의 제조방법, 및 방법에 의해 제조된 디스플레이 장치용 기판에 관한 것으로서,
본 발명에 따르면, 제1 오버레이 패턴과 제2 오버레이 패턴이 기판의 액티브 영역 내의 가장자리 영역에 서로 대응하는 눈금을 이용하여 형성되어 있기 때문에, 종래에 비하여 제1 패턴과 제2 패턴의 쉬프트 정도를 보다 정확하게 판단할 수 있고, 스크라이빙 공정 이후에도 패널 내부에 상기 제1 오버레이 패턴과 제2 오버레이 패턴이 존재하게 되어, 패널 상태에서도 상기 제1 오버레이 패턴과 제2 오버레이 패턴을 활용하여 상기 제1 패턴과 제2 패턴의 쉬프트 정도를 확인할 수 있다.

Description

디스플레이 장치용 기판 및 그 제조방법{Substrate for Display Device and Method for manufacturing the same}
본 발명은 디스플레이 장치용 기판에 관한 것으로서, 보다 구체적으로는, 디스플레이 장치용 기판 상에 형성되는 미세 패턴들의 쉬프트(shift) 정도를 확인하는 방법에 관한 것이다.
초창기 디스플레이 장치인 음극선관(Cathode Ray Tube)을 대체하는 디스플레이 장치로서, 액정표시장치(Liquid Crystal Display Device), 플라즈마 디스플레이 패널(Plasma Display Panel), 및 유기발광장치(Organic Light Emitting Display Device) 등이 개발된 바 있다.
이와 같은 디스플레이 장치는 기판 상에 박막 트랜지스터 등과 같은 다양한 형태의 미세 패턴을 형성하여 제조하며, 제조 공정 진행 중에 또는 제조 공정이 완료된 이후에 그 불량 유무를 판단하기 위해서 다양한 형태의 검사 공정이 수행된다.
이와 같은 디스플레이 장치의 검사 공정 중의 하나로서, 기판 상에 형성된 미세 패턴들의 쉬프트(shift) 정도를 확인하는 공정이 있다.
이하, 도면을 참조로 종래의 디스플레이 장치용 기판 상에 형성되는 미세 패턴들의 쉬프트 정도를 확인하는 방법에 대해서 설명하기로 한다.
도 1a 및 도 1b는 종래 방법에 따른 미세 패턴들의 쉬프트 정도를 확인하는 방법을 도시한 개략적인 평면도이다.
구체적인 공정에 대한 설명에 앞서서, 전체적인 기판의 레이아웃(layout)에 대해서 도 1a 및 도 1b를 참조하여 간략히 설명하면, 기판(1) 상에는 복수 개, 예로서 2개의 액티브 영역(10)이 형성될 수 있다. 이와 같은 액티브 영역(10) 각각은 추후 스크라이빙 공정에 의해서 절단된 후 디스플레이 장치의 패널(Panel)을 구성하게 된다.
상기 디스플레이 장치의 패널을 구성하는 액티브 영역(10) 각각에는 다양한 형태의 패턴들(11, 12)들이 형성되고, 상기 액티브 영역(10)의 외곽에는 상기 패턴들(11, 12)의 쉬프트 정도를 확인하기 위한 오버레이 패턴(21, 22)이 형성된다.
이하, 각각의 공정에 대해서 보다 구체적으로 설명하기로 한다.
우선, 도 1a에서 알 수 있듯이, 기판(1)의 액티브 영역(10)에 제1 패턴(11)을 형성하고, 그와 동시에 상기 액티브 영역(10)의 외곽에 제1 오버레이 패턴(21)을 형성한다.
상기 제1 패턴(11)은 예로서 가로 방향으로 배열되는 게이트 배선이 될 수 있고, 상기 제1 오버레이 패턴(21)은 예로서 사각형 구조로 형성될 수 있다.
상기 제1 패턴(11) 및 제1 오버레이 패턴(21)은 포토리소그라피(Photolithograpy)와 같은 패터닝 공정을 통해 형성할 수 있으며, 그 경우, 상기 제1 패턴(11) 및 제1 오버레이 패턴(21)에 대응하는 제1 마스크 패턴을 이용함으로써, 상기 제1 패턴(11) 및 제1 오버레이 패턴(21)을 동시에 형성할 수 있다.
다음, 도 1b에서 알 수 있듯이, 기판(1)의 액티브 영역(10)에 제2 패턴(12)을 형성하고, 그와 동시에 상기 액티브 영역(10)의 외곽에 제2 오버레이 패턴(22)을 형성한다.
상기 제2 패턴(12)은 예로서 세로 방향으로 배열되는 데이터 배선이 될 수 있고, 상기 제2 오버레이 패턴(22)은 예로서 상기 제1 오버레이 패턴(21) 내에 배치되는 사각형 구조로 형성될 수 있다.
상기 제2 패턴(12) 및 제2 오버레이 패턴(22)은 포토리소그라피(Photolithograpy)와 같은 패터닝 공정을 통해 형성할 수 있으며, 그 경우, 상기 제2 패턴(12) 및 제2 오버레이 패턴(22)에 대응하는 제2 마스크 패턴을 이용함으로써, 상기 제2 패턴(12) 및 제2 오버레이 패턴(22)을 동시에 형성할 수 있다.
이와 같은 종래의 방법은 상기 액티브 영역(10)의 외곽에 형성된 제1 오버레이 패턴(21) 및 제2 오버레이 패턴(22)을 이용함으로써 상기 제1 패턴(11) 및 제2 패턴(12)의 쉬프트 정도를 확인한다.
즉, 상기 제1 패턴(11)과 제1 오버레이 패턴(21)은 제1 마스크 패턴을 이용하여 동시에 형성하였기 때문에, 만약에 제1 마스크 패턴의 얼라인(alignment)이 정확하지 않는 등의 공정 오차가 발생한 경우, 상기 제1 패턴(11) 및 상기 제1 오버레이 패턴(21)이 동일한 정도로 쉬프트될 수 있다.
또한, 상기 제2 패턴(12)과 제2 오버레이 패턴(22)은 제2 마스크 패턴을 이용하여 동시에 형성하였기 때문에, 만약에 제2 마스크 패턴의 얼라인(alignment)이 정확하지 않는 등의 공정 오차가 발생한 경우, 상기 제2 패턴(12) 및 상기 제2 오버레이 패턴(22)이 동일한 정도로 쉬프트될 수 있다.
상기 제1 패턴(11)과 제2 패턴(12)은 액티브 영역(10) 내에 미세하게 형성되므로, 상기 제1 패턴(11)과 제2 패턴(12)의 쉬프트 정도를 확인하는 것은 용이하지 않다. 따라서, 상기 제1 패턴(11)의 쉬프트 정도를 상기 제1 오버레이 패턴(21)의 쉬프트 정도를 통해 파악하고, 상기 제2 패턴(12)의 쉬프트 정도를 상기 제2 오버레이 패턴(22)의 쉬프트 정도를 통해 파악한다.
그러나, 이와 같은 종래의 방법은 다음과 같은 문제점이 있다.
종래의 방법은 공정 오차가 발생한 경우, 상기 제1 패턴(11)의 쉬프트 정도와 상기 제1 오버레이 패턴(21)의 쉬프트 정도가 동일하다고 간주하고, 상기 제2 패턴(12)의 쉬프트 정도와 상기 제2 오버레이 패턴(22)의 쉬프트 정도가 동일하다고 간주하는 것인데, 실제로는 그렇지 않다.
즉, 비록 제1 오버레이 패턴(21)과 제2 오버레이 패턴(22) 사이의 쉬프트가 발생하지 않아서 제1 패턴(11)과 제2 패턴(12)이 정확하게 형성된 것으로 판정한 경우라 할지라도, 이후의 정밀 검사 공정에서 제1 패턴(11)과 제2 패턴(12)이 정확하지 않게 형성된 것으로 판정되는 경우가 종종 발생하게 된다.
이와 같은 이유로 인해서, 상기 제1 오버레이 패턴(21)과 제2 오버레이 패턴(22)의 쉬프트 정도를 이용하여 제1 패턴(11)과 제2 패턴(12)의 쉬프트 정도를 판정한 경우 종종 판정 오류가 발생하는 문제가 있다.
또한, 종래의 방법은, 상기 제1 오버레이 패턴(21)과 제2 오버레이 패턴(22)이, 디스플레이 장치의 패널을 구성하게 되는 액티브 영역(10) 외곽에 형성되어 있다. 따라서, 스크라이빙 공정 이후에는 패널 내부에 상기 제1 오버레이 패턴(21)과 제2 오버레이 패턴(22)이 존재하지 않게 되어, 패널 상태에서 상기 제1 오버레이 패턴(21)과 제2 오버레이 패턴(22)을 활용할 수 없는 단점이 있다.
본 발명은 전술한 종래의 단점을 해결하기 위해 고안된 것으로서, 본 발명은 기판 상에 형성되는 미세 패턴들의 쉬프트(shift) 정도를 보다 정밀하게 판정함과 더불어 패널 상태에서도 상기 미세 패턴들의 쉬프트 정도를 확인할 수 있는 디스플레이 장치용 기판 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 상기 목적을 달성하기 위해서, 기판의 액티브 영역 내에 제1 패턴을 형성함과 동시에 상기 액티브 영역 내의 가장자리 영역에 제1 오버레이 패턴을 형성하는 공정; 및 상기 기판의 액티브 영역 내에 제2 패턴을 형성함과 동시에 상기 액티브 영역 내의 가장자리 영역에 제2 오버레이 패턴을 형성하는 공정을 포함하여 이루어지고, 이때, 상기 제1 오버레이 패턴은 소정 방향으로 배열된 눈금을 포함하여 이루어지고, 상기 제2 오버레이 패턴은 상기 제1 오버레이 패턴의 눈금에 대응하면서 상기 소정 방향으로 배열된 눈금을 포함하여 이루어진 것을 특징으로 하는 디스플레이 장치용 기판의 제조방법을 제공한다.
본 발명은 또한, 기판; 상기 기판의 액티브 영역 내에 형성된 제1 패턴 및 제2 패턴; 상기 액티브 영역 내의 가장자리 영역에 형성되며 상기 제1 패턴과 동일한 물질로 형성된 제1 오버레이 패턴; 및 상기 액티브 영역 내의 가장자리 영역에 형성되며 상기 제2 패턴과 동일한 물질로 형성된 제2 오버레이 패턴을 포함하여 이루어지고, 이때, 상기 제1 오버레이 패턴은 소정 방향으로 배열된 눈금을 포함하여 이루어지고, 상기 제2 오버레이 패턴은 상기 제1 오버레이 패턴의 눈금에 대응하면서 상기 소정 방향으로 배열된 눈금을 포함하여 이루어진 것을 특징으로 하는 디스플레이 장치용 기판을 제공한다.
상기와 같은 본 발명에 따르면 다음과 같은 효과가 있다.
본 발명에 따르면, 제1 오버레이 패턴과 제2 오버레이 패턴이 기판의 액티브 영역 내의 가장자리 영역에 형성되어 있기 때문에, 종래에 비하여 제1 패턴과 제2 패턴의 쉬프트 정도를 보다 정확하게 판단할 수 있다.
또한, 본 발명에 따르면, 제1 오버레이 패턴과 제2 오버레이 패턴을 서로 대응하는 눈금을 이용하여 형성하기 때문에 종래에 비하여 보다 용이하게 쉬프트 정도를 확인할 수 있는 장점이 있다.
또한, 본 발명에 따르면, 제1 오버레이 패턴과 제2 오버레이 패턴이 기판의 액티브 영역 내의 가장자리 영역에 형성되어 있기 때문에, 스크라이빙 공정 이후에도 패널 내부에 상기 제1 오버레이 패턴과 제2 오버레이 패턴이 존재하게 되어, 패널 상태에서도 상기 제1 오버레이 패턴과 제2 오버레이 패턴을 활용하여 상기 제1 패턴과 제2 패턴의 쉬프트 정도를 확인할 수 있는 장점이 있다.
도 1a 및 도 1b는 종래 방법에 따른 미세 패턴들의 쉬프트 정도를 확인하는 방법을 도시한 개략적인 평면도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 디스플레이 장치용 기판의 제조 방법을 도시한 개략적인 평면도이다.
도 3a 및 도 3b는 디스플레이 장치용 기판 상에 형성된 제1 패턴과 제2 패턴이 쉬프트된 경우를 도시한 것이다.
도 4a 내지 도 4e는 본 발명의 다른 실시예에 따른 디스플레이 장치용 기판의 제조방법을 도시한 개략적인 평면도이다.
도 5a 내지 도 5e는 본 발명의 다른 실시예에 따른 디스플레이 장치용 기판의 제조방법을 도시한 개략적인 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 디스플레이 장치용 기판의 제조 방법을 도시한 개략적인 평면도이다.
우선, 도 2a에서 알 수 있듯이, 기판(1)의 액티브 영역(100) 내에 제1 패턴(101)을 형성하고, 그와 동시에 상기 액티브 영역(100) 내의 가장자리 영역에 제1 오버레이(overlay) 패턴(201)을 형성한다.
상기 액티브 영역(100)은 추후 스크라이빙(scribing) 공정에 의해 절단되어 디스플레이 장치의 패널(Panel)을 구성하는 것으로서, 상기 기판(1) 상에 복수 개가 형성될 수 있다. 도면에는 상기 액티브 영역(100)이 기판(1) 상에 2개가 형성된 모습을 도시하였지만, 상기 액티브 영역(100)의 형성 개수 및 배치 모습 등은 다양하게 변경될 수 있다.
상기 액티브 영역(100)을 표시하는 라인(line)은 실제로는 가상의 라인이고, 추후 스크라이빙 공정을 거친 이후에는 패널의 가장자리를 구성하게 된다.
상기 제1 패턴(101)은 상기 액티브 영역(100) 내에 소정의 형상으로 형성된다. 예로서, 상기 디스플레이 장치용 기판이 박막 트랜지스터 기판일 경우, 상기 제1 패턴(101)은 가로 방향으로 배열되는 게이트 배선일 수 있다.
상기 제1 오버레이 패턴(201)은 상기 액티브 영역(100) 내의 가장자리 영역, 특히, 상기 액티브 영역(100) 내의 모서리 영역에 형성될 수 있다. 도면에는, 상기 제1 오버레이 패턴(201)이 상기 액티브 영역(100) 내의 네 개의 모서리 영역에 형성된 모습을 도시하였지만, 반드시 그에 한정되는 것은 아니고, 네 개의 모서리 영역 중에서 적어도 하나의 모서리 영역에 형성될 수 있다. 예로서, 상기 제1 오버레이 패턴(201)은 상기 액티브 영역(100) 내에서 마주하는 두 개의 모서리 영역에만 형성될 수도 있다.
상기 제1 패턴(101) 및 제1 오버레이 패턴(201)은 하나의 패터닝 공정을 통해서 동시에 형성하며, 따라서, 상기 제1 패턴(101) 및 제1 오버레이 패턴(201)은 동일한 물질로 이루어질 수 있다.
이와 같은 제1 패턴(101) 및 제1 오버레이 패턴(201)은 포토리소그라피(Photolithograpy) 공정을 통해 형성할 수 있으며, 그 경우, 상기 제1 패턴(101) 및 제1 오버레이 패턴(201)에 대응하는 제1 마스크 패턴을 이용함으로써, 상기 제1 패턴(101) 및 제1 오버레이 패턴(201)을 동시에 형성할 수 있다.
경우에 따라서, 롤 인쇄 공정을 이용하여 상기 제1 패턴(101) 및 제1 오버레이 패턴(201)을 동시에 형성할 수도 있다.
도 2a에서 화살표로 표시된 확대도를 참조하면, 상기 제1 오버레이 패턴(201)은, 제1 서브 패턴(201a) 및 제2 서브 패턴(201b)으로 이루어질 수 있다.
상기 제1 서브 패턴(201a)은 제1 방향, 예로서 세로 방향으로 소정 간격을 가지면서 배열된 눈금, 특히, 수평 형상의 눈금을 포함하여 이루어져 있다.
상기 제2 서브 패턴(201b)은 상기 제1 방향과는 상이한 제2 방향, 예로서 가로 방향으로 소정 간격을 가지면서 배열된 눈금, 특히, 수직 형상의 눈금을 포함하여 이루어져 있다.
또한, 상기 제1 서브 패턴(201a) 및 제2 서브 패턴(201b) 각각은 예로서, 0, 1 및 2와 같은 눈금에 대한 번호 매김(numbering)을 추가로 포함할 수 있고, 그에 더하여 (+) 및 (-)와 같은 번호 매김에 대한 부호를 추가로 포함할 수 있다.
또한, 상기 제1 서브 패턴(201a) 및 제2 서브 패턴(201b)은 함께 형성되는 제1 패턴(101)을 표시하는 명칭, 예로서, P1과 같은 제1 패턴(101)의 명칭을 추가로 포함할 수 있다.
다음, 도 2b에서 알 수 있듯이, 기판(1)의 액티브 영역(100) 내에 제2 패턴(102)을 형성하고, 그와 동시에 상기 액티브 영역(100) 내의 가장자리 영역에 제2 오버레이(overlay) 패턴(202)을 형성한다.
상기 제2 패턴(102)은 상기 액티브 영역(100) 내에 소정의 형상으로 형성된다. 예로서, 상기 디스플레이 장치용 기판이 박막 트랜지스터 기판일 경우, 상기 제2 패턴(102)은 세로 방향으로 배열되는 데이터 배선일 수 있다.
상기 제2 오버레이 패턴(202)은 상기 액티브 영역(100) 내의 가장자리 영역, 특히, 상기 액티브 영역(100) 내의 모서리 영역에 형성될 수 있다.
상기 제2 패턴(102) 및 제2 오버레이 패턴(202)은 하나의 패터닝 공정을 통해서 동시에 형성하며, 따라서, 상기 제2 패턴(102) 및 제2 오버레이 패턴(202)은 동일한 물질로 이루어질 수 있다.
이와 같은 제2 패턴(102) 및 제2 오버레이 패턴(202)은 포토리소그라피(Photolithograpy) 공정을 통해 형성할 수 있으며, 그 경우, 상기 제2 패턴(102) 및 제2 오버레이 패턴(202)에 대응하는 제2 마스크 패턴을 이용함으로써, 상기 제2 패턴(102) 및 제2 오버레이 패턴(202)을 동시에 형성할 수 있다.
경우에 따라서, 롤 인쇄 공정을 이용하여 상기 제2 패턴(102) 및 제2 오버레이 패턴(202)을 동시에 형성할 수도 있다.
도 2b에서 화살표로 표시된 확대도를 참조하면, 상기 제2 오버레이 패턴(202)은, 제3 서브 패턴(202a) 및 제4 서브 패턴(202b)으로 이루어질 수 있다.
상기 제3 서브 패턴(202a)은, 제1 방향, 예로서 세로 방향으로 소정 간격을 가지면서 배열된 눈금, 특히, 수평 형상의 눈금을 포함하여 이루어져 있다. 이와 같은 제3 서브 패턴(202a)은 전술한 제1 서브 패턴(201a)에 대응하는 것으로서, 제1 서브 패턴(201a)과 대칭을 이루면서 마주하게 된다.
상기 제4 서브 패턴(202b)은 상기 제1 방향과는 상이한 제2 방향, 예로서 가로 방향으로 소정 간격을 가지면서 배열된 눈금, 특히, 수직 형상의 눈금을 포함하여 이루어져 있다. 이와 같은 제4 서브 패턴(202b)은 전술한 제2 서브 패턴(201b)에 대응하는 것으로서, 제2 서브 패턴(201b)과 대칭을 이루면서 마주하게 된다.
또한, 상기 제3 서브 패턴(202a) 및 제4 서브 패턴(202b) 각각은 예로서, 0, 1 및 2와 같은 눈금에 대한 번호 매김(numbering)을 추가로 포함할 수 있고, 그에 더하여 (+) 및 (-)와 같은 번호 매김에 대한 부호를 추가로 포함할 수 있다.
또한, 상기 제3 서브 패턴(202a) 및 제4 서브 패턴(202b)은 함께 형성되는 제2 패턴(102)을 표시하는 명칭, 예로서, P2와 같은 제2 패턴(102)의 명칭을 추가로 포함할 수 있다.
이상과 같은 본 발명에 따른 제조방법에서, 제1 패턴(101) 및 제2 패턴(102)의 쉬프트(shift) 정도를 확인하는 방법을 설명하면 다음과 같다.
상기 제1 오버레이 패턴(201)은 상기 제1 패턴(101)의 쉬프트 정도를 대변(representation)하게 되고, 제2 오버레이 패턴(202)은 상기 제2 패턴(102)의 쉬프트 정도를 대변하게 된다. 즉, 상기 제1 오버레이 패턴(201)의 쉬프트 정도를 통해서 상기 제1 패턴(101)의 쉬프트 정도를 파악하고, 상기 제2 오버레이 패턴(202)의 쉬프트 정도를 통해서 상기 제2 패턴(102)의 쉬프트 정도를 파악한다.
여기서, 상기 제1 오버레이 패턴(201)은 기준 패턴이 될 수 있고, 따라서, 제1 오버레이 패턴(201)을 기준으로 하여 상기 제2 오버레이 패턴(202)의 쉬프트 정도를 파악함으로써, 최종적으로 제1 패턴(101)과 제2 패턴(102)의 쉬프트 정도를 파악하여 제품의 불량 유무를 판정하게 된다.
특히, 서로 대응하는 상기 제1 서브 패턴(201a)과 상기 제3 서브 패턴(202a)을 통해서 상기 제1 패턴(101)과 제2 패턴(102)의 상하 방향의 쉬프트 정도를 파악할 수 있다. 또한, 서로 대응하는 상기 제2 서브 패턴(201b)과 상기 제4 서브 패턴(202b)을 통해서 상기 제1 패턴(101)과 제2 패턴(102)의 좌우 방향의 쉬프트 정도를 파악할 수 있다.
이에 대해서 보다 구체적으로 설명하면, 상기 제1 서브 패턴(201a)은 상기 제3 서브 패턴(202a)의 기준 패턴이 될 수 있고, 따라서, 상기 제1 서브 패턴(201a)을 기준으로 하여 상기 제3 서브 패턴(202a)의 쉬프트 정도를 파악한다. 즉, 상기 제1 서브 패턴(201a)을 구성하는 눈금과 상기 제3 서브 패턴(202a)을 구성하는 눈금이 일치하는지 여부를 파악함으로써 제1 패턴(101)과 제2 패턴(102)의 상하 방향의 쉬프트 정도를 파악할 수 있다.
다만, 상기 제1 서브 패턴(201a)을 구성하는 눈금과 상기 제3 서브 패턴(202a)을 구성하는 눈금의 일치 여부를 통해서는, 상기 제1 패턴(101)과 제2 패턴(102)의 상하 방향의 쉬프트 정도만을 파악할 수 있고, 상기 제1 패턴(101)과 제2 패턴(102)의 좌우 방향의 쉬프트 정도는 파악할 수 없다.
따라서, 상기 제2 서브 패턴(201b)을 구성하는 눈금과 상기 제4 서브 패턴(202b)을 구성하는 눈금이 일치하는지 여부를 파악함으로써 제1 패턴(101)과 제2 패턴(102)의 좌우 방향의 쉬프트 정도를 파악할 수 있다.
이와 같은 제1 내지 제4 서브 패턴(201a, 201b, 202a, 202b)을 통해서 제1 패턴(101)과 제2 패턴(102)의 좌우 방향 또는 상하 방향의 쉬프트 정도를 파악하는 것에 대해서는 도 3a 및 도 3b를 참조하면 보다 용이하게 이해할 수 있을 것이다.
도 3a 및 도 3b는 제1 패턴(101)과 제2 패턴(102)이 쉬프트된 모습을 도시한 것으로서, 도 3a는 제1 패턴(101)과 제2 패턴(102)이 상하 방향에서는 쉬프트되지 않았지만 좌우 방향에서는 쉬프트된 예를 도시한 것이고, 도 3b는 제1 패턴(101)과 제2 패턴(102)이 좌우 방향에서는 쉬프트되지 않았지만 상하 방향에서는 쉬프트된 예를 도시한 것이다.
도 3a에서 알 수 있듯이, 제1 서브 패턴(201a)을 구성하는 눈금과 제3 서브 패턴(202a)을 구성하는 눈금이 서로 일치한다 하더라도, 제2 서브 패턴(201b)을 구성하는 눈금과 제4 서브 패턴(202b)을 구성하는 눈금이 서로 일치하지 않을 수 있다.
따라서, 만약, 상기 제1 오버레이 패턴(201)이 제1 서브 패턴(201a)만으로 이루어지고 상기 제2 오버레이 패턴(202)이 제3 서브 패턴(202a)만으로 이루어진다면, 제1 패턴(101)과 제2 패턴(102)의 쉬프트 정도, 특히, 좌우 방향의 쉬프트 정도를 정확히 파악하지 못할 수 있다.
다만, 상기 제1 서브 패턴(201a)과 제3 서브 패턴(202a)이 오버랩되는 것을 확인함으로써 제1 패턴(101)과 제2 패턴(102)의 좌우 방향 쉬프트 정도를 확인할 수도 있기 때문에, 상기 제2 서브 패턴(201b)과 제4 서브 패턴(202b)이 반드시 필요한 것은 아니다.
도 3b에서 알 수 있듯이, 제2 서브 패턴(201b)을 구성하는 눈금과 제4 서브 패턴(202b)을 구성하는 눈금이 서로 일치한다 하더라도, 제1 서브 패턴(201a)을 구성하는 눈금과 제3 서브 패턴(202a)을 구성하는 눈금이 서로 일치하지 않을 수 있다.
따라서, 만약, 상기 제1 오버레이 패턴(201)이 제2 서브 패턴(201b)만으로 이루어지고 상기 제2 오버레이 패턴(202)이 제4 서브 패턴(202b)만으로 이루어진다면, 제1 패턴(101)과 제2 패턴(102)의 쉬프트 정도, 특히, 상하 방향의 쉬프트 정도를 정확히 파악하지 못할 수 있다.
다만, 상기 제2 서브 패턴(201b)과 제4 서브 패턴(202b)이 오버랩되는 것을 확인함으로써 제1 패턴(101)과 제2 패턴(102)의 상하 방향 쉬프트 정도를 확인할 수도 있기 때문에, 상기 제1 서브 패턴(201a)과 제3 서브 패턴(202a)이 반드시 필요한 것은 아니다.
이와 같이, 상기 제1 오버레이 패턴(201)을 구성하는 눈금과 상기 제2 오버레이 패턴(202)을 구성하는 눈금 사이의 일치 여부를 통해 제1 패턴(101)과 제2 패턴(102)의 쉬프트 정도를 파악할 수 있고, 상기 눈금 사이의 일치 여부를 보다 용이하게 확인하기 위해서, 전술한 바와 같은 눈금에 대한 번호 매김(numbering), 번호 매김에 대한 부호, 및 패턴의 명칭을 추가로 활용할 수 있다.
이상과 같은 본 발명에 따르면, 제1 오버레이 패턴(201)과 제2 오버레이 패턴(202)이 기판(1)의 액티브 영역(100) 내의 가장자리 영역에 형성되어 있기 때문에, 종래에 비하여 제1 패턴(101)과 제2 패턴(102)의 쉬프트 정도를 보다 정확하게 판단할 수 있다. 즉, 제1 오버레이 패턴(201)과 제1 패턴(101) 사이의 거리가 종래에 비하여 줄어들기 때문에, 상기 제1 패턴(101)의 쉬프트 정도와 상기 제1 오버레이 패턴(21)의 쉬프트 정도를 동일하게 간주한다 하더라도, 종래에 비하여 오류 발생 확률이 줄어들게 된다.
특히, 본 발명은 제1 오버레이 패턴(201)과 제2 오버레이 패턴(202)을 서로 대응하는 눈금을 이용하여 형성하기 때문에 종래에 비하여 보다 용이하게 쉬프트 정도를 확인할 수 있는 장점이 있다.
또한, 본 발명은 제1 오버레이 패턴(201)과 제2 오버레이 패턴(202)이 기판(1)의 액티브 영역(100) 내의 가장자리 영역에 형성되어 있기 때문에, 스크라이빙 공정 이후에도 패널 내부에 상기 제1 오버레이 패턴(201)과 제2 오버레이 패턴(202)이 존재하게 되어, 패널 상태에서도 상기 제1 오버레이 패턴(201)과 제2 오버레이 패턴(202)을 활용하여 상기 제1 패턴(101)과 제2 패턴(102)의 쉬프트 정도를 확인할 수 있는 장점이 있다.
도 4a 내지 도 4e는 본 발명의 다른 실시예에 따른 디스플레이 장치용 기판의 제조방법을 도시한 개략적인 평면도이고, 도 5a 내지 도 5e는 본 발명의 다른 실시예에 따른 디스플레이 장치용 기판의 제조방법을 도시한 개략적인 단면도이다.
도 5a 내지 도 5e의 공정 단계 각각은 도 4a 내지 도 4e의 공정 단계 각각에 대응하는 것이다.
이와 같은 본 발명의 다른 실시예에 따른 디스플레이 장치용 기판의 제조방법은, 박막 트랜지스터 기판의 제조방법에 관한 것으로서, 전술한 실시예와 반복되는 부분에 대한 구체적인 설명은 생략하기로 한다.
우선, 도 4a 및 도 5a에서 알 수 있듯이, 기판(1)의 액티브 영역(100) 내에 게이트 패턴(110)을 형성하고, 그와 동시에 상기 액티브 영역(100) 내의 가장자리 영역, 특히, 모서리 영역에 게이트 오버레이(overlay) 패턴(210)을 형성한다.
도 5a에서, 좌측의 A-A로 표기된 단면은 게이트 패턴(110)이 형성된 영역을 도시한 것이고, 중앙의 B-B로 표기된 단면 및 우측의 C-C로 표기된 단면은 게이트 오버레이 패턴(210)이 형성된 영역을 도시한 것이다. 특히, 도 4a를 참조하면, 게이트 오버레이 패턴(210)이 총 2개가 형성되어 있으므로, 도 5a에서 중앙의 B-B로 표기된 단면은 2개 중 어느 하나의 게이트 오버레이 패턴(210)을 도시한 것이고, 도 5a에서 우측의 C-C로 표기된 단면은 2개 중 다른 하나의 게이트 오버레이 패턴(210)을 도시한 것이다.
상기 게이트 패턴(110)은, 도 4a에서 알 수 있듯이, 소정 방향, 예로서 가로 방향으로 배열되는 게이트 배선 및 상기 게이트 배선에서 분기되는 게이트 전극으로 이루어질 수 있다. 이와 같은 게이트 패턴(110)은, 도 5a에서 알 수 있듯이, 기판(1) 상에 형성된다.
상기 게이트 오버레이 패턴(210)은, 도 4a에서 알 수 있듯이, 제1 게이트 오버레이 패턴(210a) 및 제2 게이트 오버레이 패턴(210b)으로 이루어질 수 있다.
상기 제1 게이트 오버레이 패턴(210a)은 전술한 제1 서브 패턴(201a)과 마찬가지로 눈금, 상기 눈금에 대한 번호 매김(numbering), 및 상기 번호 매김에 대한 부호를 포함하여 이루어질 수 있다.
상기 제2 게이트 오버레이 패턴(210b)은 전술한 제2 서브 패턴(201b)과 마찬자리로 눈금, 상기 눈금에 대한 번호 매김(numbering), 및 상기 번호 매김에 대한 부호를 포함하여 이루어질 수 있다.
또한, 상기 제1 게이트 오버레이 패턴(210a) 및 제2 게이트 오버레이 패턴(210b)은 게이트 패턴(110)의 명칭(G)을 포함하여 이루어질 수 있다.
이와 같은, 상기 게이트 패턴(110) 및 게이트 오버레이 패턴(210)은 하나의 패터닝 공정을 통해서 동시에 형성하며, 따라서, 상기 게이트 패턴(110) 및 게이트 오버레이 패턴(210)은 동일한 물질로 이루어질 수 있다. 예로서, 게이트 패턴(110) 및 게이트 오버레이 패턴(210)은 포토리소그라피(Photolithograpy) 공정을 통해 형성할 수 있으며, 그 경우, 상기 게이트 패턴(110) 및 게이트 오버레이 패턴(210)에 대응하는 게이트 마스크 패턴을 이용함으로써, 상기 게이트 패턴(110) 및 게이트 오버레이 패턴(210)을 동시에 형성할 수 있다.
이상의 게이트 오버레이 패턴(210)은 상기 액티브 영역(100) 내의 하나의 모서리 영역에 복수 개, 예로서 도시된 바와 같이 2개가 형성될 수 있지만, 경우에 따라서, 3개 이상 형성될 수도 있다. 즉, 쉬프트 정도를 파악해야 하는 패턴의 개수에 따라서 상기 게이트 오버레이 패턴(210)의 개수도 다양하게 변경될 수 있다.
상기 게이트 오버레이 패턴(210)은, 도 5a에서 알 수 있듯이, 기판(1) 상에 형성된다.
다음, 도 4b 및 도 5b에서 알 수 있듯이, 상기 게이트 패턴(110) 및 게이트 오버레이 패턴(210) 상에 게이트 절연막(120)을 형성한다.
도 5b를 참조하면, 상기 게이트 절연막(120)은 상기 게이트 패턴(110) 및 게이트 오버레이 패턴(210)을 포함한 기판(1) 상에 형성하며, 특히, 기판(1)의 액티브 영역(100) 전체에 형성할 수 있다. 도 4b는 도 4a와 동일하게 도시되어 있지만, 실제로는 도 4a의 액티브 영역(100)에 게이트 절연막(120)이 형성되어 있다.
다음, 도 4c 및 도 5c에서 알 수 있듯이, 기판(1)의 액티브 영역(100) 내에 데이터 패턴(140)을 형성하고, 그와 동시에 상기 액티브 영역(100) 내의 가장자리 영역, 특히, 모서리 영역에 데이터 오버레이(overlay) 패턴(220)을 형성한다.
상기 데이터 패턴(140)은, 도 4c에서 알 수 있듯이, 소정 방향, 예로서 세로 방향으로 배열되는 데이터 배선, 상기 데이터 배선에서 분기되는 소스 전극, 및 상기 소스 전극과 마주하는 드레인 전극을 포함하여 이루어질 수 있다.
도 5c의 A-A 단면을 참조하면, 상기 게이트 절연막(120) 상에 반도체층(130)이 형성되고, 상기 반도체층(130) 상에 소스 전극(141) 및 드레인 전극(142)이 서로 마주하면서 형성된다.
여기서, 상기 데이터 패턴(140) 및 반도체층(130)은 하프톤 마스크(Half-tone mask)를 이용하여 일괄 패턴 형성할 수 있으며, 이 경우, 상기 소스 전극(141)과 드레인 전극(142) 사이의 이격 공간을 제외하고, 데이터 패턴(140)과 반도체층(130)은 동일한 패턴으로 형성될 수 있다.
다만, 반드시 그에 한정되는 것은 아니고, 상기 반도체층(130)을 소정의 마스크를 이용하여 패턴 형성하고, 그 이후에 별도의 마스크를 이용하여 상기 데이터 패턴(140)을 형성하는 것도 가능하다. 이 경우, 상기 반도체층(130)의 쉬프트 정도를 확인하기 위한 별도의 구성이 추가될 수 있다.
상기 데이터 오버레이 패턴(220)은, 도 4c에서 알 수 있듯이, 제1 데이터 오버레이 패턴(220a) 및 제2 데이터 오버레이 패턴(220b)으로 이루어질 수 있다.
상기 제1 데이터 오버레이 패턴(220a)은 전술한 제3 서브 패턴(202a)과 마찬가지로 눈금, 상기 눈금에 대한 번호 매김(numbering), 및 상기 번호 매김에 대한 부호를 포함하여 이루어질 수 있다.
상기 제2 데이터 오버레이 패턴(220b)은 전술한 제4 서브 패턴(202b)과 마찬자리로 눈금, 상기 눈금에 대한 번호 매김(numbering), 및 상기 번호 매김에 대한 부호를 포함하여 이루어질 수 있다.
또한, 상기 제1 데이터 오버레이 패턴(220a) 및 제2 데이터 오버레이 패턴(220b)은 데이터 패턴(140)의 명칭(S)을 포함하여 이루어질 수 있다.
상기 데이터 오버레이 패턴(220)은, 도 5c의 B-B 단면에서 알 수 있듯이, 게이트 절연막(120) 상에 차례로 형성된 반도체 물질층(130a) 및 데이터 패턴 물질층(140a)으로 이루어질 수 있다. 상기 반도체 물질층(130a)은 전술한 반도체층(130)을 구성하는 물질층이고, 상기 데이터 패턴 물질층(140a)은 전술한 데이터 패턴(140)을 구성하는 물질층이다.
즉, 상기 데이터 패턴(140) 및 데이터 오버레이 패턴(220)은 하나의 패터닝 공정을 통해서 동시에 형성하게 되는데, 특히, 전술한 바와 같이, 하프톤 마스크를 이용하여 반도체층(130)과 데이터 패턴(140)을 일괄 패턴형성할 경우, 상기 데이터 오버레이 패턴(220)도 반도체 물질층(130a) 및 데이터 패턴 물질층(140a)으로 이루어지게 되는 것이다.
도 5c의 B-B 단면에서 점선으로 표시한 바와 같이, 게이트 오버레이 패턴(210)의 일단과 데이터 오버레이 패턴(220)의 일단이 일치할 경우에는, 게이트 오버레이 패턴(210)과 데이터 오버레이 패턴(220) 사이의 쉬프트가 발생하지 않을 것으로 판단할 수 있다.
다음, 도 4d 및 도 5d에서 알 수 있듯이, 상기 데이터 패턴(140) 및 데이터 오버레이 패턴(220) 상에 보호막(150)을 형성한다.
도 5d를 참조하면, 상기 보호막(150)은 상기 데이터 패턴(140) 및 데이터 오버레이 패턴(220)을 포함한 기판(1) 상에 형성하며, 특히, 기판(1)의 액티브 영역(100) 전체에 형성할 수 있다. 또한, 도 5d의 A-A단면을 참조하면, 상기 드레인 전극(142)이 노출될 수 있도록, 상기 보호막(150)의 소정 영역을 제거하여 콘택홀(H)을 형성한다.
도 4d는 도 4c와 동일하게 도시되어 있지만, 실제로는 도 4c의 액티브 영역(100)에 보호막(150)이 형성되어 있다.
다음, 도 4e 및 도 5e에서 알 수 있듯이, 기판(1)의 액티브 영역(100) 내에 화소 전극 패턴(160)을 형성하고, 그와 동시에 상기 액티브 영역(100) 내의 가장자리 영역, 특히, 모서리 영역에 화소 오버레이(overlay) 패턴(230)을 형성한다.
상기 화소 전극 패턴(160)은, 도 4e 및 도 5e에서 알 수 있듯이, 상기 보호막(150) 상에 형성되며, 특히, 상기 콘택홀(H)을 통해서 드레인 전극(142)과 연결되도록 형성된다.
상기 화소 오버레이 패턴(230)은, 도 4e에서 알 수 있듯이, 제1 화소 오버레이 패턴(230a) 및 제2 화소 오버레이 패턴(230b)으로 이루어질 수 있다.
상기 제1 화소 오버레이 패턴(230a)은 전술한 제3 서브 패턴(202a)과 마찬가지로 눈금, 상기 눈금에 대한 번호 매김(numbering), 및 상기 번호 매김에 대한 부호를 포함하여 이루어질 수 있다.
상기 제2 화소 오버레이 패턴(230b)은 전술한 제4 서브 패턴(202b)과 마찬자리로 눈금, 상기 눈금에 대한 번호 매김(numbering), 및 상기 번호 매김에 대한 부호를 포함하여 이루어질 수 있다.
또한, 상기 제1 화소 오버레이 패턴(230a) 및 제2 화소 오버레이 패턴(230b)은 화소 전극 패턴(160)의 명칭(P)을 포함하여 이루어질 수 있다.
이와 같은, 상기 화소 전극 패턴(160) 및 화소 오버레이 패턴(230)은 하나의 패터닝 공정을 통해서 동시에 형성하며, 따라서, 상기 화소 전극 패턴(160) 및 화소 오버레이 패턴(230)은 동일한 물질로 이루어질 수 있다. 예로서, 화소 전극 패턴(160) 및 화소 오버레이 패턴(230)은 포토리소그라피(Photolithograpy) 공정을 통해 형성할 수 있으며, 그 경우, 상기 화소 전극 패턴(160) 및 화소 오버레이 패턴(230)에 대응하는 화소 마스크 패턴을 이용함으로써, 상기 화소 전극 패턴(160) 및 화소 오버레이 패턴(230)을 동시에 형성할 수 있다.
도 5e의 C-C 단면에서 점선으로 표시한 바와 같이, 게이트 오버레이 패턴(210)의 일단과 화소 오버레이 패턴(230)의 일단이 일치할 경우에는, 게이트 오버레이 패턴(210)과 화소 오버레이 패턴(230) 사이의 쉬프트가 발생하지 않을 것으로 판단할 수 있다.
한편, 도시하지는 않았지만, 종래와 같이 액티브 영역(100)의 외곽에 보조 오버레이 패턴을 추가로 형성하는 것도 가능하다.
이상 설명한 디스플레이 장치용 기판은 액정표시장치용 박막 트랜지스터 기판으로 이용될 수도 있고, 유기발광장치(Organic Light Emitting Device)용 박막 트랜지스터 기판으로 이용될 수도 있지만, 반드시 그에 한정되는 것은 아니다.
1: 기판 100: 액티브 영역
101: 제1 패턴 102: 제2 패턴
201: 제1 오버레이 패턴 201a, 201b: 제1, 제2 서브 패턴
202: 제2 오버레이 패턴 202a, 202b: 제3, 제4 서브 패턴
110: 게이트 패턴 120: 게이트 절연막
130: 반도체층 140: 데이터 패턴
141: 소스 전극 142: 드레인 전극
150: 보호막 160: 화소 전극 패턴
210: 게이트 오버레이 패턴 220: 데이터 오버레이 패턴
230: 화소 오버레이 패턴
210a, 210b: 제1, 제2 게이트 오버레이 패턴
220a, 220b: 제1, 제2 데이터 오버레이 패턴
230a, 230b: 제1, 제2 화소 오버레이 패턴

Claims (11)

  1. 기판의 액티브 영역 내에 제1 패턴을 형성함과 동시에 상기 액티브 영역 내의 가장자리 영역에 제1 오버레이 패턴을 형성하는 공정; 및
    상기 기판의 액티브 영역 내에 제2 패턴을 형성함과 동시에 상기 액티브 영역 내의 가장자리 영역에 제2 오버레이 패턴을 형성하는 공정을 포함하고,
    이때, 상기 제1 오버레이 패턴은 소정 방향으로 배열된 눈금을 포함하고, 상기 제2 오버레이 패턴은 상기 제1 오버레이 패턴의 눈금에 대응하면서 상기 소정 방향으로 배열된 눈금을 포함하며,
    상기 제1 오버레이 패턴은 제1 방향으로 배열된 눈금을 포함하는 제1 서브 패턴 및 상기 제1 방향과 상이한 제2 방향으로 배열된 눈금을 포함하는 제2 서브 패턴을 포함하고,
    상기 제2 오버레이 패턴은 상기 제1 방향으로 배열된 눈금을 포함하는 제3 서브 패턴 및 상기 제2 방향으로 배열된 눈금을 포함하는 제4 서브 패턴을 포함하며,
    상기 제1 서브 패턴과 상기 제3 서브 패턴은 서로 대칭을 이루면서 마주하고, 상기 제2 서브 패턴과 상기 제4 서브 패턴은 서로 대칭을 이루면서 마주하는, 디스플레이 장치용 기판의 제조방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 오버레이 패턴은 눈금에 대한 번호 매김(numbering), 상기 번호 매김에 대한 부호, 및 상기 제1 패턴을 표시하는 명칭 중 적어도 하나를 추가로 포함하고,
    상기 제2 오버레이 패턴은 눈금에 대한 번호 매김(numbering), 상기 번호 매김에 대한 부호, 및 상기 제2 패턴을 표시하는 명칭 중 적어도 하나를 추가로 포함하는, 디스플레이 장치용 기판의 제조방법.
  4. 제1항에 있어서,
    상기 제1 오버레이 패턴은 상기 액티브 영역 내의 하나의 모서리 영역에 복수 개가 형성된, 디스플레이 장치용 기판의 제조방법.
  5. 제1항에 있어서,
    상기 제1 패턴은 게이트 패턴으로 이루어지고 상기 제1 오버레이 패턴은 게이트 오버레이 패턴으로 이루어지며,
    상기 제2 패턴은 데이터 패턴으로 이루어지고 상기 제2 오버레이 패턴은 데이터 오버레이 패턴으로 이루어진, 디스플레이 장치용 기판의 제조방법.
  6. 제1항에 있어서,
    상기 제1 패턴은 게이트 패턴으로 이루어지고 상기 제1 오버레이 패턴은 게이트 오버레이 패턴으로 이루어지며,
    상기 제2 패턴은 화소 전극 패턴으로 이루어지고 상기 제2 오버레이 패턴은 화소 오버레이 패턴으로 이루어진, 디스플레이 장치용 기판의 제조방법.
  7. 기판;
    상기 기판의 액티브 영역 내에 형성된 제1 패턴 및 제2 패턴;
    상기 액티브 영역 내의 가장자리 영역에 형성되며 상기 제1 패턴과 동일한 물질로 형성된 제1 오버레이 패턴; 및
    상기 액티브 영역 내의 가장자리 영역에 형성되며 상기 제2 패턴과 동일한 물질로 형성된 제2 오버레이 패턴을 포함하고,
    이때, 상기 제1 오버레이 패턴은 소정 방향으로 배열된 눈금을 포함하고, 상기 제2 오버레이 패턴은 상기 제1 오버레이 패턴의 눈금에 대응하면서 상기 소정 방향으로 배열된 눈금을 포함하며,
    상기 제1 오버레이 패턴은 제1 방향으로 배열된 눈금을 포함하는 제1 서브 패턴 및 상기 제1 방향과 상이한 제2 방향으로 배열된 눈금을 포함하는 제2 서브 패턴을 포함하고,
    상기 제2 오버레이 패턴은 상기 제1 방향으로 배열된 눈금을 포함하는 제3 서브 패턴 및 상기 제2 방향으로 배열된 눈금을 포함하는 제4 서브 패턴을 포함하며,
    상기 제1 서브 패턴과 상기 제3 서브 패턴은 서로 대칭을 이루면서 마주하고, 상기 제2 서브 패턴과 상기 제4 서브 패턴은 서로 대칭을 이루면서 마주하는, 디스플레이 장치용 기판.
  8. 삭제
  9. 제7항에 있어서,
    상기 제1 오버레이 패턴은 눈금에 대한 번호 매김(numbering), 상기 번호 매김에 대한 부호, 및 상기 제1 패턴을 표시하는 명칭 중 적어도 하나를 추가로 포함하고,
    상기 제2 오버레이 패턴은 눈금에 대한 번호 매김(numbering), 상기 번호 매김에 대한 부호, 및 상기 제2 패턴을 표시하는 명칭 중 적어도 하나를 추가로 포함하는, 디스플레이 장치용 기판.
  10. 제7항에 있어서,
    상기 제1 오버레이 패턴은 상기 액티브 영역 내의 하나의 모서리 영역에 복수 개가 형성된, 디스플레이 장치용 기판.
  11. 기판;
    상기 기판의 액티브 영역 내에 형성된 제1 패턴 및 제2 패턴;
    상기 액티브 영역 내의 적어도 하나의 모서리 영역에 형성되며 상기 제1 패턴과 동일한 물질로 형성된 제1 오버레이 패턴; 및
    상기 액티브 영역 내의 적어도 하나의 모서리 영역에 형성되며 상기 제2 패턴과 동일한 물질로 형성된 제2 오버레이 패턴을 포함하고,
    이때, 상기 제1 오버레이 패턴은 소정 방향으로 배열된 눈금을 포함하고, 상기 제2 오버레이 패턴은 상기 제1 오버레이 패턴의 눈금에 대응하면서 상기 소정 방향으로 배열된 눈금을 포함하는, 디스플레이 장치용 기판.
KR1020110102261A 2011-10-07 2011-10-07 디스플레이 장치용 기판 및 그 제조방법 KR101835557B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110102261A KR101835557B1 (ko) 2011-10-07 2011-10-07 디스플레이 장치용 기판 및 그 제조방법
CN201210367213.9A CN103035567B (zh) 2011-10-07 2012-09-28 用于显示装置的基板及其制造方法
US13/644,043 US8709909B2 (en) 2011-10-07 2012-10-03 Method for manufacturing a substrate for a display device
US14/202,676 US8987759B2 (en) 2011-10-07 2014-03-10 Substrate for a display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110102261A KR101835557B1 (ko) 2011-10-07 2011-10-07 디스플레이 장치용 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130037810A KR20130037810A (ko) 2013-04-17
KR101835557B1 true KR101835557B1 (ko) 2018-03-08

Family

ID=48022336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110102261A KR101835557B1 (ko) 2011-10-07 2011-10-07 디스플레이 장치용 기판 및 그 제조방법

Country Status (3)

Country Link
US (2) US8709909B2 (ko)
KR (1) KR101835557B1 (ko)
CN (1) CN103035567B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11922841B2 (en) 2022-02-16 2024-03-05 Samsung Display Co., Ltd. Display device capable of inspecting misalignment of layers

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103926716B (zh) * 2013-12-24 2018-01-09 上海天马微电子有限公司 一种基板及其信号线的标注方法
JP6288010B2 (ja) * 2015-08-31 2018-03-07 日亜化学工業株式会社 半導体レーザ素子及び当該素子から情報を取得する方法
KR20170131802A (ko) * 2016-05-20 2017-11-30 삼성디스플레이 주식회사 표시 장치, 이의 구동 방법 및 이의 제조 방법
CN106328554B (zh) * 2016-08-26 2019-05-21 武汉华星光电技术有限公司 对位结构、显示装置及利用对位结构测量对位精度的方法
CN113741154A (zh) * 2021-08-24 2021-12-03 长江先进存储产业创新中心有限责任公司 对位偏差的量测方法、半导体器件及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669093A (ja) * 1992-08-20 1994-03-11 Matsushita Electron Corp 重ね合わせマークとその製造方法
KR100277904B1 (ko) * 1998-09-29 2001-02-01 김영환 마스크 롬 및 그 제조방법
JP4012350B2 (ja) * 1999-10-06 2007-11-21 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP3962648B2 (ja) * 2002-07-30 2007-08-22 キヤノン株式会社 ディストーション計測方法と露光装置
KR101183374B1 (ko) * 2005-06-27 2012-09-21 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101117725B1 (ko) * 2009-11-11 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11922841B2 (en) 2022-02-16 2024-03-05 Samsung Display Co., Ltd. Display device capable of inspecting misalignment of layers

Also Published As

Publication number Publication date
CN103035567A (zh) 2013-04-10
US8709909B2 (en) 2014-04-29
US8987759B2 (en) 2015-03-24
US20140197553A1 (en) 2014-07-17
KR20130037810A (ko) 2013-04-17
CN103035567B (zh) 2015-07-01
US20130087934A1 (en) 2013-04-11

Similar Documents

Publication Publication Date Title
KR101835557B1 (ko) 디스플레이 장치용 기판 및 그 제조방법
US10591760B2 (en) Alignment detection method and display device
KR101587936B1 (ko) 표시 장치용 모기판 및 이의 제조 방법
KR100315911B1 (ko) 액정 표시 장치 패널, 그 제조 방법 및 정렬 방법
JP2009192667A (ja) 表示装置及び表示装置の製造方法
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
EP2168156B1 (en) Integrated circuits on a wafer and methods for manufacturing integrated circuits
US8349708B2 (en) Integrated circuits on a wafer and methods for manufacturing integrated circuits
KR101889439B1 (ko) 액정표시장치, 액정표시장치 노광용 마스크 및 액정표시장치 제조방법
KR20060125476A (ko) 검사 방법 및 이것을 사용한 액정표시장치의 제조 방법
US11222560B2 (en) Display device
KR20210120168A (ko) 포토 마스크, 표시 장치 및 그 제조 방법
US20070238027A1 (en) Method for generating alignment marks and related masks thereof
JP2006202838A (ja) 半導体装置の製造方法、アクティブマトリクス基板の製造方法および表示装置の製造方法
KR20090022903A (ko) 표시소자 제조방법
JP2015022229A (ja) 平面表示装置の製造方法及び製造装置
KR20080061031A (ko) 오버레이 마크 및 그 마크를 이용한 마스크정렬 측정방법
KR20070049771A (ko) 액정표시장치 및 그 제조방법
KR20060013811A (ko) 오버레이 키
KR19990074688A (ko) 마스크 오정렬 검사용 키
JP2009115989A (ja) 表示素子用基板、その製造方法、その位置認識装置および方法
JP2013024970A (ja) 半導体装置の製造方法
KR20060098535A (ko) 버어니어 패턴을 구비한 박막트랜지스터 액정표시장치
JP2011060946A (ja) 位置ずれ検査パターンを有する半導体装置およびパターン位置ずれ検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right