JP5820584B2 - スプレッドスペクトルクロック発生器及びそれを含む電子装置 - Google Patents
スプレッドスペクトルクロック発生器及びそれを含む電子装置 Download PDFInfo
- Publication number
- JP5820584B2 JP5820584B2 JP2010279472A JP2010279472A JP5820584B2 JP 5820584 B2 JP5820584 B2 JP 5820584B2 JP 2010279472 A JP2010279472 A JP 2010279472A JP 2010279472 A JP2010279472 A JP 2010279472A JP 5820584 B2 JP5820584 B2 JP 5820584B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- spread spectrum
- spectrum clock
- frequency
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001228 spectrum Methods 0.000 title claims description 228
- 230000010355 oscillation Effects 0.000 claims description 25
- 230000004044 response Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 9
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 102100032050 Elongation of very long chain fatty acids protein 2 Human genes 0.000 description 53
- 101000921368 Homo sapiens Elongation of very long chain fatty acids protein 2 Proteins 0.000 description 53
- 102100032055 Elongation of very long chain fatty acids protein 1 Human genes 0.000 description 43
- 101000771413 Homo sapiens Aquaporin-9 Proteins 0.000 description 43
- 101000921370 Homo sapiens Elongation of very long chain fatty acids protein 1 Proteins 0.000 description 43
- 238000010586 diagram Methods 0.000 description 21
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 12
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 12
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 11
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 11
- 230000007423 decrease Effects 0.000 description 7
- 101000822028 Homo sapiens Solute carrier family 28 member 3 Proteins 0.000 description 5
- 102100021470 Solute carrier family 28 member 3 Human genes 0.000 description 5
- 238000010845 search algorithm Methods 0.000 description 5
- 230000011664 signaling Effects 0.000 description 4
- 101100328521 Schizosaccharomyces pombe (strain 972 / ATCC 24843) cnt6 gene Proteins 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 1
- 102100029952 Double-strand-break repair protein rad21 homolog Human genes 0.000 description 1
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 1
- 101000584942 Homo sapiens Double-strand-break repair protein rad21 homolog Proteins 0.000 description 1
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 1
- 101000711846 Homo sapiens Transcription factor SOX-9 Proteins 0.000 description 1
- 101100232371 Hordeum vulgare IAT3 gene Proteins 0.000 description 1
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 1
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 1
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 1
- 102100034204 Transcription factor SOX-9 Human genes 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Description
本発明の実施形態において、第1カウンタは、第1スプレッドスペクトルクロック信号に応じてカウント動作を行って第1カウント信号を出力し、第2カウンタは、周波数信号に応じてカウント動作を行って第2カウント信号を出力する。
本発明の実施形態において、第1コントローラは、第1及び第2カウント信号に応じて二進検索方式を利用して第1制御信号を変更する。
本発明の実施形態において、発振回路は第1スプレッドスペクトルクロック信号の平均周波数の小数分周比を有する平均周波数信号を出力し、制御回路は第2スプレッドスペクトルクロック信号の平均周波数が第1スプレッドスペクトルクロック信号の平均周波数の小数分周比に近接するように位相固定ループを制御する。
図1を参照すると、スプレッドスペクトルクロック発生器120は二つの回路ブロック110、130の間に設置される。回路ブロック110は第1変調率及び第1変調周波数を有する第1スプレッドスペクトルクロックSSC1を出力する。スプレッドスペクトルクロック発生器120は第1スプレッドスペクトルクロックSSC1が入力され、第2変調率及び第2変調周波数を有する第2スプレッドスペクトルクロックSSC2を発生する。スプレッドスペクトルクロック発生器120で発生した第2スプレッドスペクトルクロックSSC2は回路ブロック130に伝送される。
図2を参照すると、スプレッドスペクトルクロック発生器120に入力される第1スプレッドスペクトルクロックSSC1は第1変調率MR1と第1変調周波数MF1とを有する。スプレッドスペクトルクロック発生器120は第2変調率MR2と第2変調周波数MF2とを有する第2スプレッドスペクトルクロックSSC2を出力する。
図3を参照すると、スプレッドスペクトルクロック発生器300は発振回路310、位相固定ループ(Phase Lock Loop)320、そして制御回路330を含む。発振回路310は第1スプレッドスペクトルクロック信号SSC1を受信し、第1スプレッドスペクトルクロック信号SSC1の平均周波数に対応する周波数信号DCO_OUTを出力する。位相固定ループ320は周波数信号DCO_OUTを受信し、第2スプレッドスペクトルクロック信号SSC2を出力する。制御回路330は第1スプレッドスペクトルクロック信号SSC1と第2スプレッドスペクトルクロック信号SSC2とを受信し、位相固定ループ320を制御するためのPLL制御信号PLL_CODEを出力する。
図4を参照すると、目標周波数420は第1スプレッドスペクトルクロック信号SCC1の算術計算による平均周波数である。発振器311から出力される周波数信号DCO_OUTの周波数410はDCO制御信号DCO_CODEによって変化する。図3に示すDCOコントローラ314は二進検索アルゴリズムによってDCO制御信号DCO_CODEを発生する。
例えば、発振器311から出力される周波数信号DCO_OUTの周波数が第1スプレッドスペクトルクロック信号SSC1の平均周波数と一致すれば、位相固定ループ320から出力される第2スプレッドスペクトルクロック信号SSC2は使用者が設計したものと同じ分周率及び分周周波数を有する。しかし、先に説明したように、発振器311から出力される周波数信号DCO_OUTの周波数と第1スプレッドスペクトルクロック信号SSC1の平均周波数とは誤差が発生するので制御回路330がその誤差を補償する。
図5を参照すると、位相固定ループ(図3の320)から出力される第2スプレッドスペクトルクロック信号SSC2の平均周波数510はPLL制御信号PLL_CODEの変化によって調節される。このような方法を利用して第2スプレッドスペクトルクロック信号SSC2の平均周波数510を調整することによって、第2スプレッドスペクトルクロック信号SSC2の平均周波数が第1スプレッドスペクトルクロック信号SSC1の平均周波数にさらに近接する。
位相固定ループ320はPLL制御信号PLL_CODEに応じて内部からフィードバックされる信号の位相を調節することによって第2スプレッドスペクトルクロック信号SSC2の平均周波数を調節する。
図6を参照すると、一定周期で周波数が変化する第2スプレッドスペクトルクロック信号(図3のSSC2)は拡散周波数帯域で均一電力密度を有することが分かる。このような第2スプレッドスペクトルクロック信号SSC2は、電子回路の電磁気干渉現象を最小化する。
図7を参照すると、先に発振器(図3の311)がDCO制御信号DCO_CODEに応じて所定周波数の周波数信号DCO_OUTを出力する。位相固定ループ320は周波数信号DCO_OUTを受信し、位相固定の動作を行う。PLLコントローラ333から出力されるPLL制御信号PLL_CODEに応じて、位相固定ループ320は第2変調率及び第2変調周波数を有する第2スプレッドスペクトルクロック信号SSC2を発生する。
また、図3を参照すると、カウンタ312は第1スプレッドスペクトルクロック信号SSC1に応じてカウント動作を行って、カウント信号CNT1を出力する。カウンタ313は平均周波数信号DCO_OUTに応じてカウント動作を行って、カウント信号CNT2を出力する。
図8を参照すると、スプレッドスペクトルクロック発生器800は発振回路810、制御回路820、そして位相固定ループ回路(Phase Lock Loop)830を含む。発振回路810は図3に示す発振回路310と同じ回路構成を持ち、同様に動作する。制御回路820は図3に示す制御回路330と異なって、分周器821をさらに含む。分周器821は所定の分周比Pで第1スプレッドスペクトルクロック信号SSC1を分周し、分周された信号をカウンタ822に伝送する。
図9に示しているスプレッドスペクトルクロック発生器900は図3に示すスプレッドスペクトルクロック発生器300と同様の構成を有するが、加算器940と選択器950とをさらに含む。選択器950は選択信号SELに応じてPLLコントローラ933から出力されるPLL制御信号PLL_CODEを加算器940と位相固定ループ920の中の一つとに選択的に送信する。
図10を参照すると、ディスプレイ装置1000は回路ブロック1010、1030、スプレッドスペクトルクロック発生器1020、そしてSRAM1040を含む。この実施形態において、ディスプレイ装置1000を一例として説明しているが、異なる周波数を有するクロック信号に同期して動作する回路ブロックを含む電子装置に本発明を適用することができる。
図11Aを参照すると、SRAM1040は図10に示す回路ブロック1010、1030によってアクセスするn個のメモリ領域を含む。複数のメモリ領域のそれぞれは、回路ブロック1010、1030からのアドレスAADR1、ADDR2によって指定され、アドレスAADR1、ADDR2の比較により第1及び第2スプレッドスペクトルクロック信号SSC1、SSC2の周波数を比較する。
図12に示すスプレッドスペクトルクロック発生器1220は図3に示すスプレッドスペクトルクロック発生器300と類似し、DCOコントローラ1314及びPLLコントローラ1233がSRAM1040からの制御信号CTRLを受信する。DCOコントローラ1214はカウンタ1212、1213からのカウント信号CNT1、CNT2と、SRAM1040からの制御信号CTRLの中の何れか一つに応じてDCO制御信号CDO_CODEを発生するように設定する。同様に、PLLコントローラ1233はカウンタ1231、1232からのカウント信号CNT3、CNT4と、SRAM1040からの制御信号CTRLの中の何れか一つに応じてPLL制御信号PLL_CODEを発生するように設定する。
DCOコントローラ1314とPLLコントローラ1233の全部がカウンタ1212、1213、1231、1232からカウント信号CNT1、CNT2、CNT3、CNT3に応じて動作するように設定される場合、スプレッドスペクトルクロック発生器1220は図3に示すスプレッドスペクトルクロック発生器300と同様に動作する。
図13に示すスプレッドスペクトルクロック発生器1300は図12に示すスプレッドスペクトルクロック発生器1220とは異なって、図10に示すSRAM1040から制御信号CTRLに応じて第2スプレッドスペクトルクロック信号SSC2を発生する構成を示す。
図14を参照すると、スプレッドスペクトルクロック発生器1400は発振回路1410、1440、制御回路1420、そして位相固定ループ回路1430を含む。即ち、図14に示すスプレッドスペクトルクロック発生器1400は図8に示すスプレッドスペクトルクロック発生器800と同様の構成を有し、発振回路1440をさらに含む。
スプレッドスペクトルクロック発生器1400が動作状態になっている間に基準平均周波数信号DCO_OUT2は一定に維持されるので安定された特性を有する第2スプレッドスペクトルクロック信号SSC2が発生する。
310 発振回路
311 発振器
312、313、331、332 カウンタ
314、1214、1330、1414、1444 DCOコントローラ
320 位相固定ループ
330 制御回路
333、1233、1340、1424 PLLコントローラ
1010、1030 回路ブロック
1436 位相選択器
Claims (9)
- 第1スプレッドスペクトルクロック信号を受信して、前記第1スプレッドスペクトルクロック信号に対応する第1周波数を有する周波数信号を出力する発振回路と、
前記周波数信号を受信して、第2スプレッドスペクトルクロック信号を発生する位相固定ループと、
前記第1及び第2スプレッドスペクトルクロック信号を受信して、前記第2スプレッドスペクトルクロック信号に対応する第2周波数が前記第1スプレッドスペクトルクロック信号の前記第1周波数と近接するように前記位相固定ループを制御する制御回路とを含むことを特徴とするスプレッドスペクトルクロック発生器。 - 前記発振回路は、
前記周波数信号を出力する発振器と、
前記第1スプレッドスペクトルクロック信号を受信して、第1カウント信号を出力する第1カウンタと、
前記周波数信号を受信して、第2カウント信号を出力する第2カウンタと、
前記第1及び第2カウント信号に応じて前記発振器を制御するための第1制御信号を出力する第1コントローラとを含み、
前記発振器は、前記第1制御信号に対応する周波数を有する前記周波数信号を出力することを特徴とする請求項1に記載のスプレッドスペクトルクロック発生器。 - 前記第1カウンタは、前記第1スプレッドスペクトルクロック信号に応じてカウント動作を行って前記第1カウント信号を出力し、
前記第2カウンタは、前記周波数信号に応じてカウント動作を行って前記第2カウント信号を出力することを特徴とする請求項2に記載のスプレッドスペクトルクロック発生器。 - 前記第1コントローラは、
前記第1カウント信号が前記第2カウント信号より先に予め設定された値になったとき、前記第1制御信号の信号レベルを増加させ、前記第2カウント信号が前記第1カウント信号より先に予め設定された値になったとき、前記第1制御信号の信号レベルを減少させることを特徴とする請求項3に記載のスプレッドスペクトルクロック発生器。 - 前記第1コントローラは、
前記第1及び第2カウント信号に応じて二進検索方式を利用して前記第1制御信号を変更することを特徴とする請求項4に記載のスプレッドスペクトルクロック発生器。 - 前記制御回路は、
前記第1スプレッドスペクトルクロック信号を受信して、第3カウント信号を出力する第3カウンタと、
前記位相固定ループから出力される前記第2スプレッドスペクトルクロック信号を受信して、第4カウント信号を出力する第4カウンタと、
前記第3及び第4カウント信号に応じて前記位相固定ループを制御するための第2制御信号を出力する第2コントローラとを含み、
前記位相固定ループは、前記第2制御信号に応じて前記第2スプレッドスペクトルクロック信号の周波数を調節することを特徴とする請求項2に記載のスプレッドスペクトルクロック発生器。 - 前記第3カウンタは、前記第1スプレッドスペクトルクロック信号に応じてカウント動作を行って前記第3カウント信号を出力し、
前記第4カウンタは、前記第2スプレッドスペクトルクロック信号に応じてカウント動作を行って前記第4カウント信号を出力することを特徴とする請求項6に記載のスプレッドスペクトルクロック発生器。 - 前記発振回路は前記第1スプレッドスペクトルクロック信号の平均周波数の小数分周比を有する前記周波数信号を出力し、前記制御回路は前記第2スプレッドスペクトルクロック信号の平均周波数が前記第1スプレッドスペクトルクロック信号の平均周波数の前記小数分周比に近接するように前記位相固定ループを制御することを特徴とする請求項1に記載のスプレッドスペクトルクロック発生器。
- 前記第1スプレッドスペクトルクロック信号を受信して、前記第1スプレッドスペクトルクロック信号の前記平均周波数に対応する基準平均周波数信号を出力する基準発振回路をさらに含み、前記位相固定ループは前記発振回路から前記周波数信号を受信して、前記基準平均周波数信号を基準クロック信号に使用して前記第2スプレッドスペクトルクロック信号を発生することを特徴とする請求項1に記載のスプレッドスペクトルクロック発生器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100003202A KR101654218B1 (ko) | 2010-01-13 | 2010-01-13 | 스프레드 스펙트럼 클럭 발생기 |
KR10-2010-0003202 | 2010-01-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011147122A JP2011147122A (ja) | 2011-07-28 |
JP5820584B2 true JP5820584B2 (ja) | 2015-11-24 |
Family
ID=44258100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010279472A Active JP5820584B2 (ja) | 2010-01-13 | 2010-12-15 | スプレッドスペクトルクロック発生器及びそれを含む電子装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8269565B2 (ja) |
JP (1) | JP5820584B2 (ja) |
KR (1) | KR101654218B1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8618887B2 (en) | 2011-09-29 | 2013-12-31 | Hamilton Sundstrand Corporation | Configurable spread spectrum oscillator |
JP6152014B2 (ja) * | 2013-08-19 | 2017-06-21 | キヤノン株式会社 | スペクトラム拡散クロック生成回路、クロック乗せ換え回路、集積回路及び画像読み取り装置 |
US9244484B2 (en) | 2013-12-11 | 2016-01-26 | International Business Machines Corporation | Fractional-N spread spectrum state machine |
US9191128B2 (en) | 2013-12-17 | 2015-11-17 | National Applied Research Laboratories | Spread spectrum clock generator and method for generating spread spectrum clock signal |
KR102253824B1 (ko) | 2015-01-13 | 2021-05-21 | 삼성디스플레이 주식회사 | 타이밍 컨트롤러 및 그것을 포함하는 표시 장치 |
US9473146B2 (en) * | 2015-02-03 | 2016-10-18 | Micron Technology, Inc. | Apparatuses and methods for low power counting circuits |
US9525457B1 (en) * | 2015-07-01 | 2016-12-20 | Honeywell International Inc. | Spread spectrum clock generation using a tapped delay line and entropy injection |
CN105719587B (zh) * | 2016-04-19 | 2019-03-12 | 深圳市华星光电技术有限公司 | 液晶面板检测系统及方法 |
KR102562343B1 (ko) * | 2016-06-24 | 2023-08-02 | 삼성디스플레이 주식회사 | 표시 장치의 구동 방법 및 이를 수행하기 위한 표시 장치 |
JP6850158B2 (ja) * | 2017-03-07 | 2021-03-31 | ローム株式会社 | 発振器 |
JP6850159B2 (ja) * | 2017-03-07 | 2021-03-31 | ローム株式会社 | 発振器 |
KR102371668B1 (ko) | 2018-02-06 | 2022-03-08 | 삼성전자주식회사 | 신호의 emi를 감소시키는 집적 회로, 방법 및 전자 장치 |
US11714127B2 (en) * | 2018-06-12 | 2023-08-01 | International Business Machines Corporation | On-chip spread spectrum characterization |
KR102614086B1 (ko) * | 2019-01-17 | 2023-12-18 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 구동 방법 |
CN110719120B (zh) * | 2019-10-15 | 2021-08-13 | 北京遥感设备研究所 | 一种通用可配置msk或qpsk软扩频调制系统 |
US11146307B1 (en) * | 2020-04-13 | 2021-10-12 | International Business Machines Corporation | Detecting distortion in spread spectrum signals |
US11693446B2 (en) | 2021-10-20 | 2023-07-04 | International Business Machines Corporation | On-chip spread spectrum synchronization between spread spectrum sources |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1056361A (ja) * | 1996-08-07 | 1998-02-24 | Matsushita Electric Ind Co Ltd | 疑似雑音系列発生器 |
US6046646A (en) * | 1997-06-13 | 2000-04-04 | Lo; Pedro W. | Modulation of a phase locked loop for spreading the spectrum of an output clock signal |
US6628276B1 (en) * | 2000-03-24 | 2003-09-30 | Stmicroelectronics, Inc. | System for high precision signal phase difference measurement |
JP2002341959A (ja) * | 2001-05-15 | 2002-11-29 | Rohm Co Ltd | クロック信号発生方法及び装置 |
US7305020B2 (en) | 2002-02-04 | 2007-12-04 | Vizionware, Inc. | Method and system of reducing electromagnetic interference emissions |
US7561652B2 (en) * | 2003-04-22 | 2009-07-14 | Paul Kevin Hall | High frequency spread spectrum clock generation |
US7233210B2 (en) | 2003-08-26 | 2007-06-19 | Toshiba America Electric Components, Inc. | Spread spectrum clock generator |
JP4376611B2 (ja) | 2003-12-19 | 2009-12-02 | パナソニック株式会社 | 周波数変調回路 |
US7489739B2 (en) * | 2004-09-17 | 2009-02-10 | Rambus, Inc. | Method and apparatus for data recovery |
JP2006211479A (ja) | 2005-01-31 | 2006-08-10 | Renesas Technology Corp | 半導体集積回路 |
JP4948077B2 (ja) | 2005-10-14 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 送受信装置及びそれを用いた通信システム |
JP4976060B2 (ja) | 2006-06-15 | 2012-07-18 | 川崎マイクロエレクトロニクス株式会社 | スペクトラム拡散クロックジェネレータ |
KR100949275B1 (ko) | 2008-04-11 | 2010-03-25 | 주식회사 하이닉스반도체 | 스프레드 스펙트럼 클럭 발생회로와 생성 방법 |
US7944319B2 (en) * | 2009-03-31 | 2011-05-17 | Texas Instruments Incorporated | Clock spreading systems and methods |
-
2010
- 2010-01-13 KR KR1020100003202A patent/KR101654218B1/ko active IP Right Grant
- 2010-12-15 JP JP2010279472A patent/JP5820584B2/ja active Active
- 2010-12-30 US US12/982,115 patent/US8269565B2/en active Active
-
2012
- 2012-08-29 US US13/597,593 patent/US8593228B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011147122A (ja) | 2011-07-28 |
KR101654218B1 (ko) | 2016-09-06 |
US20110169582A1 (en) | 2011-07-14 |
US20120327974A1 (en) | 2012-12-27 |
US8593228B2 (en) | 2013-11-26 |
US8269565B2 (en) | 2012-09-18 |
KR20110083140A (ko) | 2011-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5820584B2 (ja) | スプレッドスペクトルクロック発生器及びそれを含む電子装置 | |
TWI634749B (zh) | 產生展頻時脈之鎖相迴路電路及用於鎖相迴路電路之有限脈衝響應分數除頻器 | |
US7800451B2 (en) | Frequency adjustment for clock generator | |
US7388415B2 (en) | Delay locked loop with a function for implementing locking operation periodically during power down mode and locking operation method of the same | |
US7791415B2 (en) | Fractional-N synthesized chirp generator | |
US7443215B1 (en) | Methods and apparatus to increase the resolution of a clock synthesis circuit that uses feedback interpolation | |
US9559704B1 (en) | Fractional-N phase-locked loop with reduced jitter | |
KR102210324B1 (ko) | 디지털 위상 고정 루프 및 그 동작방법 | |
JP2007053770A (ja) | ジッタを減少させた半導体装置、分散スペクトルクロック発生器、及び信号出力方法 | |
US11483006B2 (en) | Multi-phase fractional divider | |
US9577646B1 (en) | Fractional phase locked loop (PLL) architecture | |
US8026749B2 (en) | Phase locked loop circuit, method of operating phase locked loop circuit and semiconductor memory device including phase locked loop circuit | |
JP2015114749A (ja) | クロック生成回路 | |
US8259774B2 (en) | Spread spectrum clock signal generator | |
US9859904B1 (en) | Interpolating feedback divider | |
US20120068744A1 (en) | Phase Locked Loop Circuits | |
JP2017169109A (ja) | クロック生成回路及びクロック生成方法 | |
US8656203B2 (en) | Fractional frequency division or multiplication by using an oversampled phase rotator for reducing jitter | |
TWI592788B (zh) | 多相位時脈產生器 | |
CN103051333B (zh) | 一种快速锁定的锁相环 | |
JP2015222918A (ja) | フラクショナルpll回路 | |
US20240267052A1 (en) | Phase-locked loops (pll) including digitally controlled oscillator (dco) gain calibration circuits and related methods | |
JP4373307B2 (ja) | 変調回路、同変調回路を有する位相同期回路及び同位相同期回路を有するインタフェース装置 | |
JP2004080404A (ja) | 半導体装置 | |
KR102044477B1 (ko) | 폐루프 대역폭을 적응적으로 제어할 수 있는 올-디지털 위상 동기 루프, 이의 동작 방법, 및 이를 포함하는 장치들 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151005 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5820584 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |