KR102562343B1 - 표시 장치의 구동 방법 및 이를 수행하기 위한 표시 장치 - Google Patents

표시 장치의 구동 방법 및 이를 수행하기 위한 표시 장치 Download PDF

Info

Publication number
KR102562343B1
KR102562343B1 KR1020160079624A KR20160079624A KR102562343B1 KR 102562343 B1 KR102562343 B1 KR 102562343B1 KR 1020160079624 A KR1020160079624 A KR 1020160079624A KR 20160079624 A KR20160079624 A KR 20160079624A KR 102562343 B1 KR102562343 B1 KR 102562343B1
Authority
KR
South Korea
Prior art keywords
frequency
clock signal
data
interval
decreases
Prior art date
Application number
KR1020160079624A
Other languages
English (en)
Other versions
KR20180001674A (ko
Inventor
이기섭
윤상록
김락현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160079624A priority Critical patent/KR102562343B1/ko
Publication of KR20180001674A publication Critical patent/KR20180001674A/ko
Application granted granted Critical
Publication of KR102562343B1 publication Critical patent/KR102562343B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking

Abstract

표시 장치의 구동 방법은 제1 주파수 구간에서 제1 중심 주파수를 기준으로 증가 및 감소하고, 제2 주파수 구간에서 제2 중심 주파수를 기초로 증가 및 감소하는 주파수를 갖는 클럭 신호를 생성하는 단계, 데이터 신호 및 상기 데이터 신호와 동기되는 상기 클럭 신호를 데이터 구동부에 출력하는 단계 및 상기 데이터 신호를 기초로 데이터 전압을 생성하여 표시 패널에 출력하는 단계를 포함한다.

Description

표시 장치의 구동 방법 및 이를 수행하기 위한 표시 장치{METHOD OF DRIVING DISPLAY APPARATUS AND DISPLAY APPARATUS FOR PERFORMING THE SAME}
본 발명은 표시 장치의 구동 방법 및 이를 수행하기 위한 표시 장치에 관한 것으로, 데이터 신호와 동기되는 클럭 신호의 주파수를 조절하여 표시 장치의 노이즈를 저감할 수 있는 표시 장치의 구동 방법 및 이를 수행하기 위한 표시 장치에 관한 것이다.
대면적이 용이하고 박형 및 경량화가 가능한 평판 디스플레이(flat panel display, FPD)가 표시 장치로서 널리 이용되고 있으며, 이러한 평판 디스플레이로는 액정 표시 장치(liquid crystal display, LCD), 플라스마 디스플레이 패널(plasma display panel, PDP), 유기 발광 표시 장치(organic light emitting display, OLED) 등이 사용되고 있다.
상기와 같은 표시 장치들은 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal Digital Assistant; PDA) 등과 같은 다양한 전자 시스템에 사용될 수 있다. 이 때, 표시 장치의 노이즈에 의해 전자 시스템의 통신 성능이 열화되는 디센스(desense) 현상이 발생할 수 있으며, 이에 디센스 현상을 완화시키기 위한 다양한 방식들이 연구되고 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 장치의 노이즈를 저감할 수 있는 표시 장치의 구동 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 구동 방법을 수행하는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치의 구동 방법은 제1 주파수 구간에서 제1 중심 주파수를 기준으로 증가 및 감소하고, 제2 주파수 구간에서 제2 중심 주파수를 기초로 증가 및 감소하는 주파수를 갖는 클럭 신호를 생성하는 단계, 데이터 신호 및 상기 데이터 신호와 동기되는 상기 클럭 신호를 데이터 구동부에 출력하는 단계 및 상기 데이터 신호를 기초로 데이터 전압을 생성하여 표시 패널에 출력하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 제1 중심 주파수는 상기 클럭 신호의 설정 주파수보다 작을 수 있다. 상기 제2 중심 주파수는 상기 클럭 신호의 상기 설정 주파수보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 주파수 구간 및 상기 제2 주파수 구간은 주기적으로 반복될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 주파수 구간과 상기 제2 주파수 구간 사이의 변환 구간은 상기 표시 패널의 수직 블랭크 구간 내에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 주파수 구간 내에서, 상기 클럭 신호의 상기 주파수는 상기 제1 중심 주파수를 기준으로 주기적으로 증가 및 감소할 수 있다. 상기 제2 주파수 구간 내에서, 상기 클럭 신호의 상기 주파수는 상기 제2 중심 주파수를 기준으로 주기적으로 증가 및 감소할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 주파수 구간 내에서 상기 클럭 신호의 상기 주파수가 증가 및 감소하는 폭은 상기 제2 주파수 구간 내에서 상기 클럭 신호의 상기 주파수가 증가 및 감소하는 폭과 동일할 수 있다.
본 발명의 일 실시예에 있어서, 상기 클럭 신호의 상기 주파수는 제3 주파수 구간에서 제3 중심 주파수를 기준으로 증가 및 감소할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제3 중심 주파수는 상기 클럭 신호의 상기 설정 주파수일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 주파수 구간, 상기 제3 주파수 구간, 상기 제2 주파수 구간 및 상기 제3 주파수 구간은 주기적으로 반복될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 주파수 구간 내에서 상기 클럭 신호의 상기 주파수가 증가 및 감소하는 폭, 상기 제2 주파수 구간 내에서 상기 클럭 신호의 상기 주파수가 증가 및 감소하는 폭 및 상기 제3 주파수 구간 내에서 상기 클럭 신호의 상기 주파수가 증가 및 감소하는 폭은 동일할 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 신호 및 상기 데이터 신호와 동기되는 상기 클럭 신호를 데이터 구동부에 출력하는 단계는 상기 클럭 신호가 임베디드된 클럭 임베디드 데이터 신호를 상기 데이터 구동부에 출력할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 타이밍 컨트롤러, 데이터 구동부 및 표시 패널을 포함한다. 상기 타이밍 컨트롤러는 제1 주파수 구간에서 제1 중심 주파수를 기준으로 증가 및 감소하고, 제2 주파수 구간에서 제2 중심 주파수를 기초로 증가 및 감소하는 주파수를 갖는 클럭 신호를 생성한다. 상기 타이밍 컨트롤러는 데이터 신호 및 상기 데이터 신호와 동기되는 상기 클럭 신호를 출력한다. 상기 데이터 구동부는 상기 데이터 신호를 기초로 데이터 전압을 생성한다. 상기 표시 패널은 상기 데이터 전압을 기초로 영상을 표시한다.
본 발명의 일 실시예에 있어서, 상기 제1 중심 주파수는 상기 클럭 신호의 설정 주파수보다 작을 수 있다. 상기 제2 중심 주파수는 상기 클럭 신호의 상기 설정 주파수보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 주파수 구간 및 상기 제2 주파수 구간은 주기적으로 반복될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 주파수 구간 내에서, 상기 클럭 신호의 상기 주파수는 상기 제1 중심 주파수를 기준으로 주기적으로 증가 및 감소할 수 있다. 상기 제2 주파수 구간 내에서, 상기 클럭 신호의 상기 주파수는 상기 제2 중심 주파수를 기준으로 주기적으로 증가 및 감소할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 주파수 구간 내에서 상기 클럭 신호의 상기 주파수가 증가 및 감소하는 폭은 상기 제2 주파수 구간 내에서 상기 클럭 신호의 상기 주파수가 증가 및 감소하는 폭과 동일할 수 있다.
본 발명의 일 실시예에 있어서, 상기 클럭 신호의 상기 주파수는 제3 주파수 구간에서 제3 중심 주파수를 기준으로 증가 및 감소할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제3 중심 주파수는 상기 클럭 신호의 상기 설정 주파수일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 주파수 구간, 상기 제3 주파수 구간, 상기 제2 주파수 구간 및 상기 제3 주파수 구간은 주기적으로 반복될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 주파수 구간 내에서 상기 클럭 신호의 상기 주파수가 증가 및 감소하는 폭, 상기 제2 주파수 구간 내에서 상기 클럭 신호의 상기 주파수가 증가 및 감소하는 폭 및 상기 제3 주파수 구간 내에서 상기 클럭 신호의 상기 주파수가 증가 및 감소하는 폭은 동일할 수 있다.
이와 같은 표시 장치의 구동 방법 및 이를 수행하는 표시 장치에 따르면, 데이터 신호와 동기되는 클럭 신호의 주파수를 조절하여 표시 장치의 노이즈를 저감할 수 있다. 따라서, 표시 장치의 표시 품질 및 상기 표시 장치를 포함하는 전자 기기의 통신 품질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 클럭 신호의 주파수에 따른 디센스(desense)의 세기를 나타내는 그래프이다.
도 3a는 도 1의 클럭 신호를 센터 스프레드(center spread) 방식으로 변조할 때, 상기 클럭 신호의 주파수에 따른 디센스(desense)의 세기를 나타내는 그래프이다.
도 3b는 도 1의 클럭 신호를 다운 스프레드(down spread) 방식으로 변조할 때, 상기 클럭 신호의 주파수에 따른 디센스(desense)의 세기를 나타내는 그래프이다.
도 3c는 도 1의 클럭 신호를 업 스프레드(up spread) 방식으로 변조할 때, 상기 클럭 신호의 주파수에 따른 디센스(desense)의 세기를 나타내는 그래프이다.
도 4a는 도 1의 클럭 신호를 센터 스프레드(center spread) 방식으로 변조할 때, 시간에 따른 상기 클럭 신호의 주파수를 나타내는 그래프이다.
도 4b는 도 1의 클럭 신호를 다운 스프레드(down spread) 방식으로 변조할 때, 시간에 따른 상기 클럭 신호의 주파수를 나타내는 그래프이다.
도 4c는 도 1의 클럭 신호를 업 스프레드(up spread) 방식으로 변조할 때, 시간에 따른 상기 클럭 신호의 주파수를 나타내는 그래프이다.
도 5는 도 1의 클럭 신호를 다운 스프레드 방식 및 업 스프레드 방식으로 반복적으로 변조할 때, 시간에 따른 상기 클럭 신호의 주파수를 나타내는 그래프이다.
도 6은 도 1의 클럭 신호를 다운 스프레드 방식 및 업 스프레드 방식으로 반복적으로 변조할 때, 상기 클럭 신호의 주파수에 따른 디센스(desense)의 세기를 나타내는 그래프이다.
도 7은 도 1의 클럭 신호를 다운 스프레드 방식, 센터 스프레드 방식 및 업 스프레드 방식으로 반복적으로 변조할 때, 시간에 따른 상기 클럭 신호의 주파수를 나타내는 그래프이다.
도 8은 도 1의 클럭 신호를 다운 스프레드 방식, 센터 스프레드 방식 및 업 스프레드 방식으로 반복적으로 변조할 때, 상기 클럭 신호의 주파수에 따른 디센스(desense)의 세기를 나타내는 그래프이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 10은 도 9의 클럭 임베디드 데이터 신호를 나타내는 타이밍도이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.
상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 상기 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다. 상기 픽셀들은 매트릭스 형태로 배치될 수 있다.
상기 타이밍 컨트롤러(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신한다. 예를 들어, 상기 입력 영상 데이터는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3), 클럭 신호(CLK) 및 데이터 신호(DATA)를 생성한다.
상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.
상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성한다. 상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 신호(DATA)와 동기되는 클럭 신호(CLK)를 생성한다. 상기 타이밍 컨트롤러(200)는 상기 데이터 신호(DATA) 및 상기 클럭 신호(CLK)를 상기 데이터 구동부(500)에 출력한다.
상기 클럭 신호(CLK)에 대해서는 도 2 내지 도 6을 참조하여 상세히 설명한다.
상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.
상기 게이트 구동부(300)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 출력한다. 예를 들어, 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 비순차적으로 출력할 수 있다.
상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.
예를 들어, 상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.
상기 데이터 구동부(500)는 상기 타이밍 컨트롤러(200)로부터 상기 제2 제어 신호(CONT2), 상기 데이터 신호(DATA) 및 상기 클럭 신호(CLK)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.
도 2는 도 1의 클럭 신호의 주파수에 따른 디센스(desense)의 세기를 나타내는 그래프이다.
도 1 내지 도 2를 참조하면, 상기 디센스(desense)는 전자 기기에서 표시 장치, 카메라, 메모리 등 주요 부품으로부터 방사, 전도되는 노이즈로 인해 상기 전자 기기가 오동작하거나, 상기 전자 기기의 통신 품질의 저하를 유발하는 척도를 의미한다.
상기 클럭 신호(CLK)는 고 주파수 신호로, 상기 전자 기기의 디센스를 악화시키는 주요 팩터 중 하나이다. 도 2는 주파수가 변조되지 않은 상기 클럭 신호(CLK)의 상기 디센스의 세기를 도시한다. 도 2에서 상기 클럭 신호(CLK)의 설정 주파수는 100X이고, 상기 클럭 신호(CLK)의 주파수는 변조되지 않음으로, 상기 설정 주파수 100X 부근에서 크게 증가하는 디센스를 나타낸다.
상기 표시 장치의 디센스의 허용 한계를 SL이라고 할 때, 도 2에서 주파수 변조되지 않은 상기 클럭 신호(CLK)는 상기 디센스의 허용 한계(SL)를 크게 넘는다.
도 3a는 도 1의 클럭 신호(CLK)를 센터 스프레드(center spread) 방식으로 변조할 때, 상기 클럭 신호(CLK)의 주파수에 따른 디센스(desense)의 세기를 나타내는 그래프이다. 도 3b는 도 1의 클럭 신호를 다운 스프레드(down spread) 방식으로 변조할 때, 상기 클럭 신호의 주파수에 따른 디센스(desense)의 세기를 나타내는 그래프이다. 도 3c는 도 1의 클럭 신호를 업 스프레드(up spread) 방식으로 변조할 때, 상기 클럭 신호의 주파수에 따른 디센스(desense)의 세기를 나타내는 그래프이다. 도 4a는 도 1의 클럭 신호를 센터 스프레드(center spread) 방식으로 변조할 때, 시간에 따른 상기 클럭 신호의 주파수를 나타내는 그래프이다. 도 4b는 도 1의 클럭 신호를 다운 스프레드(down spread) 방식으로 변조할 때, 시간에 따른 상기 클럭 신호의 주파수를 나타내는 그래프이다. 도 4c는 도 1의 클럭 신호를 업 스프레드(up spread) 방식으로 변조할 때, 시간에 따른 상기 클럭 신호의 주파수를 나타내는 그래프이다.
도 3a 및 도 4a를 참조하면, 상기 클럭 신호(CLK)의 상기 디센스의 세기를 감소시키기 위해, 상기 클럭 신호(CLK)의 주파수를 변조할 수 있다. 도 3a에서 상기 클럭 신호(CLK)의 상기 설정 주파수는 100X이고, 상기 클럭 신호(CLK)의 주파수 변조율(modulation rate)은 1%이며, 상기 클럭 신호(CLK)가 변조되는 중심 주파수는 상기 설정 주파수와 일치한다. 이러한 주파수 변조 방식을 센터 스프레드 방식이라고 한다.
도 4a를 보면, 상기 클럭 신호(CLK)의 주파수는 99X와 101X 사이에서 주기적으로 증가 및 감소할 수 있다.
상기 센터 스프레드 방식에서, 상기 디센스의 세기의 최대값은 상기 도 2의 디센스의 세기의 최대값보다 크게 감소한다. 그러나, 상기 센터 스프레드 방식에 의하더라도 상기 디센스의 세기는 여전히 상기 디센스의 상기 허용 한계(SL)보다 클 수 있다.
도 3b 및 도 4b를 참조하면, 상기 클럭 신호(CLK)의 상기 디센스의 세기를 감소시키기 위해, 상기 클럭 신호(CLK)의 주파수를 변조할 수 있다. 도 3b에서 상기 클럭 신호(CLK)의 상기 설정 주파수는 100X이고, 상기 클럭 신호(CLK)의 주파수 변조율(modulation rate)은 1%이며, 상기 클럭 신호(CLK)가 변조되는 중심 주파수(99X)는 상기 설정 주파수(100X)보다 작다. 이러한 주파수 변조 방식을 다운 스프레드 방식이라고 한다.
도 4b를 보면, 상기 클럭 신호(CLK)의 주파수는 98X와 100X 사이에서 주기적으로 증가 및 감소할 수 있다.
상기 다운 스프레드 방식에서, 상기 디센스의 세기의 최대값은 상기 도 2의 디센스의 세기의 최대값보다 크게 감소한다. 그러나, 상기 다운 스프레드 방식에 의하더라도 상기 디센스의 세기는 여전히 상기 디센스의 상기 허용 한계(SL)보다 클 수 있다.
도 3c 및 도 4c를 참조하면, 상기 클럭 신호(CLK)의 상기 디센스의 세기를 감소시키기 위해, 상기 클럭 신호(CLK)의 주파수를 변조할 수 있다. 도 3c에서 상기 클럭 신호(CLK)의 상기 설정 주파수는 100X이고, 상기 클럭 신호(CLK)의 주파수 변조율(modulation rate)은 1%이며, 상기 클럭 신호(CLK)가 변조되는 중심 주파수(101X)는 상기 설정 주파수(100X)보다 크다. 이러한 주파수 변조 방식을 업 스프레드 방식이라고 한다.
도 4b를 보면, 상기 클럭 신호(CLK)의 주파수는 100X와 102X 사이에서 주기적으로 증가 및 감소할 수 있다.
상기 업 스프레드 방식에서, 상기 디센스의 세기의 최대값은 상기 도 2의 디센스의 세기의 최대값보다 크게 감소한다. 그러나, 상기 업 스프레드 방식에 의하더라도 상기 디센스의 세기는 여전히 상기 디센스의 상기 허용 한계(SL)보다 클 수 있다.
도 5는 도 1의 클럭 신호를 다운 스프레드 방식 및 업 스프레드 방식으로 반복적으로 변조할 때, 시간에 따른 상기 클럭 신호의 주파수를 나타내는 그래프이다. 도 6은 도 1의 클럭 신호를 다운 스프레드 방식 및 업 스프레드 방식으로 반복적으로 변조할 때, 상기 클럭 신호의 주파수에 따른 디센스(desense)의 세기를 나타내는 그래프이다.
도 1 내지 도 6을 참조하면, 상기 타이밍 컨트롤러(200)는 상기 제1 주파수 구간(T1)에서 제1 중심 주파수(예컨대 99X)를 기준으로 증가 및 감소하고, 제2 주파수 구간(T3)에서 제2 중심 주파수(예컨대 101X)를 기초로 증가 및 감소하는 주파수를 갖는 클럭 신호(CLK)를 생성한다.
예를 들어, 상기 제1 주파수 구간에 상기 클럭 신호(CLK)는 도 3b 및 도 4b에 도시한 상기 다운 스프레드 방식으로 변조될 수 있다. 상기 제2 주파수 구간에 상기 클럭 신호(CLK)는 도 3c 및 도 4c에 도시한 상기 업 스프레드 방식으로 변조될 수 있다.
상기 다운 스프레드 방식에서의 상기 제1 중심 주파수(99X)는 상기 클럭 신호(CLK)의 설정 주파수(100X)보다 작을 수 있다. 상기 업 스프레드 방식에서의 상기 제2 중심 주파수(101X)는 상기 클럭 신호(CLK)의 상기 설정 주파수(100X)보다 클 수 있다.
본 실시예에서, 상기 다운 스프레드 방식 및 상기 업 스프레드 방식은 주기적으로 반복될 수 있다. 도 5에서 상기 클럭 신호(CLK)는 T1 구간에서 상기 다운 스프레드 방식으로 변조되다가, 상기 다운 스프레드 방식이 상기 업 스프레드 방식으로 변환되는 T2 구간을 거쳐 T3 구간에서 상기 업 스프레드 방식으로 변조된다. 도 5에서 상기 클럭 신호(CLK)는 T3 구간에서 상기 업 스프레드 방식으로 변조되다가, 상기 업 스프레드 방식이 상기 다운 스프레드 방식으로 변환되는 T4 구간을 거쳐 T5 구간에서 다시 상기 다운 스프레드 방식으로 변조된다. T5 구간 이후의 시간은 도시하지 않았으나, 이와 같은 방식으로 상기 다운 스프레드 방식 및 상기 업 스프레드 방식은 계속하여 주기적으로 반복될 수 있다.
이 때, 상기 제1 주파수 구간과 상기 제2 주파수 구간 사이의 변환 구간(T2, T4)은 상기 표시 패널의 수직 블랭크 구간 내에 배치될 수 있다. 상기 수직 블랭크 구간은 상기 표시 패널(100) 전체에 현재 프레임의 데이터 전압이 인가된 후, 다음 프레임의 데이터 전압이 인가되기 전의 기간으로 정의될 수 있다. 상기 수직 블랭크 구간은 현재 프레임에서 상기 표시 패널(100)의 마지막 게이트 라인에 게이트 신호가 인가된 후, 다음 프레임에서 상기 표시 패널(100)의 첫 게이트 라인에 게이트 신호가 인가되기 전의 기간으로 정의될 수 있다.
예를 들어, 상기 다운 스프레드 방식에서 상기 클럭 신호(CLK)의 상기 주파수가 증가 및 감소하는 폭(100X-98X)은 상기 업 스프레드 방식에서 상기 클럭 신호의 상기 주파수가 증가 및 감소하는 폭(102X-100X)과 동일할 수 있다. 상기 클럭 신호(CLK)의 상기 주파수가 증가 및 감소하는 폭은 변조율(modulation rate)이라고 부를 수 있다. 상기 변조율은 상기 클럭 신호의 상기 설정 주파수(예컨대 100X)를 기준으로 정의될 수 있다.
도 6에서는 상기 다운 스프레드 방식과 상기 업 스프레드 방식을 주기적으로 반복하여 상기 클럭 신호(CLK)를 변조할 때에 상기 디센스의 세기를 나타낸다.
상기 다운 스프레드 방식에서 상기 디센스의 세기는 도 3b와 같이 나타나고, 상기 업 스프레드 방식에서 상기 디센스의 세기는 도 3c와 같이 나타나며, 상기 다운 스프레드 방식과 상기 업 스프레드 방식을 주기적으로 반복하는 본 실시예에서 상기 디센스의 시간에 따른 평균(AVR)은 도 6과 같이 나타난다. 결과적으로, 상기 다운 스프레드 방식과 상기 업 스프레드 방식을 주기적으로 반복하는 본 실시예의 상기 디센스의 세기(AVR)는 상기 디센스의 허용 한계(SL)보다 낮은 값을 가질 수 있다.
본 실시예에 따르면, 데이터 신호(DATA)와 동기되는 클럭 신호(CLK)의 주파수를 다운 스프레드 방식 및 업 스프레드 방식을 이용하여 변조하여 표시 장치의 노이즈를 저감할 수 있다. 따라서, 표시 장치의 표시 품질 및 상기 표시 장치를 포함하는 전자 기기의 통신 품질을 향상시킬 수 있다.
도 7은 도 1의 클럭 신호를 다운 스프레드 방식, 센터 스프레드 방식 및 업 스프레드 방식으로 반복적으로 변조할 때, 시간에 따른 상기 클럭 신호의 주파수를 나타내는 그래프이다. 도 8은 도 1의 클럭 신호를 다운 스프레드 방식, 센터 스프레드 방식 및 업 스프레드 방식으로 반복적으로 변조할 때, 상기 클럭 신호의 주파수에 따른 디센스(desense)의 세기를 나타내는 그래프이다.
본 실시예에 따른 표시 장치의 구동 방법 및 표시 장치는 상기 클럭 신호의 주파수 변조 방식을 제외하면 도 1 내지 도 6의 표시 장치의 구동 방법 및 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1 내지 도 4c, 도 7 및 도 8을 참조하면, 상기 타이밍 컨트롤러(200)는 상기 제1 주파수 구간(T1)에서 제1 중심 주파수(예컨대 99X)를 기준으로 증가 및 감소하고, 제2 주파수 구간(T3)에서 제2 중심 주파수(예컨대 101X)를 기초로 증가 및 감소하며, 제3 주파수 구간(T2)에서 제3 중심 주파수(예컨대 100X)를 기준으로 증가 및 감소하는 주파수를 갖는 클럭 신호(CLK)를 생성한다.
예를 들어, 상기 제1 주파수 구간에 상기 클럭 신호(CLK)는 도 3b 및 도 4b에 도시한 상기 다운 스프레드 방식으로 변조될 수 있다. 상기 제2 주파수 구간에 상기 클럭 신호(CLK)는 도 3c 및 도 4c에 도시한 상기 업 스프레드 방식으로 변조될 수 있다. 상기 제3 주파수 구간에 상기 클럭 신호(CLK)는 도 3a 및 도 4a에 도시한 상기 센터 스프레드 방식으로 변조될 수 있다.
상기 다운 스프레드 방식에서의 상기 제1 중심 주파수(99X)는 상기 클럭 신호(CLK)의 설정 주파수(100X)보다 작을 수 있다. 상기 업 스프레드 방식에서의 상기 제2 중심 주파수(101X)는 상기 클럭 신호(CLK)의 상기 설정 주파수(100X)보다 클 수 있다. 상기 센터 스프레드 방식에서의 상기 제3 중심 주파수(100X)는 상기 클럭 신호(CLK)의 상기 설정 주파수(100X)와 동일할 수 있다.
본 실시예에서, 상기 다운 스프레드 방식, 상기 센터 스프레드 방식, 상기 업 스프레드 방식 및 상기 센터 스프레드 방식은 순차적으로 주기적으로 반복될 수 있다. 도 7에서 상기 클럭 신호(CLK)는 T1 구간에서 상기 다운 스프레드 방식으로 변조되다가, T2 구간에서 상기 센터 스프레드 방식으로 변조되며, T3 구간에서 상기 업 스프레드 방식으로 변조된다. 도 7에서 상기 클럭 신호(CLK)는 T3 구간에서 상기 업 스프레드 방식으로 변조되다가, T4 구간에서 상기 센터 스프레드 방식으로 변조되며, T5 구간에서 다시 상기 다운 스프레드 방식으로 변조된다. T5 구간 이후의 시간은 도시하지 않았으나, 이와 같은 방식으로 상기 다운 스프레드 방식, 상기 센터 스프레드 방식, 상기 업 스프레드 방식 및 상기 센터 스프레드 방식은 계속하여 주기적으로 반복될 수 있다.
이와는 달리, 상기 다운 스프레드 방식, 상기 센터 스프레드 방식 및 상기 업 스프레드 방식이 도 7과 다른 순서로 반복될 수 있다.
또한, 도 7에서는 반복 주기 내에 하나의 다운 스프레드 구간, 하나의 업 스프레드 구간 및 두 개의 센터 스프레드 구간이 배치되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 반복 주기 내에 하나의 다운 스프레드 구간, 하나의 업 스프레드 구간 및 하나의 센터 스프레드 구간이 배치될 수 있다.
도 7에서는 상기 제1 주파수 구간(다운 스프레드 구간, T1) 및 상기 제3 주파수 구간(센터 스프레드 구간, T2) 사이에 별도의 변환 구간을 도시하지 않았으나, 이와는 달리, 상기 제1 주파수 구간(T1) 및 상기 제3 주파수 구간(T2) 사이에 별도의 변환 구간을 포함할 수 있다. 도 7에서는 상기 제3 주파수 구간(센터 스프레드 구간, T2) 및 상기 제2 주파수 구간(업 스프레드 구간, T3) 사이에 별도의 변환 구간을 도시하지 않았으나, 이와는 달리, 상기 제1 주파수 구간 및 상기 제2 주파수 구간 사이에 별도의 변환 구간을 포함할 수 있다.
이 때, 상기 제1 주파수 구간과 상기 제3 주파수 구간 사이의 변환 구간 및 상기 제3 주파수 구간과 상기 제2 주파수 구간 사이의 변환 구간은 상기 표시 패널의 수직 블랭크 구간 내에 배치될 수 있다.
예를 들어, 상기 다운 스프레드 방식에서 상기 클럭 신호(CLK)의 상기 주파수가 증가 및 감소하는 폭(100X-98X), 상기 업 스프레드 방식에서 상기 클럭 신호의 상기 주파수가 증가 및 감소하는 폭(102X-100X) 및 상기 센터 스프레드 방식에서 상기 클럭 신호(CLK)의 상기 주파수가 증가 및 감소하는 폭(100X-98X)은 모두 동일할 수 있다.
도 8에서는 상기 다운 스프레드 방식, 상기 센터 스프레드 방식, 상기 업 스프레드 방식 및 상기 센터 스프레드 방식을 주기적으로 반복하여 상기 클럭 신호(CLK)를 변조할 때에 상기 디센스의 세기를 나타낸다.
상기 다운 스프레드 방식에서 상기 디센스의 세기는 도 3b와 같이 나타나고, 상기 업 스프레드 방식에서 상기 디센스의 세기는 도 3c와 같이 나타나며, 상기 센터 스프레드 방식에서 상기 디센스의 세기는 도 3a와 같이 나타나고, 상기 다운 스프레드 방식, 상기 센터 스프레드 방식, 상기 업 스프레드 방식 및 상기 센터 스프레드 방식을 주기적으로 반복하는 본 실시예에서 상기 디센스의 시간에 따른 평균(AVR)은 도 8과 같이 나타난다. 결과적으로, 상기 다운 스프레드 방식, 상기 센터 스프레드 방식, 상기 업 스프레드 방식 및 상기 센터 스프레드 방식을 주기적으로 반복하는 본 실시예의 상기 디센스의 세기(AVR)는 상기 디센스의 허용 한계(SL)보다 낮은 값을 가질 수 있다.
본 실시예에 따르면, 데이터 신호(DATA)와 동기되는 클럭 신호(CLK)의 주파수를 다운 스프레드 방식 및 업 스프레드 방식을 이용하여 변조하여 표시 장치의 노이즈를 저감할 수 있다. 따라서, 표시 장치의 표시 품질 및 상기 표시 장치를 포함하는 전자 기기의 통신 품질을 향상시킬 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다. 도 10은 도 9의 클럭 임베디드 데이터 신호를 나타내는 타이밍도이다.
본 실시예에 따른 표시 장치의 구동 방법 및 표시 장치는 상기 데이터 신호 및 상기 클럭 신호의 형식을 제외하면 도 1 내지 도 6의 표시 장치의 구동 방법 및 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 3a 내지 도 10에 따르면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 타이밍 컨트롤러(200A), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500A)를 포함한다.
상기 타이밍 컨트롤러(200A)는 외부의 장치(미도시)로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신한다. 예를 들어, 상기 입력 영상 데이터는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
상기 타이밍 컨트롤러(200A)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3), 클럭 신호(CLK) 및 데이터 신호(DATA)를 생성한다.
상기 타이밍 컨트롤러(200A)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500A)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500A)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
상기 타이밍 컨트롤러(200A)는 상기 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성한다. 상기 타이밍 컨트롤러(200A)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 신호(DATA)와 동기되는 클럭 신호(CLK)를 생성한다. 상기 타이밍 컨트롤러(200A)는 상기 데이터 신호(DATA) 및 상기 클럭 신호(CLK)를 상기 데이터 구동부(500A)에 출력한다.
본 실시예에서, 상기 타이밍 컨트롤러(200A)는 상기 클럭 신호(CLK)가 상기 데이터 신호(DATA)에 임베디드된 클럭 임베디드 데이터 신호(CEDS)를 상기 데이터 구동부(500A)에 출력한다.
상기 클럭 임베디드 데이터 신호(CEDS)는 상기 도 10에 도시된다.
도 10의 제1 구간(T1)에서, 상기 데이터 구동부(500)에 상기 데이터 신호(DATA)가 제공되며, 상기 클럭 임베디드 데이터 신호(CEDS)는 제1 데이터(DAT1)의 비트들(DA0~DA11) 및 제1 클럭 데이터(CLK1)의 비트들(CKA0, CKA1)을 포함할 수 있다. 상기 제1 데이터(DAT1)는 상기 데이터 신호(DATA)의 일부일 수 있고, 상기 제1 클럭 데이터(CLK1)는 상기 클럭 신호(CLK)의 일부일 수 있다.
본 발명의 일 실시예에서, 클럭 임베디드 데이터 신호(CEDS) 내의 상기 비트들은 미리 정해진 패턴에 따라 배열될 수 있다. 예를 들어, 상기 미리 정해진 패턴은 6비트의 픽셀 데이터 2개(예를 들어, 12비트의 제1 데이터(DAT1))와 2비트의 클럭 데이터 1개(예를 들어, 제1 클럭 데이터(CLK1))가 순차적으로 반복 배치되는 패턴을 나타낼 수 있다.
상기 제1 구간(T1) 이후의 제2 구간(T2)에서, 상기 데이터 구동부(500)에 상기 데이터 신호(DATA)가 제공되며, 상기 클럭 임베디드 데이터 신호(CEDS)는 제2 데이터(DAT2)의 비트들(DB0~DB11) 및 제2 클럭 데이터(CLK2)의 비트들(CKB0, CKB1)을 포함할 수 있다. 상기 제2 데이터(DAT2)는 상기 데이터 신호(DATA)의 일부일 수 있다. 상기 제2 클럭 데이터(CLK2)는 상기 클럭 신호(CLK)의 일부일 수 있다.
상기 제2 구간(T2) 이후의 제3 구간(T3)에서, 상기 데이터 구동부(500)에 상기 데이터 신호(DATA)가 제공되며, 상기 클럭 임베디드 데이터 신호(CEDS)는 제3 데이터(DAT3)의 비트들(DC0~DC11) 및 제3 클럭 데이터(CLK3)의 비트들(CKC0, CKC1)을 포함할 수 있다. 상기 제3 데이터(DAT3)는 상기 데이터 신호(DATA)의 일부일 수 있다. 상기 제3 클럭 데이터(CLK3)는 상기 클럭 신호(CLK)의 일부일 수 있다.
본 실시예에서도, 상기 클럭 임베디드 데이터 신호(CEBD)내의 상기 클럭 신호(CLK)의 주파수는 도 5의 방식 또는 도 7의 방식으로 변조될 수 있다.
본 실시예에 따르면, 데이터 신호(DATA)와 동기되는 클럭 신호(CLK)의 주파수를 다운 스프레드 방식 및 업 스프레드 방식을 이용하여 변조하여 표시 장치의 노이즈를 저감할 수 있다. 따라서, 표시 장치의 표시 품질 및 상기 표시 장치를 포함하는 전자 기기의 통신 품질을 향상시킬 수 있다.
본 발명은 표시 장치 및 이를 포함하는 다양한 장치 및 시스템에 적용될 수 있다. 따라서 본 발명은 휴대폰, 스마트 폰, PDA, PMP, 디지털 카메라, 캠코더, PC, 서버 컴퓨터, 워크스테이션, 노트북, 디지털 TV, 셋-탑 박스, 음악 재생기, 휴대용 게임 콘솔, 네비게이션 시스템, 스마트 카드, 프린터 등과 같은 다양한 전자 기기에 유용하게 이용될 수 있다.
이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시패널 200, 200A: 타이밍 컨트롤러
300: 게이트 구동부 400: 감마 기준 전압 생성부
500, 500A: 데이터 구동부

Claims (20)

  1. 제1 주파수 구간에서 제1 중심 주파수를 기준으로 제1 최대 주파수 및 제1 최소 주파수 사이에서 증가 및 감소하고, 제2 주파수 구간에서 제2 중심 주파수를 기준으로 제2 최대 주파수 및 제2 최소 주파수 사이에서 증가 및 감소하는 주파수를 갖는 클럭 신호를 생성하는 단계;
    데이터 신호 및 상기 데이터 신호와 동기되는 상기 클럭 신호를 데이터 구동부에 출력하는 단계; 및
    상기 데이터 신호를 기초로 데이터 전압을 생성하여 표시 패널에 출력하는 단계를 포함하고,
    상기 제1 주파수 구간과 상기 제2 주파수 구간 사이의 변환 구간은 상기 표시 패널의 수직 블랭크 구간 내에 배치되는 것을 특징으로 하는 표시 장치의 구동 방법.
  2. 제1항에 있어서, 상기 제1 중심 주파수는 상기 클럭 신호의 설정 주파수보다 작고,
    상기 제2 중심 주파수는 상기 클럭 신호의 상기 설정 주파수보다 큰 것을 특징으로 하는 표시 장치의 구동 방법.
  3. 제1항에 있어서, 상기 제1 주파수 구간 및 상기 제2 주파수 구간은 주기적으로 반복되는 것을 특징으로 하는 표시 장치의 구동 방법.
  4. 삭제
  5. 제1항에 있어서, 상기 제1 주파수 구간 내에서, 상기 클럭 신호의 상기 주파수는 상기 제1 중심 주파수를 기준으로 주기적으로 증가 및 감소하고,
    상기 제2 주파수 구간 내에서, 상기 클럭 신호의 상기 주파수는 상기 제2 중심 주파수를 기준으로 주기적으로 증가 및 감소하는 것을 특징으로 하는 표시 장치의 구동 방법.
  6. 제5항에 있어서, 상기 제1 주파수 구간 내에서 상기 클럭 신호의 상기 주파수가 증가 및 감소하는 폭은 상기 제2 주파수 구간 내에서 상기 클럭 신호의 상기 주파수가 증가 및 감소하는 폭과 동일한 것을 특징으로 하는 표시 장치의 구동 방법.
  7. 제2항에 있어서, 상기 클럭 신호의 상기 주파수는 제3 주파수 구간에서 제3 중심 주파수를 기준으로 증가 및 감소하는 것을 특징으로 하는 표시 장치의 구동 방법.
  8. 제7항에 있어서, 상기 제3 중심 주파수는 상기 클럭 신호의 상기 설정 주파수인 것을 특징으로 하는 표시 장치의 구동 방법.
  9. 제7항에 있어서, 상기 제1 주파수 구간, 상기 제3 주파수 구간, 상기 제2 주파수 구간 및 상기 제3 주파수 구간은 주기적으로 반복되는 것을 특징으로 하는 표시 장치의 구동 방법.
  10. 제7항에 있어서, 상기 제1 주파수 구간 내에서 상기 클럭 신호의 상기 주파수가 증가 및 감소하는 폭, 상기 제2 주파수 구간 내에서 상기 클럭 신호의 상기 주파수가 증가 및 감소하는 폭 및 상기 제3 주파수 구간 내에서 상기 클럭 신호의 상기 주파수가 증가 및 감소하는 폭은 동일한 것을 특징으로 하는 표시 장치의 구동 방법.
  11. 제1항에 있어서, 상기 데이터 신호 및 상기 데이터 신호와 동기되는 상기 클럭 신호를 데이터 구동부에 출력하는 단계는
    상기 클럭 신호가 임베디드된 클럭 임베디드 데이터 신호를 상기 데이터 구동부에 출력하는 것을 특징으로 하는 표시 장치의 구동 방법.
  12. 제1 주파수 구간에서 제1 중심 주파수를 기준으로 제1 최대 주파수 및 제1 최소 주파수 사이에서 증가 및 감소하고, 제2 주파수 구간에서 제2 중심 주파수를 기준으로 제2 최대 주파수 및 제2 최소 주파수 사이에서 증가 및 감소하는 주파수를 갖는 클럭 신호를 생성하고, 데이터 신호 및 상기 데이터 신호와 동기되는 상기 클럭 신호를 출력하는 타이밍 컨트롤러;
    상기 데이터 신호를 기초로 데이터 전압을 생성하는 데이터 구동부; 및
    상기 데이터 전압을 기초로 영상을 표시하는 표시 패널을 포함하고,
    상기 제1 주파수 구간과 상기 제2 주파수 구간 사이의 변환 구간은 상기 표시 패널의 수직 블랭크 구간 내에 배치되는 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서, 상기 제1 중심 주파수는 상기 클럭 신호의 설정 주파수보다 작고,
    상기 제2 중심 주파수는 상기 클럭 신호의 상기 설정 주파수보다 큰 것을 특징으로 하는 표시 장치.
  14. 제12항에 있어서, 상기 제1 주파수 구간 및 상기 제2 주파수 구간은 주기적으로 반복되는 것을 특징으로 하는 표시 장치.
  15. 제12항에 있어서, 상기 제1 주파수 구간 내에서, 상기 클럭 신호의 상기 주파수는 상기 제1 중심 주파수를 기준으로 주기적으로 증가 및 감소하고,
    상기 제2 주파수 구간 내에서, 상기 클럭 신호의 상기 주파수는 상기 제2 중심 주파수를 기준으로 주기적으로 증가 및 감소하는 것을 특징으로 하는 표시 장치.
  16. 제15항에 있어서, 상기 제1 주파수 구간 내에서 상기 클럭 신호의 상기 주파수가 증가 및 감소하는 폭은 상기 제2 주파수 구간 내에서 상기 클럭 신호의 상기 주파수가 증가 및 감소하는 폭과 동일한 것을 특징으로 하는 표시 장치.
  17. 제13항에 있어서, 상기 클럭 신호의 상기 주파수는 제3 주파수 구간에서 제3 중심 주파수를 기준으로 증가 및 감소하는 것을 특징으로 하는 표시 장치.
  18. 제17항에 있어서, 상기 제3 중심 주파수는 상기 클럭 신호의 상기 설정 주파수인 것을 특징으로 하는 표시 장치.
  19. 제17항에 있어서, 상기 제1 주파수 구간, 상기 제3 주파수 구간, 상기 제2 주파수 구간 및 상기 제3 주파수 구간은 주기적으로 반복되는 것을 특징으로 하는 표시 장치.
  20. 제17항에 있어서, 상기 제1 주파수 구간 내에서 상기 클럭 신호의 상기 주파수가 증가 및 감소하는 폭, 상기 제2 주파수 구간 내에서 상기 클럭 신호의 상기 주파수가 증가 및 감소하는 폭 및 상기 제3 주파수 구간 내에서 상기 클럭 신호의 상기 주파수가 증가 및 감소하는 폭은 동일한 것을 특징으로 하는 표시 장치.

KR1020160079624A 2016-06-24 2016-06-24 표시 장치의 구동 방법 및 이를 수행하기 위한 표시 장치 KR102562343B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160079624A KR102562343B1 (ko) 2016-06-24 2016-06-24 표시 장치의 구동 방법 및 이를 수행하기 위한 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160079624A KR102562343B1 (ko) 2016-06-24 2016-06-24 표시 장치의 구동 방법 및 이를 수행하기 위한 표시 장치

Publications (2)

Publication Number Publication Date
KR20180001674A KR20180001674A (ko) 2018-01-05
KR102562343B1 true KR102562343B1 (ko) 2023-08-02

Family

ID=61001717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160079624A KR102562343B1 (ko) 2016-06-24 2016-06-24 표시 장치의 구동 방법 및 이를 수행하기 위한 표시 장치

Country Status (1)

Country Link
KR (1) KR102562343B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101274696B1 (ko) 2006-11-30 2013-06-12 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그의 구동방법
KR101475459B1 (ko) 2008-01-09 2014-12-23 삼성디스플레이 주식회사 타이밍 컨트롤러, 이를 이용한 데이터 처리방법 및 이를갖는 표시장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080054064A (ko) * 2006-12-12 2008-06-17 삼성전자주식회사 표시 장치의 구동 장치, 이를 포함하는 표시 장치 및 표시장치의 구동 방법
KR101654218B1 (ko) * 2010-01-13 2016-09-06 삼성전자주식회사 스프레드 스펙트럼 클럭 발생기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101274696B1 (ko) 2006-11-30 2013-06-12 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그의 구동방법
KR101475459B1 (ko) 2008-01-09 2014-12-23 삼성디스플레이 주식회사 타이밍 컨트롤러, 이를 이용한 데이터 처리방법 및 이를갖는 표시장치

Also Published As

Publication number Publication date
KR20180001674A (ko) 2018-01-05

Similar Documents

Publication Publication Date Title
US10186187B2 (en) Organic light-emitting diode display with pulse-width-modulated brightness control
CN106205449B (zh) 显示装置、驱动显示面板的方法及用于显示装置的驱动器
KR102564458B1 (ko) 표시 장치 및 이의 구동 방법
CN106200057B (zh) 一种显示面板的驱动方法、驱动芯片及显示装置
US10762824B2 (en) Timing controller and driving method thereof
US11443681B2 (en) Gate driver and display apparatus including the same
US20150379949A1 (en) Display driving circuit, driving method thereof and display apparatus
KR102577591B1 (ko) 표시 장치 및 이의 구동 방법
US20160093258A1 (en) Data driver and display apparatus including the same
US10019921B2 (en) Data driver and display device having the same
US10176767B2 (en) Source drive integrated circuits (ICs) and driving methods of liquid crystal panels
US10170066B2 (en) Driving method and driving module for gate scanning line and TFT-LCD display panel
US20170193953A1 (en) Display apparatus and method of driving the same
US10540939B2 (en) Display apparatus and a method of driving the same
KR102519397B1 (ko) 표시 장치의 구동 방법 및 이를 수행하는 표시 장치
US20170092179A1 (en) Data driver and display apparatus including the same
KR102525544B1 (ko) 표시 장치 및 이의 구동 방법
US10950202B2 (en) Display apparatus and method of driving the same
KR101552983B1 (ko) 액정표시장치의 구동회로 및 구동방법
KR102562343B1 (ko) 표시 장치의 구동 방법 및 이를 수행하기 위한 표시 장치
US10482832B2 (en) Display apparatus and a method of driving the same
US11847952B2 (en) Luminance compensator and display system including the same
KR102252817B1 (ko) 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
US20170076679A1 (en) Display device
US9466236B2 (en) Dithering to avoid pixel value conversion errors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant