KR102577591B1

KR102577591B1 - 표시 장치 및 이의 구동 방법

Info

Publication number: KR102577591B1
Application number: KR1020160154367A
Authority: KR
Inventors: 김흰돌; 고재현; 이재훈
Original assignee: 삼성디스플레이 주식회사
Priority date: 2016-11-18
Filing date: 2016-11-18
Publication date: 2023-09-13
Also published as: KR20180056488A; US10360839B2; US20180330656A1

Abstract

표시 장치는 제1 프레임에 대응하여 제1 기준 블랭크 구간을 갖고 상기 제1 프레임 이후의 제2 프레임에 대응하여 제2 기준 블랭크 구간을 갖는 입력 영상 신호를 저장하는 프레임 메모리, 상기 제1 및 제2 기준 블랭크 구간들 및 제1 지연 블랭크 구간에 기초하여 제2 지연 블랭크 구간을 결정하는 블랭크 구간 제어부, 상기 프레임 메모리에 저장된 상기 입력 영상 신호를 기초로 상기 제1 프레임에 대응하여 상기 제1 지연 블랭크 구간을 갖고 상기 제2 프레임에 대응하여 상기 제2 지연 블랭크 구간을 갖는 출력 영상 신호를 생성하는 신호 지연부, 및 상기 출력 영상 신호에 기초하여 영상을 표시하는 표시 패널을 포함한다.

Description

표시 장치 및 이의 구동 방법{DISPLAY APPARATUS AND METHOD OF DRIVING THE SAME}

본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 표시 품질을 향상시킬 수 있는 표시 장치 및 이의 구동 방법에 관한 것이다.

일반적으로, 액정 표시 장치는 픽셀 전극을 포함하는 제1 기판, 공통 전극을 포함하는 제2 기판 및 상기 기판들 사이에 개재되는 액정층을 포함한다. 상기 두 전극에 전압을 인가하여 상기 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 상기 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다.

상기 액정 표시 장치는 표시 패널 및 패널 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들 및 상기 게이트 라인들 및 상기 데이터 라인들에 연결되는 복수의 픽셀들을 포함한다. 상기 패널 구동부는 상기 게이트 라인들 각각에 게이트 신호를 제공하는 게이트 구동부 및 상기 데이터 라인들 각각에 데이터 전압을 제공하는 데이터 구동부를 포함한다.

한편, 게이밍 모드 등에서 그래픽 카드의 렌더링 속도에 따라 프레임별 주파수가 달라지는 경우, 휘도 차에 따른 플리커 현상이 나타나는 문제가 발생한다.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 품질을 향상시키는 표시 장치를 제공하는 것이다.

본 발명의 다른 목적은 상기 표시 장치의 구동 방법을 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 실시예들에 따른 표시 장치는 제1 프레임에 대응하여 제1 기준 블랭크 구간을 갖고 상기 제1 프레임 이후의 제2 프레임에 대응하여 제2 기준 블랭크 구간을 갖는 입력 영상 신호를 저장하는 프레임 메모리, 상기 제1 및 제2 기준 블랭크 구간들 및 제1 지연 블랭크 구간에 기초하여 제2 지연 블랭크 구간을 결정하는 블랭크 구간 제어부, 상기 프레임 메모리에 저장된 상기 입력 영상 신호를 기초로 상기 제1 프레임에 대응하여 상기 제1 지연 블랭크 구간을 갖고 상기 제2 프레임에 대응하여 상기 제2 지연 블랭크 구간을 갖는 출력 영상 신호를 생성하는 신호 지연부, 및 상기 출력 영상 신호에 기초하여 영상을 표시하는 표시 패널을 포함한다.

본 발명의 일 실시예에 있어서, 상기 블랭크 구간 제어부는 상기 출력 영상 신호의 상기 제2 프레임의 액티브 구간의 종점과 상기 제2 기준 블랭크 구간의 종점 사이의 제1 구간, 상기 제1 기준 블랭크 구간 및 상기 제1 지연 블랭크 구간에 기초하여 상기 제2 지연 블랭크 구간을 계산하는 블랭크 구간 계산부를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 지연 블랭크 구간 = MAX (상기 제1 구간, MAX (상기 제1 기준 블랭크 구간, 상기 제1 지연 블랭크 구간) / N) (N > 1)일 수 있다.

본 발명의 일 실시예에 있어서, 상기 N은 2.5 이상 4 이하의 값일 수 있다.

본 발명의 일 실시예에 있어서, 상기 블랭크 구간 제어부는 상기 입력 영상 신호에 대응하는 입력 데이터 인에이블 신호에 기초하여 상기 제1 및 제2 기준 블랭크 구간들을 카운트하는 기준 블랭크 구간 카운터, 및 상기 출력 영상 신호에 대응하는 출력 데이터 인에이블 신호에 기초하여 상기 제2 프레임의 블랭크 구간을 카운트하는 지연 블랭크 구간 카운터를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 신호 지연부는 상기 제2 프레임의 상기 블랭크 구간이 상기 제2 지연 블랭크 구간과 동일하도록 상기 출력 영상 신호를 생성할 수 있다.

본 발명의 일 실시예에 있어서, 상기 블랭크 구간 제어부는 상기 기준 블랭크 구간 카운터의 카운트 값을 저장하는 기준 블랭크 구간 레지스터, 및 상기 지연 블랭크 구간 카운터의 카운트 값을 저장하는 지연 블랭크 구간 레지스터를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 블랭크 구간 제어부는 상기 제2 프레임 이후의 상기 제3 프레임에 대응하는 제3 기준 블랭크 구간에 관한 정보를 수신하고, 상기 출력 영상 신호의 상기 제2 프레임의 액티브 구간의 종점과 상기 제2 기준 블랭크 구간의 종점 사이의 제1 구간, 상기 제1 기준 블랭크 구간, 상기 제1 지연 블랭크 구간 및 상기 제3 기준 블랭크 구간에 기초하여 상기 제2 지연 블랭크 구간을 계산하는 블랭크 구간 계산부를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 지연 블랭크 구간 = MAX (상기 제1 구간, MAX (상기 제1 기준 블랭크 구간, 상기 제1 지연 블랭크 구간) / N, 상기 제3 기준 블랭크 구간/ M) (N > 1, M > 1)일 수 있다.

본 발명의 일 실시예에 있어서, 상기 N 및 상기 M은 각각 2.5 이상 6 이하의 값일 수 있다.

본 발명의 일 실시예에 있어서, 상기 입력 영상 신호는 렌더링이 수행된 신호이고 상기 렌더링의 속도에 따라 프레임별로 가변적인 주파수를 가질 수 있다.

상기한 본 발명의 다른 목적을 실현하기 위한 실시예들에 따른 표시 장치의 구동 방법은 제1 프레임에 대응하여 제1 기준 블랭크 구간을 갖고 상기 제1 프레임 이후의 제2 프레임에 대응하여 제2 기준 블랭크 구간을 갖는 입력 영상 신호를 저장하는 단계, 상기 제1 프레임에 대응하여 제1 지연 블랭크 구간을 갖는 제1 출력 영상 신호를 생성하는 단계, 상기 제1 및 제2 기준 블랭크 구간들 및 상기 제1 지연 블랭크 구간에 기초하여 제2 지연 블랭크 구간을 결정하는 단계, 상기 제2 프레임에 대응하여 상기 제2 지연 블랭크 구간을 갖는 제2 출력 영상 신호를 생성하는 단계, 및 상기 제1 및 제2 출력 영상 신호들에 기초하여 영상을 표시하는 단계를 포함한다.

본 발명의 일 실시예에 있어서, 상기 제2 지연 블랭크 구간을 결정하는 단계는 상기 제2 출력 영상 신호의 상기 제2 프레임의 액티브 구간의 종점과 상기 제2 기준 블랭크 구간의 종점 사이의 제1 구간, 상기 제1 기준 블랭크 구간 및 상기 제1 지연 블랭크 구간에 기초하여 상기 제2 지연 블랭크 구간을 계산하는 단계를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 입력 영상 신호에 대응하는 입력 데이터 인에이블 신호에 기초하여 상기 제1 및 제2 기준 블랭크 구간들을 카운트하는 단계, 및 상기 제2 출력 영상 신호에 대응하는 출력 데이터 인에이블 신호에 기초하여 상기 제2 프레임의 블랭크 구간을 카운트하는 단계를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 프레임의 상기 블랭크 구간을 상기 제2 지연 블랭크 구간과 비교하는 단계를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 기준 블랭크 구간의 카운트 값 및 상기 제1 지연 블랭크 구간의 카운트 값을 저장하는 단계를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 프레임 이후의 상기 제3 프레임에 대응하는 제3 기준 블랭크 구간에 관한 정보를 수신하는 단계, 및 상기 제2 출력 영상 신호의 상기 제2 프레임의 액티브 구간의 종점과 상기 제2 기준 블랭크 구간의 종점 사이의 제1 구간, 상기 제1 기준 블랭크 구간, 상기 제1 지연 블랭크 구간 및 상기 제3 기준 블랭크 구간에 기초하여 상기 제2 지연 블랭크 구간을 계산하는 단계를 더 포함할 수 있다.

본 발명의 실시예들에 따른 표시 장치 및 이의 구동 방법에 따르면,프레임별 가변적인 주파수를 갖는 구동 방식에 있어서, 인접한 프레임의 블랭크 구간의 길이에 따라 현재 프레임의 블랭크 구간의 길이를 조절함으로써 프레임 간 주파수의 급격한 변화를 방지하여, 플리커 현상을 개선할 수 있다. 이에 따라, 표시 장치의 표시 품질을 향상시킬 수 있다.

도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 본 발명의 실시예들에 따른 표시 장치에 포함되는 타이밍 컨트롤러를 나타내는 블록도이다.
도 3은 본 발명의 실시예들에 따른 표시 장치에 포함되는 블랭크 구간 조절부를 나타내는 블록도이다.
도 4는 본 발명의 실시예들에 따른 표시 장치에서 출력되는 영상의 프레임별 타이밍의 일 예를 나타내는 타이밍도이다.
도 5는 도 4의 프레임들 중 하나의 프레임을 구체화한 타이밍도이다.
도 6은 본 발명의 실시예들에 따른 표시 장치의 구동 방법의 일부를 나타내는 순서도이다.
도 7은 본 발명의 실시예들에 따른 표시 장치에서 출력되는 영상의 프레임별 타이밍의 다른 예를 나타내는 타이밍도이다.
도 8은 도 7의 프레임들 중 하나의 프레임을 구체화한 타이밍도이다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.

도 1을 참조하면, 표시 장치는 표시 패널(100) 및 구동부를 포함한다. 상기 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.

상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 주변부를 포함한다.

상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 상기 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다.

상기 픽셀들 각각은 상기 픽셀 전극에 연결되는 스위칭 소자(미도시), 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함할 수 있다. 상기 픽셀들은 매트릭스 형태로 배치될 수 있다.

상기 타이밍 컨트롤러(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(RGB), 입력 데이터 인에이블 신호(DE) 및 입력 제어 신호(CONT)를 수신한다. 상기 입력 영상 데이터(RGB)는 입력 영상 신호와 실질적으로 동일한 의미로 사용될 수 있다. 상기 입력 영상 데이터(RGB)는 적색 영상 데이터(R), 녹색 영상 데이터(G) 및 청색 영상 데이터(B)를 포함할 수 있다. 상기 입력 데이터 인에이블 신호(DE)는 상기 입력 영상 데이터(RGB)의 타이밍에 관한 정보를 포함할 수 있다. 예를 들어, 상기 입력 데이터 인에이블 신호(DE)는 입력 영상의 주파수 및 블랭크 구간에 관한 정보를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(RGB), 상기 입력 데이터 인에이블 신호(DE)및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DAT)를 생성한다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT) 및 상기 입력 데이터 인에이블 신호(DE)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성한다. 상기 타이밍 컨트롤러(200)는 상기 제1 제어 신호(CONT1)를 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT) 및 상기 입력 데이터 인에이블 신호(DE)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성한다. 상기 타이밍 컨트롤러(200)는 상기 제2 제어 신호(CONT2)를 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(RGB)를 근거로 상기 데이터 신호(DAT)를 생성한다. 상기 타이밍 컨트롤러(200)는 상기 데이터 신호(DAT)를 상기 데이터 구동부(500)에 출력한다. 상기 데이터 신호(DAT)는 상기 입력 영상 데이터(RGB)와 실질적으로 동일한 영상 데이터일 수도 있고, 상기 입력 영상 데이터(RGB)를 보정하여 발생된 보정 영상 데이터일 수도 있다. 예를 들어, 상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(RGB)에 대한 화질 보정, 얼룩 보정, 색 특성 보상(Adaptive Color Correction, 이하, ACC라 칭함) 및/또는 능동 커패시턴스 보상(Dynamic Capacitance Compensation, 이하, DCC라 칭함) 등을 선택적으로 수행하여 상기 데이터 신호(DAT)를 발생할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT) 및 상기 입력 데이터 인에이블 신호(DE)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성한다. 상기 타이밍 컨트롤러(200)는 상기 제3 제어 신호(CONT3)를 상기 감마 기준 전압 생성부(400)에 출력한다.

상기 타이밍 컨트롤러(200)에 대해서는 도 2 및 3을 참조하여 상세히 후술한다.

상기 게이트 구동부(300)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 순차적으로 출력한다.

상기 게이트 구동부(300)는 상기 표시 패널(100)에 직접 실장(mounted)되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 게이트 구동부(300)는 상기 표시 패널(100)의 상기 주변부에 집적(integrated)될 수 있다.

상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DAT)에 대응하는 값을 갖는다.

본 발명의 일 실시예에서, 상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.

상기 데이터 구동부(500)는 상기 타이밍 컨트롤러(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DAT)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DAT)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압들로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압들을 상기 데이터 라인들(DL)에 출력한다.

상기 데이터 구동부(500)는 상기 표시 패널(100)에 직접 실장되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 데이터 구동부(500)는 상기 표시 패널(100)의 상기 주변부에 집적될 수도 있다.

도 2는 본 발명의 실시예들에 따른 표시 장치에 포함되는 타이밍 컨트롤러를 나타내는 블록도이다. 도 3은 본 발명의 실시예들에 따른 표시 장치에 포함되는 블랭크 구간 제어부를 나타내는 블록도이다.

도 1 내지 3을 참조하면, 상기 타이밍 컨트롤러(200)는 프레임 메모리(210), 블랭크 구간 제어부(220), 데이터 인에이블 신호 제어부(230) 및 신호 생성부(240)를 포함한다. 상기 데이터 인에이블 신호 제어부(230) 및 상기 신호 생성부(240)는 신호 지연부로 통칭될 수 있다.

상기 프레임 메모리(210)는 상기 입력 영상 데이터(RGB)를 수신한다. 상기 프레임 메모리(210)는 상기 입력 영상 데이터(RGB)를 저장한다. 예를 들어, 상기 프레임 메모리(210)는 현재 프레임에 대응하는 입력 영상 데이터(RGB)를 저장할 수 있다.

상기 블랭크 구간 제어부(220)는 블랭크 구간 계산부(225)를 포함할 수 있다. 상기 블랭크 구간 제어부(220)는 지연 블랭크 구간 카운터(223) 및 기준 블랭크 구간 카운터(221)를 더 포함할 수 있다. 상기 블랭크 구간 제어부(220)는 지연 블랭크 구간 레지스터(224) 및 기준 블랭크 구간 레지스터(222)를 더 포함할 수 있다.

상기 기준 블랭크 구간 카운터(221)는 상기 입력 데이터 인에이블 신호(DE)를 수신한다. 상기 기준 블랭크 구간 카운터(221)는 상기 입력 데이터 인에이블 신호(DE)에 기초하여 상기 입력 영상의 블랭크 구간을 카운트한다. 예를 들어, 상기 기준 블랭크 구간 카운터(221)는 상기 입력 영상에서 이전 프레임 및 상기 현재 프레임에 대응하는 블랭크 구간들을 카운트할 수 있다. 상기 기준 블랭크 구간 카운터(221)는 상기 카운트 결과인 기준 블랭크 구간(BLK_R)을 상기 기준 블랭크 구간 레지스터(222) 및 상기 블랭크 구간 계산부(225)에 출력한다.

상기 기준 블랭크 구간 레지스터(222)는 상기 입력 데이터 인에이블 신호(DE) 및 상기 기준 블랭크 구간(BLK_R)을 수신한다. 상기 기준 블랭크 구간 레지스터(222)는 상기 기준 블랭크 구간(BLK_R)을 저장할 수 있다. 예를 들어, 상기 기준 블랭크 구간 레지스터(222)는 상기 입력 영상에서 상기 이전 프레임에 대응하는 기준 블랭크 구간(BLK_R)을 저장할 수 있다. 상기 기준 블랭크 구간 레지스터(222)는 상기 입력 데이터 인에이블 신호(DE)를 참조하여 매 프레임의 액티브 구간의 종점마다 업데이트될 수 있다. 상기 기준 블랭크 구간 레지스터(222)는 상기 저장된 값인 이전 기준 블랭크 구간(P_BLK_R)을 상기 블랭크 구간 계산부(225)에 출력한다.

상기 지연 블랭크 구간 카운터(223)는 출력 데이터 인에이블 신호(DE')를 수신한다. 상기 지연 블랭크 구간 카운터(223)는 상기 출력 데이터 인에이블 신호(DE')에 기초하여 상기 출력 영상의 블랭크 구간을 카운트한다. 예를 들어, 상기 지연 블랭크 구간 카운터(223)는 상기 출력 영상에서 상기 이전 프레임 및 상기 현재 프레임에 대응하는 블랭크 구간들을 카운트할 수 있다. 상기 지연 블랭크 구간 카운터(223)는 상기 카운트 결과인 실제 블랭크 구간(BLK_D)을 상기 데이터 인에이블 신호 제어부(230), 상기 지연 블랭크 구간 레지스터(224) 및 상기 블랭크 구간 계산부(225)에 출력한다.

상기 지연 블랭크 구간 레지스터(224)는 상기 출력 데이터 인에이블 신호(DE') 및 상기 실제 블랭크 구간(BLK_D)을 수신한다. 상기 지연 블랭크 구간 레지스터(224)는 상기 실제 블랭크 구간(BLK_D)을 저장할 수 있다. 예를 들어, 상기 지연 블랭크 구간 레지스터(224)는 상기 출력 영상에서 상기 이전 프레임에 대응하는 실제 블랭크 구간(BLK_D)을 저장할 수 있다. 상기 지연 블랭크 구간 레지스터(224)는 상기 출력 데이터 인에이블 신호(DE')를 참조하여 매 프레임의 액티브 구간의 종점마다 업데이트될 수 있다. 상기 지연 블랭크 구간 레지스터(224)는 상기 저장된 값인 이전 실제 블랭크 구간(P_BLK_D)을 상기 블랭크 구간 계산부(225)에 출력한다.

상기 블랭크 구간 계산부(225)는 상기 기준 블랭크 구간(BLK_R), 상기 실제 블랭크 구간(BLK_D), 상기 이전 기준 블랭크 구간(P_BLK_R), 상기 이전 실제 블랭크 구간(P_BLK_D) 및 상기 출력 데이터 인에이블 신호(DE')를 수신한다. 상기 블랭크 구간 계산부(225)는 상기 기준 블랭크 구간(BLK_R), 상기 이전 기준 블랭크 구간(P_BLK_R) 및 상기 이전 실제 블랭크 구간(P_BLK_D)에 기초하여 지연 블랭크 구간(BLK_DR)을 계산한다. 이와는 달리, 상기 블랭크 구간 계산부(225)는 상기 입력 영상에서 다음 프레임에 대응하는 블랭크 구간에 관한 정보를 수신할 수 있다. 이 경우, 상기 블랭크 구간 계산부(225)는 상기 기준 블랭크 구간(BLK_R), 상기 이전 기준 블랭크 구간(P_BLK_R), 상기 이전 실제 블랭크 구간(P_BLK_D) 및 상기 다음 프레임에 대응하는 블랭크 구간에 기초하여 상기 지연 블랭크 구간(BLK_DR)을 계산할 수 있다. 상기 블랭크 구간 계산부(225)는 상기 지연 블랭크 구간(BLK_DR)을 상기 데이터 인에이블 신호 제어부(230)에 출력한다.

상기 블랭크 구간 계산부(225)의 구체적인 동작에 대해서는 도 4, 5, 7 및 8을 참조하여 상세히 후술한다.

상기 데이터 인에이블 신호 제어부(230)는 상기 실제 블랭크 구간(BLK_D) 및 상기 지연 블랭크 구간(BLK_DR)을 수신한다. 상기 데이터 인에이블 신호 제어부(230)는 상기 실제 블랭크 구간(BLK_D)을 상기 지연 블랭크 구간(BLK_DR)과 비교할 수 있다. 상기 데이터 인에이블 신호는 상기 실제 블랭크 구간(BLK_D)이 상기 지연 블랭크 구간(BLK_DR)과 실질적으로 동일하도록 상기 출력 데이터 인에이블 신호(DE')를 생성할 수 있다. 상기 데이터 인에이블 신호 제어부(230)는 상기 출력 데이터 인에이블 신호(DE')를 상기 프레임 메모리(210), 상기 블랭크 구간 제어부(220) 및 상기 신호 생성부(240)에 출력한다.

상기 프레임 메모리(210)는 상기 출력 데이터 인에이블 신호(DE')에 기초하여 상기 저장된 입력 영상 데이터(RGB)를 지연시켜 출력 영상 데이터(RGB')를 생성한다. 상기 프레임 메모리(210)는 상기 출력 영상 데이터(RGB')를 상기 신호 생성부(240)에 출력한다.

상기 신호 생성부(240)는 상기 출력 영상 데이터(RGB') 및 상기 출력 데이터 인에이블 신호(DE')를 수신한다. 상기 신호 생성부(240)는 상기 출력 영상 데이터(RGB') 및 상기 출력 데이터 인에이블 신호(DE')에 기초하여 상기 제1 제어 신호(CONT1), 상기 제2 제어 신호(CONT2), 상기 제3 제어 신호(CONT3) 및 상기 데이터 신호(DAT)를 생성한다.

이와는 달리, 상기 프레임 메모리(210), 상기 블랭크 구간 제어부(220) 및 상기 데이터 인에이블 신호 제어부(230)는 그래픽 카드 또는 스케일러에 포함될 수도 있다.

도 4는 본 발명의 실시예들에 따른 표시 장치에서 출력되는 영상의 프레임별 타이밍의 일 예를 나타내는 타이밍도이다. 도 5는 도 4의 프레임들 중 하나의 프레임을 구체화한 타이밍도이다.

도 1 내지 4를 참조하면, 상기 입력 영상 데이터는 그래픽 카드에서 렌더링이 수행된 신호일 수 있다. 이 경우, 상기 렌더링의 속도에 따라 상기 입력 영상(FR_R)은 프레임별로 주파수가 상이할 수 있다. 예를 들어, 상기 입력 영상(FR_R)에서 제2 프레임(F2)의 주파수는 60 Hz 이고, 제3 프레임(F3)의 주파수는 144 Hz 일 수 있다. 이 경우, 상기 입력 영상(FR_R)에서 상기 제2 프레임(F2)의 블랭크 구간(BLK2_R)은 상기 제3 프레임(F3)의 블랭크 구간(BLK3_R)보다 길다.

도 5를 참조하면, 상기 블랭크 구간 계산부(225)는 상기 출력 영상(FR_D)의 상기 현재 프레임의 액티브 구간(ACT_D)의 종점과 상기 입력 영상(FR_R)의 상기 현재 프레임의 기준 블랭크 구간(BLK_R)의 종점 사이의 제1 구간(A)의 길이, 상기 입력 영상(FR_R)의 상기 이전 기준 블랭크 구간(B)의 길이, 상기 출력 영상의 상기 이전 실제 블랭크 구간(C)의 길이에 기초하여 상기 지연 블랭크 구간(BLK_DR)의 길이를 계산한다.

구체적으로, 상기 블랭크 구간 계산부(225)는 상기 지연 블랭크 구간(BLK_DR)의 길이를 다음의 수식과 같이 계산한다.

상기 지연 블랭크 구간(BLK_DR) = MAX (상기 제1 구간(A), MAX (상기 이전 기준 블랭크 구간(B), 상기 이전 실제 블랭크 구간(C)) / N)

상기N은 1보다 크다. 바람직하게는, 상기 N은 2.5 이상 4 이하일 수 있다. 상기 N이 작을수록 상기 이전 프레임에 대응하는 블랭크 구간(B, C)의 영향이 커진다. 즉, 상기 N이 작을수록 상기 현재 프레임의 대응하는 실제 블랭크 구간(BLK_D)과 상기 이전 프레임에 대응하는 블랭크 구간(B, C)의 차이가 작아진다.

도 6은 본 발명의 실시예들에 따른 표시 장치의 구동 방법의 일부를 나타내는 순서도이다.

도 6을 참조하면, 본 발명의 실시예들에 따른 표시 장치의 구동 방법은 실제 블랭크 구간의 카운트를 시작하는 단계(S100)를 포함한다. 상기 표시 장치의 구동 방법은 상기 실제 블랭크 구간의 카운트를 수행하고, 지연 블랭크 구간을 계산하는 단계(S200)를 더 포함한다. 상기 표시 장치의 구동 방법은 상기 실제 블랭크 구간과 상기 지연 블랭크 구간을 비교하는 단계(S300)를 더 포함한다. 상기 실제 블랭크 구간이 상기 지연 블랭크 구간과 동일해지면 상기 실제 블랭크 구간을 갖도록 영상을 출력한다.

도 7은 본 발명의 실시예들에 따른 표시 장치에서 출력되는 영상의 프레임별 타이밍의 다른 예를 나타내는 타이밍도이다. 도 8은 도 7의 프레임들 중 하나의 프레임을 구체화한 타이밍도이다.

도 1 내지 3 및 7을 참조하면, 상기 입력 영상 데이터(RGB)는 그래픽 카드에서 렌더링이 수행된 신호일 수 있다. 이 경우, 상기 렌더링의 속도에 따라 상기 입력 영상(FR_R)은 프레임별로 주파수가 상이할 수 있다. 예를 들어, 상기 입력 영상(FR_R)에서 제2 프레임(F2)의 주파수는 60 Hz 이고, 제3 프레임(F3)의 주파수는 144 Hz 일 수 있다. 이 경우, 상기 입력 영상(FR_R)에서 상기 제2 프레임(F2)의 블랭크 구간은 상기 제3 프레임(F3)의 블랭크 구간보다 길다.

도 8을 참조하면, 상기 블랭크 구간 계산부(225)는 상기 입력 영상(FR_R)에서 다음 프레임에 대응하는 다음 기준 블랭크 구간(N_BLK_R)에 관한 정보를 수신할 수 있다. 상기 블랭크 구간 계산부(225)는 상기 출력 영상(FR_DN)의 상기 현재 프레임의 액티브 구간(ACT_D)의 종점과 상기 입력 영상(FR_R)의 상기 현재 프레임의 기준 블랭크 구간(BLK_R)의 종점 사이의 제1 구간(A)의 길이, 상기 입력 영상(FR_R)의 상기 이전 기준 블랭크 구간(B)의 길이, 상기 출력 영상의 상기 이전 실제 블랭크 구간(C)의 길이 및 상기 입력 영상의 다음 기준 블랭크 구간(N_BLK_R)의 길이에 기초하여 상기 지연 블랭크 구간(BLK_DRN)의 길이를 계산한다.

구체적으로, 상기 블랭크 구간 계산부(225)는 상기 지연 블랭크 구간(BLK_DRN)의 길이를 다음의 수식과 같이 계산한다.

상기 지연 블랭크 구간(BLK_DRN) = MAX (상기 제1 구간(A), MAX (상기 이전 기준 블랭크 구간(B), 상기 이전 실제 블랭크 구간(C)) / N, 상기 다음 기준 블랭크 구간(N_BLK_R) / M)

상기 N 및 상기 M 각각은 1보다 크다. 바람직하게는, 상기 N 및 상기 M 각각은 2.5 이상 6 이하일 수 있다. 상기 N이 작을수록 상기 이전 프레임에 대응하는 블랭크 구간(B, C)의 영향이 커진다. 상기 M이 작을수록 상기 다음 프레임에 대응하는 블랭크 구간(D)의 영향이 커진다. 즉, 상기 N 및 상기 M이 작을수록 상기 현재 프레임의 대응하는 실제 블랭크 구간(BLK_DN)과 상기 이전 프레임 및 상기 다음 프레임에 대응하는 블랭크 구간(B, C, D)의 차이가 작아진다.

본 발명은 표시 장치 및 이를 포함하는 다양한 장치 및 시스템에 적용될 수 있다. 따라서 본 발명은 휴대폰, 스마트 폰, PDA, PMP, 디지털 카메라, 캠코더, PC, 서버 컴퓨터, 워크스테이션, 노트북, 디지털TV, 셋-탑 박스, 음악 재생기, 휴대용 게임 콘솔, 네비게이션 시스템, 스마트 카드, 프린터 등과 같은 다양한 전자기기에 유용하게 이용될 수 있다.

이상 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 표시 패널 200: 타이밍 컨트롤러
300: 게이트 구동부 400: 감마 기준 전압 생성부
500: 데이터 구동부

Claims

제1 프레임에 대응하여 제1 기준 블랭크 구간을 갖고 상기 제1 프레임 이후의 제2 프레임에 대응하여 제2 기준 블랭크 구간을 갖는 입력 영상 신호를 저장하는 프레임 메모리;
상기 제1 및 제2 기준 블랭크 구간들 및 제1 지연 블랭크 구간에 기초하여 제2 지연 블랭크 구간을 결정하는 블랭크 구간 제어부;
상기 프레임 메모리에 저장된 상기 입력 영상 신호를 기초로 상기 제1 프레임에 대응하여 상기 제1 지연 블랭크 구간을 갖고 상기 제2 프레임에 대응하여 상기 제2 지연 블랭크 구간을 갖는 출력 영상 신호를 생성하는 신호 지연부; 및
상기 출력 영상 신호에 기초하여 영상을 표시하는 표시 패널을 포함하는 표시 장치.
제1항에 있어서,
상기 블랭크 구간 제어부는
상기 출력 영상 신호의 상기 제2 프레임의 액티브 구간의 종점과 상기 제2 기준 블랭크 구간의 종점 사이의 제1 구간, 상기 제1 기준 블랭크 구간 및 상기 제1 지연 블랭크 구간에 기초하여 상기 제2 지연 블랭크 구간을 계산하는 블랭크 구간 계산부를 포함하는 것을 특징으로 하는 표시 장치.
제2항에 있어서,
상기 제2 지연 블랭크 구간 = MAX (상기 제1 구간, MAX (상기 제1 기준 블랭크 구간, 상기 제1 지연 블랭크 구간) / N) (N > 1) 인 것을 특징으로 하는 표시 장치.
제3항에 있어서,
상기N은 2.5 이상 4 이하의 값인 것을 특징으로 하는 표시 장치.
제2항에 있어서,
상기 블랭크 구간 제어부는
상기 입력 영상 신호에 대응하는 입력 데이터 인에이블 신호에 기초하여 상기 제1 및 제2 기준 블랭크 구간들을 카운트하는 기준 블랭크 구간 카운터; 및
상기 출력 영상 신호에 대응하는 출력 데이터 인에이블 신호에 기초하여 상기 제2 프레임의 블랭크 구간을 카운트하는 지연 블랭크 구간 카운터를 더 포함하는 것을 특징으로 하는 표시 장치.
제5항에 있어서,
상기 신호 지연부는 상기 제2 프레임의 상기 블랭크 구간이 상기 제2 지연 블랭크 구간과 동일하도록 상기 출력 영상 신호를 생성하는 것을 특징으로 하는 표시 장치.
제5항에 있어서,
상기 블랭크 구간 제어부는
상기 기준 블랭크 구간 카운터의 카운트 값을 저장하는 기준 블랭크 구간 레지스터; 및
상기 지연 블랭크 구간 카운터의 카운트 값을 저장하는 지연 블랭크 구간 레지스터를 더 포함하는 것을 특징으로 하는 표시 장치.
제1항에 있어서,
상기 블랭크 구간 제어부는
상기 제2 프레임 이후의 상기 제3 프레임에 대응하는 제3 기준 블랭크 구간에 관한 정보를 수신하고,
상기 출력 영상 신호의 상기 제2 프레임의 액티브 구간의 종점과 상기 제2 기준 블랭크 구간의 종점 사이의 제1 구간, 상기 제1 기준 블랭크 구간, 상기 제1 지연 블랭크 구간 및 상기 제3 기준 블랭크 구간에 기초하여 상기 제2 지연 블랭크 구간을 계산하는 블랭크 구간 계산부를 포함하는 것을 특징으로 하는 표시 장치.
제8항에 있어서,
상기 제2 지연 블랭크 구간 = MAX (상기 제1 구간, MAX (상기 제1 기준 블랭크 구간, 상기 제1 지연 블랭크 구간) / N, 상기 제3 기준 블랭크 구간 / M) (N > 1, M > 1) 인 것을 특징으로 하는 표시 장치.
제9항에 있어서, 상기 N 및 상기 M은 각각 2.5 이상 6 이하의 값인 것을 특징으로 하는 표시 장치.
제1항에 있어서,
상기 입력 영상 신호는 렌더링이 수행된 신호이고 상기 렌더링의 속도에 따라 프레임별로 가변적인 주파수를 갖는 것을 특징으로 하는 표시 장치.
제1 프레임에 대응하여 제1 기준 블랭크 구간을 갖고 상기 제1 프레임 이후의 제2 프레임에 대응하여 제2 기준 블랭크 구간을 갖는 입력 영상 신호를 저장하는 단계;
상기 제1 프레임에 대응하여 제1 지연 블랭크 구간을 갖는 제1 출력 영상 신호를 생성하는 단계;
상기 제1 및 제2 기준 블랭크 구간들 및 상기 제1 지연 블랭크 구간에 기초하여 제2 지연 블랭크 구간을 결정하는 단계;
상기 제2 프레임에 대응하여 상기 제2 지연 블랭크 구간을 갖는 제2 출력 영상 신호를 생성하는 단계; 및
상기 제1 및 제2 출력 영상 신호들에 기초하여 영상을 표시하는 단계를 포함하는 표시 장치의 구동 방법.
제12항에 있어서,
상기 제2 지연 블랭크 구간을 결정하는 단계는
상기 제2 출력 영상 신호의 상기 제2 프레임의 액티브 구간의 종점과 상기 제2 기준 블랭크 구간의 종점 사이의 제1 구간, 상기 제1 기준 블랭크 구간 및 상기 제1 지연 블랭크 구간에 기초하여 상기 제2 지연 블랭크 구간을 계산하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
제13항에 있어서,
상기 제2 지연 블랭크 구간 = MAX (상기 제1 구간, MAX (상기 제1 기준 블랭크 구간, 상기 제1 지연 블랭크 구간) / N) (N > 1) 인 것을 특징으로 하는 표시 장치의 구동 방법.
제13항에 있어서,
상기 입력 영상 신호에 대응하는 입력 데이터 인에이블 신호에 기초하여 상기 제1 및 제2 기준 블랭크 구간들을 카운트하는 단계; 및
상기 제2 출력 영상 신호에 대응하는 출력 데이터 인에이블 신호에 기초하여 상기 제2 프레임의 블랭크 구간을 카운트하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
제15항에 있어서,
상기 제2 프레임의 상기 블랭크 구간을 상기 제2 지연 블랭크 구간과 비교하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
제15항에 있어서,
상기 제1 기준 블랭크 구간의 카운트 값 및 상기 제1 지연 블랭크 구간의 카운트 값을 저장하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
제12항에 있어서,
상기 제2 프레임 이후의 상기 제3 프레임에 대응하는 제3 기준 블랭크 구간에 관한 정보를 수신하는 단계; 및
상기 제2 출력 영상 신호의 상기 제2 프레임의 액티브 구간의 종점과 상기 제2 기준 블랭크 구간의 종점 사이의 제1 구간, 상기 제1 기준 블랭크 구간, 상기 제1 지연 블랭크 구간 및 상기 제3 기준 블랭크 구간에 기초하여 상기 제2 지연 블랭크 구간을 계산하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
제18항에 있어서,
상기 제2 지연 블랭크 구간 = MAX (상기 제1 구간, MAX (상기 제1 기준 블랭크 구간, 상기 제1 지연 블랭크 구간) / N, 상기 제3 기준 블랭크 구간 / M) (N > 1, M > 1) 인 것을 특징으로 하는 표시 장치의 구동 방법.
제12항에 있어서,
상기 입력 영상 신호는 렌더링이 수행된 신호이고 상기 렌더링의 속도에 따라 프레임별로 가변적인 주파수를 갖는 것을 특징으로 하는 표시 장치의 구동 방법.