JP5805105B2 - 高アスペクト比ナノ構造におけるパターン崩壊の低減方法 - Google Patents

高アスペクト比ナノ構造におけるパターン崩壊の低減方法 Download PDF

Info

Publication number
JP5805105B2
JP5805105B2 JP2012551206A JP2012551206A JP5805105B2 JP 5805105 B2 JP5805105 B2 JP 5805105B2 JP 2012551206 A JP2012551206 A JP 2012551206A JP 2012551206 A JP2012551206 A JP 2012551206A JP 5805105 B2 JP5805105 B2 JP 5805105B2
Authority
JP
Japan
Prior art keywords
wafer
primer
wet
silicon
feature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012551206A
Other languages
English (en)
Other versions
JP2013519217A5 (ja
JP2013519217A (ja
Inventor
ヤッセリ・アミ−ル・エー.
チュ・ジ
ユイン・ソークミン
ムイ・デビッド・エス.エル.
ミハイリチェンコ・カトリーナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2013519217A publication Critical patent/JP2013519217A/ja
Publication of JP2013519217A5 publication Critical patent/JP2013519217A5/ja
Application granted granted Critical
Publication of JP5805105B2 publication Critical patent/JP5805105B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02054Cleaning before device manufacture, i.e. Begin-Of-Line process combining dry and wet cleaning steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046Dry cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体デバイスに関し、特に、処理中にパターン崩壊を受けやすい高アスペクト比ナノ構造を備えたウエハに対して湿式化学処理が用いられる半導体デバイスの製造に関する。
半導体デバイスは、長く複雑な手順を用いて製造される。手順の一部には、シリコンウエハ上の材料スタック内にフィーチャをエッチングする工程が含まれる。材料のスタックは、SiOまたはSiNなどのシリコン系材料の単一層を含んでもよいし、スタック内に、様々な順序で、SiO、SiN、TEOS、ポリシリコン、または、シリコンなどの材料の複数の層を含んでもよい。スタックは、例えば、物理蒸着、化学蒸着、電気化学析出、および、分子線エピタキシなど、多くの方法で形成されうる。材料のスタックが形成されると、フォトレジスト層が貼り付けられる。このフォトレジスト層は、エッチング用のマスクとして用いられる。湿式エッチングおよび乾式エッチング法を含む多くのエッチング方法が用いられうる。エッチング後、通常、フォトレジスト層は、しばしばプラズマアッシング手順によって除去される。
製造中、ウエハは湿式洗浄などの湿式処理を受ける。湿式洗浄は、表面を準備すること、および、一部の他の処理によって後に残された残留物を除去することに役立つ。洗浄処理は、通常、リンスおよび乾燥の前に、メガソニック、ジェット、および/または、その他の粒子除去技術と組み合わせて実行される化学処理からなる。乾燥は、スピンオフ、真空吸引、イソプロピルアルコールによるマランゴニ効果、または、これら周知の技術の組み合わせによって、表面からバルク液体を除去する工程を含みうる。
ウエハは、製造処理全体の間にこれらの工程を複数回受ける場合がある。したがって、ウエハ上のデバイスフィーチャが小さくなっていると共に、多くの液体が処理の際に用いられるため、強力な毛細管力が、乾燥工程中に構造を崩壊させるのに十分な力を及ぼしうる。
上述の課題を解決するために、本発明の目的に従って、半導体デバイスを製造する際に用いられるウエハを処理するための方法が提供されている。その方法は、ウエハ上の高アスペクト比フィーチャの崩壊を低減または排除するようにウエハを処理することを教示する。高アスペクト比フィーチャは、ウエハ上に形成されたシリコン系層に形成される。フィーチャの側壁は、疎水性を増すように処理される。ウエハの湿式処理がウエハに対して実行され、次いで、ウエハは乾燥される。
別の実施形態では、半導体デバイスを製造する際に用いられるウエハを処理する方法が提供されている。ウエハ上のシリコン系層に高アスペクト比フィーチャが形成される。ウエハの湿式処理が実行される。湿式処理は、ウエハを湿式洗浄する工程と、フィーチャの表面の疎水性を高めるようにフィーチャの表面特性を改質するプライマをウエハ上に堆積させる工程と、ウエハをリンスする工程と、を備える。湿式処理後に、ウエハは乾燥される。
添付の図面を参照しつつ行う本発明の詳細な説明において、本発明の上述の特徴およびその他の特徴を詳述する。
添付の図面では、限定ではなく例示を目的として本発明を図示する。なお、これらの添付図面においては、同様の構成要素には同様の符号が付されている。
本発明の一実施形態の概略フローチャート。 本発明の別の実施形態の概略フローチャート。
損傷を与える湿式処理および乾燥処理を受けているウエハの一例を示す図。 損傷を与える湿式処理および乾燥処理を受けているウエハの一例を示す図。 損傷を与える湿式処理および乾燥処理を受けているウエハの一例を示す図。
本発明の一実施形態から選択された工程を受けているウエハの一例を示す図。 本発明の一実施形態から選択された工程を受けているウエハの一例を示す図。 本発明の一実施形態から選択された工程を受けているウエハの一例を示す図。 本発明の一実施形態から選択された工程を受けているウエハの一例を示す図。 本発明の一実施形態から選択された工程を受けているウエハの一例を示す図。 本発明の一実施形態から選択された工程を受けているウエハの一例を示す図。 本発明の一実施形態から選択された工程を受けているウエハの一例を示す図。
本発明の一実施形態から選択された工程を受けているウエハの一例を示す図。 本発明の一実施形態から選択された工程を受けているウエハの一例を示す図。 本発明の一実施形態から選択された工程を受けているウエハの一例を示す図。 本発明の一実施形態から選択された工程を受けているウエハの一例を示す図。 本発明の一実施形態から選択された工程を受けているウエハの一例を示す図。 本発明の一実施形態から選択された工程を受けているウエハの一例を示す図。 本発明の一実施形態から選択された工程を受けているウエハの一例を示す図。
本発明の一実施形態から選択された工程を受けているウエハの一例を示す図。 本発明の一実施形態から選択された工程を受けているウエハの一例を示す図。 本発明の一実施形態から選択された工程を受けているウエハの一例を示す図。 本発明の一実施形態から選択された工程を受けているウエハの一例を示す図。 本発明の一実施形態から選択された工程を受けているウエハの一例を示す図。 本発明の一実施形態から選択された工程を受けているウエハの一例を示す図。 本発明の一実施形態から選択された工程を受けているウエハの一例を示す図。 本発明の一実施形態から選択された工程を受けているウエハの一例を示す図。
以下では、添付図面に例示されたいくつかの好ましい実施形態を参照しつつ、本発明の詳細な説明を行う。以下の説明では、本発明の完全な理解を促すために、数多くの具体的な詳細事項が示されている。しかしながら、当業者にとって明らかなように、本発明は、これらの具体的な詳細事項の一部または全てがなくとも実施することが可能である。また、本発明が不必要に不明瞭となるのを避けるため、周知の処理工程および/または構造については、詳細な説明を省略した。
高アスペクト比ナノ構造における電気および熱的分離、マスキング、ならびに、封止のためのフロントエンドオブライン(FEOL)処理では、従来、低温酸化(LTO)、化学蒸着(CVD)、および、インプランテーションによって成長されるシリコンの酸化物および窒化物が用いられてきた。32nm以降の集積回路(IC)製造にとって所望のデバイス密度を達成するために、FEOL用途でかかる材料を利用することにより、フィーチャサイズを低減しアスペクト比を高めるような選択比を提供し続けてきた。アスペクト比は、現在は一般に10:1から25:1の範囲であり、それより高い場合もある。しかしながら、FEOL用途において、クリティカルディメンションが減少し続け、アスペクト比が増大し続けるにつれ、かかる高密度加工されたナノ構造の処理に関連する問題が浮上しており、湿式洗浄処理における大きい課題をもたらすと予測されている。一般的に見られる1つの課題は、シャロートレンチアイソレーションに用いられる高密度にパッキングされた高アスペクト比ナノ構造の崩壊であった。
図2Aは、1組のナノ構造202と共にウエハ201を示す。フィーチャ崩壊は、湿式洗浄およびその後の乾燥中に起きる。図2Bは、湿式洗浄中の図2Aのナノ構造202を示しており、流体204がナノ構造202の間に蓄積している。流体は、湿式処理中にフィーチャ内に入り、強い毛細管力が、繊細なナノ構造を破壊するのに十分な力を与えうる。さらに、乾燥液の表面張力は、隣接するナノ構造の表面を引っ張って接触させる傾向がある。これらの力は、フィーチャに蓄積した流体の量の不均一性と、乾燥の不均一性とによって多くのフィーチャにわたって圧力のバランスが崩れることでしばしば悪化する。これらの力は、しばしば、個別に、または、ブリッジングを通して、フィーチャの崩壊につながる。ブリッジングは、少なくとも2つの隣接するナノ構造が互いに向かって崩壊して接着した時に起きる。隣接するナノ構造自体の側壁が接着する場合もあるし、残留物がナノ構造の間に蓄積して結合させる場合もある。図2Cは、フィーチャ崩壊の2つの例を示す。一方の例は、ナノ構造206の単独の崩壊である。他方の例は、2つのナノ構造205のブリッジングを示す。他のタイプのフィーチャ崩壊も起こりうる。フィーチャ崩壊は、半導体製造において重大な問題となる場合があり、製造された回路の欠陥につながりうる。
フィーチャ崩壊を低減するいくつかの方法が模索されてきた。例としては、超低表面張力液体(2−プロパノール、γ=22ダイン/cm)を用いたリンス、フッ素化有機界面活性剤(HFE、γ=14ダイン/cm)の利用、超臨界二酸化炭素乾燥、および、高温での同様のアプローチを用いた乾燥が挙げられる。これらの技術のいくつかは、ある程度の成果を収めているが、かかる技術には費用がかかり、しばしば複雑なセットアップが必要である。例えば、超臨界二酸化炭素は、臨界点に達するために高い圧力を必要とする。
ウエハは、製造処理全体の間に複数回の湿式処理および乾燥を施されうる。ウエハ上のデバイスフィーチャが小さくなっているため、強力な毛細管力が、乾燥工程中に構造を崩壊させるのに十分な力を及ぼしうる。順次行われる湿式処理中に高アスペクト比ナノ構造の崩壊の発生を低減するコスト効率のよい簡単なウエハ処理方法が必要とされている。この考えに照らして、本発明は、崩壊および付着を防ぐためにウエハ上の高アスペクト比ナノ構造の枚葉式ウエハ湿式洗浄中に利用できる方法を概説する。
図1Aは、本発明の一実施形態の概要を示す。方法が開始されると、少なくとも1つのシリコン系層が、ウエハ上に蒸着される(工程102)。フォトレジストパターンマスクがシリコン系層の上に形成され(工程104)、フォトレジストをマスクとして用いて、シリコン系層にフィーチャがエッチングされる(工程108)。次いで、フォトレジストマスクが剥離除去される(工程112)。次いで、フィーチャの側壁の疎水性を高めるための手順が用いられる(工程116)。一実施形態では、この手順は、フィーチャを湿潤させる必要なしに、処理フローにおける第1の工程として、フィーチャの表面を化学変化させるプライマをウエハ上に堆積させる工程を備えてよい。この工程は、湿式処理の前に、対象となる表面を改質剤の蒸気に暴露することによって実行できる。次いで、湿式処理がウエハに対して実行され(工程120)、その処理は、エッチング後に残された一般的な残留物をフィーチャから洗浄するための順次的な一連の湿式洗浄工程を含みうる。次いで、ウエハは乾燥される(工程124)。
図1Bは、本発明の別の実施形態の概要を示す。この実施形態において、側壁の疎水性を高める工程(工程116)および湿式処理(工程120)は、湿式処理中に側壁の疎水性を高める1つの工程(工程126)に統合される。例えば、この工程は、湿式洗浄シーケンスの前または後に、対象となる表面を、改質剤を含む溶液に暴露することによって実行できる。表面改質剤を含む溶液は、n−ヘキサン、トルエン、NPM、DMSO、アセトン、DMF、DMAC、または、HFEなど、改質剤と混和できる溶媒から得ることができる。他の工程は、変更されなくてよい。
図3A〜図3Gは、開示されている方法の一実施形態の選択された工程における高アスペクト比ナノ構造を備えたウエハの一例を示す。図3Aは、工程102を実行した後の結果を示す。シリコン系材料の層306が、ウエハ301上に形成されている。シリコン系層306を形成するために利用可能な多くの処理が存在する。例えば、物理蒸着、化学蒸着、電気化学析出、または、分子線エピタキシによって、層が形成されてよい。図3Aは、単一の均一なシリコン系層306を示しているが、製造される回路の使用目的または用いられる特定の製造処理など、多くの要因に応じて、複数の材料層が用いられてもよいことに注意することが重要である。多層構造の例は、最上層のTEOS、次いでSiN、ポリSi、最下層のSiからなる一般的なシャロートレンチアイソレーション(STI)スタック、または、最上層のSiN、次いでTEOS、別の層のSiN、ポリSi、最下層のSiからなるスタックを含む。別の実施形態では、ウエハ301上にシリコン系層306が形成されない。その代わり、シリコンウエハ301がエッチングされる。
図3Bは、シリコン系材料の層306と、パターン化されたフォトレジスト層305とを備えるウエハ301を示す。フォトレジスト層305は、しばしばスピンコーティング処理を用いて、シリコン系材料上に蒸着され、フォトレジストは、フォトリソグラフィを用いてパターン化される(工程104)。フォトレジスト層305は、エッチング処理の際に除去すべきシリコン系材料の部分と残される部分とを決定するためのマスクとして用いられる。湿式または乾式エッチング処理(工程108)が、フォトレジスト305によって覆われていない材料を除去するために用いられる。
図3Cは、エッチング後のウエハ301を示しており、エッチング(工程108)によって形成されたナノ構造302を示す。この時点では、フォトレジスト305はまだ存在する。エッチング後、フォトレジスト材料は除去されてよい(工程112)。フォトレジストは、化学的剥離処理またはアッシング処理によって除去されてよい。
図3Dは、ウエハ301と、エッチングおよびフォトレジスト除去後に残ったシリコン系材料の4つの柱とを示す。シリコン系材料の柱は、ナノ構造302を形成する。ウエハ301上にエッチングされうるフィーチャの特定の例を図面に示しているが、他の数およびタイプのフィーチャも可能であることに注意することが重要である。
図3Eは、プライマの層303がナノ構造302上に蒸着された(工程116)後のウエハ301およびナノ構造302を示す。プライマ303は、自己集合または任意の他の周知の堆積処理によって形成された単分子層であってよい。あるいは、プライマ層303は、薄膜など、より厚いものであってもよい。可能な表面改質剤のいくつかの例としては、ヘキサメチルジシロキサン(HMDS)、ならびに、様々なアルコキシシランおよびアルキルシランが挙げられる。より具体的には、数例を挙げると、フッ素化または長鎖炭化水素系トリクロロシラン、ジクロロシラン、モノクロロシラン、トリメトキシシラン、ジメトキシシラン、メトキシシラン、トリエトキシシラン、ジエトキシシラン、および、エトキシシランである。
プライマ303をナノ構造302に追加することは、ナノ構造302の表面特性を改質することによってフィーチャ崩壊の低減に役立つ。ナノ構造302の表面は、ナノ構造302の表面の疎水性を高めることによって2つの隣接する表面の間の静止摩擦力を低減または好ましくは排除するように化学変化する。静止摩擦を調節する化学的改質の一例は、ナノ構造表面の極性ヒドロキシル基(例えば、高アスペクト比ナノ構造の製造にしばしば用いられるSi−OまたはSi−N)を、Si−CH3、Si−R、または、Si−RF(ここで、Rは、鎖長nの炭化水素またはフッ素置換鎖)などの非極性基に置換することである。Si−CH3基は、例えば、HDMS(C618OSi2)によって供給されてよい。化学的改質剤の別の例は、1H,1H,2H,2H−ペルフルオロオクチルトリクロロシラン(FOTS、C8134SiCl3)である。非極性基の存在は、液体メニスカス形成によって過度の力が生じることを防ぎうる70〜130°の範囲の脱イオン水接触角を、安定した改質表面に提供する。
プライマ303は、その蒸気と表面との反応によって、湿式処理段階の前に追加されてよい。湿式段階の前に追加された場合、プライマ303は、さらに、水の吸着によって、近接する表面に対してしばしば及ぼされる過度の静止摩擦力を最小化または防止するよう機能する。FOTSを用いたサンプル処理フローは、最初に、0.1〜50重量%のFOTSの溶液を無水n−ヘキサンと混合することによって化学的改質剤のストック溶液を生成し、次に、40〜200℃の温度のオーブン内で、改質されるサンプルと共に一滴のストック溶液を共加熱する。約2〜300秒後、ストック溶液は完全に蒸発し、FOTS分子がサンプルの表面と反応する。このように準備された表面は、120°より大きい脱イオン水接触角を有する。
あるいは、プライマは、改質剤を含む適切な溶媒を用いて処理の湿式段階(工程126)中に追加されてよい。この工程は、一連の処理フローにおける湿式洗浄工程の前または後に利用できる。FOTSを用いたサンプル処理は、窒素下で約10秒から1時間、HFE−7100(3M、ミネアポリス、ミネソタ州)、トルエン、n−ヘキサン、クロロホルム、または、アセトンに0.01〜50重量%のFOTSを入れた溶液にサンプルを浸漬した後に、新しいHFE−7100で超音波リンスし、窒素で乾燥させる。
図3Fは、プライマ303が貼り付けられた後に湿式洗浄などの湿式処理(工程120)を施されたウエハ301を示す。湿式処理由来の液体304は、ナノ構造302内に蓄積され、ナノ構造302のより疎水性になった側壁によってはじかれる。ナノ構造302の側壁の増大した疎水性は、ナノ構造302の間に存在する毛細管力を低減し、フィーチャ内に蓄積した液体における凹メニスカスの形成を妨げる。図3Gは、脱イオン水リンス後に乾燥された(工程124)後のウエハ301を示す。任意選択的に、プライマ303は、乾燥後に、例えば酸素または二酸化炭素フラッシュ処理によって除去されてよい。これは、ウエハ301およびナノ構造302を図3Dに示した状態に戻すが、あらゆる処理残留物が大幅に削減または除去されている。
図4A〜図4Gは、開示されている発明の別の実施形態の選択された工程における高アスペクト比ナノ構造302を備えたウエハ301の一例を示す。図4Aは、工程102を実行した後の結果を示す。シリコン系材料の層306が、ウエハ301上に形成されている。シリコン系層306を形成するために利用可能な多くの処理が存在する。例えば、物理蒸着、化学蒸着、電気化学析出、または、分子線エピタキシによって、層が形成されてよい。図4Aは、単一の均一なシリコン系層306を示しているが、製造される回路の使用目的または用いられる特定の製造処理など、多くの要因に応じて、複数の材料層が用いられてもよいことに注意することが重要である。多層構造の例は、最上層のTEOS、次いでSiN、ポリSi、最下層のSiからなるスタック、または、最上層のSiN、次いでTEOS、別の層のSiN、ポリSi、最下層のSiからなるスタックを含む。
図4Bは、シリコン系材料の層306と、パターン化されたフォトレジスト層305とを備えるウエハ301を示す。フォトレジスト層305は、しばしばスピンコーティング処理を用いて、シリコン系材料上に蒸着され、フォトレジストは、フォトリソグラフィを用いてパターン化される(工程104)。フォトレジスト層305は、エッチング処理の際に除去すべきシリコン系材料の部分と残される部分とを決定するためのマスクとして用いられる。湿式または乾式エッチング処理(工程108)が、フォトレジスト305によって覆われていない材料を除去するために用いられてよい。
図4Cは、エッチング後のウエハ301を示しており、エッチング(工程108)によって形成されたナノ構造302を示す。この時点では、フォトレジスト305はまだ存在する。エッチング後、フォトレジスト材料305は除去されてよい(工程112)。フォトレジスト305は、化学的剥離処理またはアッシング処理によって除去されてよい。
図4Dは、ウエハ301と、エッチングおよびフォトレジスト除去(工程112)後に残ったシリコン系材料の4つの柱とを示す。シリコン系材料の柱は、ナノ構造302を形成する。ウエハ301上にエッチングされうるフィーチャの特定の例を図面に示しているが、他の数およびタイプのフィーチャも可能であることに注意することが重要である。
この実施形態では、ナノ構造302の側壁は、粗面化によって疎水性を高められる(工程116)。ナノ構造302の表面は、ナノ構造302の表面形態が変化するように、化学的置換基と反応されうる。例えば、フォトレジスト305がシリコン系層306上にスピンコーティングされる際に、基板上へのポリマの再蒸着を引き起こすために、フッ素(F)および酸素(O)の混合プラズマにポリマレジストを暴露することができる。プラズマ反応によって生成された再蒸着ポリマは、滑らかな薄膜ではないため、下層の基板をエッチングするためのマスクとして利用されうる。交互の蒸着およびエッチング処理を用いて、表面粗さを変化させ、後のC48プラズマ薄膜コーティング処理を通して超疎水性表面を形成するのに必要なトポグラフィを達成することができる。変化させることにより、図4Eに示すように、粗い界面401が得られ、表面の疎水性を高める表面改質剤とのその後の反応のための表面積が増大する。粗面化は、例えば、重合プラズマと高温での乾式または気相フッ化物エッチングとを用いたRIEテクスチャリングによって実行されてよい。
図4Fは、次の表面改質反応のための面積を増大させるためにナノ構造表面を粗面化された後に、湿式洗浄などの湿式処理(工程120)を施されたウエハ301を示す。湿式処理由来の液体304は、ナノ構造302内に蓄積され、ナノ構造302のより疎水性になった側壁によってはじかれる。ナノ構造302の側壁の増大した疎水性は、ナノ構造302の間に存在する毛細管力を低減し、フィーチャ内に蓄積した液体における凹メニスカスの形成を妨げる。図4Gは、乾燥された(工程124)後のウエハ301を示しており、フィーチャ崩壊の徴候が見られない。
図5A〜図5Hは、開示されている発明の別の実施形態の選択された工程における高アスペクト比ナノ構造302を備えたウエハ301の一例を示す。図5Aは、工程102を実行した後の結果を示す。シリコン系材料の層306が、ウエハ301上に形成されている。シリコン系層306を形成するために利用可能な多くの処理が存在する。例えば、物理蒸着、化学蒸着、電気化学析出、または、分子線エピタキシによって、層が形成されてよい。図5Aは、単一の均一なシリコン系層306を示しているが、製造される回路の使用目的または用いられる特定の製造処理など、多くの要因に応じて、複数の材料層が用いられてもよいことに注意することが重要である。多層構造の例は、最上層のTEOS、次いでSiN、ポリSi、最下層のSiからなるスタック、または、最上層のSiN、次いでTEOS、別の層のSiN、ポリSi、最下層のSiからなるスタックを含む。
図5Bは、シリコン系材料の層306と、パターン化されたフォトレジスト層305とを備えるウエハ301を示す。フォトレジスト層305は、しばしばスピンコーティング処理を用いて、シリコン系材料上に蒸着され、フォトレジストは、フォトリソグラフィを用いてパターン化される(工程104)。フォトレジスト層305は、エッチング処理の際に除去すべきシリコン系材料の部分と残される部分とを決定するためのマスクとして用いられる。湿式または乾式エッチング処理(工程108)が、フォトレジスト305によって覆われていない材料を除去するために用いられてよい。
図5Cは、エッチング後のウエハ301を示しており、エッチング(工程108)によって形成されたナノ構造302を示す。この時点では、フォトレジスト305はまだ存在する。エッチング後、フォトレジスト材料305は除去されてよい(工程112)。フォトレジスト305は、化学的剥離処理またはアッシング処理によって除去されてよい。
図5Dは、ウエハ301と、エッチングおよびフォトレジスト除去(工程112)後に残ったシリコン系材料の4つの柱とを示す。シリコン系材料の柱は、ナノ構造302を形成する。ウエハ301上にエッチングされうるフィーチャの特定の例を図面に示しているが、他の数およびタイプのフィーチャも可能であることに注意することが重要である。
図5Eは、前の処理に由来するエッチング残留物またはアッシング残留物を洗浄するために、湿式処理中に湿式洗浄を施されているウエハ301を示す。湿式洗浄剤501は、例えば、HCl、HF、NH4F、NH3水溶液、H2SO4、H22を含む化学物質または化学物質の組み合わせの水溶液、準水溶液、または、有機溶液を含んでよい。
図5Fは、図5Eに示した湿式洗浄後、湿式処理(工程126)中に表面改質剤303を堆積させることによって疎水性を高められているナノ構造302の表面を示す。ナノ構造302の表面の疎水性を高めるための手順の特定の一例は:1)脱イオン水で湿式洗浄剤501をリンス除去する工程、2)脱イオン水をイソプロピルアルコールで置き換える工程、3)イソプロピルアルコールをHFEで置き換える工程、4)約2秒間〜10分間、HFEに含まれる0.01〜50重量%のFOTS内にウエハを浸漬する工程、および、5)HFEでリンスする工程を含む。別の例は:1)脱イオン水で湿式洗浄剤501をリンス除去する工程、2)−OH基を含まないが脱イオン水との混和性を有する有機溶媒(かかる特性を有する溶媒の例:DMF、DMAC、アセトン、NMP)で脱イオン水を置き換える工程、3)約2秒間〜10分間、有機溶媒溶液に含まれる0.01〜50重量%のFOTS内にウエハを浸漬する工程、および、4)有機溶媒でリンスする工程を含む。図5Fの符号502は、ナノ構造302の表面の疎水性を高める手順中に用いられる化学物質を表す。
図5Gは、図5F後に疎水性ナノ構造302内に脱イオン水304を再導入することで、疎水性ナノ構造302内で水の凸メニスカスによって生成される高いラプラス圧を利用して、乾燥処理中にナノ構造302が崩壊するのを防ぐ工程を示す。その工程の特定の一例は:1)HFEをイソプロピルアルコールで置き換える工程、および、2)イソプロピルアルコールを脱イオン水で置き換える工程を含む。イソプロピルアルコールは、脱イオン水よりも表面張力が低く、脱イオン水と混和できるため、最初にイソプロピルアルコールに浸漬した後に脱イオン水に浸漬することにより、拡散プロセスを通して疎水性ナノ構造302内に脱イオン水を導入できる。あるいは、図5Fに示した工程が、−OH基を含まないが水との混和性を有する有機溶媒で終わる場合には、ここで、単純な脱イオン水洗浄工程を利用することができる。
図5Hは、乾燥後に損傷のない高密度高アスペクト比ナノ構造302を示す。
以上、いくつかの好ましい実施形態を参照しつつ本発明について説明したが、本発明の範囲内で、様々な代替物、置換物、変形物、および、等価物が存在する。また、本発明の方法および装置を実施する他の態様が数多く存在することにも注意されたい。したがって、添付の特許請求の範囲は、本発明の真の趣旨および範囲内に含まれる代替物、置換物、変形物、および等価物の全てを網羅するものとして解釈される。
本発明は、たとえば、以下のような態様で実現することもできる。

適用例1:
半導体デバイス製造に用いられるウエハを処理する方法であって、
前記ウエハ上のシリコン系層に高アスペクト比フィーチャを形成する工程と、
前記フィーチャの側壁の疎水性を高める工程と、
前記ウエハの湿式処理を実行する工程と、
その後に前記ウエハを乾燥させる工程と、
を備える、方法。

適用例2:
適用例1の方法であって、前記フィーチャの前記側壁の疎水性を高める工程は、前記ウエハ上にプライマを堆積させることによって達成され、前記プライマは、前記フィーチャの表面を化学変化させることによって前記側壁の疎水性を高める、方法。

適用例3:
適用例2の方法であって、前記プライマは、前記ウエハの湿式処理を実行する工程の前に蒸着によって前記ウエハ上に堆積される、方法。

適用例4:
適用例3の方法であって、前記湿式処理の前に前記ウエハ上に前記プライマを堆積させる工程は、
0.1〜50重量%のC 8 13 4 SiCl 3 (FOTS)の溶液を無水n−ヘキサンと混合することによってプライマ溶液を生成する工程と、
前記プライマ溶液が蒸発し、前記FOTS分子が前記ナノ構造の前記側壁と反応するように、前記プライマ溶液の一部を前記ウエハと共加熱する工程と、
を含む、方法。

適用例5:
適用例2の方法であって、前記プライマは、前記ウエハの前記湿式処理中に液相成長によって前記ウエハ上に堆積される、方法。

適用例6:
適用例5の方法であって、前記ウエハの湿式処理を実行する工程は、前記湿式処理中に前記ウエハ上に前記プライマを堆積させる工程の後に前記ウエハをリンスする工程を含む、方法。

適用例7:
適用例2の方法であって、前記プライマは、自己集合単分子層を含む、方法。

適用例8:
適用例2の方法であって、前記プライマは薄膜を含み、前記薄膜は、ヘキサメチルジシロキサン、アルコキシシラン、または、アルキルシランのうちの少なくとも1つを含む、方法。

適用例9:
適用例1の方法であって、前記側壁の疎水性を高める工程は、前記側壁を粗面化することによって達成される、方法。

適用例10:
適用例9の方法であって、前記側壁の前記粗面化は、重合プラズマ、フッ化水素蒸気、または、フッ化物を用いたプラズマエッチングのうちの少なくとも1つに前記ウエハを暴露することによって達成される、方法。

適用例11:
適用例9の方法であって、前記側壁の前記粗面化は、反応性イオンエッチングによって達成される、方法。

適用例12:
適用例1ないし11のいずれかの方法であって、前記高アスペクト比フィーチャを形成する工程は、
前記シリコン系層の上にフォトレジストパターン化マスクを形成する工程と、
前記シリコン系層に前記高アスペクト比フィーチャをエッチングする工程と、
を含む、方法。

適用例13:
適用例12の方法であって、前記高アスペクト比フィーチャを形成する工程は、さらに、前記フォトレジストパターン化マスクを剥離する工程を含む、方法。

適用例14:
半導体デバイス製造に用いられるウエハを処理する方法であって、
前記ウエハ上のシリコン系層に高アスペクト比フィーチャを形成する工程と、
前記ウエハの湿式処理を実行する工程であって、前記湿式処理は、
前記ウエハを湿式洗浄する工程と、
前記フィーチャの表面の疎水性を高めるように前記フィーチャの表面特性を改質するプライマを前記ウエハ上に堆積させる工程と、
プライマの堆積に用いられた有機溶媒を脱イオン水で置き換える工程と、を含む、工程と、
その後に前記ウエハを乾燥させる工程と、
を備える、方法。

適用例15:
適用例14の方法であって、前記プライマは、自己集合単分子層を含む、方法。

適用例16:
適用例14の方法であって、前記プライマは薄膜を含み、前記薄膜は、ヘキサメチルジシロキサン、アルコキシシラン、または、アルキルシランのうちの少なくとも1つを含む、方法。

適用例17:
適用例14の方法であって、前記ウエハ上に前記プライマを堆積させる工程は、
窒素雰囲気下で、HFE、トルエン、n−ヘキサン、クロロホルム、または、アセトンのうちの少なくとも1つに含まれる0.01〜50重量%のC 8 13 4 SiCl 3 (FOTS)の溶液に前記ウエハを浸漬する工程と、
HFEでリンスする工程と、
を含む、方法。

適用例18:
適用例14ないし17のいずれかの方法であって、有機溶媒を置き換える工程は、
水と混和可能な有機溶媒で前記ウエハをリンスする工程と、
脱イオン水で前記ウエハをリンスする工程と、
を含む、方法。

適用例19:
適用例14ないし18のいずれかの方法であって、前記ウエハの前記湿式洗浄で用いられる溶液は、HCl、HF、NH 4 F、NH 3 水溶液、H 2 SO 4 、または、H 2 2 のうちの1または複数を含む、方法。

Claims (6)

  1. 半導体デバイス製造に用いられるウエハを処理する方法であって、
    前記ウエハ上のシリコン系層に高アスペクト比フィーチャを形成する工程と、
    前記ウエハの湿式処理を実行する工程であって、前記湿式処理は、
    前記ウエハを湿式洗浄する工程と、
    前記フィーチャの表面の疎水性を高めるように前記フィーチャの表面特性を改質するプライマを前記ウエハ上に堆積させる工程と、
    プライマの堆積に用いられた有機溶媒を脱イオン水で置き換える工程と、を含む、工程と、
    その後に前記ウエハを乾燥させる工程と、
    を備える、方法。
  2. 請求項1に記載の方法であって、前記プライマは、自己集合単分子層を含む、方法。
  3. 請求項1に記載の方法であって、前記プライマは薄膜を含み、前記薄膜は、ヘキサメチルジシロキサン、アルコキシシラン、または、アルキルシランのうちの少なくとも1つを含む、方法。
  4. 請求項1に記載の方法であって、前記ウエハ上に前記プライマを堆積させる工程は、
    窒素雰囲気下で、HFE、トルエン、n−ヘキサン、クロロホルム、または、アセトンのうちの少なくとも1つに含まれる0.01〜50重量%のC8134SiCl3(FOTS)の溶液に前記ウエハを浸漬する工程と、
    HFEでリンスする工程と、
    を含む、方法。
  5. 請求項1ないし4のいずれかに記載の方法であって、有機溶媒を置き換える工程は、
    水と混和可能な有機溶媒で前記ウエハをリンスする工程と、
    脱イオン水で前記ウエハをリンスする工程と、
    を含む、方法。
  6. 請求項1ないし5のいずれかに記載の方法であって、前記ウエハの前記湿式洗浄で用いられる溶液は、HCl、HF、NH4F、NH3水溶液、H2SO4、または、H22のうちの1または複数を含む、方法。
JP2012551206A 2010-02-01 2011-01-21 高アスペクト比ナノ構造におけるパターン崩壊の低減方法 Active JP5805105B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/697,862 2010-02-01
US12/697,862 US8617993B2 (en) 2010-02-01 2010-02-01 Method of reducing pattern collapse in high aspect ratio nanostructures
PCT/US2011/022075 WO2011094132A2 (en) 2010-02-01 2011-01-21 Method of reducing pattern collapse in high aspect ratio nanostructures

Publications (3)

Publication Number Publication Date
JP2013519217A JP2013519217A (ja) 2013-05-23
JP2013519217A5 JP2013519217A5 (ja) 2014-03-06
JP5805105B2 true JP5805105B2 (ja) 2015-11-04

Family

ID=44320060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012551206A Active JP5805105B2 (ja) 2010-02-01 2011-01-21 高アスペクト比ナノ構造におけるパターン崩壊の低減方法

Country Status (7)

Country Link
US (1) US8617993B2 (ja)
JP (1) JP5805105B2 (ja)
KR (1) KR101827020B1 (ja)
CN (1) CN102741984B (ja)
SG (1) SG182670A1 (ja)
TW (1) TWI571925B (ja)
WO (1) WO2011094132A2 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8440573B2 (en) * 2010-01-26 2013-05-14 Lam Research Corporation Method and apparatus for pattern collapse free wet processing of semiconductor devices
US8932933B2 (en) * 2012-05-04 2015-01-13 Micron Technology, Inc. Methods of forming hydrophobic surfaces on semiconductor device structures, methods of forming semiconductor device structures, and semiconductor device structures
KR102084073B1 (ko) * 2012-12-21 2020-03-04 에스케이하이닉스 주식회사 반도체 장치의 표면 처리 방법
US9520459B2 (en) * 2012-12-21 2016-12-13 SK Hynix Inc. Surface treatment method for semiconductor device
US9666427B2 (en) * 2013-06-21 2017-05-30 Lam Research Corporation Method of collapse-free drying of high aspect ratio structures
CN104517813A (zh) * 2013-09-29 2015-04-15 中芯国际集成电路制造(上海)有限公司 双重图形的形成方法
KR101529528B1 (ko) * 2014-01-06 2015-06-18 한국과학기술연구원 저반사성 초소수 또는 초발수 유리 및 그 제조방법
JP6304592B2 (ja) 2014-03-25 2018-04-04 株式会社Screenホールディングス 基板処理方法および基板処理装置
EP2980014B1 (en) 2014-07-31 2019-06-26 IMEC vzw Method for interconnected nanowire cluster formation using an Anodic Aluminium Oxide (AAO) template
US9466511B2 (en) * 2014-09-18 2016-10-11 Lam Research Corporation Systems and methods for drying high aspect ratio structures without collapse using stimuli-responsive sacrificial bracing material
US10008396B2 (en) 2014-10-06 2018-06-26 Lam Research Corporation Method for collapse-free drying of high aspect ratio structures
US10068781B2 (en) 2014-10-06 2018-09-04 Lam Research Corporation Systems and methods for drying high aspect ratio structures without collapse using sacrificial bracing material that is removed using hydrogen-rich plasma
JP2016139774A (ja) * 2015-01-23 2016-08-04 富士フイルム株式会社 パターン処理方法、半導体基板製品の製造方法およびパターン構造の前処理液
JP6441176B2 (ja) * 2015-07-10 2018-12-19 東京エレクトロン株式会社 基板処理方法、基板処理装置および記憶媒体
US9653307B1 (en) 2016-07-14 2017-05-16 Micron Technology, Inc. Surface modification compositions, methods of modifying silicon-based materials, and methods of forming high aspect ratio structures
US10446416B2 (en) * 2016-08-09 2019-10-15 Lam Research Ag Method and apparatus for processing wafer-shaped articles
US10727044B2 (en) 2017-09-21 2020-07-28 Honeywell International Inc. Fill material to mitigate pattern collapse
US10748757B2 (en) 2017-09-21 2020-08-18 Honeywell International, Inc. Thermally removable fill materials for anti-stiction applications
US10954480B2 (en) 2017-09-29 2021-03-23 Versum Materials Us, Llc Compositions and methods for preventing collapse of high aspect ratio structures during drying
US10354883B2 (en) * 2017-10-03 2019-07-16 Mattson Technology, Inc. Surface treatment of silicon or silicon germanium surfaces using organic radicals
KR20200063242A (ko) 2017-10-23 2020-06-04 램 리서치 아게 고 종횡비 구조체들의 정지 마찰을 방지하고 그리고/또는 고 종횡비 구조체들을 복구하기 위한 시스템들 및 방법들
US10957530B2 (en) 2017-12-19 2021-03-23 Micron Technology, Inc. Freezing a sacrificial material in forming a semiconductor
US11037779B2 (en) 2017-12-19 2021-06-15 Micron Technology, Inc. Gas residue removal
US10475656B2 (en) 2017-12-19 2019-11-12 Micron Technology, Inc. Hydrosilylation in semiconductor processing
US10964525B2 (en) 2017-12-19 2021-03-30 Micron Technology, Inc. Removing a sacrificial material via sublimation in forming a semiconductor
US10784101B2 (en) 2017-12-19 2020-09-22 Micron Technology, Inc. Using sacrificial solids in semiconductor processing
US10497558B2 (en) 2018-02-26 2019-12-03 Micron Technology, Inc. Using sacrificial polymer materials in semiconductor processing
US20190374982A1 (en) * 2018-06-06 2019-12-12 Tokyo Ohka Kogyo Co., Ltd. Method for treating substrate and rinsing liquid
JP2021536665A (ja) * 2018-08-31 2021-12-27 ハネウェル・インターナショナル・インコーポレーテッドHoneywell International Inc. パターン崩壊緩和のための水溶性ポリマー
US11094527B2 (en) 2018-10-10 2021-08-17 International Business Machines Corporation Wet clean solutions to prevent pattern collapse
US10886166B2 (en) 2019-03-08 2021-01-05 International Business Machines Corporation Dielectric surface modification in sub-40nm pitch interconnect patterning
CN113394074A (zh) * 2020-03-11 2021-09-14 长鑫存储技术有限公司 半导体结构的处理方法
CN113497142B (zh) * 2020-04-01 2024-04-19 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
CN113495675B (zh) 2020-04-01 2023-08-11 长鑫存储技术有限公司 读写方法及存储器装置
JP7395773B2 (ja) * 2020-05-12 2023-12-11 ラム リサーチ コーポレーション 刺激応答性ポリマー膜の制御された分解
CN113889405B (zh) * 2020-07-02 2024-07-05 长鑫存储技术有限公司 半导体结构的处理方法及形成方法
EP3968361B1 (en) * 2020-07-02 2024-01-31 Changxin Memory Technologies, Inc. Semiconductor structure processing method
CN113889404B (zh) * 2020-07-02 2024-07-05 长鑫存储技术有限公司 半导体结构的处理方法及形成方法
US11715634B2 (en) * 2021-04-28 2023-08-01 Nanya Technology Corporation Wet clean process for fabricating semiconductor devices
TW202338913A (zh) * 2021-09-27 2023-10-01 美商蘭姆研究公司 使用刺激響應聚合物的犧牲性支撐、表面保護及等候時間管理用之方法及配方
JP2023087228A (ja) * 2021-12-13 2023-06-23 東京エレクトロン株式会社 ガス処理方法およびガス処理装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621022A (ja) * 1992-06-30 1994-01-28 Mitsubishi Electric Corp 半導体装置の製造方法
JP3253851B2 (ja) 1996-04-18 2002-02-04 株式会社日立製作所 超撥水塗料及びそれを用いた超撥水塗膜
JPH11312665A (ja) * 1998-04-27 1999-11-09 Kyocera Corp 半導体基板の粗面化法
US7521405B2 (en) 2002-08-12 2009-04-21 Air Products And Chemicals, Inc. Process solutions containing surfactants
US6782027B2 (en) * 2000-12-29 2004-08-24 Finisar Corporation Resonant reflector for use with optoelectronic devices
KR100393118B1 (ko) * 2001-02-22 2003-07-31 현만석 반도체 소자의 레지스트 패턴 형성 방법 및 이 방법에서 사용되는 반도체 웨이퍼 세척액
US6605413B1 (en) 2001-03-29 2003-08-12 Advanced Micro Devices, Inc. Chemical treatment to strengthen photoresists to prevent pattern collapse
US6849389B2 (en) 2001-07-12 2005-02-01 International Business Machines Corporation Method to prevent pattern collapse in features etched in sulfur dioxide-containing plasmas
US6513996B1 (en) * 2002-01-16 2003-02-04 Advanced Micro Devices, Inc. Integrated equipment to drain water-hexane developer for pattern collapse
US7005390B2 (en) 2002-10-09 2006-02-28 Intel Corporation Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
DE10307523B4 (de) 2003-02-21 2005-11-17 Infineon Technologies Ag Verfahren zur Herstellung einer Resistmaske für die Strukturierung von Halbleitersubstraten
US9236279B2 (en) * 2003-06-27 2016-01-12 Lam Research Corporation Method of dielectric film treatment
JP2005115171A (ja) * 2003-10-09 2005-04-28 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
US7008866B2 (en) * 2003-12-17 2006-03-07 Taiwan Semiconductor Manufacturing Co Ltd. Large-scale trimming for ultra-narrow gates
US7229936B2 (en) 2004-05-03 2007-06-12 International Business Machines Corporation Method to reduce photoresist pattern collapse by controlled surface microroughening
US7611825B2 (en) 2004-09-15 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Photolithography method to prevent photoresist pattern collapse
JP4700484B2 (ja) * 2004-12-17 2011-06-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1726609A1 (en) 2005-05-25 2006-11-29 DSM IP Assets B.V. Hydrophobic coating
TW200721311A (en) * 2005-10-11 2007-06-01 Toshiba Kk Semiconductor device manufacturing method and chemical fluid used for manufacturing semiconductor device
US20070254169A1 (en) * 2006-04-28 2007-11-01 Kamins Theodore I Structures including organic self-assembled monolayers and methods of making the structures
JP2009094183A (ja) * 2007-10-05 2009-04-30 Nec Electronics Corp 疎水化多孔質膜の製造方法
JP5114252B2 (ja) * 2008-03-06 2013-01-09 大日本スクリーン製造株式会社 基板処理方法および基板処理装置
US20090236627A1 (en) 2008-03-19 2009-09-24 Jang-Sub Kim Method of forming metal wiring
US7838425B2 (en) * 2008-06-16 2010-11-23 Kabushiki Kaisha Toshiba Method of treating surface of semiconductor substrate
US7892937B2 (en) * 2008-10-16 2011-02-22 Micron Technology, Inc. Methods of forming capacitors
US20100122711A1 (en) * 2008-11-14 2010-05-20 Advanced Micro Devices, Inc. wet clean method for semiconductor device fabrication processes
JP5206622B2 (ja) * 2009-08-07 2013-06-12 三菱瓦斯化学株式会社 金属微細構造体のパターン倒壊抑制用処理液及びこれを用いた金属微細構造体の製造方法
JP4743340B1 (ja) * 2009-10-28 2011-08-10 セントラル硝子株式会社 保護膜形成用薬液

Also Published As

Publication number Publication date
TW201140682A (en) 2011-11-16
KR101827020B1 (ko) 2018-03-22
CN102741984B (zh) 2015-05-13
US8617993B2 (en) 2013-12-31
TWI571925B (zh) 2017-02-21
WO2011094132A3 (en) 2011-10-13
US20110189858A1 (en) 2011-08-04
SG182670A1 (en) 2012-08-30
WO2011094132A2 (en) 2011-08-04
CN102741984A (zh) 2012-10-17
KR20120116457A (ko) 2012-10-22
JP2013519217A (ja) 2013-05-23

Similar Documents

Publication Publication Date Title
JP5805105B2 (ja) 高アスペクト比ナノ構造におけるパターン崩壊の低減方法
JP6626121B2 (ja) 基材の表面を処理する組成物、方法及びデバイス
JP5855310B2 (ja) 基板処理装置、基板処理方法及び基板処理液
JP2013519217A5 (ja)
US20070251551A1 (en) Removal of high-dose ion-implanted photoresist using self-assembled monolayers in solvent systems
US20100122711A1 (en) wet clean method for semiconductor device fabrication processes
WO2011155407A1 (ja) 保護膜形成用薬液
US9228120B2 (en) Liquid chemical for forming protecting film
JP5424848B2 (ja) 半導体基板の表面処理装置及び方法
US11862484B2 (en) Semiconductor manufacturing apparatus and manufacturing method of semiconductor device
US9090782B2 (en) Liquid chemical for forming water repellent protective film
JP2001237236A (ja) エッチング処理した基板表面の洗浄方法
KR20060121168A (ko) 초임계 유체/화학적 제제를 이용한 mems 희생층의제거
KR20070121845A (ko) 용매계 내 자기 조립 단층을 이용한 고용량 이온 주입포토레지스트의 제거
JP4424998B2 (ja) 多孔質誘電体膜の洗浄中のダメージを低減する処理方法
US20070254491A1 (en) Protective layer for a low k dielectric film and methods of forming the same
JP4156413B2 (ja) 半導体装置の製造方法
CN108493104A (zh) 等离子体刻蚀方法及等离子体刻蚀后处理方法
JP2009194017A (ja) 半導体装置の製造方法
KR100800942B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150901

R150 Certificate of patent or registration of utility model

Ref document number: 5805105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250