TWI571925B - 使高深寬比之奈米結構之圖案崩塌減少發生的方法 - Google Patents

使高深寬比之奈米結構之圖案崩塌減少發生的方法 Download PDF

Info

Publication number
TWI571925B
TWI571925B TW100103679A TW100103679A TWI571925B TW I571925 B TWI571925 B TW I571925B TW 100103679 A TW100103679 A TW 100103679A TW 100103679 A TW100103679 A TW 100103679A TW I571925 B TWI571925 B TW I571925B
Authority
TW
Taiwan
Prior art keywords
wafer
processing
aspect ratio
sidewalls
semiconductor device
Prior art date
Application number
TW100103679A
Other languages
English (en)
Other versions
TW201140682A (en
Inventor
阿米爾Ａ 雅薩瑞
朱濟
允錫民
梅世禮
卡翠那 米凱俐茜可
Original Assignee
蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蘭姆研究公司 filed Critical 蘭姆研究公司
Publication of TW201140682A publication Critical patent/TW201140682A/zh
Application granted granted Critical
Publication of TWI571925B publication Critical patent/TWI571925B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02054—Cleaning before device manufacture, i.e. Begin-Of-Line process combining dry and wet cleaning steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

使高深寬比之奈米結構之圖案崩塌減少發生的方法
本發明關於半導體元件。具體而言，本發明關於半導體元件的生產，其中溼式化學處理被使用在具有高深寬比奈米結構的晶圓上，該高深寬比奈米結構在處理期間容易遭受圖案崩塌。
半導體元件是利用冗長、複雜的程序加以製造。一部分的程序牽涉到將特徵部蝕刻在矽晶圓上的材料堆疊中。該材料堆疊可能包括單一層的矽基材料，例如SiO或SiN；或者該堆疊可能包括複數層的材料，例如在該堆疊中以不同順序排列的SiO、SiN、TEOS、多晶矽、或矽。該堆疊之形成可藉由數個方法，包括，例如，物理氣相沉積、化學氣相沉積、電化學沉積、及分子束磊晶。一旦材料堆疊產生，便塗上光阻層。光阻層被使用做為蝕刻用遮罩。許多蝕刻方法可以被使用，包括溼式蝕刻及乾式蝕刻法。在蝕刻後，光阻層通常被去除，通常藉由電漿灰化步驟。
在製造期間，晶圓遭受溼式處理，例如溼式清潔。溼式清潔有助於製備表面、及移除某些其它處理所留下的殘餘物。清潔製程通常由化學處理、結合著超音波振盪、噴流、及/或其它微粒移除技術所組成，接著進行清洗及乾燥。乾燥可包括從表面移除大量液體，其係藉由旋轉去除、真空抽吸、利用異丙醇的馬蘭哥尼效應、或這些習知技術的組合。
在整個製造過程中，晶圓可能經歷這些步驟的多次出現。因此，當元件特徵部在晶圓上縮小、且當大量液體被使用在這些處理時，強的毛細作用力可能在乾燥步驟時施加足以使結構崩塌的力。
為實現上述且依據本發明之目的，提出一種用於製造半導體元件之晶圓之處理方法。此方法教示以一種減少或消除晶圓上之高深寬比特徵部之崩塌之方式處理晶圓。高深寬比特徵部係形成在已經被製造於晶圓上的矽基層之中。特徵部之側壁被處理以使其更具疏水性。晶圓的溼式處理在晶圓上施行，接著晶圓被乾燥。
在另一實施例中，提出一種用於製造半導體元件之晶圓之處理方法。高深寬比特徵部係形成在晶圓上的矽基層之中。晶圓之溼式處理被施行。溼式處理包括：溼式清潔該晶圓；在該晶圓上沉積使特徵部之表面性質改質的底層塗料，以便增加特徵部表面的疏水性；及清洗該晶圓。在溼式處理之後，接著，該晶圓被乾燥。
本發明的這些與其它特徵，將在底下的本發明之實施方式及伴隨的圖式中，更詳細地加以描述。
本發明在附圖中藉由實例來加以說明，而非做為限制，其中，類似的元件符號表示類似的元件。
本發明將參考說明於附圖之數個實施例而加以詳細說明。以下的描述中將提出數個特定細節，以提供對於本發明之徹底了解。然而，對於熟悉此項技藝者而言，明顯地，缺少這些特定細節之部分或全部，亦可實施本發明。在其它例子中，並未詳盡地描述習知的處理步驟及/或結構，以避免不必要地模糊了本發明。
利用低溫氧化法(LTO)、化學氣相沉積法(CVD)、及植入法而長成的矽氧化物及氮化物，傳統上已經被使用在前段製程(FEOL)處理中，以用於高深寬比奈米結構的電及熱隔離、遮蔽、及包覆。在FEOL應用中使用這類材料，已經持續提供減少特徵部尺寸及增加深寬比的選擇，以達成32 nm積體電路(IC)製造及之後所期望的元件密度。目前，一般的深寬比是在10:1至25:1的範圍中，並且可能更高。然而，當在FEOL應用中的深寬比持續增加、且關鍵尺寸持續縮小時，與處理這類密集製作的奈米結構有關的問題已經浮現，並且被預期會造成溼式清潔製程的極大挑戰。一個常見的問題是，使用於淺溝渠隔離、並且被密集塞入的高深寬比奈米結構之崩塌。
圖2A顯示晶圓201和一組奈米結構202。特徵部的崩塌發生在溼式清潔及隨後的乾燥中。圖2B顯示在溼式清潔中的圖2A之奈米結構202，其中流體204已經積聚在奈米結構202之間。在溼式處理中，流體進入特徵部，強的毛細作用力可能施加足以損害脆弱的奈米結構的力。此外，乾燥液體的表面張力有將鄰近奈米結構的表面拉至接觸的傾向。由於積聚在特徵部中的流體量的不均勻、及乾燥時的不均勻所造成的許多特徵部之間的壓力不平衡，往往使這些力更惡化。這些力往往個別地、或橋接式地導致特徵部的崩塌。當至少兩個鄰近的奈米結構倚靠著彼此而崩塌、及變為彼此附著時，橋接發生。鄰近的奈米結構的側壁本身可能彼此附著、或是一殘餘材料可能聚集在奈米結構之間與它們結合在一起。圖2C顯示兩個特徵部崩塌的例子。一個例子是奈米結構206的個別崩塌。另一個例子顯示兩個奈米結構205的橋接。其它類型的特徵部崩塌也是可能的。特徵部崩塌可能是半導體製造中的重大問題，並且可能造成所生產的電路中的缺陷。
某些減少特徵部崩塌的方法已經被探究。其中的例子包括利用超低表面張力液體(例如2-丙醇，γ=22 dynes/cm)的清洗、氟化有機表面活性劑(HFE，γ=14 dynes/cm)的使用、超臨界二氧化碳乾燥、及在提高溫度下使用類似方法的乾燥。這些技術的部分已經達成有限的成功；然而，此類技術是昂貴的，並且通常需要費心的準備。例如，超臨界二氧化碳需要高壓以達到臨界點。
在整個製造過程中，晶圓可能經歷多次溼式處理及乾燥。當元件特徵部在晶圓上縮小，在乾燥步驟時，強的毛細作用力可能施加足以使結構崩塌的力。簡單、且具有成本效益的晶圓處理方法是有必要的，以在後續的溼式處理中減少高深寬比奈米結構的崩塌。根據此概念，本發明提出一種方法，可以使用在晶圓上的高深寬比奈米結構的單一晶圓溼式清潔之中，以避免崩塌及黏著。
圖1A是本發明的一實施例的高階概述。在此方法的開始，至少一矽基層被沉積在晶圓上(步驟102)。光阻圖案化遮罩被形成在該矽基層上(步驟104)；及使用該光阻做為遮罩，將特徵部蝕刻在該矽基層中(步驟108)。接著，該光阻遮罩被剝除(步驟112)。接著，使用一程序以使得特徵部的側壁更具疏水性(步驟116)。在一實施例中，此程序可能包括，將以化學的方式改變特徵部表面的底層塗料沉積在晶圓上，做為製程流程中的第一步驟，不需要將特徵部潤溼。此步驟的實施可藉由在溼式處理之前，將感興趣的表面暴露於改質劑的蒸氣。接著，在晶圓上實施溼式處理(步驟120)，其可能包括一系列連續的溼式清潔步驟，以清潔具有蝕刻後所留下的常見殘餘物的特徵部。接著，晶圓被乾燥(步驟124)。
圖1B是本發明的另一實施例的高階概述。在此實施例中，使側壁更具疏水性的步驟(步驟116)及溼式處理的步驟(步驟120)被結合為在溼式處理期間使側壁更具疏水性的一個步驟(步驟126)。例如，此步驟的實施，可藉由在溼式清潔序列之前或之後，將感興趣的表面暴露於包含改質劑的液體溶液。由可互溶於例如正己烷、甲苯、NPM、DMSO、丙酮、DMF、DMAC、或HFE等媒介的溶劑，可得到此包含表面改質劑的液體溶液。其它的步驟可維持不變。
圖3A-3G顯示在所揭示方法之一實施例的挑選步驟時、具有高深寬比奈米結構的晶圓之一例。圖3A顯示步驟102實施之後的結果。一層矽基材料306已經形成在晶圓301上。有許多製程可用於形成該矽基層306。例如，該層的形成可以利用物理氣相沉積、化學氣相沉積、電化學沉積、或分子束磊晶。雖然圖3A顯示單一均勻矽基層306，應當注意，也可以使用多層材料，其係取決於許多因素，例如所製造電路的預期使用、或所採用的特定製造製程。多層結構的例子包括：常見的淺溝渠隔離(STI)堆疊，其係由在上方的TEOS、隨後的SiN、接著PolySi、及在底部的Si所組成；或由在上方的SiN、隨後的TEOS、然後另一層的SiN、接著PolySi、及在底部的Si所組成的堆疊。在另一實施例中，矽基層306並未形成在晶圓301上。反而，矽晶圓301被蝕刻。
圖3B顯示具有矽基材料層306、及已經圖案化的光阻層305的晶圓301。光阻層305被沉積在矽基材料上，通常是使用旋轉塗佈製程，且利用微影將光阻圖案化(步驟104)。光阻層305被使用做為遮罩，以決定在蝕刻製程中哪些矽基材料被移除、及哪些被留下。溼式或乾式蝕刻製程(步驟108)被使用，以移除未被光阻305覆蓋的材料。
圖3C顯示蝕刻之後的晶圓301，顯示出藉由蝕刻(步驟108)所形成的奈米結構302。在此時，光阻305依然存在。在蝕刻之後，光阻材料可接著被移除(步驟112)。光阻可藉由化學剝除製程、或藉由灰化製程加以移除。
圖3D顯示晶圓301、以及在蝕刻與光阻移除之後留存的4個柱狀的矽基材料。柱狀的矽基材料構成奈米結構302。應當注意，雖然圖式顯示可能被蝕刻在晶圓301上的特徵部的一特定例子，其它數目及類型的特徵部也是可能的。
圖3E顯示在一層底層塗料303被沉積在奈米結構302上(步驟116)之後的晶圓301及奈米結構302。底層塗料303可能是藉由自我組合或任何其它已知沉積製程所形成的單層。或者，底層塗料層303可能較厚，例如一薄膜。可能的表面改質劑的例子包括六甲基二矽氧烷(HMDS)、及各種烷氧矽烷及烷基矽烷。具體而言，氟化或長鏈烴基的三氯矽烷、二氯矽烷、一氯矽烷、三甲氧矽烷、二甲氧矽烷、甲氧矽烷、三乙氧矽烷、二乙氧矽烷、及乙氧矽烷，以列舉幾個例子。
藉由修改奈米結構302的表面性質，添加底層塗料303至奈米結構302有助於減少特徵部崩塌。奈米結構302的表面係以化學的方式被改變，俾能藉由使奈米結構302的表面更具疏水性而減少或更佳地消除兩鄰近表面的靜磨擦力。一個能調整靜磨擦的化學改質的例子是，利用非極性基(例如Si-CH3、Si-R或Si-RF，其中R是烴或氟取代的n長度的鏈)取代奈米結構表面(例如時常使用於製造高深寬比奈米結構的Si-O或Si-N)的極性羥基。Si-CH3基可能，例如，由HDMS(C6H18OSi2)提供。另一個化學改質劑的例子是1H,1H,2H,2H-全氟辛基三氯矽烷(FOTS，C8F13H4SiCl3)。非極性基的存在，提供具有70-130°去離子水接觸角的穩定改質表面，可防止由於液態彎液面形成所造成的過大力量的產生。
藉由使表面與底層塗料303的蒸氣反應，可以在處理的溼式相之前添加底層塗料303。當在溼式相之前添加時，底層塗料303同時用於減少或防止過大的靜磨擦力，其通常是由吸附於近接表面上的水所施加。一個使用FOTS的例示性製程流程為，首先混合0.5-50%FOTS(重量百分比)與無水正己烷的溶液，以產生化學改質劑的儲備溶液；接著將一滴儲備溶液與待改質的樣品在溫度為40-200℃的烘箱中一起加熱。在大約2-300秒之後，儲備溶液完全地揮發，且FOTS分子與樣品表面起反應。利用此方式製備的表面具有大於120°的去離子水接觸角。
此外，使用包含改質劑的合適溶劑，可以在溼式相處理(步驟126)時添加底層塗料。此步驟可以在連續的製程程序中的溼式清潔步驟之前或之後施行。一個使用FOTS的例示性製程為，在氮氣下，將樣品浸入在含有0.01-50%FOTS(重量百分比)的HFE-7100(3M，明尼阿波里斯市，明尼蘇達州)、甲苯、正己烷、氯仿、或丙酮之中大約10秒至1小時，接著利用新的HFE-7100以超音波加以清洗，接著利用氮氣加以乾燥。
圖3F顯示出接受溼式處理(步驟120)的晶圓301，例如在底層塗料303被施加之後的溼式清潔。溼式處理的液體304積聚在奈米結構302內，並且被奈米結構302目前更具疏水性的側壁所排斥。奈米結構302的側壁的增加疏水性減少在奈米結構302之間的毛細作用力，並且防止在積聚於特徵部內的流體中形成凹面彎液面。圖3G顯示出在去離子水清洗後、已經被乾燥(步驟124)的晶圓301。選擇性地，底層塗料303可以在乾燥後加以移除，例如利用氧或二氧化碳驟閃(flash)製程。這將使晶圓301及奈米結構302回復到圖3D中所示的狀態，但是處理殘餘物已被大幅地減少或移除。
圖4A-4G顯示在所揭示發明之另一實施例的挑選步驟時、具有高深寬比奈米結構302的晶圓301之一例。圖4A顯示步驟102已經實施後的結果。一層矽基材料306已經形成在晶圓301上。許多製程可使用於形成該矽基層306。例如，該層的形成可利用物理氣相沉積、化學氣相沉積、電化學沉積、或分子束磊晶。雖然圖4A顯示單一均勻矽基層306，應當注意，也可以使用多層材料，其係取決於許多因素，例如所製造電路的預期使用、或所採用的特定製造製程。多層結構的例子包括：由在上方的TEOS、隨後的SiN、接著PolySi、及在底部的Si所組成的堆疊；或由在上方的SiN、隨後的TEOS、然後另一層的SiN、接著PolySi、及在底部的Si所組成的堆疊。
圖4B顯示具有矽基材料層306、及已經圖案化的光阻層305的晶圓301。光阻層305被沉積在矽基材料上，通常是使用旋轉塗佈製程，並且利用微影將光阻圖案化(步驟104)。光阻層305被使用做為遮罩，以決定在蝕刻製程中哪些矽基材料被移除、及哪些被留下。溼式或乾式蝕刻製程(步驟108)可被使用，以移除未被光阻305覆蓋的材料。
圖4C顯示蝕刻後的晶圓301，顯示藉由蝕刻(步驟108)所形成的奈米結構302。在此時，光阻305依然存在。在蝕刻之後，光阻材料305可接著被移除(步驟112)。光阻305可藉由化學剝除製程或藉由灰化製程加以移除。
圖4D顯示晶圓301、以及在蝕刻與光阻移除(步驟112)之後留存的4個柱狀的矽基材料。柱狀的矽基材料構成奈米結構302。應當注意，雖然圖式顯示可能被蝕刻在晶圓301上的特徵部的一特定例子，其它數目及類型的特徵部也是可能的。
在此實施例中，奈米結構302的側壁係利用粗糙化製程而變為更具疏水性(步驟116)。奈米結構302的表面可以與化學取代物進行反應，俾能改變奈米結構302的表面形態。例如，當光阻305被旋轉塗佈在矽基層306上時，可以使聚合物光阻暴露於氟(F)及氧(O)混合物電漿，以在基板上引起聚合物再沉積。藉由電漿反應所產生的再沉積聚合物不是平滑的薄膜，因此它可以被使用做為遮罩以蝕刻下方的基板。另一個沉積及蝕刻製程可以被用來改變表面粗糙度及達成所需的表面形態，以藉由隨後的C4F8電漿薄膜塗膜製程而產生超高疏水性的表面。如圖4E所示，該改變產生具有增加表面積的粗糙界面401，以用於隨後與表面改質劑的反應，俾使該表面變得更具疏水性。例如，藉由在高溫下使用聚合電漿、及乾式或氣相氟化物蝕刻的RIE刻花(RIE texturing)，可以施行粗糙化。
圖4F顯示出接受溼式處理(步驟120)的晶圓301，例如在奈米結構的表面被粗糙化(以增加隨後的表面改質反應之表面積)之後的溼式清潔。溼式處理的液體304積聚在奈米結構302內，並且被奈米結構302目前更具疏水性的側壁所排斥。奈米結構302的側壁的增加疏水性可減少在奈米結構302之間的毛細作用力，並且防止在積聚於特徵部內的流體中形成凹面彎液面。圖4G顯示出已經被乾燥(步驟124)後的晶圓301，並且顯示出沒有特徵部崩塌的跡象。
圖5A-5H顯示在所揭示發明之另一實施例的挑選步驟時、具有高深寬比奈米結構302的晶圓301之一例。圖5A顯示步驟102已經實施後的結果。一層矽基材料306已經形成在晶圓301上。許多製程可使用於形成該矽基層306。例如，該層的形成可以利用物理氣相沉積、化學氣相沉積、電化學沉積、或分子束磊晶。雖然圖5A顯示單一均勻矽基層306，應當注意，多層材料可以被使用，其係取決於許多因素，例如所製造電路的預期使用、或所採用的特定製造製程。多層結構的例子包括：由在上方的TEOS、隨後的SiN、接著PolySi、及在底部的Si所組成的堆疊；或由在上方的SiN、隨後的TEOS、然後另一層的SiN、接著PolySi、及在底部的Si所組成的堆疊。
圖5B顯示具有矽基材料層306、及已經圖案化的光阻層305的晶圓301。光阻層305被沉積在矽基材料上，通常是使用旋轉塗佈製程，並且利用微影將光阻圖案化(步驟104)。光阻層305被使用做為遮罩，以決定在蝕刻製程中哪些矽基材料被移除、及哪些被留下。溼式或乾式蝕刻製程(步驟108)可被使用，以移除未被光阻305覆蓋的材料。
圖5C顯示蝕刻後的晶圓301，顯示藉由蝕刻(步驟108)所形成的奈米結構302。在此時，光阻305依然存在。在蝕刻之後，光阻材料305可接著被移除(步驟112)。光阻305可藉由化學剝除製程或藉由灰化製程加以移除。
圖5D顯示晶圓301、以及在蝕刻與光阻移除(步驟112)之後留存的4個柱狀的矽基材料。柱狀的矽基材料構成奈米結構302。應當注意，雖然圖式顯示可能被蝕刻在晶圓301上的特徵部的一特定例子，其它數目及類型的特徵部也是可能的。
圖5E顯示在溼式處理中、接受溼式清潔以清潔來自先前製程的蝕刻或灰化殘餘物的晶圓301。溼式清潔化學品501可包括：化學品的水溶液、半水溶液、或有機溶液、或包括，例如，HCl、HF、NH4F、NH3水溶液、H2SO4、H2O2的化學品的組合。
圖5F顯示，在圖5E所示的溼式清潔後的溼式處理中(步驟126)、藉由沉積表面改質劑303而變為更具疏水性的奈米結構302的表面。使奈米結構302的表面更具疏水性的程序的一個特定例子為：1)以去離子水清洗掉溼式清潔化學品501；2)以異丙醇取代去離子水；3)以HFE取代異丙醇；4)將晶圓浸入含有0.01-50%FOTS(重量百分比)的HFE之中大約2秒至10分鐘；及5)以HFE清洗。另一個例子為：1)用去離子水清洗掉溼式清潔化學品501；2)以不含-OH基、但與去離子水可互溶的有機溶劑取代去離子水，具有這類性質的溶劑的例子包括DMF、DMAC、丙酮、NMP；3)將晶圓浸入含有0.01-50%FOTS(重量百分比)的有機溶劑的溶液之中大約2秒至10分鐘；及4)以有機溶劑清洗。圖5F中的項目502表示在使奈米結構302的表面更具疏水性的程序時所使用的化學品。
圖5G顯示在圖5F之後、將去離子水304再度引入疏水性的奈米結構302中的步驟，利用由奈米結構302中的凸面水彎液面所產生的高拉普拉斯壓力，以防止在乾燥製程時的奈米結構302的崩塌。實行此的一個特定例子為：1)以異丙醇取代HFE；及2)以去離子水取代異丙醇。因為異丙醇具有比去離子水低的表面張力、而且與去離子水是可互溶的，所以先浸在異丙醇中、再浸在去離子水中，可以經由擴散製程將去離子水引入疏水性的奈米結構302中。此外，若圖5F所示的步驟是以不含-OH基、但與水互溶的有機溶劑做為結束，則可以在此施行一個簡單的去離子水沖洗步驟。
圖5H顯示在乾燥後、未受損傷的高密度高深寬比的奈米結構302。
雖然本發明已利用數個實施例加以說明，仍有落入本發明之範疇內之修改、變更、及各種替代均等物。應當注意，有許多替代方式可實施本發明之方法及設備。因此，隨附之申請專利範圍應被解釋為，包含落入本發明之精神與範疇內之所有此類修改、變更及替代均等物。
102、104、108、112、116、120、124、126．．．步驟
201．．．晶圓
202．．．奈米結構
204‧‧‧流體
205、206‧‧‧奈米結構
301‧‧‧晶圓
302‧‧‧奈米結構
303‧‧‧底層塗料
304‧‧‧液體
305‧‧‧光阻層
306‧‧‧矽基材料層
401‧‧‧界面
501‧‧‧清潔化學品
502‧‧‧化學品
圖1A及1B顯示本發明之某些實施例的高階流程圖。
圖2A-2C顯示進行損害性的溼式處理及乾燥的例示性晶圓。
圖3A-3G顯示進行本發明之一實施例之挑選步驟的例示性晶圓。
圖4A-4G顯示進行本發明之一實施例之挑選步驟的例示性晶圓。
圖5A-5H顯示進行本發明之一實施例之挑選步驟的例示性晶圓。
102、104、108、112、124、126．．．步驟

Claims (11)

  1. 一種使用於製造半導體元件之晶圓之處理方法，該方法包括：在該晶圓上之一矽基層中形成複數高深寬比特徵部，其中該等高深寬比特徵部係利用一乾式蝕刻製程而形成；使該等高深寬比特徵部之複數側壁更具疏水性而不需要在該使該等高深寬比特徵部之該等側壁更具疏水性之前將該等高深寬比特徵部潤溼；施行該晶圓的該等高深寬比特徵部之溼式處理；及隨後乾燥該晶圓，其中該使該等高深寬比特徵部之該等側壁更具疏水性係發生在該施行該晶圓之該等高深寬比特徵部的溼式處理驟之前。
  2. 如申請專利範圍第1項之使用於製造半導體元件之晶圓之處理方法，其中使該等高深寬比特徵部之該等側壁更具疏水性係利用將一底層塗料沉積在該晶圓上加以施行，其中該底層塗料係藉由化學的方式改變該等高深寬比特徵部之表面而使該等側壁更具疏水性。
  3. 如申請專利範圍第2項之使用於製造半導體元件之晶圓之處理方法，其中利用氣相沉積將該底層塗料沉積在該晶圓上。
  4. 如申請專利範圍第3項之使用於製造半導體元件之晶圓之處理方法，其中在該溼式處理之前將該底層塗料沉積在該晶圓上包括：藉由混合0.1-50% C8F13H4SiCl3(FOTS)(重量百分比)與無水正己烷之溶液，以產生一底層塗料溶液；及使該底層塗料溶液之一部分與該晶圓一起加熱，俾使該底層塗料溶液揮發及該FOTS分子與該等高深寬比特徵部之該等側壁進行反應。
  5. 如申請專利範圍第2項之使用於製造半導體元件之晶圓之處理 方法，其中該底層塗料包括一自我組合的單層。
  6. 如申請專利範圍第2項之使用於製造半導體元件之晶圓之處理方法，其中該底層塗料包括一膜，其中該膜包括六甲基二矽氧烷、烷氧矽烷、烷基矽烷之至少一者。
  7. 如申請專利範圍第1項之使用於製造半導體元件之晶圓之處理方法，其中使該等側壁更具疏水性係藉由使該等側壁粗糙化而加以施行。
  8. 如申請專利範圍第7項之使用於製造半導體元件之晶圓之處理方法，其中該等側壁之粗糙化係藉由將該晶圓暴露至聚合電漿、氟化氫蒸氣、或氟化物基電漿蝕刻之至少一者而加以施行。
  9. 如申請專利範圍第7項之使用於製造半導體元件之晶圓之處理方法，其中該等側壁之粗糙化係藉由反應性離子蝕刻而加以施行。
  10. 如申請專利範圍第1項之使用於製造半導體元件之晶圓之處理方法，其中形成該等高深寬比特徵部包括：形成一光阻圖案化遮罩在該矽基層上；及蝕刻該等高深寬比特徵部在該矽基層之中。
  11. 如申請專利範圍第10項之使用於製造半導體元件之晶圓之處理方法，其中形成該等高深寬比特徵部更包括：剝除該光阻圖案化遮罩。
TW100103679A 2010-02-01 2011-01-31 使高深寬比之奈米結構之圖案崩塌減少發生的方法 TWI571925B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/697,862 US8617993B2 (en) 2010-02-01 2010-02-01 Method of reducing pattern collapse in high aspect ratio nanostructures

Publications (2)

Publication Number Publication Date
TW201140682A TW201140682A (en) 2011-11-16
TWI571925B true TWI571925B (zh) 2017-02-21

Family

ID=44320060

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100103679A TWI571925B (zh) 2010-02-01 2011-01-31 使高深寬比之奈米結構之圖案崩塌減少發生的方法

Country Status (7)

Country Link
US (1) US8617993B2 (zh)
JP (1) JP5805105B2 (zh)
KR (1) KR101827020B1 (zh)
CN (1) CN102741984B (zh)
SG (1) SG182670A1 (zh)
TW (1) TWI571925B (zh)
WO (1) WO2011094132A2 (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8440573B2 (en) * 2010-01-26 2013-05-14 Lam Research Corporation Method and apparatus for pattern collapse free wet processing of semiconductor devices
US8932933B2 (en) * 2012-05-04 2015-01-13 Micron Technology, Inc. Methods of forming hydrophobic surfaces on semiconductor device structures, methods of forming semiconductor device structures, and semiconductor device structures
KR102084073B1 (ko) * 2012-12-21 2020-03-04 에스케이하이닉스 주식회사 반도체 장치의 표면 처리 방법
US9520459B2 (en) * 2012-12-21 2016-12-13 SK Hynix Inc. Surface treatment method for semiconductor device
US9666427B2 (en) * 2013-06-21 2017-05-30 Lam Research Corporation Method of collapse-free drying of high aspect ratio structures
CN104517813A (zh) * 2013-09-29 2015-04-15 中芯国际集成电路制造(上海)有限公司 双重图形的形成方法
KR101529528B1 (ko) * 2014-01-06 2015-06-18 한국과학기술연구원 저반사성 초소수 또는 초발수 유리 및 그 제조방법
JP6304592B2 (ja) * 2014-03-25 2018-04-04 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
EP2980014B1 (en) 2014-07-31 2019-06-26 IMEC vzw Method for interconnected nanowire cluster formation using an Anodic Aluminium Oxide (AAO) template
US9466511B2 (en) 2014-09-18 2016-10-11 Lam Research Corporation Systems and methods for drying high aspect ratio structures without collapse using stimuli-responsive sacrificial bracing material
US10068781B2 (en) 2014-10-06 2018-09-04 Lam Research Corporation Systems and methods for drying high aspect ratio structures without collapse using sacrificial bracing material that is removed using hydrogen-rich plasma
US10008396B2 (en) 2014-10-06 2018-06-26 Lam Research Corporation Method for collapse-free drying of high aspect ratio structures
JP2016139774A (ja) * 2015-01-23 2016-08-04 富士フイルム株式会社 パターン処理方法、半導体基板製品の製造方法およびパターン構造の前処理液
JP6441176B2 (ja) * 2015-07-10 2018-12-19 東京エレクトロン株式会社 基板処理方法、基板処理装置および記憶媒体
US9653307B1 (en) 2016-07-14 2017-05-16 Micron Technology, Inc. Surface modification compositions, methods of modifying silicon-based materials, and methods of forming high aspect ratio structures
US10446416B2 (en) * 2016-08-09 2019-10-15 Lam Research Ag Method and apparatus for processing wafer-shaped articles
US10727044B2 (en) * 2017-09-21 2020-07-28 Honeywell International Inc. Fill material to mitigate pattern collapse
US10748757B2 (en) 2017-09-21 2020-08-18 Honeywell International, Inc. Thermally removable fill materials for anti-stiction applications
US10954480B2 (en) 2017-09-29 2021-03-23 Versum Materials Us, Llc Compositions and methods for preventing collapse of high aspect ratio structures during drying
US10354883B2 (en) * 2017-10-03 2019-07-16 Mattson Technology, Inc. Surface treatment of silicon or silicon germanium surfaces using organic radicals
JP7412340B2 (ja) 2017-10-23 2024-01-12 ラム・リサーチ・アーゲー 高アスペクト比構造のスティクションを防ぐためのシステムおよび方法、および／または、高アスペクト比の構造を修復するためのシステムおよび方法
US10964525B2 (en) 2017-12-19 2021-03-30 Micron Technology, Inc. Removing a sacrificial material via sublimation in forming a semiconductor
US10957530B2 (en) 2017-12-19 2021-03-23 Micron Technology, Inc. Freezing a sacrificial material in forming a semiconductor
US10784101B2 (en) 2017-12-19 2020-09-22 Micron Technology, Inc. Using sacrificial solids in semiconductor processing
US11037779B2 (en) 2017-12-19 2021-06-15 Micron Technology, Inc. Gas residue removal
US10475656B2 (en) 2017-12-19 2019-11-12 Micron Technology, Inc. Hydrosilylation in semiconductor processing
US10497558B2 (en) 2018-02-26 2019-12-03 Micron Technology, Inc. Using sacrificial polymer materials in semiconductor processing
KR20190138743A (ko) * 2018-06-06 2019-12-16 도오꾜오까고오교 가부시끼가이샤 기판의 처리 방법 및 린스액
JP2021536665A (ja) * 2018-08-31 2021-12-27 ハネウェル・インターナショナル・インコーポレーテッドHoneywell International Inc. パターン崩壊緩和のための水溶性ポリマー
US11094527B2 (en) 2018-10-10 2021-08-17 International Business Machines Corporation Wet clean solutions to prevent pattern collapse
JP2022523709A (ja) 2019-01-29 2022-04-26 ラム リサーチ コーポレーション 基板の環境に敏感な表面のための犠牲保護層
US10886166B2 (en) 2019-03-08 2021-01-05 International Business Machines Corporation Dielectric surface modification in sub-40nm pitch interconnect patterning
CN113394074A (zh) * 2020-03-11 2021-09-14 长鑫存储技术有限公司 半导体结构的处理方法
CN113497142B (zh) * 2020-04-01 2024-04-19 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
CN113495675B (zh) 2020-04-01 2023-08-11 长鑫存储技术有限公司 读写方法及存储器装置
KR102665933B1 (ko) * 2020-05-12 2024-05-20 램 리써치 코포레이션 자극-반응성 폴리머 막의 제어된 열화
EP3968361B1 (en) * 2020-07-02 2024-01-31 Changxin Memory Technologies, Inc. Semiconductor structure processing method
CN113889405B (zh) * 2020-07-02 2024-07-05 长鑫存储技术有限公司 半导体结构的处理方法及形成方法
CN113889404B (zh) * 2020-07-02 2024-07-05 长鑫存储技术有限公司 半导体结构的处理方法及形成方法
US11715634B2 (en) * 2021-04-28 2023-08-01 Nanya Technology Corporation Wet clean process for fabricating semiconductor devices
KR20240069795A (ko) * 2021-09-27 2024-05-20 램 리써치 코포레이션 자극 반응성 폴리머들 (stimulus responsive polymers) 을 사용하는 희생적 브레이싱, 표면 보호 및 큐-시간 관리를 위한 방법들 및 제제들
JP2023087228A (ja) * 2021-12-13 2023-06-23 東京エレクトロン株式会社 ガス処理方法およびガス処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090311874A1 (en) * 2008-06-16 2009-12-17 Hiroshi Tomita Method of treating surface of semiconductor substrate

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621022A (ja) * 1992-06-30 1994-01-28 Mitsubishi Electric Corp 半導体装置の製造方法
JP3253851B2 (ja) 1996-04-18 2002-02-04 株式会社日立製作所 超撥水塗料及びそれを用いた超撥水塗膜
JPH11312665A (ja) * 1998-04-27 1999-11-09 Kyocera Corp 半導体基板の粗面化法
US7521405B2 (en) 2002-08-12 2009-04-21 Air Products And Chemicals, Inc. Process solutions containing surfactants
US6782027B2 (en) * 2000-12-29 2004-08-24 Finisar Corporation Resonant reflector for use with optoelectronic devices
KR100393118B1 (ko) * 2001-02-22 2003-07-31 현만석 반도체 소자의 레지스트 패턴 형성 방법 및 이 방법에서 사용되는 반도체 웨이퍼 세척액
US6605413B1 (en) 2001-03-29 2003-08-12 Advanced Micro Devices, Inc. Chemical treatment to strengthen photoresists to prevent pattern collapse
US6849389B2 (en) 2001-07-12 2005-02-01 International Business Machines Corporation Method to prevent pattern collapse in features etched in sulfur dioxide-containing plasmas
US6513996B1 (en) * 2002-01-16 2003-02-04 Advanced Micro Devices, Inc. Integrated equipment to drain water-hexane developer for pattern collapse
US7005390B2 (en) 2002-10-09 2006-02-28 Intel Corporation Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
DE10307523B4 (de) 2003-02-21 2005-11-17 Infineon Technologies Ag Verfahren zur Herstellung einer Resistmaske für die Strukturierung von Halbleitersubstraten
US9236279B2 (en) * 2003-06-27 2016-01-12 Lam Research Corporation Method of dielectric film treatment
JP2005115171A (ja) * 2003-10-09 2005-04-28 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
US7008866B2 (en) * 2003-12-17 2006-03-07 Taiwan Semiconductor Manufacturing Co Ltd. Large-scale trimming for ultra-narrow gates
US7229936B2 (en) 2004-05-03 2007-06-12 International Business Machines Corporation Method to reduce photoresist pattern collapse by controlled surface microroughening
US7611825B2 (en) 2004-09-15 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Photolithography method to prevent photoresist pattern collapse
JP4700484B2 (ja) * 2004-12-17 2011-06-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1726609A1 (en) 2005-05-25 2006-11-29 DSM IP Assets B.V. Hydrophobic coating
TW200721311A (en) * 2005-10-11 2007-06-01 Toshiba Kk Semiconductor device manufacturing method and chemical fluid used for manufacturing semiconductor device
US20070254169A1 (en) * 2006-04-28 2007-11-01 Kamins Theodore I Structures including organic self-assembled monolayers and methods of making the structures
JP2009094183A (ja) * 2007-10-05 2009-04-30 Nec Electronics Corp 疎水化多孔質膜の製造方法
JP5114252B2 (ja) * 2008-03-06 2013-01-09 大日本スクリーン製造株式会社 基板処理方法および基板処理装置
US20090236627A1 (en) 2008-03-19 2009-09-24 Jang-Sub Kim Method of forming metal wiring
US7892937B2 (en) * 2008-10-16 2011-02-22 Micron Technology, Inc. Methods of forming capacitors
US20100122711A1 (en) * 2008-11-14 2010-05-20 Advanced Micro Devices, Inc. wet clean method for semiconductor device fabrication processes
JP5206622B2 (ja) * 2009-08-07 2013-06-12 三菱瓦斯化学株式会社 金属微細構造体のパターン倒壊抑制用処理液及びこれを用いた金属微細構造体の製造方法
JP4743340B1 (ja) * 2009-10-28 2011-08-10 セントラル硝子株式会社 保護膜形成用薬液

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090311874A1 (en) * 2008-06-16 2009-12-17 Hiroshi Tomita Method of treating surface of semiconductor substrate

Also Published As

Publication number Publication date
JP2013519217A (ja) 2013-05-23
JP5805105B2 (ja) 2015-11-04
SG182670A1 (en) 2012-08-30
WO2011094132A3 (en) 2011-10-13
CN102741984A (zh) 2012-10-17
US8617993B2 (en) 2013-12-31
CN102741984B (zh) 2015-05-13
TW201140682A (en) 2011-11-16
KR101827020B1 (ko) 2018-03-22
US20110189858A1 (en) 2011-08-04
KR20120116457A (ko) 2012-10-22
WO2011094132A2 (en) 2011-08-04

Similar Documents

Publication Publication Date Title
TWI571925B (zh) 使高深寬比之奈米結構之圖案崩塌減少發生的方法
JP5855310B2 (ja) 基板処理装置、基板処理方法及び基板処理液
JP6626121B2 (ja) 基材の表面を処理する組成物、方法及びデバイス
JP5424848B2 (ja) 半導体基板の表面処理装置及び方法
WO2012090779A1 (ja) ウェハの洗浄方法
JP2013519217A5 (zh)
US9090782B2 (en) Liquid chemical for forming water repellent protective film
US20160042945A1 (en) Coverage of high aspect ratio features using spin-on dielectric through a wetted surface without a prior drying step
US20120164818A1 (en) Process for Cleaning Wafers
JP2013104954A (ja) ウェハの表面処理方法及び表面処理液
JP2005522737A (ja) 多孔質誘電体膜の洗浄中のダメージを低減する処理方法
WO2013069499A1 (ja) ウェハの表面処理方法及び表面処理液、並びに、窒化ケイ素含有ウェハ用の表面処理剤、表面処理液、及び表面処理方法
CN111492463A (zh) 半导体处理中的氢化硅烷化
KR20180134502A (ko) 기판처리장치 및 기판처리방법
JP6403017B2 (ja) インプリント用テンプレート基板の製造方法、インプリント用テンプレート基板、インプリント用テンプレート、および半導体装置の製造方法
JPH09213675A (ja) 半導体装置の製造方法