JP5747586B2

JP5747586B2 - 電気光学装置及び電子機器

Info

Publication number: JP5747586B2
Application number: JP2011059032A
Authority: JP
Inventors: 雅嗣中川
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2011-03-17
Filing date: 2011-03-17
Publication date: 2015-07-15
Anticipated expiration: 2031-03-17
Also published as: JP2012194423A

Description

本発明は、電気光学装置、電子機器、電気光学装置の製造方法に関する。

上記電気光学装置として、薄膜トランジスター（Thin Film Transistor；ＴＦＴ）を画素のスイッチング素子として用いたアクティブ駆動型の例えば液晶表示装置がある。

このような液晶表示装置では、基板上に薄膜トランジスターと、これに繋がる各種の配線や電気容量などを含む画素回路やその周辺回路が形成される。とりわけ、絶縁層を介して積層された配線層間において相互に電気的な導通を図る方法として、絶縁層を貫通するコンタクトホールを設けて下層の導電層と上層の配線層とを接続させる方法が知られている（特許文献１）。

上記特許文献１の半導体装置では、上記絶縁層が、上記配線層の配線パターンの直下に上記絶縁層の表面から上記配線パターンの長手方向に沿って形成された、上記配線パターンの幅よりも狭い溝を有する層間絶縁膜と、該溝に埋め込まれた該層間絶縁膜よりもエッチングレートが大きい材料からなる層間膜とを有し、上記配線層側の開口部が上記配線パターンの長手方向に長い楕円形状を成す上記コンタクトホールを介して、下層の導電層と上層の配線層とが接続されている。

このような半導体装置によれば、上記配線パターンの幅方向および層間絶縁膜の深さ方向に対するラウンドエッチング量を制御して、ステップカバレージを向上させることができるとしている。また、上記コンタクトホールの形成において、上記配線パターンの長手方向に長い楕円形状の開口部が形成されるので、半導体装置の微細化に対応することができるとしている。

特開平８−５１１１１号公報

上記特許文献１のコンタクトホールにおける導電層とのコンタクト部は、楕円形状の開口部のほぼ中心に位置した円形状となっている。言い換えれば、円形状のコンタクト部を中心にして上記配線パターンの長手方向に開口部が広がっている。
しかしながら、画素が精細になると、コンタクトホールを設ける領域が制約され、上記配線パターンの長手方向に広がった開口部を設けることが困難になるという課題がある。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例１］本適用例の電気光学装置は、第１導電層および第２導電層と、前記第１導電層と前記第２導電層との間に設けられ、前記第１導電層と前記第２導電層とを電気的に接続させるコンタクトホールを有する絶縁膜と、を備え、前記コンタクトホールは、前記絶縁膜を貫通して形成され底部で前記第１導電層と前記第２導電層とが接する第１開口部と、前記第１開口部に連続し且つ底部で前記第１導電層が露出しないように前記第１開口部よりも浅く形成された第２開口部とを有し、平面視における前記コンタクトホールの周縁は、前記第１開口部の周縁の一部と前記第２開口部の周縁の一部とを含むことを特徴とする。

この構成によれば、第１開口部と第２開口部とを有するコンタクトホールの平面視における周縁は、第１開口部の周縁の一部を含むので、第２開口部は平面的に第１開口部に連通しつつも、上記第１開口部の周縁の一部が設けられた方向には開口していない。したがって、従来の配線パターンの長手方向に広がった開口部を有するコンタクトホールに比べて、コンタクトホールの近傍に位置する他の導電層との電気的な短絡を防ぐことが可能となる。言い換えれば、第１導電層と平面的に重なるように第１開口部および第２開口部を配置すれば、コンタクトホールと第１導電層以外の他の導電層とをより近づけた状態で配置が可能となる。すなわち、種々の導電層が高密度に配置された電気光学装置を実現できる。

［適用例２］上記適用例の電気光学装置において、前記第１導電層は画素ごとに設けられたトランジスターの半導体層におけるドレイン領域に電気的に接続された配線であり、前記第２導電層は前記トランジスターに対応して設けられた画素電極であることを特徴とする。
これによれば、コンタクトホールが設けられた部分において隣り合う画素電極をより近づけた状態で配置することができる。言い換えれば、隣り合う画素電極間においてコンタクトホールを設けることに起因する短絡を防止することができる。

［適用例３］上記適用例の電気光学装置において、前記第１開口部及び前記第２開口部と平面的に重なった遮光部を有することが好ましい。
これによれば、コンタクトホールを設けることに伴う光漏れなどの光学的な変化を上記第１開口部及び上記第２開口部と平面的に重なった遮光部を設けることで目立ち難くできる。

［適用例４］上記適用例の電気光学装置において、前記第１導電層は画素ごとに設けられたトランジスターの半導体層におけるドレイン領域であり、前記第２導電層は前記トランジスターに対応して設けられた画素電極に電気的に接続される中継層であって、前記第２開口部は、前記第１開口部に対して前記半導体層の前記ドレイン領域からチャネル領域に向かう方向に配置されていることが好ましい。

［適用例５］上記適用例の電気光学装置において、前記第１導電層は画素ごとに設けられたトランジスターの半導体層におけるソース領域であり、前記第２導電層はデータ線であって、前記第２開口部は、前記第１開口部に対して前記半導体層の前記ソース領域からチャネル領域に向かう方向に配置されているとしてもよい。
これらによれば、半導体層の延在方向において半導体層同士をより近づけて配置することができる。すなわち、トランジスターを有する画素が高精細に配置された電気光学装置を実現できる。

［適用例６］上記適用例の電気光学装置において、前記第２開口部の平面的な開口面積は、前記第１開口部よりも大きいことが好ましい。
これによれば、コンタクトホールの開口面積が拡大し、第１導電層と第２導電層との接続における電気抵抗をより低減できる。

［適用例７］上記適用例の電気光学装置において、前記第１開口部の最小幅に対する前記第１開口部の深さの比が１．０以上であることが好ましい。
これによれば、第１開口部の深さが第１開口部の最小幅よりも小さい場合に比べて、第１開口部の最小幅側において、第２導電層を構成する導電膜の付き廻り性すなわちステップカバレージが改善され、第１導電層と第２導電層とをコンタクトホールを介して確実に接続させることができる。

［適用例８］本適用例の電子機器は、上記適用例の電気光学装置を備えたことを特徴とする。
この構成によれば、高密度な導電層あるいは高精細な画素を有する電気光学装置を備えた電子機器を実現できる。

［適用例９］本適用例の電気光学装置の製造方法は、基板上において、絶縁膜を介して配置された第１導電層と第２導電層とを電気的に接続させるコンタクトホールを有する電気光学装置の製造方法であって、前記第１導電層上の前記絶縁膜を覆う感光性レジスト膜を形成する工程と、前記感光性レジスト膜をハーフトーン露光して現像し、前記第１導電層と平面的に重なる位置に前記感光性レジスト膜が除かれた第１領域と、前記第１領域に対して平面的に連続し前記感光性レジスト膜が減膜された第２領域とを形成する工程と、前記第１領域に重なる前記絶縁膜をエッチングして前記第１導電層に通ずる第１開口部を形成すると共に、前記第２領域の前記感光性レジスト膜と前記第２領域に重なる前記絶縁膜をエッチングして前記第１開口部に連続し且つ底部で前記第１導電層が露出しないように前記第１開口部よりも浅い第２開口部を形成する工程と、前記第１開口部と前記第２開口部とに跨って前記第２導電層を形成する工程とを備え、平面視における前記コンタクトホールの周縁が、前記第１開口部の周縁の一部と前記第２開口部の周縁の一部とを含むようにパターニングされた露光マスクを用いて前記ハーフトーン露光を行うことを特徴とする。

この方法によれば、第２開口部は平面的に第１開口部に連通しつつも、第１開口部の周縁の一部が設けられた方向には開口しないように形成される。したがって、従来の配線パターンの長手方向に広がった開口部を有するコンタクトホールに比べて、第１導電層と平面的に重なるように第１開口部および第２開口部を形成すれば、コンタクトホールと第１導電層以外の他の導電層とをより近づけた状態で配置が可能となる。すなわち、種々の導電層が高密度に配置された電気光学装置を製造することができる。

（ａ）は液晶装置の構成を示す概略平面図、（ｂ）は（ａ）のＨ−Ｈ’線で切った概略断面図。液晶装置の電気的な構成を示す等価回路図。（ａ）は画素における各構成要素の配置を示す概略平面図、（ｂ）は保持容量の配置を示す概略平面図。図３（ａ）のＡ−Ａ’線で切った画素の構造を示す概略断面図。（ａ）〜（ｅ）は液晶装置の製造方法を示す概略図。（ａ）〜（ｃ）は第２実施形態における画素の構成を示す概略平面図。図６のＢ−Ｂ’線で切った画素の構造を示す概略断面図。電子機器としての投射型表示装置の構成を示す概略図。変形例のコンタクトホールにおける開口部の配置を示す概略平面図。

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。

なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。

（第１実施形態）
本実施形態では、薄膜トランジスター（Thin Film Transistor；ＴＦＴ）を画素のスイッチング素子として備えた電気光学装置としてのアクティブマトリクス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。

＜液晶装置＞
まず、本実施形態の電気光学装置としての液晶装置について、図１および図２を参照して説明する。図１（ａ）は液晶装置の構成を示す概略平面図、同図（ｂ）は同図（ａ）のＨ−Ｈ’線で切った概略断面図、図２は液晶装置の電気的な構成を示す等価回路図である。

図１（ａ）および（ｂ）に示すように、本実施形態の液晶装置１００は、対向配置された素子基板１０および対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する。素子基板１０および対向基板２０は、透明な例えば石英などのガラス基板が用いられている。

素子基板１０は対向基板２０よりも一回り大きく、両基板は、額縁状に配置されたシール材４０を介して接合され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層５０を構成している。シール材４０は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材４０には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。

額縁状に配置されたシール材４０の内側には、同じく額縁状に遮光膜２１が設けられている。遮光膜２１は、例えば遮光性の金属あるいは金属酸化物などからなり、遮光膜２１の内側が複数の画素Ｐを有する表示領域Ｅとなっている。なお、図１では図示省略したが、表示領域Ｅにおいても複数の画素Ｐを平面的に区分する遮光部が設けられている。

素子基板１０の１辺部に沿ったシール材４０との間にデータ線駆動回路１０１が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材４０の内側に検査回路１０３が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部に沿ったシール材４０の内側に走査線駆動回路１０２が設けられている。該１辺部と対向する他の１辺部のシール材４０の内側には、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５が設けられている。これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線は、該１辺部に沿って配列した複数の外部接続端子１０４に接続されている。
以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明する。
なお、検査回路１０３の配置はこれに限定されず、データ線駆動回路１０１と表示領域Ｅとの間のシール材４０の内側に沿った位置に設けてもよい。

図１（ｂ）に示すように、素子基板１０の液晶層５０側の表面には、画素Ｐごとに設けられた光透過性を有する画素電極１５およびスイッチング素子としての薄膜トランジスター（ＴＦＴ；Thin Film Transistor）３０と、信号配線と、これらを覆う配向膜１８とが形成されている。
また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。当該遮光構造については後述する。

対向基板２０の液晶層５０側の表面には、遮光膜２１と、これを覆うように成膜された層間膜層２２と、層間膜層２２を覆うように設けられた共通電極２３と、共通電極２３を覆う配向膜２４とが設けられている。

遮光膜２１は、図１（ａ）に示すように平面的にデータ線駆動回路１０１や走査線駆動回路１０２、検査回路１０３と重なる位置において額縁状に設けられている。これにより対向基板２０側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽して、表示領域Ｅの表示における高いコントラストを確保している。

層間膜層２２は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜２１を覆うように設けられている。このような層間膜層２２の形成方法としては、例えばプラズマＣＶＤ法などを用いて成膜する方法が挙げられる。

共通電極２３は、例えばＩＴＯなどの透明導電膜からなり、層間膜層２２を覆うと共に、図１（ａ）に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の配線に電気的に接続している。

画素電極１５を覆う配向膜１８および共通電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、液晶分子に対して略水平配向処理が施されたものや、ＳｉＯｘ（酸化シリコン）などの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。

図２に示すように、液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する信号線としての複数の走査線３ａおよび複数のデータ線６ａと、データ線６ａ沿って平行するように配置された容量線３ｂとを有する。
走査線３ａが延在する方向がＸ方向であり、データ線６ａが延在する方向がＹ方向である。

走査線３ａとデータ線６ａならびに容量線３ｂと、これらの信号線類により区分された領域に、画素電極１５と、ＴＦＴ３０と、保持容量１６とが設けられ、これらが画素Ｐの画素回路を構成している。

走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のソースに電気的に接続されている。画素電極１５はＴＦＴ３０のドレインに電気的に接続されている。
データ線６ａはデータ線駆動回路１０１（図１参照）に接続されており、データ線駆動回路１０１から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３ａは走査線駆動回路１０２（図１参照）に接続されており、走査線駆動回路１０２から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。データ線駆動回路１０１からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路１０２は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。

液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極１５に書き込まれる構成となっている。そして、画素電極１５を介して液晶層５０に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極１５と液晶層５０を介して対向配置された共通電極２３との間で一定期間保持される。
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極１５と共通電極２３との間に形成される液晶容量と並列に保持容量１６が接続されている。保持容量１６は、ＴＦＴ３０のドレインと容量線３ｂとの間に設けられている。詳しくは、後述するが、保持容量１６は、遮光性の第１容量電極および第２容量電極との間に誘電体層を有するものであって、上記第２容量電極が上記容量線３ｂを構成している。容量線３ｂは、固定電位に接続されている。

なお、図１（ａ）に示した検査回路１０３には、データ線６ａが接続されており、液晶装置１００の製造過程において、上記画像信号を検出することで液晶装置１００の動作欠陥などを確認できる構成となっているが、図２の等価回路では省略している。また、検査回路１０３は、上記画像信号をサンプリングしてデータ線６ａに供給するサンプリング回路、データ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。

このような液晶装置１００は透過型であって、画素Ｐが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。

液晶装置１００における画素Ｐの数を増やすと、その分、表示領域Ｅにおいてより多くの情報を表示することが可能となるが、表示領域Ｅの大きさ、すなわち画面の大きさを変えずに画素Ｐの数を増やそうとすれば、画素Ｐのサイズを小さくして高精細にする必要がある。高精細な画素Ｐにおいても前述したようにＴＦＴ３０を始めとする画素回路の構成要素を素子基板１０に形成しなくてはならない。発明者らは、とりわけ絶縁膜を介して配置された導電層（配線や電極）間を電気的に接続させるコンタクトホールに着目して高精細な画素Ｐの配置を実現した。

以下、図３および図４を参照して、画素Ｐにおける各構成要素の平面的な配置や構造を説明する。
図３（ａ）は画素における各構成要素の配置を示す概略平面図、同図（ｂ）は保持容量の配置を示す概略平面図、図４は図３（ａ）のＡ−Ａ’線で切った画素の構造を示す概略断面図である。詳しくは、図３および図４は、画素Ｐの素子基板１０側における構成や構造を示すものである。

図３（ａ）に示すように、液晶装置１００は、走査線３ａの延在方向（Ｘ方向）と、データ線６ａの延在方向（Ｙ方向）とにマトリックス状に配置された複数の画素Ｐを有する。画素Ｐは、平面視で略四角形（略正方形）の画素電極１５と、画素電極１５をスイッチング制御するＴＦＴ３０と、保持容量１６（図３（ｂ）参照）とを有している。

走査線３ａとデータ線６ａとの交差部にＴＦＴ３０が設けられている。ＴＦＴ３０は、ソース領域３０ｓと、チャネル領域３０ｃと、ドレイン領域３０ｄと、ソース領域３０ｓとチャネル領域３０ｃとの間に設けられた接合領域３０ｅと、チャネル領域３０ｃとドレイン領域３０ｄとの間に設けられた接合領域３０ｆと、を有するＬＤＤ（Lightly Doped Drain）構造の半導体層３０ａを有している。半導体層３０ａは上記交差部を通過して、走査線３ａと重なるように配置されている。

走査線３ａはデータ線６ａとの交差部において、Ｘ，Ｙ方向に拡張された平面視で四角形の拡張部を有している。当該拡張部に平面的に重なると共に接合領域３０ｆおよびドレイン領域３０ｄと重ならない開口部を有する折れ曲がった形状のゲート電極３０ｇが設けられている。

ゲート電極３０ｇは、Ｙ方向に延在した部分が平面的にチャネル領域３０ｃと重なっている。また、チャネル領域３０ｃと重なった部分から折り曲げられてＸ方向に延在し、互いに対向する部分がそれぞれ走査線３ａの拡張部との間に設けられたコンタクトホールＣＮＴ５，ＣＮＴ６によって、電気的に走査線３ａと接続している。

コンタクトホールＣＮＴ５，ＣＮＴ６は、平面視でＸ方向が長い矩形状（長方形）であって、半導体層３０ａのチャネル領域３０ｃと接合領域３０ｆとに沿って接合領域３０ｆを挟むように両側に設けられている。

データ線６ａは、Ｙ方向に延在すると共に、走査線３ａと平面的に重なる同じく拡張部を有し、当該拡張部からＸ方向に突出した部分に設けられたコンタクトホールＣＮＴ１によってソース領域３０ｓと電気的に接続している。コンタクトホールＣＮＴ１を含む部分がソース電極３１（図４参照）となっている。

コンタクトホールＣＮＴ１は、第１導電層としてのソース領域３０ｓ側に開口する第１開口部としての開口部３１ａと、開口部３１ａに連続し、第２導電層としてのデータ線６ａ側に開口する第２開口部としての開口部３１ｂとを有している。共に平面視で略四角形であるが、開口部３１ｂの平面的な開口面積は、開口部３１ａよりも大きい。また、開口部３１ｂは、ソース領域３０ｓの端部に設けられた開口部３１ａに対して半導体層３０ａのソース領域３０ｓからチャネル領域３０ｃに向かって拡張されて平面的に配置されている。すなわち、平面視でコンタクトホールＣＮＴ１の周縁は、開口部３１ａの周縁の一部と開口部３１ｂの周縁の一部とを含み、開口部３１ｂは開口部３１ａの周縁の上記一部が設けられた方向には開口していない。
なお、以降に述べる本発明における第１開口部の定義は、第１導電層側に開口する部分を言い、第２開口部の定義は、第２導電層側に開口する部分のうち平面視で第１開口部を除く部分を言うものとする。

一方、ドレイン領域３０ｄの端部にもコンタクトホールＣＮＴ２が設けられており、コンタクトホールＣＮＴ２を含む部分がドレイン電極３２（図４参照）となっている。Ｘ方向においてコンタクトホールＣＮＴ２に隣り合うようにコンタクトホールＣＮＴ３が設けられており、コンタクトホールＣＮＴ２とコンタクトホールＣＮＴ３とは島状に設けられた中継電極６ｂによって電気的に接続している。

コンタクトホールＣＮＴ３は、ドレイン電極３２と後述する保持容量１６の第１容量電極１６ａとを電気的に接続させるものであって、第１導電層としてのドレイン電極３２側に開口する第１開口部としての開口部１２ａと、開口部１２ａに連続し、第２導電層としての第１容量電極１６ａ側に開口する第２開口部としての開口部１３ｂとを有している。共に平面視で略四角形であるが、開口部１３ｂの平面的な開口面積は、開口部１２ａよりも大きい。また、開口部１３ｂは開口部１２ａに対して半導体層３０ａのドレイン領域３０ｄからチャネル領域３０ｃに向かって拡張され平面的に配置されている。すなわち、平面視でコンタクトホールＣＮＴ３の周縁は、開口部１２ａの周縁の一部と開口部１３ｂの周縁の一部とを含み、開口部１３ｂは開口部１２ａの周縁の上記一部が設けられた方向には開口していない。

画素電極１５は、走査線３ａやデータ線６ａと外縁部が重なるように設けられており、本実施形態では走査線３ａとデータ線６ａとの交差部における拡張部に設けられたコンタクトホールＣＮＴ４を介して電気的にドレイン電極３２に接続されている。

コンタクトホールＣＮＴ４は、第１導電層としての中継層である第１容量電極１６ａ側に開口する第１開口部としての開口部１４ａと、第２導電層としての画素電極１５側に開口する第２開口部としての開口部１４ｂとを有している。開口部１４ｂの平面的な開口面積は、開口部１４ａよりも大きい。また、開口部１４ｂは開口部１４ａに対して走査線３ａの延在方向（Ｘ方向）に隣り合う画素電極１５に向かって拡張され平面的に配置されている。より具体的には、コンタクトホールＣＮＴ４によって電気的にドレイン電極３２と接続される画素電極１５の上記交差部における外縁近傍まで拡張されて配置されている。見方を変えると、上記交差部においてデータ線６ａの延在方向（Ｙ方向）に隣り合う画素電極１５に近づかないように、開口部１４ａ，１４ｂは当該画素電極１５の角部からはみ出さずに、当該角部と重なるように配置されている。コンタクトホールＣＮＴ４（開口部１４ａ，１４ｂ）が設けられた画素電極１５の角部は、遮光性の導電材料からなる走査線３ａやデータ線６ａの拡張部（遮光部）と平面的に重なっているので、外部から入射する光は遮光される。詳しいコンタクトホールＣＮＴ１，ＣＮＴ２，ＣＮＴ３，ＣＮＴ４の構造については、後述する。

図３（ｂ）に示すように、保持容量１６は、第１容量電極１６ａと、第１容量電極１６ａに対向するように配置された第２容量電極１６ｂとを有している。
第１容量電極１６ａは、走査線３ａの拡張部と重なる部分と、該拡張部と重なった部分から走査線３ａの延在方向（Ｘ方向）に延出された部分１６ａｘと、データ線６ａの延在方向（Ｙ方向）に延出された部分１６ａｙとを有している。
また、第１容量電極１６ａは、画素Ｐごとに独立して島状に設けられている。１つの画素Ｐを囲むようにして当該画素Ｐの第１容量電極１６ａと隣り合う画素Ｐの第１容量電極１６ａとが配置され、遮光性の非開口領域を構成している。
これに対して、第２容量電極１６ｂは、第１容量電極１６ａと平面的に重なると共に、Ｙ方向において複数の画素Ｐに跨って設けられた本線部１６ｂｙと本線部１６ｂｙからＸ方向に突出した突出部１６ｂｘとを有している。本線部１６ｂｙおよび突出部１６ｂｘは第１容量電極１６ａおよびデータ線６ａや走査線３ａとほぼ同等の幅で設けられている。第２容量電極１６ｂは、コンタクトホールＣＮＴ４と重ならないように切り欠かれた切り欠き部１６ｄを有している。つまり、第２容量電極１６ｂは、画素電極１５が第１容量電極１６ａと電気的に接続されるコンタクトホールＣＮＴ４を含む領域を除いて、第１容量電極１６ａと重なるように設けられている。

画素Ｐにおける各構成の具体的な大きさは、例えば、走査線３ａおよびデータ線６ａの拡張部以外の本線部分の幅がおよそ１．２μｍ、拡張部の幅は本線部のおよそ３倍の３．６μｍ、画素電極１５の配置ピッチがおよそ１２．５μｍ、画素間の隙間（スペース）がおよそ０．５μｍ〜０．７５μｍである。また、コンタクトホールＣＮＴ１，ＣＮＴ３，ＣＮＴ４における第１開口部としての開口部３１ａ，１２ａ，１４ａの最小幅は、およそ０．５μｍである。

また、走査線３ａ、データ線６ａ、あるいは第１容量電極１６ａの拡張部において、コンタクトホールＣＮＴ４と重なる部分は遮光されている。それゆえに、本実施形態では、データ線６ａの本線部を挟んでコンタクトホールＣＮＴ４の反対側における拡張部の形状もコンタクトホールＣＮＴ４と重なった部分と同様に平面視で階段状になっており、画素Ｐの開口形状におけるＸ方向の対称性が確保されている。このような上記拡張部の形状とすることで視角特性上のバラツキを抑制している。

次に、図４を参照して、画素Ｐの構造について、さらに詳しく説明する。
図４に示すように、素子基板１０上には、まず走査線３ａが形成される。走査線３ａは、例えばＡｌ、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏなどの金属のうちの少なくとも１つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができ、遮光性を有している。

走査線３ａを覆うように例えば酸化シリコンなどからなる下地絶縁膜１１ａが形成され、下地絶縁膜１１ａ上に島状に半導体層３０ａが形成される。半導体層３０ａは例えば多結晶シリコン膜からなり、不純物イオンが注入されて、前述したソース領域３０ｓ、接合領域３０ｅ、チャネル領域３０ｃ、接合領域３０ｆ、ドレイン領域３０ｄを有するＬＤＤ構造が形成されている。

半導体層３０ａを覆うように第１絶縁膜（ゲート絶縁膜）１１ｂが形成される。さらに第１絶縁膜１１ｂを挟んでチャネル領域３０ｃに対向する位置にゲート電極３０ｇが形成される。

ゲート電極３０ｇと第１絶縁膜１１ｂとを覆うようにして第２絶縁膜１１ｃ、第３絶縁膜１１ｄが形成され、半導体層３０ａのそれぞれの端部と重なる位置に第１絶縁膜１１ｂ、第２絶縁膜１１ｃ、第３絶縁膜１１ｄを貫通する２つの孔（開口部）が形成される。一方の孔は開口部３１ａとこれに連続すると共に開口部３１ａよりも浅い開口部３１ｂであり、他方の孔は開口部３２ａである。これらの開口部３１ａ，３１ｂ，３２ａを埋めると共に第３絶縁膜１１ｄを覆うようにＡｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることによって、ソース領域３０ｓに繋がるコンタクトホールＣＮＴ１およびデータ線６ａ並びにソース電極３１が形成される。同時に島状に中継電極６ｂをパターニングすることにより、コンタクトホールＣＮＴ２およびドレイン電極３２が形成される。

データ線６ａ（ソース電極３１）とドレイン電極３２と第３絶縁膜１１ｄとを覆うように層間絶縁膜１２が形成される。層間絶縁膜１２は、例えばシリコンの酸化物や窒化物からなり、ＴＦＴ３０が設けられた領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的研磨処理（Chamical Mechanical Polishing；ＣＭＰ処理）やスピンコート処理などが挙げられる。

層間絶縁膜１２上には、走査線３ａやデータ線６ａと平面的に重なるようにパターニングされたシールド層３３が形成されている。シールド層３３は、例えばＡｌなどの遮光性の導電部材からなり、侵入する電磁波を遮蔽してＴＦＴ３０を保護している。なお、図３（ａ）の平面図では、シールド層３３は図示省略されているが、平面的には走査線３ａやデータ線６ａと平面的に重なるように形成され非開口領域を構成している。

シールド層３３と層間絶縁膜１２とを覆うように層間絶縁膜１３が形成されている。層間絶縁膜１３も例えばシリコンの酸化物や窒化物からなり、層間絶縁膜１２と同様に平坦化処理を施してもよい。

２つの層間絶縁膜１２，１３を貫通する孔つまり開口部１２ａとこれに連続すると共に開口部１２ａよりも浅い開口部１３ｂが中継電極６ｂ（ドレイン電極３２）と重なる位置に形成され、この孔を埋めるようにして遮光性を有する導電膜が成膜される。この導電膜をパターニングして第１容量電極１６ａが形成される。
上記遮光性の導電膜としては、Ａｌ（アルミニウム）、ＴｉＮ（窒化チタン）などからなる単層膜あるいはこれらが積層された多層膜を用いることができる。

次に、第１容量電極１６ａと層間絶縁膜１３とを覆うように例えばシリコンの酸化物からなる保護膜を成膜する。この保護膜のうち誘電体層１６ｃが形成される領域を除くように保護膜をパターニングする。保護膜を部分的に除去してパターニングする方法としては、例えば成膜された保護膜を部分的にドライエッチングする方法や、予め除去したい第１容量電極１６ａの表面をレジストなどによってマスキングした状態で保護膜を成膜した後にレジストを除去するリフトオフ法が挙げられる。これにより、第１容量電極１６ａの外縁部分を覆うと共に層間絶縁膜１３の表面を覆う保護層１３ｃが形成される。

次に、第１容量電極１６ａと保護層１３ｃとを覆うように誘電体膜が成膜され、誘電体膜のうち第１容量電極１６ａのコンタクトホールＣＮＴ４と重なる部分を除くようにパターニングして誘電体層１６ｃが形成される。誘電体膜としては、シリコン窒化膜や、酸化ハウニュウム（ＨｆＯ₂）、アルミナ（Ａｌ₂Ｏ₃）、酸化タンタル（Ｔａ₂Ｏ₅）などの単層膜、またはこれらの単層膜のうち少なくとも２種の単層膜を積層した多層膜を用いてもよい。さらに、誘電体層１６ｃとほぼ重なるように第２容量電極１６ｂをパターニング形成する。例えば、第１容量電極１６ａと第２容量電極１６ｂとが共に同じ材料で構成されていたとしても、第２容量電極１６ｂをパターニングする際には、第１容量電極１６ａは保護層１３ｃと誘電体層１６ｃとによって完全に覆われているので、第１容量電極１６ａがエッチングされてしまうなどの不具合が防止されている。

保持容量１６は、上記のように形成された遮光性の第１容量電極１６ａおよび第２容量電極１６ｂと、これらの電極に挟まれた誘電体層１６ｃとから構成されている。

保持容量１６と保護層１３ｃとを覆うように層間絶縁膜１４が形成されている。層間絶縁膜１４も例えばシリコンの酸化物や窒化物からなり、層間絶縁膜１３と同様に平坦化処理を施してもよい。

層間絶縁膜１４を貫通する孔つまり開口部１４ａとこれに連通すると共に開口部１４ａよりも浅い開口部１４ｂとが第１容量電極１６ａと重なる位置に形成され、この孔（開口部１４ａ，１４ｂ）を埋めるようにしてＩＴＯなどの透明導電膜が成膜される。この透明導電膜をパターニングして画素電極１５と、第１容量電極１６ａと画素電極１５とを電気的に接続させるコンタクトホールＣＮＴ４とが形成される。

保持容量１６において、上述したように第１容量電極１６ａはコンタクトホールＣＮＴ３を介してＴＦＴ３０のドレイン電極３２と電気的に接続すると共に、コンタクトホールＣＮＴ４を介して画素電極１５と電気的に接続している。第２容量電極１６ｂの本線部１６ｂｙは上述したようにデータ線６ａの延在方向（Ｙ方向）において複数の画素Ｐに跨るように形成され、等価回路（図２参照）における容量線３ｂとしても機能している。第２容量電極１６ｂには固定電位が与えられる。これにより、ＴＦＴ３０のドレイン電極３２を介して画素電極１５に与えられた電位を第１容量電極１６ａと第２容量電極１６ｂとの間において保持することができる。

＜液晶装置の製造方法＞
次に、電気光学装置としての液晶装置１００の製造方法、とりわけ、本発明におけるコンタクトホールの形成方法について、上記コンタクトホールＣＮＴ４を例に挙げて図５を参照して説明する。図５（ａ）〜（ｅ）は液晶装置の製造方法を示す概略図である。詳しくは、コンタクトホールＣＮＴ４の形成における左側が断面図、右側が平面図である。

図５（ａ）に示すように、層間絶縁膜１４を覆うように例えばポジ型の感光性レジスト膜７０を形成する。そして、感光性レジスト膜７０をハーフトーン露光して現像する。ハーフトーン露光に用いる露光マスク８０には、紫外線などの露光光が透過する領域８０ａと、露光光が一部透過する領域８０ｂと、露光光が遮光される領域８０ｃとが設けられている。
これにより、図５（ｂ）に示すように、第１導電層としての第１容量電極１６ａと平面的に重なる位置に感光性レジスト膜７０が除かれた第１領域７０ａと、第１領域７０ａに対して平面的に連続し感光性レジスト膜７０が減膜された第２領域７０ｂとが形成される。第１領域７０ａは露光マスク８０の領域８０ａを介して露光光が透過した領域である。第２領域７０ｂは露光マスク８０の領域８０ｂを介して露光光が一部透過した領域である。言い換えれば、後述する開口部１４ａ，１４ｂを形成するにあたり、平面視におけるコンタクトホールＣＮＴ４の周縁が、開口部１４ａの周縁の一部と開口部１４ｂの周縁の一部とを含むようにパターニングされる露光マスク８０を用いてハーフトーン露光と現像とを行う。

次に、図５（ｃ）および（ｄ）に示すように、第１領域７０ａに重なる層間絶縁膜１４をエッチングして、底部に第１容量電極１６ａが露出するように第１開口部としての開口部１４ａを形成する。また同時に、第２領域７０ｂの感光性レジスト膜７０と第２領域７０ｂに重なる層間絶縁膜１４をエッチングして、開口部１４ａに連続すると共に底部に第１容量電極１６ａが露出しないように開口部１４ａよりも浅い第２開口部としての開口部１４ｂを形成する。

続いて、図５（ｅ）に示すように、開口部１４ａと開口部１４ｂとに跨って層間絶縁膜１４上に第２導電層として例えばＩＴＯなどの透明導電膜を形成する。該透明導電膜をパターニングすることにより、画素電極１５と、画素電極１５を第１容量電極１６ａに接続させるコンタクトホールＣＮＴ４とが形成される。例えば、コンタクトホールＣＮＴ４における開口部１４ａの最小幅Ｌ１はおよそ０．５μｍであり、長さＬ２はおよそ０．７μｍ、開口部１４ａの深さＬ３はおよそ１．０μｍである。

なお、感光性レジスト膜７０と層間絶縁膜１４とをほぼ同時にエッチングする方法としては、例えばこれらのエッチング対象物と反応する反応性ガスを用いたドライエッチング法が挙げられる。また、図５（ｃ）に示すように、上記第１領域７０ａに相当する層間絶縁膜１４がドライエッチングされ、減膜した感光性レジスト膜７０がドライエッチングにより除去された後は、等方的にエッチングが進むようにドライエッチング法に代えてウェットエッチング法を採用してもよい。これによれば、エッチング面をなだらかにして後の第２導電層（この場合はコンタクトホールＣＮＴ４を構成する透明導電膜）の形成時における付き廻り性（ステップカバレージ性）を改善することができる。
また、上記コンタクトホールＣＮＴ４の形成方法は、他のコンタクトホールＣＮＴ１，ＣＮＴ３にも適用することができる。

上記第１実施形態の液晶装置１００およびその製造方法によれば、以下の効果を奏する。
（１）画素電極１５と第１容量電極１６ａとを電気的に接続させるコンタクトホールＣＮＴ４は、底部に第１容量電極１６ａが露出する開口部１４ａと、開口部１４ａに連続すると共に底部に第１容量電極１６ａが露出しないように開口部１４ａよりも浅く設けられた開口部１４ｂとを有している。開口部１４ａ，１４ｂは、走査線３ａとデータ線６ａとの交差部においてデータ線６ａの延在方向（Ｙ方向）に隣り合う画素電極１５に近づかないように、当該画素電極１５の角部からはみ出さずに、当該角部と重なるように配置されている。つまり、開口部１４ｂはＹ方向に隣り合う画素電極１５側にはみ出さないように設けられているので、Ｙ方向において画素電極１５同士を近づけて配置することができる。したがって、コンタクトホールＣＮＴ４を設けることに起因してＹ方向に隣り合う画素電極１５同士が短絡することが防止される。言い換えれば、画素電極１５をＹ方向においてより高精細に配置することが可能となる。

（２）半導体層３０ａのソース領域３０ｓとデータ線６ａとを電気的に接続させるコンタクトホールＣＮＴ１は、底部にソース領域３０ｓが露出する開口部３１ａと、開口部３１ａに連続すると共に底部にソース領域３０ｓが露出しないように浅く設けられた開口部３１ｂとを有している。開口部３１ｂは開口部３１ａに対してソース領域３０ｓからチャネル領域３０ｃに向かって拡張されて平面的に配置されているので、コンタクトホールＣＮＴ１を設けることに伴う、データ線６ａと同層に設けられた他の導電層（配線など）との電気的な短絡を防止することができる。言い換えれば、データ線６ａと上記他の導電層（配線など）とをより近づけて配置することが可能となるので、結果的に画素ＰをＸ方向（半導体層３０ａが延在する方向）において高精細に配置することができる。

（３）中継電極６ｂ（ドレイン電極３２）と保持容量１６の第１容量電極１６ａとを電気的に接続させるコンタクトホールＣＮＴ３は、底部に中継電極６ｂが露出する開口部１２ａと、開口部１２ａに連続すると共に底部に中継電極６ｂが露出しないように浅く設けられた開口部１３ｂとを有している。開口部１３ｂは開口部１２ａに対してドレイン領域３０ｄからチャネル領域３０ｃに向かって拡張されて平面的に配置されているので、コンタクトホールＣＮＴ３を設けることに伴う、中継電極６ｂと同層に設けられた他の導電層（配線など）との電気的な短絡を防止することができる。言い換えれば、中継電極６ｂと上記他の導電層（配線など）とをより近づけて配置することが可能となるので、結果的に画素ＰをＸ方向（半導体層３０ａが延在する方向）において高精細に配置することができる。

（４）コンタクトホールＣＮＴ１の開口部３１ｂの開口面積は開口部３１ａよりも大きい。同様に、コンタクトホールＣＮＴ３の開口部１３ｂの開口面積は開口部１２ａよりも大きい。また、コンタクトホールＣＮＴ４の開口部１４ｂの開口面積は開口部１４ａよりも大きい。これによれば、それぞれの開口部３１ｂ，１３ｂ，１４ｂにおける導電膜の付き廻り性（ステップカバレージ）がよく、コンタクトホールＣＮＴ１，ＣＮＴ３，ＣＮＴ４における電気的な接続を確実なものにすることができる。

（５）コンタクトホールＣＮＴ４は、開口部１４ａの最小幅Ｌ１（およそ０．５μｍ）に対して、開口部１４ａの深さＬ３が１．０μｍとなっている。したがって、最小幅Ｌ１に対する深さＬ３の比が１．０以上であって、２．０となっているので、開口部１４ａの形成（ウェットエッチング）において、最小幅Ｌ１に沿った方向（Ｘ方向）に直交するＹ方向に傾斜した内壁が形成され、ＩＴＯなどの透明導電膜の成膜時における付き廻り性（ステップカバレージ）が確保される。言い換えれば、画素電極１５と第１容量電極１６ａとの確実な電気的接続を実現できる。なお、開口部１４ｂの深さは、開口部１４ａの深さＬ３の３０％〜５０％が好ましい。他のコンタクトホールＣＮＴ１，ＣＮＴ３における開口部３１ａ，１２ａの最小幅と深さとの比や、開口部３１ｂ，１３ｂの深さについても同様である。

（第２実施形態）
次に、コンタクトホールに係る他の実施形態について、図６および図７を参照して説明する。図６（ａ）〜（ｃ）は第２実施形態における画素の構成を示す概略平面図、図７は図６のＢ−Ｂ’線で切った画素の構造を示す概略断面図である。
第２実施形態は、上記第１実施形態に対して、素子基板１０上におけるＴＦＴ３０における半導体層３０ａの配置や配線構造を異ならせたものであり、上記第１実施形態と同じ構成には同じ符号を付して詳細な説明は省略する。

図６（ａ）に示すように、本実施形態の液晶装置２００の画素Ｐは、走査線３ａとデータ線６ａとの交差部において、半導体層３０ａがデータ線６ａに沿った方向（Ｙ方向）に延在し、データ線６ａと平面的に重なるように配置されたＴＦＴ３０を有する。

データ線６ａは上記第１実施形態と同様に上記交差部において幅がＸ方向（走査線３ａの延在方向）に拡張された拡張部を有する。これに対して走査線３ａは、拡張されたデータ線６ａの外縁に沿うように折り曲げられて配置されており、折り曲げられた部分が半導体層３０ａのチャネル領域３０ｃと平面的に重なるように配置されている。つまり、チャネル領域３０ｃに平面的に重なった折り曲げられた走査線３ａの部分がゲート電極３０ｇとして機能する構成となっている。

半導体層３０ａのソース領域３０ｓの端部に平面的に重なるようにコンタクトホールＣＮＴ１１が設けられており、ソース領域３０ｓとデータ線６ａとがコンタクトホールＣＮＴ１１を介して接続されている。コンタクトホールＣＮＴ１１は、底部に第１導電層としてのソース領域３０ｓが露出する第１開口部としての開口部３１ａと、開口部３１ａに連続して、第２導電層としてのデータ線６ａ側に開口する第２開口部としての開口部３１ｂとを有している。開口部３１ｂの開口面積は開口部３１ａよりも大きく、開口部３１ａに対してソース領域３０ｓからチャネル領域３０ｃに向かって拡張されて平面的に配置されている。

半導体層３０ａのドレイン領域３０ｄの端部に平面的に重なるようにコンタクトホールＣＮＴ１２が設けられており、ドレイン領域３０ｄと中継層としての第１容量電極１６ａとがコンタクトホールＣＮＴ１２を介して接続されている。コンタクトホールＣＮＴ１２はドレイン電極３２として機能している。

Ｘ方向において隣り合うデータ線６ａ間のほぼ中間的な位置であって、平面的に一部が走査線３ａと重なり合うようにコンタクトホールＣＮＴ１３が設けられている。コンタクトホールＣＮＴ１３は、第１導電層としての第１容量電極１６ａと第２導電層としての画素電極１５とを接続させるものである。また、底部に第１容量電極１６ａが露出する第１開口部としての開口部１２ａ，１３ａと、開口部１２ａ，１３ａに連続すると共に、底部に第１容量電極１６ａが露出しないように浅く設けられた第２開口部としての開口部１３ｂとを有している。開口部１３ｂの開口面積は開口部１２ａ，１３ａよりも大きく、開口部１２ａ，１３ａに対して、Ｙ方向に隣り合う画素電極１５とは反対側に拡張されて配置されている。つまり、開口部１２ａ，１３ａと重なる画素電極１５から外側にはみ出ないように配置されている。

図６（ｂ）に示すように、保持容量１６は、第１容量電極１６ａと、第１容量電極１６ａに対向するように配置された第２容量電極１６ｂとを有している。
第１容量電極１６ａは、データ線６ａの拡張部と重なる部分と、該拡張部と重なった部分から走査線３ａの延在方向（Ｘ方向）に延出された部分１６ａｘと、データ線６ａの延在方向（Ｙ方向）に延出された部分１６ａｙとを有している。
また、第１容量電極１６ａは、画素Ｐごとに独立して島状に設けられている。１つの画素Ｐを囲むようにして当該画素Ｐの第１容量電極１６ａと隣り合う画素Ｐの第１容量電極１６ａとが配置され、遮光性の非開口領域を構成している。
また、第１容量電極１６ａは、コンタクトホールＣＮＴ１３の開口部１３ａと平面的に重なる部分において突出した突出部１６ａｄを有している。
これに対して、第２容量電極１６ｂは、第１容量電極１６ａと平面的に重なると共に、Ｙ方向において複数の画素Ｐに跨って設けられた本線部１６ｂｙと本線部１６ｂｙからＸ方向に突出した突出部１６ｂｘとを有している。本線部１６ｂｙおよび突出部１６ｂｘは第１容量電極１６ａおよびデータ線６ａや走査線３ａとほぼ同等の幅で設けられている。第２容量電極１６ｂは、コンタクトホールＣＮＴ１３と重ならないように切り欠かれた切り欠き部１６ｂｄを有している。つまり、画素電極１５が第１容量電極１６ａと電気的に接続されるコンタクトホールＣＮＴ１３を含む領域を除いて、第１容量電極１６ａと重なるように設けられている。

図６（ｃ）に示すように、コンタクトホールＣＮＴ１３において、開口部１３ａは平面視で細長い長方形となっている。例えば開口部１３ａの長さＬ１１はおよそ０．７μｍであり、最小幅Ｌ１２はおよそ０．３μｍである。開口部１３ｂは平面視で開口部１３ａを含むように設けられている。言い換えれば、平面視におけるコンタクトホールＣＮＴ１３の周縁が、開口部１３ａの周縁の一部と開口部１３ｂの周縁の一部とを含むように形成されている。

次に図７を参照して、本実施形態における画素Ｐの構造について詳しく説明する。図７に示すように、素子基板１０上には、まず遮光膜１ａが形成される。遮光膜１ａは、例えばＡｌ、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏなどの金属のうちの少なくとも１つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができる。平面的には、この後に積層形成される半導体層３０ａに光が入射しないように、例えば画素Ｐの開口領域を囲むようにして格子状に配置され、非開口領域を構成する。

遮光膜１ａを覆うように例えば酸化シリコンなどからなる下地絶縁膜１１ａが形成され、下地絶縁膜１１ａ上に島状に半導体層３０ａが形成される。半導体層３０ａは例えば多結晶シリコン膜からなり、不純物イオンが注入されて、前述したソース領域３０ｓ、接合領域３０ｅ、チャネル領域３０ｃ、接合領域３０ｆ、ドレイン領域３０ｄを有するＬＤＤ構造が形成されている。

半導体層３０ａを覆うように第１絶縁膜（ゲート絶縁膜）１１ｂが形成される。さらに第１絶縁膜１１ｂを挟んでチャネル領域３０ｃに対向する位置にゲート電極３０ｇつまり走査線３ａが形成される。

ゲート電極３０ｇと第１絶縁膜１１ｂとを覆うようにして第２絶縁膜１１ｃ、第３絶縁膜１１ｄが形成され、半導体層３０ａのそれぞれの端部と重なる位置に第１絶縁膜１１ｂ、第２絶縁膜１１ｃ、第３絶縁膜１１ｄを貫通する２つの孔（開口部）が形成される。一方の孔がソース領域３０ｓ側に開口する開口部３１ａであり、他方の孔がドレイン領域３０ｄ側に開口する開口部３２ａである。
開口部３２ａを埋めると共に第３絶縁膜１１ｄを覆うようにＡｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることによって、後に画素電極１５との接続を図る中継部分を含む第１容量電極１６ａとコンタクトホールＣＮＴ１２とが形成される。つまり、コンタクトホールＣＮＴ１２は、ドレイン電極３２を兼ねることになる。

次に、第１容量電極１６ａと第３絶縁膜１１ｄとを覆うように例えばシリコンの酸化物からなる保護膜を成膜する。この保護膜のうち誘電体層１６ｃが形成される領域を除くように保護膜をパターニングする。これにより、第１容量電極１６ａの外縁部分を覆うと共に第３絶縁膜１１ｄの表面を覆う保護層１１ｅが形成される。

次に、第１容量電極１６ａと保護層１１ｅとを覆うように誘電体膜が成膜され、誘電体膜のうち第１容量電極１６ａのコンタクトホールＣＮＴ１３と重なる部分を除くようにパターニングして誘電体層１６ｃが形成される。さらに、誘電体層１６ｃとほぼ重なるように第２容量電極１６ｂをパターニング形成する。上記第１実施形態と同様に、例えば、第１容量電極１６ａと第２容量電極１６ｂとが共に同じ材料で構成されていたとしても、第２容量電極１６ｂをパターニングする際には、第１容量電極１６ａは保護層１１ｅと誘電体層１６ｃとによって完全に覆われているので、第１容量電極１６ａがエッチングされてしまうなどの不具合が防止されている。

第２容量電極１６ｂと保護層１１ｅとを覆うように層間絶縁膜１２が形成される。層間絶縁膜１２は、例えばシリコンの酸化物や窒化物からなり、ＴＦＴ３０や保持容量１６が設けられた領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的研磨処理（Chamical Mechanical Polishing；ＣＭＰ処理）やスピンコート処理などが挙げられる。

半導体層３０ａのソース領域３０ｓの端部に重なる位置に、層間絶縁膜１２を貫通して開口部３１ａと連通する開口部１２ｂが形成される。また、開口部１２ｂに連続するように開口部１２ｂよりも開口面積が大きい開口部１２ｃが形成される。開口部１２ｃは開口部１２ｂよりも浅い。さらに、第１容量電極１６ａの端部に重なる位置に、保護層１１ｅ、層間絶縁膜１２を貫通する開口部１２ａが形成される。

開口部３１ａ，１２ｂ，１２ｃを埋めると共に層間絶縁膜１２を覆うようにＡｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることによって、データ線６ａとコンタクトホールＣＮＴ１１とが形成される。コンタクトホールＣＮＴ１１が形成された部分がソース電極３１として機能する。

データ線６ａと層間絶縁膜１２とを覆うように層間絶縁膜１３が形成される。層間絶縁膜１３も例えばシリコンの酸化物や窒化物からなり、層間絶縁膜１２と同様に平坦化処理を施してもよい。

２つの層間絶縁膜１２，１３を貫通する開口部１２ａ，１３ａと、開口部１３ａに連続し開口部１３ａよりも開口面積が大きい開口部１３ｂが第１容量電極１６ａの端部と重なる位置に形成される。また、開口部１３ｂは開口部１３ａよりも浅い。この開口部１２ａ，１３ａ，１３ｂを埋めるようにして例えばＩＴＯなどの透明導電膜が成膜される。この透明導電膜をパターニングして画素電極１５と、第１容量電極１６ａと画素電極１５とを電気的に接続させるコンタクトホールＣＮＴ１３とが形成される。

上述したように第１容量電極１６ａはコンタクトホールＣＮＴ１２を介してＴＦＴ３０のドレイン領域３０ｄと電気的に接続すると共に、コンタクトホールＣＮＴ１３を介して画素電極１５と電気的に接続している。第２容量電極１６ｂの本線部１６ｂｙは上述したようにデータ線６ａの延在方向（Ｙ方向）において複数の画素Ｐに跨るように形成され、等価回路（図２参照）における容量線３ｂとして機能している。第２容量電極１６ｂには固定電位が与えられる。

なお、このようなコンタクトホールＣＮＴ１１，ＣＮＴ１３を形成する方法としては、上記第１実施形態の液晶装置１００の製造方法を適用することができる。
また、コンタクトホールＣＮＴ１１は、第１絶縁膜１１ｂ、第２絶縁膜１１ｃ、第３絶縁膜１１ｄ、保護層１１ｅ、層間絶縁膜１２を形成した後に、これらを貫通する開口部３１ａ，１２ｂと、開口部１２ｃとを形成するとしてもよい。

上記第２実施形態によれば、以下の効果を奏する。
（１）第１容量電極１６ａと画素電極１５とを接続させるコンタクトホールＣＮＴ１３は、画素電極１５の縁部に重なる開口部１２ａ，１３ａと、開口部１３ａに連続すると共に、Ｙ方向に隣り合う画素電極１５側にはみ出ないように形成された開口部１３ｂとを有している。したがって、コンタクトホールＣＮＴ１３を設けても、Ｙ方向において隣り合う画素電極１５同士をより近づけて配置することができる。つまり、Ｙ方向において、画素Ｐをより高精細に配置が可能である。

（２）コンタクトホールＣＮＴ１３の深さＬ１４（図７参照）は、２つの層間絶縁膜１２，１３の厚みに相当するものであり、上記第１実施形態のコンタクトホールＣＮＴ４の深さＬ３に比べて、倍以上の深さとなっている。このため、図６（ｃ）に示したように、開口部１２ａ，１３ａにおける最小幅Ｌ１２（およそ０．３μｍ）が上記第１実施形態のコンタクトホールＣＮＴ４の開口部１４ａの最小幅Ｌ１（およそ０．５μｍ）よりも小さくても、最小幅Ｌ１２に対する深さＬ１４の比が、１．０以上であって、この場合およそ３．０となっているので、十分なステップカバレージを実現できる。
言い換えれば、開口部１２ａ，１３ａの最小幅Ｌ１２を０．５μｍよりも小さくして、その一部が透明性を有する画素電極１５と平面的に重なることによる画素Ｐの開口率の低下を抑えることができる。

（３）ソース領域３０ｓとデータ線６ａとを接続させるコンタクトホールＣＮＴ１１は、底部にソース領域３０ｓが露出する開口部３１ａ，１２ｂと、開口部１２ｂに連続し、開口部３１ａ，１２ｂに対してソース領域３０ｓからチャネル領域３０ｃに向かって拡張された開口部１２ｃとを有している。したがって、コンタクトホールＣＮＴ１１を設けても、Ｙ方向においてデータ線６ａと同層に設けられる他の導電層（配線など）をより近づけて配置することができる。つまり、Ｙ方向において、画素Ｐをより高精細に配置が可能である。
また、コンタクトホールＣＮＴ１１の深さは、第１絶縁膜１１ｂ、第２絶縁膜１１ｃ、第３絶縁膜１１ｄ、保護層１１ｅ、層間絶縁膜１２の厚みに相当するものであり、上記第１実施形態のコタクトホールＣＮＴ１に比べて相当に深くなる。したがって、上記第１実施形態に比べて開口部３１ａ，１２ｂの最小幅を小さくしてもステップカバレージを確保し易いので、コンタクトホールＣＮＴ１１を設けてもＹ方向つまりデータ線６ａの延在方向における画素Ｐの高精細な配置を実現し易くなる。

（第３実施形態）
＜電子機器＞
図８は電子機器としての投射型表示装置の構成を示す概略図である。図８に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。

偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。

ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。

ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。

液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。

液晶ライトバルブ１２１０は、上述した液晶装置１００または液晶装置２００が適用されたものである。液晶装置１００または液晶装置２００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。

このような投射型表示装置１０００によれば、高精細に配置された複数の画素Ｐを有する液晶装置１００または液晶装置２００を備え、光源としてのランプユニット１１０１から強い（明るい）光が各液晶ライトバルブ１２１０，１２２０，１２３０に照射されたとしても、高い表示品位が実現されている。

上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。

（変形例１）上記第１実施形態の液晶装置１００におけるコンタクトホールＣＮＴ４の構成はこれに限定されない。図９は変形例のコンタクトホールにおける開口部の配置を示す概略平面図である。例えば、図９に示すように、非開口領域の拡張部すなわち走査線３ａとデータ線６ａの交差部において、面積が小さい方の開口部１４ａを隣り合う２辺部が画素電極１５ａの角部と重なるように配置し、開口部１４ａに連続する開口部１４ｂを画素電極１５ａからはみ出ないように配置する。このようにすれば、Ｙ方向に隣り合う画素の画素電極１５ｂだけでなく、Ｘ方向に隣り合う画素Ｐの画素電極１５ｃに対しても画素電極１５ａを近づけて配置することができる。つまり、画素ＰをＸ方向とＹ方向とにおいてより高精細に配置することが可能となる。

（変形例２）上記実施形態において、平面的に第２開口部の開口面積が第１開口部の開口面積よりも大きいことに限定されない。例えば、液晶装置２００において、画素電極１５と第１容量電極１６ａとを電気的に接続するコンタクトホールＣＮＴ１３では、第１開口部としての開口部１２ａ，１３ａの開口面積に対して、開口部１３ｂの開口面積を小さくしてもよい。開口部１３ｂは遮光性の導電材料からなる第１容量電極１６ａに対して平面的に重なっておらず、画素電極１５を覆う配向膜において開口部１３ｂの凹凸に起因する配向ムラが生ずると表示ムラに繋がるおそれがある。それゆえに、開口部１３ｂの開口面積を開口部１２ａ，１３ａに比べて小さくすることで表示ムラを目立ち難くすることができる。

（変形例３）ＴＦＴ３０における半導体層３０ａの配置は、上記第１実施形態のように走査線３ａと重ねる配置や上記第２実施形態のようにデータ線６ａと重ねる配置に限定されない。例えば、半導体層３０ａを途中で折り曲げて、走査線３ａとデータ線６ａとに重ねるように配置したとしても、本願のコンタクトホールの構成を適用することができる。

（変形例４）上記液晶装置１００，２００は透過型に限定されない。画素電極１５が光反射性を有する反射型の液晶装置であっても、本発明を適用することができる。

（変形例５）上記液晶装置１００，２００が適用される電子機器は、上記実施形態の投射型表示装置１０００に限定されない。例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディプレイ）、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として好適に用いることができる。

（変形例６）上記素子基板１０の配線構造を適用可能な電気光学装置は、上記液晶装置１００または液晶装置２００に限定されない。例えば、トランジスターを備えたアティブ駆動型の電気光学装置であって、有機ＥＬ（Electro Luminessence）装置、電気泳動装置などの表示装置にも適用することができる。

３ａ…走査線、６ａ…データ線、１０…基板としての素子基板、１２ａ，１２ｂ，１３ａ，１４ａ，３１ａ…第１開口部としての開口部、１２ｃ，１３ｂ，１４ｂ，３１ｂ…第２開口部としての開口部、１５…画素電極、１６…保持容量、１６ａ…第１容量電極、１６ｂ…第２容量電極、１６ｃ…誘電体層、３０…トランジスターとしてのＴＦＴ、３０ａ…半導体層、３０ｄ…ドレイン領域、３０ｇ…ゲート電極、３０ｓ…ソース領域、７０…感光性レジスト膜、７０ａ…第１領域、７０ｂ…第２領域、８０…露光マスク、１００，２００…電気光学装置としての液晶装置、１０００…電子機器としての投射型表示装置、ＣＮＴ１，ＣＮＴ２，ＣＮＴ３、ＣＮＴ４，ＣＮＴ１１，ＣＮＴ１２，ＣＮＴ１３…コンタクトホール、Ｐ…画素。

Claims

第１導電層および第２導電層と、
前記第１導電層と前記第２導電層との間に設けられ、前記第１導電層と前記第２導電層とを電気的に接続させるコンタクトホールを有する絶縁膜と、を備え、
前記第１導電層は画素ごとに設けられたトランジスターの半導体層におけるドレイン領域であり、
前記第２導電層は前記トランジスターごとに対応して設けられた画素電極に電気的に接続される中継層であり、
前記コンタクトホールは、前記絶縁膜を貫通して形成され底部で前記第１導電層と前記第２導電層とが接する第１開口部と、前記第１開口部に連続し且つ底部で前記第１導電層が露出しないように前記第１開口部よりも浅く形成された第２開口部とを有し、
平面視における前記コンタクトホールの周縁は、前記第１開口部の周縁の一部と前記第２開口部の周縁の一部とを含み、
前記第２開口部は、前記第１開口部に対して前記半導体層の前記ドレイン領域からチャネル領域に向かう方向に配置されている電気光学装置。
第１導電層および第２導電層と、
前記第１導電層と前記第２導電層との間に設けられ、前記第１導電層と前記第２導電層とを電気的に接続させるコンタクトホールを有する絶縁膜と、を備え、
前記第１導電層は画素ごとに設けられたトランジスターの半導体層におけるソース領域であり、
前記第２導電層はデータ線であり、
前記コンタクトホールは、前記絶縁膜を貫通して形成され底部で前記第１導電層と前記第２導電層とが接する第１開口部と、前記第１開口部に連続し且つ底部で前記第１導電層が露出しないように前記第１開口部よりも浅く形成された第２開口部とを有し、
平面視における前記コンタクトホールの周縁は、前記第１開口部の周縁の一部と前記第２開口部の周縁の一部とを含み、
前記第２開口部は、前記第１開口部に対して前記半導体層の前記ソース領域からチャネル領域に向かう方向に配置されている電気光学装置。
前記第２開口部の平面的な開口面積は、前記第１開口部よりも大きいことを特徴とする請求項１または２に記載の電気光学装置。
前記第１開口部の最小幅に対する前記第１開口部の深さの比が１．０以上であることを特徴とする請求項１乃至３のいずれか一項に記載の電気光学装置。
請求項１乃至４のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。