JP2012194423A - 電気光学装置、電子機器、電気光学装置の製造方法 - Google Patents

電気光学装置、電子機器、電気光学装置の製造方法 Download PDF

Info

Publication number
JP2012194423A
JP2012194423A JP2011059032A JP2011059032A JP2012194423A JP 2012194423 A JP2012194423 A JP 2012194423A JP 2011059032 A JP2011059032 A JP 2011059032A JP 2011059032 A JP2011059032 A JP 2011059032A JP 2012194423 A JP2012194423 A JP 2012194423A
Authority
JP
Japan
Prior art keywords
opening
conductive layer
contact hole
region
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011059032A
Other languages
English (en)
Other versions
JP5747586B2 (ja
Inventor
Masatsugu Nakagawa
雅嗣 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011059032A priority Critical patent/JP5747586B2/ja
Publication of JP2012194423A publication Critical patent/JP2012194423A/ja
Application granted granted Critical
Publication of JP5747586B2 publication Critical patent/JP5747586B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】高精細な画素の配置を実現可能な電気光学装置、電子機器、電気光学装置の製造方法を提供すること。
【解決手段】本適用例の液晶装置100は、第1導電層としての第1容量電極16aおよび第2導電層としての画素電極15と、第1容量電極16aと画素電極15との間に設けられ、第1容量電極16aと画素電極15とを電気的に接続させるコンタクトホールCNT4を有する絶縁膜と、を備え、コンタクトホールCNT4は、絶縁膜を貫通して形成され底部で第1容量電極16aと画素電極15とが接する第1開口部としての開口部14aと、開口部14aに連続し且つ底部で第1容量電極16aが露出しないように開口部14aよりも浅く形成された第2開口部としての開口部14bとを有し、平面視におけるコンタクトホールCNT4の周縁は、開口部14aの周縁の一部と開口部14bの周縁の一部とを含む。
【選択図】図3

Description

本発明は、電気光学装置、電子機器、電気光学装置の製造方法に関する。
上記電気光学装置として、薄膜トランジスター(Thin Film Transistor;TFT)を画素のスイッチング素子として用いたアクティブ駆動型の例えば液晶表示装置がある。
このような液晶表示装置では、基板上に薄膜トランジスターと、これに繋がる各種の配線や電気容量などを含む画素回路やその周辺回路が形成される。とりわけ、絶縁層を介して積層された配線層間において相互に電気的な導通を図る方法として、絶縁層を貫通するコンタクトホールを設けて下層の導電層と上層の配線層とを接続させる方法が知られている(特許文献1)。
上記特許文献1の半導体装置では、上記絶縁層が、上記配線層の配線パターンの直下に上記絶縁層の表面から上記配線パターンの長手方向に沿って形成された、上記配線パターンの幅よりも狭い溝を有する層間絶縁膜と、該溝に埋め込まれた該層間絶縁膜よりもエッチングレートが大きい材料からなる層間膜とを有し、上記配線層側の開口部が上記配線パターンの長手方向に長い楕円形状を成す上記コンタクトホールを介して、下層の導電層と上層の配線層とが接続されている。
このような半導体装置によれば、上記配線パターンの幅方向および層間絶縁膜の深さ方向に対するラウンドエッチング量を制御して、ステップカバレージを向上させることができるとしている。また、上記コンタクトホールの形成において、上記配線パターンの長手方向に長い楕円形状の開口部が形成されるので、半導体装置の微細化に対応することができるとしている。
特開平8−51111号公報
上記特許文献1のコンタクトホールにおける導電層とのコンタクト部は、楕円形状の開口部のほぼ中心に位置した円形状となっている。言い換えれば、円形状のコンタクト部を中心にして上記配線パターンの長手方向に開口部が広がっている。
しかしながら、画素が精細になると、コンタクトホールを設ける領域が制約され、上記配線パターンの長手方向に広がった開口部を設けることが困難になるという課題がある。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
[適用例1]本適用例の電気光学装置は、第1導電層および第2導電層と、前記第1導電層と前記第2導電層との間に設けられ、前記第1導電層と前記第2導電層とを電気的に接続させるコンタクトホールを有する絶縁膜と、を備え、前記コンタクトホールは、前記絶縁膜を貫通して形成され底部で前記第1導電層と前記第2導電層とが接する第1開口部と、前記第1開口部に連続し且つ底部で前記第1導電層が露出しないように前記第1開口部よりも浅く形成された第2開口部とを有し、平面視における前記コンタクトホールの周縁は、前記第1開口部の周縁の一部と前記第2開口部の周縁の一部とを含むことを特徴とする。
この構成によれば、第1開口部と第2開口部とを有するコンタクトホールの平面視における周縁は、第1開口部の周縁の一部を含むので、第2開口部は平面的に第1開口部に連通しつつも、上記第1開口部の周縁の一部が設けられた方向には開口していない。したがって、従来の配線パターンの長手方向に広がった開口部を有するコンタクトホールに比べて、コンタクトホールの近傍に位置する他の導電層との電気的な短絡を防ぐことが可能となる。言い換えれば、第1導電層と平面的に重なるように第1開口部および第2開口部を配置すれば、コンタクトホールと第1導電層以外の他の導電層とをより近づけた状態で配置が可能となる。すなわち、種々の導電層が高密度に配置された電気光学装置を実現できる。
[適用例2]上記適用例の電気光学装置において、前記第1導電層は画素ごとに設けられたトランジスターの半導体層におけるドレイン領域に電気的に接続された配線であり、前記第2導電層は前記トランジスターに対応して設けられた画素電極であることを特徴とする。
これによれば、コンタクトホールが設けられた部分において隣り合う画素電極をより近づけた状態で配置することができる。言い換えれば、隣り合う画素電極間においてコンタクトホールを設けることに起因する短絡を防止することができる。
[適用例3]上記適用例の電気光学装置において、前記第1開口部及び前記第2開口部と平面的に重なった遮光部を有することが好ましい。
これによれば、コンタクトホールを設けることに伴う光漏れなどの光学的な変化を上記第1開口部及び上記第2開口部と平面的に重なった遮光部を設けることで目立ち難くできる。
[適用例4]上記適用例の電気光学装置において、前記第1導電層は画素ごとに設けられたトランジスターの半導体層におけるドレイン領域であり、前記第2導電層は前記トランジスターに対応して設けられた画素電極に電気的に接続される中継層であって、前記第2開口部は、前記第1開口部に対して前記半導体層の前記ドレイン領域からチャネル領域に向かう方向に配置されていることが好ましい。
[適用例5]上記適用例の電気光学装置において、前記第1導電層は画素ごとに設けられたトランジスターの半導体層におけるソース領域であり、前記第2導電層はデータ線であって、前記第2開口部は、前記第1開口部に対して前記半導体層の前記ソース領域からチャネル領域に向かう方向に配置されているとしてもよい。
これらによれば、半導体層の延在方向において半導体層同士をより近づけて配置することができる。すなわち、トランジスターを有する画素が高精細に配置された電気光学装置を実現できる。
[適用例6]上記適用例の電気光学装置において、前記第2開口部の平面的な開口面積は、前記第1開口部よりも大きいことが好ましい。
これによれば、コンタクトホールの開口面積が拡大し、第1導電層と第2導電層との接続における電気抵抗をより低減できる。
[適用例7]上記適用例の電気光学装置において、前記第1開口部の最小幅に対する前記第1開口部の深さの比が1.0以上であることが好ましい。
これによれば、第1開口部の深さが第1開口部の最小幅よりも小さい場合に比べて、第1開口部の最小幅側において、第2導電層を構成する導電膜の付き廻り性すなわちステップカバレージが改善され、第1導電層と第2導電層とをコンタクトホールを介して確実に接続させることができる。
[適用例8]本適用例の電子機器は、上記適用例の電気光学装置を備えたことを特徴とする。
この構成によれば、高密度な導電層あるいは高精細な画素を有する電気光学装置を備えた電子機器を実現できる。
[適用例9]本適用例の電気光学装置の製造方法は、基板上において、絶縁膜を介して配置された第1導電層と第2導電層とを電気的に接続させるコンタクトホールを有する電気光学装置の製造方法であって、前記第1導電層上の前記絶縁膜を覆う感光性レジスト膜を形成する工程と、前記感光性レジスト膜をハーフトーン露光して現像し、前記第1導電層と平面的に重なる位置に前記感光性レジスト膜が除かれた第1領域と、前記第1領域に対して平面的に連続し前記感光性レジスト膜が減膜された第2領域とを形成する工程と、前記第1領域に重なる前記絶縁膜をエッチングして前記第1導電層に通ずる第1開口部を形成すると共に、前記第2領域の前記感光性レジスト膜と前記第2領域に重なる前記絶縁膜をエッチングして前記第1開口部に連続し且つ底部で前記第1導電層が露出しないように前記第1開口部よりも浅い第2開口部を形成する工程と、前記第1開口部と前記第2開口部とに跨って前記第2導電層を形成する工程とを備え、平面視における前記コンタクトホールの周縁が、前記第1開口部の周縁の一部と前記第2開口部の周縁の一部とを含むようにパターニングされた露光マスクを用いて前記ハーフトーン露光を行うことを特徴とする。
この方法によれば、第2開口部は平面的に第1開口部に連通しつつも、第1開口部の周縁の一部が設けられた方向には開口しないように形成される。したがって、従来の配線パターンの長手方向に広がった開口部を有するコンタクトホールに比べて、第1導電層と平面的に重なるように第1開口部および第2開口部を形成すれば、コンタクトホールと第1導電層以外の他の導電層とをより近づけた状態で配置が可能となる。すなわち、種々の導電層が高密度に配置された電気光学装置を製造することができる。
(a)は液晶装置の構成を示す概略平面図、(b)は(a)のH−H’線で切った概略断面図。 液晶装置の電気的な構成を示す等価回路図。 (a)は画素における各構成要素の配置を示す概略平面図、(b)は保持容量の配置を示す概略平面図。 図3(a)のA−A’線で切った画素の構造を示す概略断面図。 (a)〜(e)は液晶装置の製造方法を示す概略図。 (a)〜(c)は第2実施形態における画素の構成を示す概略平面図。 図6のB−B’線で切った画素の構造を示す概略断面図。 電子機器としての投射型表示装置の構成を示す概略図。 変形例のコンタクトホールにおける開口部の配置を示す概略平面図。
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
(第1実施形態)
本実施形態では、薄膜トランジスター(Thin Film Transistor;TFT)を画素のスイッチング素子として備えた電気光学装置としてのアクティブマトリクス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置(液晶プロジェクター)の光変調素子(液晶ライトバルブ)として好適に用いることができるものである。
<液晶装置>
まず、本実施形態の電気光学装置としての液晶装置について、図1および図2を参照して説明する。図1(a)は液晶装置の構成を示す概略平面図、同図(b)は同図(a)のH−H’線で切った概略断面図、図2は液晶装置の電気的な構成を示す等価回路図である。
図1(a)および(b)に示すように、本実施形態の液晶装置100は、対向配置された素子基板10および対向基板20と、これら一対の基板によって挟持された液晶層50とを有する。素子基板10および対向基板20は、透明な例えば石英などのガラス基板が用いられている。
素子基板10は対向基板20よりも一回り大きく、両基板は、額縁状に配置されたシール材40を介して接合され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層50を構成している。シール材40は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材40には、一対の基板の間隔を一定に保持するためのスペーサー(図示省略)が混入されている。
額縁状に配置されたシール材40の内側には、同じく額縁状に遮光膜21が設けられている。遮光膜21は、例えば遮光性の金属あるいは金属酸化物などからなり、遮光膜21の内側が複数の画素Pを有する表示領域Eとなっている。なお、図1では図示省略したが、表示領域Eにおいても複数の画素Pを平面的に区分する遮光部が設けられている。
素子基板10の1辺部に沿ったシール材40との間にデータ線駆動回路101が設けられている。また、該1辺部に対向する他の1辺部に沿ったシール材40の内側に検査回路103が設けられている。さらに、該1辺部と直交し互いに対向する他の2辺部に沿ったシール材40の内側に走査線駆動回路102が設けられている。該1辺部と対向する他の1辺部のシール材40の内側には、2つの走査線駆動回路102を繋ぐ複数の配線105が設けられている。これらデータ線駆動回路101、走査線駆動回路102に繋がる配線は、該1辺部に沿って配列した複数の外部接続端子104に接続されている。
以降、該1辺部に沿った方向をX方向とし、該1辺部と直交し互いに対向する他の2辺部に沿った方向をY方向として説明する。
なお、検査回路103の配置はこれに限定されず、データ線駆動回路101と表示領域Eとの間のシール材40の内側に沿った位置に設けてもよい。
図1(b)に示すように、素子基板10の液晶層50側の表面には、画素Pごとに設けられた光透過性を有する画素電極15およびスイッチング素子としての薄膜トランジスター(TFT;Thin Film Transistor)30と、信号配線と、これらを覆う配向膜18とが形成されている。
また、TFT30における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。当該遮光構造については後述する。
対向基板20の液晶層50側の表面には、遮光膜21と、これを覆うように成膜された層間膜層22と、層間膜層22を覆うように設けられた共通電極23と、共通電極23を覆う配向膜24とが設けられている。
遮光膜21は、図1(a)に示すように平面的にデータ線駆動回路101や走査線駆動回路102、検査回路103と重なる位置において額縁状に設けられている。これにより対向基板20側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Eに入射しないように遮蔽して、表示領域Eの表示における高いコントラストを確保している。
層間膜層22は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜21を覆うように設けられている。このような層間膜層22の形成方法としては、例えばプラズマCVD法などを用いて成膜する方法が挙げられる。
共通電極23は、例えばITOなどの透明導電膜からなり、層間膜層22を覆うと共に、図1(a)に示すように対向基板20の四隅に設けられた上下導通部106により素子基板10側の配線に電気的に接続している。
画素電極15を覆う配向膜18および共通電極23を覆う配向膜24は、液晶装置100の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、液晶分子に対して略水平配向処理が施されたものや、SiOx(酸化シリコン)などの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。
図2に示すように、液晶装置100は、少なくとも表示領域Eにおいて互いに絶縁されて直交する信号線としての複数の走査線3aおよび複数のデータ線6aと、データ線6a沿って平行するように配置された容量線3bとを有する。
走査線3aが延在する方向がX方向であり、データ線6aが延在する方向がY方向である。
走査線3aとデータ線6aならびに容量線3bと、これらの信号線類により区分された領域に、画素電極15と、TFT30と、保持容量16とが設けられ、これらが画素Pの画素回路を構成している。
走査線3aはTFT30のゲートに電気的に接続され、データ線6aはTFT30のソースに電気的に接続されている。画素電極15はTFT30のドレインに電気的に接続されている。
データ線6aはデータ線駆動回路101(図1参照)に接続されており、データ線駆動回路101から供給される画像信号D1,D2,…,Dnを画素Pに供給する。走査線3aは走査線駆動回路102(図1参照)に接続されており、走査線駆動回路102から供給される走査信号SC1,SC2,…,SCmを各画素Pに供給する。データ線駆動回路101からデータ線6aに供給される画像信号D1〜Dnは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線6a同士に対してグループごとに供給してもよい。走査線駆動回路102は、走査線3aに対して、走査信号SC1〜SCmを所定のタイミングでパルス的に線順次で供給する。
液晶装置100は、スイッチング素子であるTFT30が走査信号SC1〜SCmの入力により一定期間だけオン状態とされることで、データ線6aから供給される画像信号D1〜Dnが所定のタイミングで画素電極15に書き込まれる構成となっている。そして、画素電極15を介して液晶層50に書き込まれた所定レベルの画像信号D1〜Dnは、画素電極15と液晶層50を介して対向配置された共通電極23との間で一定期間保持される。
保持された画像信号D1〜Dnがリークするのを防止するため、画素電極15と共通電極23との間に形成される液晶容量と並列に保持容量16が接続されている。保持容量16は、TFT30のドレインと容量線3bとの間に設けられている。詳しくは、後述するが、保持容量16は、遮光性の第1容量電極および第2容量電極との間に誘電体層を有するものであって、上記第2容量電極が上記容量線3bを構成している。容量線3bは、固定電位に接続されている。
なお、図1(a)に示した検査回路103には、データ線6aが接続されており、液晶装置100の製造過程において、上記画像信号を検出することで液晶装置100の動作欠陥などを確認できる構成となっているが、図2の等価回路では省略している。また、検査回路103は、上記画像信号をサンプリングしてデータ線6aに供給するサンプリング回路、データ線6aに所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。
このような液晶装置100は透過型であって、画素Pが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
液晶装置100における画素Pの数を増やすと、その分、表示領域Eにおいてより多くの情報を表示することが可能となるが、表示領域Eの大きさ、すなわち画面の大きさを変えずに画素Pの数を増やそうとすれば、画素Pのサイズを小さくして高精細にする必要がある。高精細な画素Pにおいても前述したようにTFT30を始めとする画素回路の構成要素を素子基板10に形成しなくてはならない。発明者らは、とりわけ絶縁膜を介して配置された導電層(配線や電極)間を電気的に接続させるコンタクトホールに着目して高精細な画素Pの配置を実現した。
以下、図3および図4を参照して、画素Pにおける各構成要素の平面的な配置や構造を説明する。
図3(a)は画素における各構成要素の配置を示す概略平面図、同図(b)は保持容量の配置を示す概略平面図、図4は図3(a)のA−A’線で切った画素の構造を示す概略断面図である。詳しくは、図3および図4は、画素Pの素子基板10側における構成や構造を示すものである。
図3(a)に示すように、液晶装置100は、走査線3aの延在方向(X方向)と、データ線6aの延在方向(Y方向)とにマトリックス状に配置された複数の画素Pを有する。画素Pは、平面視で略四角形(略正方形)の画素電極15と、画素電極15をスイッチング制御するTFT30と、保持容量16(図3(b)参照)とを有している。
走査線3aとデータ線6aとの交差部にTFT30が設けられている。TFT30は、ソース領域30sと、チャネル領域30cと、ドレイン領域30dと、ソース領域30sとチャネル領域30cとの間に設けられた接合領域30eと、チャネル領域30cとドレイン領域30dとの間に設けられた接合領域30fと、を有するLDD(Lightly Doped Drain)構造の半導体層30aを有している。半導体層30aは上記交差部を通過して、走査線3aと重なるように配置されている。
走査線3aはデータ線6aとの交差部において、X,Y方向に拡張された平面視で四角形の拡張部を有している。当該拡張部に平面的に重なると共に接合領域30fおよびドレイン領域30dと重ならない開口部を有する折れ曲がった形状のゲート電極30gが設けられている。
ゲート電極30gは、Y方向に延在した部分が平面的にチャネル領域30cと重なっている。また、チャネル領域30cと重なった部分から折り曲げられてX方向に延在し、互いに対向する部分がそれぞれ走査線3aの拡張部との間に設けられたコンタクトホールCNT5,CNT6によって、電気的に走査線3aと接続している。
コンタクトホールCNT5,CNT6は、平面視でX方向が長い矩形状(長方形)であって、半導体層30aのチャネル領域30cと接合領域30fとに沿って接合領域30fを挟むように両側に設けられている。
データ線6aは、Y方向に延在すると共に、走査線3aと平面的に重なる同じく拡張部を有し、当該拡張部からX方向に突出した部分に設けられたコンタクトホールCNT1によってソース領域30sと電気的に接続している。コンタクトホールCNT1を含む部分がソース電極31(図4参照)となっている。
コンタクトホールCNT1は、第1導電層としてのソース領域30s側に開口する第1開口部としての開口部31aと、開口部31aに連続し、第2導電層としてのデータ線6a側に開口する第2開口部としての開口部31bとを有している。共に平面視で略四角形であるが、開口部31bの平面的な開口面積は、開口部31aよりも大きい。また、開口部31bは、ソース領域30sの端部に設けられた開口部31aに対して半導体層30aのソース領域30sからチャネル領域30cに向かって拡張されて平面的に配置されている。すなわち、平面視でコンタクトホールCNT1の周縁は、開口部31aの周縁の一部と開口部31bの周縁の一部とを含み、開口部31bは開口部31aの周縁の上記一部が設けられた方向には開口していない。
なお、以降に述べる本発明における第1開口部の定義は、第1導電層側に開口する部分を言い、第2開口部の定義は、第2導電層側に開口する部分のうち平面視で第1開口部を除く部分を言うものとする。
一方、ドレイン領域30dの端部にもコンタクトホールCNT2が設けられており、コンタクトホールCNT2を含む部分がドレイン電極32(図4参照)となっている。X方向においてコンタクトホールCNT2に隣り合うようにコンタクトホールCNT3が設けられており、コンタクトホールCNT2とコンタクトホールCNT3とは島状に設けられた中継電極6bによって電気的に接続している。
コンタクトホールCNT3は、ドレイン電極32と後述する保持容量16の第1容量電極16aとを電気的に接続させるものであって、第1導電層としてのドレイン電極32側に開口する第1開口部としての開口部12aと、開口部12aに連続し、第2導電層としての第1容量電極16a側に開口する第2開口部としての開口部13bとを有している。共に平面視で略四角形であるが、開口部13bの平面的な開口面積は、開口部12aよりも大きい。また、開口部13bは開口部12aに対して半導体層30aのドレイン領域30dからチャネル領域30cに向かって拡張され平面的に配置されている。すなわち、平面視でコンタクトホールCNT3の周縁は、開口部12aの周縁の一部と開口部13bの周縁の一部とを含み、開口部13bは開口部12aの周縁の上記一部が設けられた方向には開口していない。
画素電極15は、走査線3aやデータ線6aと外縁部が重なるように設けられており、本実施形態では走査線3aとデータ線6aとの交差部における拡張部に設けられたコンタクトホールCNT4を介して電気的にドレイン電極32に接続されている。
コンタクトホールCNT4は、第1導電層としての中継層である第1容量電極16a側に開口する第1開口部としての開口部14aと、第2導電層としての画素電極15側に開口する第2開口部としての開口部14bとを有している。開口部14bの平面的な開口面積は、開口部14aよりも大きい。また、開口部14bは開口部14aに対して走査線3aの延在方向(X方向)に隣り合う画素電極15に向かって拡張され平面的に配置されている。より具体的には、コンタクトホールCNT4によって電気的にドレイン電極32と接続される画素電極15の上記交差部における外縁近傍まで拡張されて配置されている。見方を変えると、上記交差部においてデータ線6aの延在方向(Y方向)に隣り合う画素電極15に近づかないように、開口部14a,14bは当該画素電極15の角部からはみ出さずに、当該角部と重なるように配置されている。コンタクトホールCNT4(開口部14a,14b)が設けられた画素電極15の角部は、遮光性の導電材料からなる走査線3aやデータ線6aの拡張部(遮光部)と平面的に重なっているので、外部から入射する光は遮光される。詳しいコンタクトホールCNT1,CNT2,CNT3,CNT4の構造については、後述する。
図3(b)に示すように、保持容量16は、第1容量電極16aと、第1容量電極16aに対向するように配置された第2容量電極16bとを有している。
第1容量電極16aは、走査線3aの拡張部と重なる部分と、該拡張部と重なった部分から走査線3aの延在方向(X方向)に延出された部分16axと、データ線6aの延在方向(Y方向)に延出された部分16ayとを有している。
また、第1容量電極16aは、画素Pごとに独立して島状に設けられている。1つの画素Pを囲むようにして当該画素Pの第1容量電極16aと隣り合う画素Pの第1容量電極16aとが配置され、遮光性の非開口領域を構成している。
これに対して、第2容量電極16bは、第1容量電極16aと平面的に重なると共に、Y方向において複数の画素Pに跨って設けられた本線部16byと本線部16byからX方向に突出した突出部16bxとを有している。本線部16byおよび突出部16bxは第1容量電極16aおよびデータ線6aや走査線3aとほぼ同等の幅で設けられている。第2容量電極16bは、コンタクトホールCNT4と重ならないように切り欠かれた切り欠き部16dを有している。つまり、第2容量電極16bは、画素電極15が第1容量電極16aと電気的に接続されるコンタクトホールCNT4を含む領域を除いて、第1容量電極16aと重なるように設けられている。
画素Pにおける各構成の具体的な大きさは、例えば、走査線3aおよびデータ線6aの拡張部以外の本線部分の幅がおよそ1.2μm、拡張部の幅は本線部のおよそ3倍の3.6μm、画素電極15の配置ピッチがおよそ12.5μm、画素間の隙間(スペース)がおよそ0.5μm〜0.75μmである。また、コンタクトホールCNT1,CNT3,CNT4における第1開口部としての開口部31a,12a,14aの最小幅は、およそ0.5μmである。
また、走査線3a、データ線6a、あるいは第1容量電極16aの拡張部において、コンタクトホールCNT4と重なる部分は遮光されている。それゆえに、本実施形態では、データ線6aの本線部を挟んでコンタクトホールCNT4の反対側における拡張部の形状もコンタクトホールCNT4と重なった部分と同様に平面視で階段状になっており、画素Pの開口形状におけるX方向の対称性が確保されている。このような上記拡張部の形状とすることで視角特性上のバラツキを抑制している。
次に、図4を参照して、画素Pの構造について、さらに詳しく説明する。
図4に示すように、素子基板10上には、まず走査線3aが形成される。走査線3aは、例えばAl、Ti、Cr、W、Ta、Moなどの金属のうちの少なくとも1つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができ、遮光性を有している。
走査線3aを覆うように例えば酸化シリコンなどからなる下地絶縁膜11aが形成され、下地絶縁膜11a上に島状に半導体層30aが形成される。半導体層30aは例えば多結晶シリコン膜からなり、不純物イオンが注入されて、前述したソース領域30s、接合領域30e、チャネル領域30c、接合領域30f、ドレイン領域30dを有するLDD構造が形成されている。
半導体層30aを覆うように第1絶縁膜(ゲート絶縁膜)11bが形成される。さらに第1絶縁膜11bを挟んでチャネル領域30cに対向する位置にゲート電極30gが形成される。
ゲート電極30gと第1絶縁膜11bとを覆うようにして第2絶縁膜11c、第3絶縁膜11dが形成され、半導体層30aのそれぞれの端部と重なる位置に第1絶縁膜11b、第2絶縁膜11c、第3絶縁膜11dを貫通する2つの孔(開口部)が形成される。一方の孔は開口部31aとこれに連続すると共に開口部31aよりも浅い開口部31bであり、他方の孔は開口部32aである。これらの開口部31a,31b,32aを埋めると共に第3絶縁膜11dを覆うようにAl(アルミニウム)などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることによって、ソース領域30sに繋がるコンタクトホールCNT1およびデータ線6a並びにソース電極31が形成される。同時に島状に中継電極6bをパターニングすることにより、コンタクトホールCNT2およびドレイン電極32が形成される。
データ線6a(ソース電極31)とドレイン電極32と第3絶縁膜11dとを覆うように層間絶縁膜12が形成される。層間絶縁膜12は、例えばシリコンの酸化物や窒化物からなり、TFT30が設けられた領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的研磨処理(Chamical Mechanical Polishing;CMP処理)やスピンコート処理などが挙げられる。
層間絶縁膜12上には、走査線3aやデータ線6aと平面的に重なるようにパターニングされたシールド層33が形成されている。シールド層33は、例えばAlなどの遮光性の導電部材からなり、侵入する電磁波を遮蔽してTFT30を保護している。なお、図3(a)の平面図では、シールド層33は図示省略されているが、平面的には走査線3aやデータ線6aと平面的に重なるように形成され非開口領域を構成している。
シールド層33と層間絶縁膜12とを覆うように層間絶縁膜13が形成されている。層間絶縁膜13も例えばシリコンの酸化物や窒化物からなり、層間絶縁膜12と同様に平坦化処理を施してもよい。
2つの層間絶縁膜12,13を貫通する孔つまり開口部12aとこれに連続すると共に開口部12aよりも浅い開口部13bが中継電極6b(ドレイン電極32)と重なる位置に形成され、この孔を埋めるようにして遮光性を有する導電膜が成膜される。この導電膜をパターニングして第1容量電極16aが形成される。
上記遮光性の導電膜としては、Al(アルミニウム)、TiN(窒化チタン)などからなる単層膜あるいはこれらが積層された多層膜を用いることができる。
次に、第1容量電極16aと層間絶縁膜13とを覆うように例えばシリコンの酸化物からなる保護膜を成膜する。この保護膜のうち誘電体層16cが形成される領域を除くように保護膜をパターニングする。保護膜を部分的に除去してパターニングする方法としては、例えば成膜された保護膜を部分的にドライエッチングする方法や、予め除去したい第1容量電極16aの表面をレジストなどによってマスキングした状態で保護膜を成膜した後にレジストを除去するリフトオフ法が挙げられる。これにより、第1容量電極16aの外縁部分を覆うと共に層間絶縁膜13の表面を覆う保護層13cが形成される。
次に、第1容量電極16aと保護層13cとを覆うように誘電体膜が成膜され、誘電体膜のうち第1容量電極16aのコンタクトホールCNT4と重なる部分を除くようにパターニングして誘電体層16cが形成される。誘電体膜としては、シリコン窒化膜や、酸化ハウニュウム(HfO2)、アルミナ(Al23)、酸化タンタル(Ta25)などの単層膜、またはこれらの単層膜のうち少なくとも2種の単層膜を積層した多層膜を用いてもよい。さらに、誘電体層16cとほぼ重なるように第2容量電極16bをパターニング形成する。例えば、第1容量電極16aと第2容量電極16bとが共に同じ材料で構成されていたとしても、第2容量電極16bをパターニングする際には、第1容量電極16aは保護層13cと誘電体層16cとによって完全に覆われているので、第1容量電極16aがエッチングされてしまうなどの不具合が防止されている。
保持容量16は、上記のように形成された遮光性の第1容量電極16aおよび第2容量電極16bと、これらの電極に挟まれた誘電体層16cとから構成されている。
保持容量16と保護層13cとを覆うように層間絶縁膜14が形成されている。層間絶縁膜14も例えばシリコンの酸化物や窒化物からなり、層間絶縁膜13と同様に平坦化処理を施してもよい。
層間絶縁膜14を貫通する孔つまり開口部14aとこれに連通すると共に開口部14aよりも浅い開口部14bとが第1容量電極16aと重なる位置に形成され、この孔(開口部14a,14b)を埋めるようにしてITOなどの透明導電膜が成膜される。この透明導電膜をパターニングして画素電極15と、第1容量電極16aと画素電極15とを電気的に接続させるコンタクトホールCNT4とが形成される。
保持容量16において、上述したように第1容量電極16aはコンタクトホールCNT3を介してTFT30のドレイン電極32と電気的に接続すると共に、コンタクトホールCNT4を介して画素電極15と電気的に接続している。第2容量電極16bの本線部16byは上述したようにデータ線6aの延在方向(Y方向)において複数の画素Pに跨るように形成され、等価回路(図2参照)における容量線3bとしても機能している。第2容量電極16bには固定電位が与えられる。これにより、TFT30のドレイン電極32を介して画素電極15に与えられた電位を第1容量電極16aと第2容量電極16bとの間において保持することができる。
<液晶装置の製造方法>
次に、電気光学装置としての液晶装置100の製造方法、とりわけ、本発明におけるコンタクトホールの形成方法について、上記コンタクトホールCNT4を例に挙げて図5を参照して説明する。図5(a)〜(e)は液晶装置の製造方法を示す概略図である。詳しくは、コンタクトホールCNT4の形成における左側が断面図、右側が平面図である。
図5(a)に示すように、層間絶縁膜14を覆うように例えばポジ型の感光性レジスト膜70を形成する。そして、感光性レジスト膜70をハーフトーン露光して現像する。ハーフトーン露光に用いる露光マスク80には、紫外線などの露光光が透過する領域80aと、露光光が一部透過する領域80bと、露光光が遮光される領域80cとが設けられている。
これにより、図5(b)に示すように、第1導電層としての第1容量電極16aと平面的に重なる位置に感光性レジスト膜70が除かれた第1領域70aと、第1領域70aに対して平面的に連続し感光性レジスト膜70が減膜された第2領域70bとが形成される。第1領域70aは露光マスク80の領域80aを介して露光光が透過した領域である。第2領域70bは露光マスク80の領域80bを介して露光光が一部透過した領域である。言い換えれば、後述する開口部14a,14bを形成するにあたり、平面視におけるコンタクトホールCNT4の周縁が、開口部14aの周縁の一部と開口部14bの周縁の一部とを含むようにパターニングされる露光マスク80を用いてハーフトーン露光と現像とを行う。
次に、図5(c)および(d)に示すように、第1領域70aに重なる層間絶縁膜14をエッチングして、底部に第1容量電極16aが露出するように第1開口部としての開口部14aを形成する。また同時に、第2領域70bの感光性レジスト膜70と第2領域70bに重なる層間絶縁膜14をエッチングして、開口部14aに連続すると共に底部に第1容量電極16aが露出しないように開口部14aよりも浅い第2開口部としての開口部14bを形成する。
続いて、図5(e)に示すように、開口部14aと開口部14bとに跨って層間絶縁膜14上に第2導電層として例えばITOなどの透明導電膜を形成する。該透明導電膜をパターニングすることにより、画素電極15と、画素電極15を第1容量電極16aに接続させるコンタクトホールCNT4とが形成される。例えば、コンタクトホールCNT4における開口部14aの最小幅L1はおよそ0.5μmであり、長さL2はおよそ0.7μm、開口部14aの深さL3はおよそ1.0μmである。
なお、感光性レジスト膜70と層間絶縁膜14とをほぼ同時にエッチングする方法としては、例えばこれらのエッチング対象物と反応する反応性ガスを用いたドライエッチング法が挙げられる。また、図5(c)に示すように、上記第1領域70aに相当する層間絶縁膜14がドライエッチングされ、減膜した感光性レジスト膜70がドライエッチングにより除去された後は、等方的にエッチングが進むようにドライエッチング法に代えてウェットエッチング法を採用してもよい。これによれば、エッチング面をなだらかにして後の第2導電層(この場合はコンタクトホールCNT4を構成する透明導電膜)の形成時における付き廻り性(ステップカバレージ性)を改善することができる。
また、上記コンタクトホールCNT4の形成方法は、他のコンタクトホールCNT1,CNT3にも適用することができる。
上記第1実施形態の液晶装置100およびその製造方法によれば、以下の効果を奏する。
(1)画素電極15と第1容量電極16aとを電気的に接続させるコンタクトホールCNT4は、底部に第1容量電極16aが露出する開口部14aと、開口部14aに連続すると共に底部に第1容量電極16aが露出しないように開口部14aよりも浅く設けられた開口部14bとを有している。開口部14a,14bは、走査線3aとデータ線6aとの交差部においてデータ線6aの延在方向(Y方向)に隣り合う画素電極15に近づかないように、当該画素電極15の角部からはみ出さずに、当該角部と重なるように配置されている。つまり、開口部14bはY方向に隣り合う画素電極15側にはみ出さないように設けられているので、Y方向において画素電極15同士を近づけて配置することができる。したがって、コンタクトホールCNT4を設けることに起因してY方向に隣り合う画素電極15同士が短絡することが防止される。言い換えれば、画素電極15をY方向においてより高精細に配置することが可能となる。
(2)半導体層30aのソース領域30sとデータ線6aとを電気的に接続させるコンタクトホールCNT1は、底部にソース領域30sが露出する開口部31aと、開口部31aに連続すると共に底部にソース領域30sが露出しないように浅く設けられた開口部31bとを有している。開口部31bは開口部31aに対してソース領域30sからチャネル領域30cに向かって拡張されて平面的に配置されているので、コンタクトホールCNT1を設けることに伴う、データ線6aと同層に設けられた他の導電層(配線など)との電気的な短絡を防止することができる。言い換えれば、データ線6aと上記他の導電層(配線など)とをより近づけて配置することが可能となるので、結果的に画素PをX方向(半導体層30aが延在する方向)において高精細に配置することができる。
(3)中継電極6b(ドレイン電極32)と保持容量16の第1容量電極16aとを電気的に接続させるコンタクトホールCNT3は、底部に中継電極6bが露出する開口部12aと、開口部12aに連続すると共に底部に中継電極6bが露出しないように浅く設けられた開口部13bとを有している。開口部13bは開口部12aに対してドレイン領域30dからチャネル領域30cに向かって拡張されて平面的に配置されているので、コンタクトホールCNT3を設けることに伴う、中継電極6bと同層に設けられた他の導電層(配線など)との電気的な短絡を防止することができる。言い換えれば、中継電極6bと上記他の導電層(配線など)とをより近づけて配置することが可能となるので、結果的に画素PをX方向(半導体層30aが延在する方向)において高精細に配置することができる。
(4)コンタクトホールCNT1の開口部31bの開口面積は開口部31aよりも大きい。同様に、コンタクトホールCNT3の開口部13bの開口面積は開口部12aよりも大きい。また、コンタクトホールCNT4の開口部14bの開口面積は開口部14aよりも大きい。これによれば、それぞれの開口部31b,13b,14bにおける導電膜の付き廻り性(ステップカバレージ)がよく、コンタクトホールCNT1,CNT3,CNT4における電気的な接続を確実なものにすることができる。
(5)コンタクトホールCNT4は、開口部14aの最小幅L1(およそ0.5μm)に対して、開口部14aの深さL3が1.0μmとなっている。したがって、最小幅L1に対する深さL3の比が1.0以上であって、2.0となっているので、開口部14aの形成(ウェットエッチング)において、最小幅L1に沿った方向(X方向)に直交するY方向に傾斜した内壁が形成され、ITOなどの透明導電膜の成膜時における付き廻り性(ステップカバレージ)が確保される。言い換えれば、画素電極15と第1容量電極16aとの確実な電気的接続を実現できる。なお、開口部14bの深さは、開口部14aの深さL3の30%〜50%が好ましい。他のコンタクトホールCNT1,CNT3における開口部31a,12aの最小幅と深さとの比や、開口部31b,13bの深さについても同様である。
(第2実施形態)
次に、コンタクトホールに係る他の実施形態について、図6および図7を参照して説明する。図6(a)〜(c)は第2実施形態における画素の構成を示す概略平面図、図7は図6のB−B’線で切った画素の構造を示す概略断面図である。
第2実施形態は、上記第1実施形態に対して、素子基板10上におけるTFT30における半導体層30aの配置や配線構造を異ならせたものであり、上記第1実施形態と同じ構成には同じ符号を付して詳細な説明は省略する。
図6(a)に示すように、本実施形態の液晶装置200の画素Pは、走査線3aとデータ線6aとの交差部において、半導体層30aがデータ線6aに沿った方向(Y方向)に延在し、データ線6aと平面的に重なるように配置されたTFT30を有する。
データ線6aは上記第1実施形態と同様に上記交差部において幅がX方向(走査線3aの延在方向)に拡張された拡張部を有する。これに対して走査線3aは、拡張されたデータ線6aの外縁に沿うように折り曲げられて配置されており、折り曲げられた部分が半導体層30aのチャネル領域30cと平面的に重なるように配置されている。つまり、チャネル領域30cに平面的に重なった折り曲げられた走査線3aの部分がゲート電極30gとして機能する構成となっている。
半導体層30aのソース領域30sの端部に平面的に重なるようにコンタクトホールCNT11が設けられており、ソース領域30sとデータ線6aとがコンタクトホールCNT11を介して接続されている。コンタクトホールCNT11は、底部に第1導電層としてのソース領域30sが露出する第1開口部としての開口部31aと、開口部31aに連続して、第2導電層としてのデータ線6a側に開口する第2開口部としての開口部31bとを有している。開口部31bの開口面積は開口部31aよりも大きく、開口部31aに対してソース領域30sからチャネル領域30cに向かって拡張されて平面的に配置されている。
半導体層30aのドレイン領域30dの端部に平面的に重なるようにコンタクトホールCNT12が設けられており、ドレイン領域30dと中継層としての第1容量電極16aとがコンタクトホールCNT12を介して接続されている。コンタクトホールCNT12はドレイン電極32として機能している。
X方向において隣り合うデータ線6a間のほぼ中間的な位置であって、平面的に一部が走査線3aと重なり合うようにコンタクトホールCNT13が設けられている。コンタクトホールCNT13は、第1導電層としての第1容量電極16aと第2導電層としての画素電極15とを接続させるものである。また、底部に第1容量電極16aが露出する第1開口部としての開口部12a,13aと、開口部12a,13aに連続すると共に、底部に第1容量電極16aが露出しないように浅く設けられた第2開口部としての開口部13bとを有している。開口部13bの開口面積は開口部12a,13aよりも大きく、開口部12a,13aに対して、Y方向に隣り合う画素電極15とは反対側に拡張されて配置されている。つまり、開口部12a,13aと重なる画素電極15から外側にはみ出ないように配置されている。
図6(b)に示すように、保持容量16は、第1容量電極16aと、第1容量電極16aに対向するように配置された第2容量電極16bとを有している。
第1容量電極16aは、データ線6aの拡張部と重なる部分と、該拡張部と重なった部分から走査線3aの延在方向(X方向)に延出された部分16axと、データ線6aの延在方向(Y方向)に延出された部分16ayとを有している。
また、第1容量電極16aは、画素Pごとに独立して島状に設けられている。1つの画素Pを囲むようにして当該画素Pの第1容量電極16aと隣り合う画素Pの第1容量電極16aとが配置され、遮光性の非開口領域を構成している。
また、第1容量電極16aは、コンタクトホールCNT13の開口部13aと平面的に重なる部分において突出した突出部16adを有している。
これに対して、第2容量電極16bは、第1容量電極16aと平面的に重なると共に、Y方向において複数の画素Pに跨って設けられた本線部16byと本線部16byからX方向に突出した突出部16bxとを有している。本線部16byおよび突出部16bxは第1容量電極16aおよびデータ線6aや走査線3aとほぼ同等の幅で設けられている。第2容量電極16bは、コンタクトホールCNT13と重ならないように切り欠かれた切り欠き部16bdを有している。つまり、画素電極15が第1容量電極16aと電気的に接続されるコンタクトホールCNT13を含む領域を除いて、第1容量電極16aと重なるように設けられている。
図6(c)に示すように、コンタクトホールCNT13において、開口部13aは平面視で細長い長方形となっている。例えば開口部13aの長さL11はおよそ0.7μmであり、最小幅L12はおよそ0.3μmである。開口部13bは平面視で開口部13aを含むように設けられている。言い換えれば、平面視におけるコンタクトホールCNT13の周縁が、開口部13aの周縁の一部と開口部13bの周縁の一部とを含むように形成されている。
次に図7を参照して、本実施形態における画素Pの構造について詳しく説明する。図7に示すように、素子基板10上には、まず遮光膜1aが形成される。遮光膜1aは、例えばAl、Ti、Cr、W、Ta、Moなどの金属のうちの少なくとも1つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができる。平面的には、この後に積層形成される半導体層30aに光が入射しないように、例えば画素Pの開口領域を囲むようにして格子状に配置され、非開口領域を構成する。
遮光膜1aを覆うように例えば酸化シリコンなどからなる下地絶縁膜11aが形成され、下地絶縁膜11a上に島状に半導体層30aが形成される。半導体層30aは例えば多結晶シリコン膜からなり、不純物イオンが注入されて、前述したソース領域30s、接合領域30e、チャネル領域30c、接合領域30f、ドレイン領域30dを有するLDD構造が形成されている。
半導体層30aを覆うように第1絶縁膜(ゲート絶縁膜)11bが形成される。さらに第1絶縁膜11bを挟んでチャネル領域30cに対向する位置にゲート電極30gつまり走査線3aが形成される。
ゲート電極30gと第1絶縁膜11bとを覆うようにして第2絶縁膜11c、第3絶縁膜11dが形成され、半導体層30aのそれぞれの端部と重なる位置に第1絶縁膜11b、第2絶縁膜11c、第3絶縁膜11dを貫通する2つの孔(開口部)が形成される。一方の孔がソース領域30s側に開口する開口部31aであり、他方の孔がドレイン領域30d側に開口する開口部32aである。
開口部32aを埋めると共に第3絶縁膜11dを覆うようにAl(アルミニウム)などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることによって、後に画素電極15との接続を図る中継部分を含む第1容量電極16aとコンタクトホールCNT12とが形成される。つまり、コンタクトホールCNT12は、ドレイン電極32を兼ねることになる。
次に、第1容量電極16aと第3絶縁膜11dとを覆うように例えばシリコンの酸化物からなる保護膜を成膜する。この保護膜のうち誘電体層16cが形成される領域を除くように保護膜をパターニングする。これにより、第1容量電極16aの外縁部分を覆うと共に第3絶縁膜11dの表面を覆う保護層11eが形成される。
次に、第1容量電極16aと保護層11eとを覆うように誘電体膜が成膜され、誘電体膜のうち第1容量電極16aのコンタクトホールCNT13と重なる部分を除くようにパターニングして誘電体層16cが形成される。さらに、誘電体層16cとほぼ重なるように第2容量電極16bをパターニング形成する。上記第1実施形態と同様に、例えば、第1容量電極16aと第2容量電極16bとが共に同じ材料で構成されていたとしても、第2容量電極16bをパターニングする際には、第1容量電極16aは保護層11eと誘電体層16cとによって完全に覆われているので、第1容量電極16aがエッチングされてしまうなどの不具合が防止されている。
保持容量16は、上記のように形成された遮光性の第1容量電極16aおよび第2容量電極16bと、これらの電極に挟まれた誘電体層16cとから構成されている。
第2容量電極16bと保護層11eとを覆うように層間絶縁膜12が形成される。層間絶縁膜12は、例えばシリコンの酸化物や窒化物からなり、TFT30や保持容量16が設けられた領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的研磨処理(Chamical Mechanical Polishing;CMP処理)やスピンコート処理などが挙げられる。
半導体層30aのソース領域30sの端部に重なる位置に、層間絶縁膜12を貫通して開口部31aと連通する開口部12bが形成される。また、開口部12bに連続するように開口部12bよりも開口面積が大きい開口部12cが形成される。開口部12cは開口部12bよりも浅い。さらに、第1容量電極16aの端部に重なる位置に、保護層11e、層間絶縁膜12を貫通する開口部12aが形成される。
開口部31a,12b,12cを埋めると共に層間絶縁膜12を覆うようにAl(アルミニウム)などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることによって、データ線6aとコンタクトホールCNT11とが形成される。コンタクトホールCNT11が形成された部分がソース電極31として機能する。
データ線6aと層間絶縁膜12とを覆うように層間絶縁膜13が形成される。層間絶縁膜13も例えばシリコンの酸化物や窒化物からなり、層間絶縁膜12と同様に平坦化処理を施してもよい。
2つの層間絶縁膜12,13を貫通する開口部12a,13aと、開口部13aに連続し開口部13aよりも開口面積が大きい開口部13bが第1容量電極16aの端部と重なる位置に形成される。また、開口部13bは開口部13aよりも浅い。この開口部12a,13a,13bを埋めるようにして例えばITOなどの透明導電膜が成膜される。この透明導電膜をパターニングして画素電極15と、第1容量電極16aと画素電極15とを電気的に接続させるコンタクトホールCNT13とが形成される。
上述したように第1容量電極16aはコンタクトホールCNT12を介してTFT30のドレイン領域30dと電気的に接続すると共に、コンタクトホールCNT13を介して画素電極15と電気的に接続している。第2容量電極16bの本線部16byは上述したようにデータ線6aの延在方向(Y方向)において複数の画素Pに跨るように形成され、等価回路(図2参照)における容量線3bとして機能している。第2容量電極16bには固定電位が与えられる。
なお、このようなコンタクトホールCNT11,CNT13を形成する方法としては、上記第1実施形態の液晶装置100の製造方法を適用することができる。
また、コンタクトホールCNT11は、第1絶縁膜11b、第2絶縁膜11c、第3絶縁膜11d、保護層11e、層間絶縁膜12を形成した後に、これらを貫通する開口部31a,12bと、開口部12cとを形成するとしてもよい。
上記第2実施形態によれば、以下の効果を奏する。
(1)第1容量電極16aと画素電極15とを接続させるコンタクトホールCNT13は、画素電極15の縁部に重なる開口部12a,13aと、開口部13aに連続すると共に、Y方向に隣り合う画素電極15側にはみ出ないように形成された開口部13bとを有している。したがって、コンタクトホールCNT13を設けても、Y方向において隣り合う画素電極15同士をより近づけて配置することができる。つまり、Y方向において、画素Pをより高精細に配置が可能である。
(2)コンタクトホールCNT13の深さL14(図7参照)は、2つの層間絶縁膜12,13の厚みに相当するものであり、上記第1実施形態のコンタクトホールCNT4の深さL3に比べて、倍以上の深さとなっている。このため、図6(c)に示したように、開口部12a,13aにおける最小幅L12(およそ0.3μm)が上記第1実施形態のコンタクトホールCNT4の開口部14aの最小幅L1(およそ0.5μm)よりも小さくても、最小幅L12に対する深さL14の比が、1.0以上であって、この場合およそ3.0となっているので、十分なステップカバレージを実現できる。
言い換えれば、開口部12a,13aの最小幅L12を0.5μmよりも小さくして、その一部が透明性を有する画素電極15と平面的に重なることによる画素Pの開口率の低下を抑えることができる。
(3)ソース領域30sとデータ線6aとを接続させるコンタクトホールCNT11は、底部にソース領域30sが露出する開口部31a,12bと、開口部12bに連続し、開口部31a,12bに対してソース領域30sからチャネル領域30cに向かって拡張された開口部12cとを有している。したがって、コンタクトホールCNT11を設けても、Y方向においてデータ線6aと同層に設けられる他の導電層(配線など)をより近づけて配置することができる。つまり、Y方向において、画素Pをより高精細に配置が可能である。
また、コンタクトホールCNT11の深さは、第1絶縁膜11b、第2絶縁膜11c、第3絶縁膜11d、保護層11e、層間絶縁膜12の厚みに相当するものであり、上記第1実施形態のコタクトホールCNT1に比べて相当に深くなる。したがって、上記第1実施形態に比べて開口部31a,12bの最小幅を小さくしてもステップカバレージを確保し易いので、コンタクトホールCNT11を設けてもY方向つまりデータ線6aの延在方向における画素Pの高精細な配置を実現し易くなる。
(第3実施形態)
<電子機器>
図8は電子機器としての投射型表示装置の構成を示す概略図である。図8に示すように、本実施形態の電子機器としての投射型表示装置1000は、システム光軸Lに沿って配置された偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104,1105と、3つの反射ミラー1106,1107,1108と、5つのリレーレンズ1201,1202,1203,1204,1205と、3つの光変調手段としての透過型の液晶ライトバルブ1210,1220,1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投射レンズ1207とを備えている。
偏光照明装置1100は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。
ダイクロイックミラー1104は、偏光照明装置1100から射出された偏光光束のうち、赤色光(R)を反射させ、緑色光(G)と青色光(B)とを透過させる。もう1つのダイクロイックミラー1105は、ダイクロイックミラー1104を透過した緑色光(G)を反射させ、青色光(B)を透過させる。
ダイクロイックミラー1104で反射した赤色光(R)は、反射ミラー1106で反射した後にリレーレンズ1205を経由して液晶ライトバルブ1210に入射する。
ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。
ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。
液晶ライトバルブ1210,1220,1230は、クロスダイクロイックプリズム1206の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ1210,1220,1230に入射した色光は、映像情報(映像信号)に基づいて変調されクロスダイクロイックプリズム1206に向けて射出される。このプリズムは、4つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ1207によってスクリーン1300上に投射され、画像が拡大されて表示される。
液晶ライトバルブ1210は、上述した液晶装置100または液晶装置200が適用されたものである。液晶装置100または液晶装置200は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ1220,1230も同様である。
このような投射型表示装置1000によれば、高精細に配置された複数の画素Pを有する液晶装置100または液晶装置200を備え、光源としてのランプユニット1101から強い(明るい)光が各液晶ライトバルブ1210,1220,1230に照射されたとしても、高い表示品位が実現されている。
上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
(変形例1)上記第1実施形態の液晶装置100におけるコンタクトホールCNT4の構成はこれに限定されない。図9は変形例のコンタクトホールにおける開口部の配置を示す概略平面図である。例えば、図9に示すように、非開口領域の拡張部すなわち走査線3aとデータ線6aの交差部において、面積が小さい方の開口部14aを隣り合う2辺部が画素電極15aの角部と重なるように配置し、開口部14aに連続する開口部14bを画素電極15aからはみ出ないように配置する。このようにすれば、Y方向に隣り合う画素の画素電極15bだけでなく、X方向に隣り合う画素Pの画素電極15cに対しても画素電極15aを近づけて配置することができる。つまり、画素PをX方向とY方向とにおいてより高精細に配置することが可能となる。
(変形例2)上記実施形態において、平面的に第2開口部の開口面積が第1開口部の開口面積よりも大きいことに限定されない。例えば、液晶装置200において、画素電極15と第1容量電極16aとを電気的に接続するコンタクトホールCNT13では、第1開口部としての開口部12a,13aの開口面積に対して、開口部13bの開口面積を小さくしてもよい。開口部13bは遮光性の導電材料からなる第1容量電極16aに対して平面的に重なっておらず、画素電極15を覆う配向膜において開口部13bの凹凸に起因する配向ムラが生ずると表示ムラに繋がるおそれがある。それゆえに、開口部13bの開口面積を開口部12a,13aに比べて小さくすることで表示ムラを目立ち難くすることができる。
(変形例3)TFT30における半導体層30aの配置は、上記第1実施形態のように走査線3aと重ねる配置や上記第2実施形態のようにデータ線6aと重ねる配置に限定されない。例えば、半導体層30aを途中で折り曲げて、走査線3aとデータ線6aとに重ねるように配置したとしても、本願のコンタクトホールの構成を適用することができる。
(変形例4)上記液晶装置100,200は透過型に限定されない。画素電極15が光反射性を有する反射型の液晶装置であっても、本発明を適用することができる。
(変形例5)上記液晶装置100,200が適用される電子機器は、上記実施形態の投射型表示装置1000に限定されない。例えば、投射型のHUD(ヘッドアップディスプレイ)や直視型のHMD(ヘッドマウントディプレイ)、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、POSなどの情報端末機器の表示部として好適に用いることができる。
(変形例6)上記素子基板10の配線構造を適用可能な電気光学装置は、上記液晶装置100または液晶装置200に限定されない。例えば、トランジスターを備えたアティブ駆動型の電気光学装置であって、有機EL(Electro Luminessence)装置、電気泳動装置などの表示装置にも適用することができる。
3a…走査線、6a…データ線、10…基板としての素子基板、12a,12b,13a,14a,31a…第1開口部としての開口部、12c,13b,14b,31b…第2開口部としての開口部、15…画素電極、16…保持容量、16a…第1容量電極、16b…第2容量電極、16c…誘電体層、30…トランジスターとしてのTFT、30a…半導体層、30d…ドレイン領域、30g…ゲート電極、30s…ソース領域、70…感光性レジスト膜、70a…第1領域、70b…第2領域、80…露光マスク、100,200…電気光学装置としての液晶装置、1000…電子機器としての投射型表示装置、CNT1,CNT2,CNT3、CNT4,CNT11,CNT12,CNT13…コンタクトホール、P…画素。

Claims (9)

  1. 第1導電層および第2導電層と、
    前記第1導電層と前記第2導電層との間に設けられ、前記第1導電層と前記第2導電層とを電気的に接続させるコンタクトホールを有する絶縁膜と、を備え、
    前記コンタクトホールは、前記絶縁膜を貫通して形成され底部で前記第1導電層と前記第2導電層とが接する第1開口部と、前記第1開口部に連続し且つ底部で前記第1導電層が露出しないように前記第1開口部よりも浅く形成された第2開口部とを有し、
    平面視における前記コンタクトホールの周縁は、前記第1開口部の周縁の一部と前記第2開口部の周縁の一部とを含むことを特徴とする電気光学装置。
  2. 前記第1導電層は画素ごとに設けられたトランジスターの半導体層におけるドレイン領域に電気的に接続された配線であり、
    前記第2導電層は前記トランジスターに対応して設けられた画素電極であることを特徴とする請求項1に記載の電気光学装置。
  3. 前記第1開口部及び前記第2開口部と平面的に重なった遮光部を有することを特徴とする請求項2に記載の電気光学装置。
  4. 前記第1導電層は画素ごとに設けられたトランジスターの半導体層におけるドレイン領域であり、
    前記第2導電層は前記トランジスターごとに対応して設けられた画素電極に電気的に接続される中継層であって、
    前記第2開口部は、前記第1開口部に対して前記半導体層の前記ドレイン領域からチャネル領域に向かう方向に配置されていることを特徴とする請求項1に記載の電気光学装置。
  5. 前記第1導電層は画素ごとに設けられたトランジスターの半導体層におけるソース領域であり、
    前記第2導電層はデータ線であって、
    前記第2開口部は、前記第1開口部に対して前記半導体層の前記ソース領域からチャネル領域に向かう方向に配置されていることを特徴とする請求項1に記載の電気光学装置。
  6. 前記第2開口部の平面的な開口面積は、前記第1開口部よりも大きいことを特徴とする請求項1乃至5のいずれか一項に記載の電気光学装置。
  7. 前記第1開口部の最小幅に対する前記第1開口部の深さの比が1.0以上であることを特徴とする請求項1乃至6のいずれか一項に記載の電気光学装置。
  8. 請求項1乃至7のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
  9. 基板上において、絶縁膜を介して配置された第1導電層と第2導電層とを電気的に接続させるコンタクトホールを有する電気光学装置の製造方法であって、
    前記第1導電層上の前記絶縁膜を覆う感光性レジスト膜を形成する工程と、
    前記感光性レジスト膜をハーフトーン露光して現像し、前記第1導電層と平面的に重なる位置に前記感光性レジスト膜が除かれた第1領域と、前記第1領域に対して平面的に連続し前記感光性レジスト膜が減膜された第2領域とを形成する工程と、
    前記第1領域に重なる前記絶縁膜をエッチングして前記第1導電層に通ずる第1開口部を形成すると共に、前記第2領域の前記感光性レジスト膜と前記第2領域に重なる前記絶縁膜をエッチングして前記第1開口部に連続し且つ底部で前記第1導電層が露出しないように前記第1開口部よりも浅い第2開口部を形成する工程と、
    前記第1開口部と前記第2開口部とに跨って前記第2導電層を形成する工程とを備え、
    平面視における前記コンタクトホールの周縁が、前記第1開口部の周縁の一部と前記第2開口部の周縁の一部とを含むようにパターニングされる露光マスクを用いて前記ハーフトーン露光を行うことを特徴とする電気光学装置の製造方法。
JP2011059032A 2011-03-17 2011-03-17 電気光学装置及び電子機器 Expired - Fee Related JP5747586B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011059032A JP5747586B2 (ja) 2011-03-17 2011-03-17 電気光学装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011059032A JP5747586B2 (ja) 2011-03-17 2011-03-17 電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2012194423A true JP2012194423A (ja) 2012-10-11
JP5747586B2 JP5747586B2 (ja) 2015-07-15

Family

ID=47086369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011059032A Expired - Fee Related JP5747586B2 (ja) 2011-03-17 2011-03-17 電気光学装置及び電子機器

Country Status (1)

Country Link
JP (1) JP5747586B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020008742A (ja) * 2018-07-09 2020-01-16 株式会社ジャパンディスプレイ 表示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111292701B (zh) * 2020-03-31 2022-03-08 Tcl华星光电技术有限公司 显示面板补偿方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197651A (ja) * 1997-07-23 1999-04-09 Toshiba Corp 半導体装置及びその製造方法
JP2001358212A (ja) * 2000-06-13 2001-12-26 Seiko Epson Corp 電極基板の製造方法、並びにこの製造方法により製造された電極基板、これを用いた液晶装置
JP2008066443A (ja) * 2006-09-06 2008-03-21 Mitsubishi Electric Corp 半導体装置およびそれを備える液晶表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197651A (ja) * 1997-07-23 1999-04-09 Toshiba Corp 半導体装置及びその製造方法
JP2001358212A (ja) * 2000-06-13 2001-12-26 Seiko Epson Corp 電極基板の製造方法、並びにこの製造方法により製造された電極基板、これを用いた液晶装置
JP2008066443A (ja) * 2006-09-06 2008-03-21 Mitsubishi Electric Corp 半導体装置およびそれを備える液晶表示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020008742A (ja) * 2018-07-09 2020-01-16 株式会社ジャパンディスプレイ 表示装置
WO2020012979A1 (ja) * 2018-07-09 2020-01-16 株式会社ジャパンディスプレイ 表示装置
JP7096718B2 (ja) 2018-07-09 2022-07-06 株式会社ジャパンディスプレイ 表示装置
US11391995B2 (en) 2018-07-09 2022-07-19 Japan Display Inc. Display device
US11762243B2 (en) 2018-07-09 2023-09-19 Japan Display Inc. Display device

Also Published As

Publication number Publication date
JP5747586B2 (ja) 2015-07-15

Similar Documents

Publication Publication Date Title
JP5834705B2 (ja) 電気光学装置、及び電子機器
JP6044358B2 (ja) 電気光学装置用基板、電気光学装置、および電子機器
JP6891502B2 (ja) 電気光学装置、電子機器
JP2018101067A (ja) 電気光学装置、電子機器
JP5794013B2 (ja) 電気光学装置および電子機器
JP5919636B2 (ja) 電気光学装置、電子機器、電気光学装置の製造方法
JP2012078624A (ja) 電気光学装置、電子機器
WO2014115499A1 (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2012103385A (ja) 電気光学装置、電子機器
JP5609583B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
JP5919890B2 (ja) 電気光学装置、及び電子機器
JP2013073032A (ja) 液晶装置、液晶装置の製造方法、及び電子機器
JP6303748B2 (ja) 電気光学装置、光学ユニット、及び電子機器
JP5747586B2 (ja) 電気光学装置及び電子機器
JP2013182144A (ja) 電気光学装置、及び電子機器
JP6044700B2 (ja) 電気光学装置、及び電子機器
JP2012181308A (ja) 電気光学装置および電子機器
JP5754207B2 (ja) 液晶装置および電子機器
JP5849605B2 (ja) 電気光学装置、及び電子機器
JP2016080809A (ja) 電気光学装置、電気光学装置の製造方法、電子機器
JP6402999B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
JP5975141B2 (ja) 電気光学装置および電子機器
JP2012252033A (ja) 電気光学装置および電子機器
JP2012220753A (ja) 電気光学装置および電子機器
JP2013057710A (ja) 液晶装置、液晶装置の製造方法、電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150414

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150427

R150 Certificate of patent or registration of utility model

Ref document number: 5747586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees