JP5706619B2 - 表示装置 - Google Patents

Description

本発明は、アレイ基板に関する。より詳しくは、水平電界を形成するアレイ基板に関する。

一般的に、液晶表示装置は、現在最も広く使用されている平板表示装置の１つであり、画素電極や共通電極など、電界生成電極が形成されている２枚の表示板とその間に挿入されている液晶層とからなる。電界生成電極に印加された電圧によって液晶層に電界が印加され、前記電界によって液晶分子の配列が調節されて入射光の透過率及び偏光が制御されて画像が表示される。

液晶表示装置分野において、広視野角を実現し、液晶層の応答速度を向上することが画質向上のために重要な技術的課題であった。前記技術的課題を解決するために、単位画素領域において液晶の配列方向を多様に形成するマルチ−ドメイン形成技術が開発され、電界を印加する電界生成電極の形状の改善が為されてきた。

しかし、ドメインの境界での液晶の制御が充分に為されることができず、テクスチャ（texture）の発生による透過率減少及び画質低下が問題になっていた。また、液晶表示装置のスイッチング素子に信号を伝達する配線の線幅の制限などによって、電界生成電極に印加されることのできる駆動電圧の大きさが制限されるため、液晶層の応答速度を向上するためにまたはロー−ハイ（low-high）駆動電圧を使用して液晶表示装置を効果的に駆動するために液晶層に印加される電界の電位差を大きくするのに問題があった。

本発明の技術的課題は、このような従来の問題点を解決するためのものであって、本発明の実施形態は、テクスチャを減少させて、透過率を向上させ、液晶の応答速度を向上させて、表示品質を向上させるアレイ基板を提供する。

上述の本発明の技術的課題を解決するために、本発明の一実施形態によるアレイ基板は、第１画素電極及び第２画素電極を含む。第１画素電極は、第１支持電極部、第１ブランチ電極部、第２ブランチ電極部、第３ブランチ電極部、及び第４ブランチ電極部を含む。第１ブランチ電極部は、第１支持電極部から第１支持電極部と鋭角を成す第１方向に延伸する。第２ブランチ電極部は、第１方向と交差する第２方向に延伸する。第３ブランチ電極部は、第１ブランチ電極部に隣接する第２ブランチ電極部から第１ブランチ電極部と平行に延伸する。第４ブランチ電極部は、第３ブランチ電極部から第２ブランチ電極部と平行に延伸する。第１画素電極は、部分的にジグザグ形状を有する。第２画素電極は、第２支持電極部、第５ブランチ電極部、及び第６ブランチ電極部を含み、第１画素電極と水平電界を形成する。第２支持電極部は、第１支持電極部と対向するように配置される。第５ブランチ電極部は、第２支持電極部から第１ブランチ電極部と第３ブランチ電極部との間と、第１ブランチ電極部間に延伸する。第６ブランチ電極部は、第２ブランチ電極部と第４支持電極部との間と、第２ブランチ電極部間に延伸する。

上述の本発明の技術的課題を解決するために、本発明の他の実施形態によるアレイ基板は、第１画素電極及び第２画素電極を含む。第１画素電極は、第１ブランチ電極部及び第２ブランチ電極部を含む。第１ブランチ電極部は、単位画素領域の第１辺と平行に単位画素領域の第１領域に形成される。第２ブランチ電極部は、単位画素領域の第２辺と平行に単位画素領域の第２領域に形成される。ここで、第２辺は第１辺に隣接し、第１辺の縦軸は第２辺に対して垂直でもよい。第２画素電極は、第３ブランチ電極部及び第４ブランチ電極部を含む。第３ブランチ電極部は、第１ブランチ電極部間に配置される。第４ブランチ電極部は、第２ブランチ電極部間に配置される。

上述のアレイ基板によると、液晶の配列が偏光軸４５°を成す領域を増加させて透過率を向上させ、水平電界を形成する駆動電圧を上昇させることによって、液晶の応答速度が向上して、表示装置の表示品質が向上する。

第１実施形態による表示装置の平面図である。 図１に示す表示装置をＩ-Ｉ’線に沿って切断した断面図である。 図１に示す画素電極の平面図である。 図２に示す表示装置の等価回路図である。 図２に示す表示装置の駆動状態を説明する断面図である。 図２に示す表示装置の駆動状態を説明する断面図である。 図２で説明した表示装置で発生したテクスチャを説明する平面図である。 鋭角型アレイ基板の一画素の平面図である。 第２実施形態によるアレイ基板を有する画素電極の平面図である。 図９に示す画素電極をモデリングしたテスト電極の平面図である。 図１０に示すテスト電極を有する表示装置で発生したテクスチャを観測した写真である。 図９に示す表示装置及び図８に示す表示装置の電圧−透過率のグラフである。 図９に示す画素電極の変形例を示す平面図である。 図９に示す画素電極の変形例を示す平面図である。 図９に示す画素電極の変形例を示す平面図である。 図９に示す画素電極の変形例を示す平面図である。

以下、図面を参照しつつ、本発明の望ましい実施形態をより詳しく説明する。

本発明は多様な変更を加えることができ、様々な形態を有することができるため、特定の実施形態を図面に例示し、本明細書に詳しく説明する。しかし、これは本発明を特定の開示形態に対して限定しようとすることではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物、ないしは代替物を含むことと理解されるべきである。

各図面を説明しながら類似する参照符号を、類似する構成要素に対して使用した。図面において、構造物のサイズは本発明を明確にするために実際より拡大して示した。

第１、第２などの用語は多様な構成要素を説明するにあたって使用することができるが、各構成要素は使用される用語によって限定されるものではない。各用語は１つの構成要素を他の構成要素と区別する目的で使用されるものであって、例えば、明細書中において、第１構成要素を第２構成要素に書き換えることも可能であり、同様に第２構成要素を第１構成要素とすることができる。単数表現は文脈上、明白に異なる意味を有しない限り、複数の表現を含む。

本明細書において、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものが存在することを指定しようとするものであって、１つまたはそれ以上の別の特徴、数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものの存在または付加可能性を予め排除しないことと理解されるべきである。

また、層、膜、領域、板などの部分が他の部分の「上に」あるとする場合、これは他の部分の「すぐ上に」ある場合のみでなく、その中間にさらに他の部分がある場合も含む。同様に、層、膜、領域、板などの部分が他の部分の「下に」あるとする場合、これは他の部分の「すぐ下に」ある場合のみでなく、その中間にさらに他の部分がある場合も含む。

［第１実施形態］
図１は、第１実施形態による表示装置の平面図である。図２は、図１に示す表示装置１０をＩ-Ｉ’線に沿って切断した断面図である。

図１及び図２を参照すると、本実施形態の表示装置１０は、アレイ基板１００、対向基板２００、及びこれらの間に介在された液晶層３を含む。

本実施形態のアレイ基板１００は、下部基板１１０、ゲートライン１２１、ストレージライン１３１、ゲート絶縁膜１４０、半導体層（１５４ａ，１５４ｂ）、オーミックコンタクト層（１６３ａ，１６５ａ）、第１及び第２データライン（１７１ａ、１７１ｂ）、有機絶縁膜１８０、第１及び第２画素電極（１９３，１９５）、及び配向膜１８１を含む。

上述のアレイ基板１００は、一例として提示したものであり、アレイ基板１００は、画素電極にマイクロブランチ電極部（以下、ブランチ電極部）を含む基板であれば、いずれの基板でもよい。

ガラス質またはプラスチック材質からなって絶縁性を有する下部基板１１０上にゲート金属層を形成し、エッチングして複数のゲートライン１２１及び複数のストレージライン１３１を形成する。ゲートライン１２１はゲート信号を伝達し、単位画素領域の横辺方向（以下、第１偏光軸方向）Ｐ０１に互いに実質的に平行に形成される。ゲートライン１２１は、一部の幅が拡張されて形成されたゲート電極（１２４ａ，１２４ｂ）の対を含む。ゲート電極（１２４ａ，１２４ｂ）は、単位画素領域の下側の横辺付近の両側角領域にそれぞれ形成されている。ゲートライン１２１と共にゲートライン１２１の付近に第１偏光軸方向Ｐ０１にストレージライン１３１が形成される。

ゲートライン１２１及びストレージライン１３１の上に窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などからなるゲート絶縁膜（ｇａｔｅ ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒ）１４０が形成される。

ゲート絶縁膜１４０上に半導体層、オーミックコンタクト層、及びソース金属層を順次に形成しエッチングして、図１及び図２に示したように、複数対の第１及び第２データライン（１７１ａ，１７１ｂ）、ソース電極（１７３ａ，１７３ｂ）、島形半導体層（１５４ａ，１５４ｂ）、島形オーミックコンタクト層（１６３ａ，１６５ａ）及びドレイン電極（１７５ａ，１７５ｂ）を形成する。

島形半導体層（１５４ａ，１５４ｂ）及び島形オーミックコンタクト層（１６３ａ，１６５ａ）は、ゲート電極（１２４ａ，１２４ｂ）の上部に形成される。半導体層は、水素化アモルファスシリコンまたは多結晶シリコンなどからなり、オーミックコンタクト層は、リンなどのｎ型不純物が高濃度でドープされているｎ^＋水素化アモルファスシリコンなどの物質からなるか、またはシリサイド（ｓｉｌｉｃｉｄｅ）からなってもよい。

第１及び第２データライン（１７１ａ，１７１ｂ）は、データ信号を伝達し、第１偏光軸方向Ｐ０１と実質的に直交する単位画素領域の縦辺方向（以下、第２偏光軸方向）Ｐ０２に延伸して、ゲートライン１２１及びストレージライン１３１と交差する。第１及び第２データライン（１７１ａ，１７１ｂ）は、第１偏光軸方向Ｐ０１にＵ字状に曲がった一対の第１及び第２ソース電極（１７３ａ，１７３ｂ）を複数含む。

ゲートライン１２１及びデータライン（１７１ａ，１７１ｂ）が交差して実質的に長方形領域を定義し、この長方形領域には第１及び第２画素電極（１９３，１９５）が形成される。従って、長方形領域を単位画素領域と定義する。これとは異なって、単位画素領域の形状は、Ｚ字状、Ｖ字状などの多様な形態に変更することができる。

ゲート電極（１２４ａ，１２４ｂ）、ゲート絶縁膜１４０、島形半導体層（１５４ａ，１５４ｂ）、島形オーミックコンタクト層（１６３ａ，１６５ａ）、ソース電極（１７３ａ，１７３ｂ）及びドレイン電極（１７５ａ，１７５ｂ）は、三端子素子である第１及び第２スイッチング素子（ＴＦＴ１，ＴＦＴ２）を構成する。

データライン（１７１ａ，１７１ｂ）を覆う有機絶縁膜１８０が形成される。有機絶縁膜１８０にドレイン電極（１７５ａ，１７５ｂ）の一部を露出させるコンタクトホール（１８５ａ，１８５ｂ）が形成される。

図３は、図１に示す画素電極の平面図である。

図１、図２、及び図３を参照すると、有機絶縁膜１８０上にインジウムスズ酸化物（ＩＴＯ）またはインジウム亜鉛酸化物（ＩＺＯ）のような透明な導電性物質層を形成する。導電性物質層は、コンタクトホール（１８５ａ，１８５ｂ）を通じてドレイン電極（１７５ａ，１７５ｂ）に接触する。導電性物質層をエッチングして、単位画素領域に第１及び第２画素電極（１９３，１９５）が形成される。第１画素電極１９３及び第２画素電極１９５は、パターニング後に残留した前記導電性物質層であり、単位画素領域に複数のドメインを形成する。

第１画素電極１９３は、第１支持電極部１９３ａ、複数の第１ブランチ電極部１９３ｂ、第２ブランチ電極部１９３ｃ、第３ブランチ電極部１９３ｄ、及び第４ブランチ電極部１９３ｅを含む。

第１支持電極部１９３ａは、単位画素領域の左側縦辺に沿って配置され、下段に第１コンタクト部１９３ｆが形成される。第１コンタクト部１９３ｆは、第１コンタクトホール１８５ａを通じて第１ドレイン電極１７５ａと電気的に接続される。ゲートライン１２１を通じて第１ゲート電極１２４ａにゲートオン信号が印加され、第１データライン１７１ａを通じて第１画素電極１９３に第１画素電圧が印加される。

第１ブランチ電極部１９３ｂは、第１支持電極部１９３ａから第１支持電極部１９３ａと鋭角を成す第１方向Ｄ０１に延伸する。例えば、第１ブランチ電極部１９３ｂは、第１偏光軸方向Ｐ０１と平行な単位画素領域の中心線を基準に右斜め上向に延伸する。第１方向Ｄ０１は、第１偏光軸方向Ｐ０１及び第２偏光軸方向Ｐ０２とほぼ４５°を成してもよい。

第２ブランチ電極部１９３ｃは、第１支持電極部１９３ａから第１方向Ｄ０１と交差する第２方向Ｄ０２に延伸する。例えば、第２ブランチ電極部１９３ｃは、前記中心線を基準に右斜め下向に延伸する。第２方向Ｄ０２は、第１方向Ｄ０１と実質的に直交し、第１偏光軸方向Ｐ０１及び第２偏光軸方向Ｐ０２とほぼ−４５°を成してもよい。

第１ブランチ電極部１９３ｂは、第１支持電極部１９３ａの実質的に上半部から延伸し、第２ブランチ電極部１９３ｃは、第１支持電極部１９３ａの実質的に下半部から延伸する。従って、第１ブランチ電極部１９３ｂと第２ブランチ電極部１９３ｃとの間には実質的にＶ字状の領域が形成され、第３ブランチ電極部１９３ｄ及び第４ブランチ電極部１９３ｅは、前記Ｖ字状の領域に配置される。

第３ブランチ電極部１９３ｄは、第２ブランチ電極部１９３ｃから第１ブランチ電極部に対して平行に延伸する。第４ブランチ電極部１９３ｅは、第３ブランチ電極部１９３ｄから第２ブランチ電極部１９３ｃに対して平行に延伸する。

第１画素電極１９３は、図１及び図３に示すように第７ブランチ電極部１９３ｇ及び第８ブランチ電極部１９３ｈをさらに含んでもよい。第７ブランチ電極部１９３ｇは、第４ブランチ電極部１９３ｅから第３ブランチ電極部１９３ｄに対して平行に延伸する。第８ブランチ電極部１９３ｈは、第７ブランチ電極部１９３ｇから第４ブランチ電極部１９３ｅに対して平行に延伸する。

第３、第４、第７、及び第８ブランチ電極部が互いに接続する方式を、マルチブランチ方式と定義する。第１画素電極は、マルチブランチ方式で接続されるブランチ電極部をさらに含んでもよい。マルチブランチ方式によって、第１画素電極は、図１及び図３に示すように、部分的に第１偏光軸方向Ｐ０１にジグザグ形状を有する。

第２画素電極１９５は、第２支持電極部１９５ａ、第５ブランチ電極部１９５ｂ及び第６ブランチ電極部１９５ｃを含む。

第２支持電極部１９５ａは、単位画素領域の右側縦辺、上側横辺及び下側横辺に沿って形成される。右下側角から第２支持電極部１９５ａが延伸して、第２コンタクト部１９５ｆが形成される。第２コンタクト部１９５ｆは、第２ドレイン電極１７５ｂを部分的に露出させる第２コンタクトホール１８５ｂを通じて第２ドレイン電極１７５ｂと電気的に接続される。ゲートライン１２１を通じて第２ゲート電極１２４ｂにゲートオン信号が印加され、第２データライン１７１ｂを通じて第２画素電極１９５に第２画素電圧が印加される。

第１画素電圧と前記第２画素電圧とは、極性が互いに反対であってもよい。データライン（１７１ａ，１７１ｂ）などの配線構造は、第１画素電圧及び第２画素電圧の最大値を制限する。本実施形態においては、第１画素電極１９３及び第２画素電極１９５には互いに異なる極性の第１画素電圧及び第２画素電圧がそれぞれ印加されるため、第１画素電圧及び第２画素電圧の極性が同一である場合よりも、液晶層３に印加される電圧をさらに大きくすることができる。従って、液晶層３に充分な大きさの駆動電圧を印加することができ、液晶３１の応答速度を向上させることができる。

第５ブランチ電極部１９５ｂは、第２支持電極部１９５ａから第１ブランチ電極部１９３ｂに対して平行に延伸する。第５ブランチ電極部１９５ｂは、第１ブランチ電極部１９３ｂ及び第３ブランチ電極部１９３ｄの間と、第１ブランチ電極部１９３ｂ間にそれぞれ配置される。第６ブランチ電極部１９５ｃは、第２支持電極部１９５ａから第２ブランチ電極部１９３ｃに対して平行に延伸する。第６ブランチ電極部１９５ｃは、第２ブランチ電極部１９３ｃと第４ブランチ電極部１９３ｅとの間と、第２ブランチ電極部１９３ｃ間にそれぞれ配置される。

従って、単位画素領域は、複数のブランチ電極部によって４つのドメインに区分される。つまり、単位画素領域の上半部は、第１ブランチ電極部１９３ｂ、第３ブランチ電極部１９３ｄ、及び第５ブランチ電極部１９５ｂによって、第１ドメイン及び第２ドメインに区分される。単位画素領域の下半部は、第２ブランチ電極部１９３ｃ、第４ブランチ電極部１９３ｅ、及び第６ブランチ電極部１９５ｃによって第３ドメイン及び第４ドメインに区分される。液晶３１の方向軸、例えば、長軸は、ブランチ電極部に実質的に直交して配置される。従って、第１及び第２ドメインにおいて、液晶３１は、第１方向Ｄ０１に実質的に直交する方向に配列される。第３及び第４ドメインにおいて、液晶３１は、第２方向Ｄ０２に実質的に直交する方向に配列される。

一方、第１画素電極１９３と第２画素電極１９５とは、位置によって互いの離隔間隔が異なるように配置される。本実施形態において、第３ブランチ電極部１９３ｄ及び第５ブランチ電極部１９５ｂと、第３ブランチ電極部１９３ｄ付近の第１ブランチ電極部１９３ｂ及び第５ブランチ電極部１９５ｂとは、それぞれ第１間隔で離隔される。

単位画素領域の左側上段の端部付近で、第１ブランチ電極部１９３ｂと第５ブランチ電極部１９５ｂとは、第１間隔より小さい第２間隔で離隔される。印加される画素電圧が同一であっても、ブランチ電極部の離隔間隔が狭くなるほど形成される電界の強度はより大きくなる。従って、単位画素領域の左側上段端部領域は、電界が相対的に強いハイ領域になり、ブランチ電極部が第１間隔で離隔されている第３ブランチ電極部１９３ｄ付近は、電界が相対的に弱いロー領域になる。

前記中心線を基準に単位画素領域の下半部も上半部と対称的な構成を有する。従って、第４ブランチ電極部１９３ｅ及び第６ブランチ電極部１９５ｃと、第４ブランチ電極部１９３ｅ付近の第２ブランチ電極部１９３ｃ及び第６ブランチ電極部１９５ｃとは、それぞれ前記第１間隔で離隔される。単位画素領域の左側下段端部付近では、第２ブランチ電極部１９３ｃと第６ブランチ電極部１９５ｃとは、前記第２間隔で離隔される。

一方、第７ブランチ電極部１９３ｇ及び第５ブランチ電極部１９５ｂは、前記第１間隔で配置される。第８ブランチ電極部１９３ｈ及び第６ブランチ電極部１９５ｃは、前記第２間隔で配置される。従って、単位画素領域全体的に左側上段及び左側下段端部付近から単位画素領域の中央右側領域に向かって、ハイ−ロー−ハイ−ロー（high-low-high-low）領域に区分される。従って、第１〜第４ドメインは、それぞれハイ領域及びロー領域に区分され、その結果、アレイ基板１００には、８つのドメインを形成される。ブランチ電極部の離隔間隔は、一例として、狭い部分で３μｍほどであってもよく、広い部分で２４μｍ程度であってもよい。

再び、図２を参照すると、第１及び第２画素電極（１９３，１９５）を覆う下部配向膜１８１が形成される。下部基板１１０の背面には下部偏光板５が取り付けられてもよく、下部偏光板５は、第１偏光軸方向Ｐ０１または第２偏光軸方向Ｐ０２と平行な第１偏光軸を有する。

対向基板２００は、上部基板２１０、遮光パターン２２０、カラーフィルタパターン２３０、オーバーコーティング層２５０、及び上部配向膜２７０を含む。

遮光パターン２２０は、ゲートライン１２１、データライン（１７１ａ，１７１ｂ）、第１及び第２スイッチング素子（ＴＦＴ１，ＴＦＴ２）、及びストレージライン１３１に対応するように上部基板２１０に形成される。従って、遮光パターン２２０が形成されない単位画素領域には、カラーフィルタパターン２３０が形成される。カラーフィルタパターン２３０は、例えば、赤色フィルタ、緑色フィルタ、及び青色フィルタを含む。赤色フィルタ、緑色フィルタ、及び青色フィルタは、順に各単位画素領域に対応するように第１偏光軸方向Ｐ０１に配置されてもよい。

オーバーコーティング層２５０は、カラーフィルタパターン２３０及び遮光パターン２２０を覆う。上部配向膜２７０は、下部配向膜１８１と同一の材質でオーバーコーティング層上に形成される。本実施形態において、液晶層３は、ねじれネマチック液晶３１を含んでもよい。下部配向膜１８１及び上部配向膜２７０は、ラビング処理されずに、液晶３１を垂直配向する配向処理をされてもよい。

本実施形態において、第１及び第２画素電極（１９３，１９５）の間に水平電界が形成され、対向基板２００には液晶に印加される電界を形成させる電極が形成されない。対向基板２００の上面に上部偏光板７が取り付けられてもよい。上部偏光板７は、下部偏光板５の第１偏光軸と実質的に直交する第２偏光軸を有してもよい。

図４は、図２に示す表示装置１０の等価回路図である。図５及び図６は、図２に示す表示装置１０の駆動状態を説明する断面図である。

図４を参照すると、液晶層３には、第１及び第２スイッチング素子（ＴＦＴ１，ＴＦＴ２）を通じて第１及び第２画素電極（１９３，１９５）にそれぞれ反対極性を有する第１及び第２画素電圧が印加される。第１及び第２画素電圧は、ストレージライン１３１と第１及び第２画素電極（１９３，１９５）との間にそれぞれ形成される第１及び第２蓄積容量（Ｃｓｔ１，Ｃｓｔ２）によって、１フレームの間、維持される。第１及び第２データライン（１７１ａ，１７１ｂ）と第１及び第２画素電極（１９３，１９５）との間には、それぞれ第１及び第２寄生容量（Ｃｐ１，Ｃｐ２）が形成されてもよい。

図５を参照すると、第１及び第２画素電極（１９３，１９５）に画素電圧が印加されないオフ状態であるとき、液晶３１は、上述のように垂直に配列される。従って、アレイ基板１００の背面に入射されるバックライト光Ｌ１は、下部偏光板５及び上部偏光板７の直交偏光によって遮断されて、ブラック状態が実現される。

図６を参照すると、第１及び第２画素電極（１９３，１９５）にそれぞれ第１及び第２画素電圧が印加されたオン状態であるとき、第１画素電極１９３と第２画素電極１９５との間に上述にように水平電界が形成される。液晶３１は、図６に示すように、長軸が電界と平行に配列されるポジティブタイプであってもよい。液晶３１は、電界の方向に沿って横たわり、前記ハイ領域と前記ロー領域とでは、液晶３１の横たわる程度は互いに異なる。従って、ハイ領域とロー領域とにおける透過率は互いに異なる。低階調においては、ハイ領域が単位画素領域の輝度を実質的に寄与し、中高階調においては、ハイ領域だけでなく、ロー領域も単位画素領域の輝度に寄与する。アレイ基板１００の背面に入射されるバックライト光Ｌ１は、下部偏光板５によって偏光され、液晶層３によって複屈折されて偏光状態が変更され、上部偏光板７を通過して透過光Ｌ２として出射される。従って、ホワイト状態が実現される。

本実施形態において、第１画素電極１９３及び第２画素電極１９５がそれぞれ反対極性の第１画素電圧及び第２画素電圧の印加を受けるため、液晶層３の駆動電圧は、充分に確保される。従って、単位画素領域の縁でテクスチャを減少させることができる。また、上述のように、第１画素電極１９３及び第２画素電極１９５の第１及び第２ブランチ電極部（１９３ｂ，１９５ｂ）の間隔を調節して、ハイ領域及びロー領域を形成することができる。従って、４ドメインを８ドメインに拡張することができる。従って、表示装置１０の側面の視認性が向上される。

図７は、図２で説明した表示装置１０に発生したテクスチャを説明する平面図である。

図７を参照すると、本実施形態において単位画素領域の中央領域で上側ドメインと下側ドメインとの境界、つまり、第１及び第２ドメインが第３及び第４ドメインと成す境界は直線に形成されず、上述のようにジグザグ形状に形成される。液晶３１の長軸が偏光軸とほぼ４５°を成すとき、光利用効率が最大になる。

前記ジグザグ形状において、第３ブランチ電極部１９３ｄ及び第４ブランチ電極部１９３ｅは、第１偏光軸Ｐ０１及び第２偏光軸Ｐ０２と４５°を成す。従って、液晶３１の長軸は、第３ブランチ電極部１９３ｄ及び第４ブランチ電極部１９３ｅに対して実質的に直交するため、第１偏光軸Ｐ０１及び第２偏光軸Ｐ０２と４５°を成すように配列される。従って、単位画素領域でテクスチャＴＡ０１の発生が著しく減少することが分かる。

再び、図３を参照すると、第２画素電極１９５は、第１ヘッド部１９５ｄ１及び第２ヘッド部１９５ｄ２をさらに含む。第１ヘッド部１９５ｄ１は、第５ブランチ電極部１９５ｂの端部から第２ブランチ電極部１９３ｃに対して平行に延伸する。第２ヘッド部１９５ｄ２は、第６ブランチ電極部１９５ｃの端部から第３ブランチ電極部１９３ｄに対して平行に延伸する。第１ヘッド部１９５ｄ１及び第２ヘッド部１９５ｄ２は、隣接するブランチ電極部、例えば、第２ブランチ電極部１９３ｃ、第３ブランチ電極部１９３ｄ、第４ブランチ電極部１９３ｅと第２間隔で離隔される。第１ヘッド部１９５ｄ１及び第２ヘッド部１９５ｄ２は、第５ブランチ電極部１９５ｂ及び第６ブランチ電極部１９５ｃの端部で液晶３１への制御力が減少することを防ぐ。従って、図７に示すように、上下ドメインのジグザグ形状の境界でテクスチャの発生が著しく減少することが分かる。

図８は、鋭角型アレイ基板の一画素の平面図である。

図８に示したアレイ基板３００は、画素電極の形状を除いては、図１〜図３で説明したアレイ基板１００と実質的に同一である。図８に示すアレイ基板３００を鋭角型アレイ基板３００と定義する。鋭角アレイ基板３００において、第１支持電極部３９３ａは、単位画素領域の左側縦辺及び前記左側縦辺から単位画素領域の第１偏光軸方向Ｐ０１への中心線に沿って延伸する。

従って、第１画素電極３９３は、マルチブランチ方式でブランチ電極部が配置されず、従って、単位画素領域の上側及び下側ドメインの境界がジグザグ形状を有さずに直線型境界が形成される。その結果、第１支持電極部３９３ａのうち、前記中心線に沿って延伸する部分３９３ａ２と第１〜第４ブランチ電極部３９３ｂ，３９３ｃ，３９５ｂ，３９５ｃ（第３及び第４ブランチ電極部３９５ｂ、３９５ｃは、単位画素領域の右側縦辺に沿って延伸する第２画素電極３９５の第２支持電極３９５ａから第１支持電極部３９３ａに向かって斜めに延伸される）とは、第１実施形態とは異なり、鋭角を成す。

従って、前記中心線に沿って延伸した第１支持電極部３９３ａ２付近の液晶３１の長軸が第１偏光軸または第２偏光軸と４５°を成すことができず、不安定になる。その結果、単位画素領域の中間を横切る第１支持電極部３９３ａ２付近でテクスチャ発生が著しくなり、透過率を低下させる。

一方、本実施形態のアレイ基板１００及び表示装置１０によれば、第１画素電極３９３が上述したブランチ電極部を有し、第５ブランチ電極部１９５ｂ及び第６ブランチ電極部１９５ｃの端部に第１ヘッド部１９５ｄ１及び第２ヘッド部１９５ｄ２が形成されているため、テクスチャ発生が大きく減少する。

［第２実施形態］
図９は、第２実施形態によるアレイ基板を有する画素電極の平面図である。

図９を参照すると、本実施形態のアレイ基板は、画素電極の形状及び単位画素領域における配置方向を除いては、図１〜図３で説明したアレイ基板１００と実質的に同一である。従って、重複する説明は省略する。

本実施形態のアレイ基板は、第１画素電極５９３及び第２画素電極５９５を含む。第１画素電極５９３及び第２画素電極５９５は、長方形状の単位画素領域に配置される。第１画素電極５９３と第２画素電極５９５との間に電界が形成される。

第１画素電極５９３は、第１支持電極部５９３ａ、第１ブランチ電極部５９３ｂ、及び第２ブランチ電極部５９３ｃを含む。

第１支持電極５９３ａは、単位画素領域の左側縦辺及び上側横辺に沿って配置される。第１支持電極部５９３ａの下段には第１コンタクト部５９３ｆが延伸される。第１ブランチ電極部５９３ｂは、前記横辺と平行な第１方向Ｄ０１に向かって単位画素領域の第１領域に配列されている。少なくとも１つの第１ブランチ電極部５９３ｂは、第１支持電極部５９３ａから延伸される。

第２ブランチ電極部５９３ｃは、第１方向Ｄ０１と実質的に直交する第２方向Ｄ０２に向かって単位画素領域の第２領域に配置される。ｎ番目及びｎ＋１番目第２ブランチ電極部５９３ｃは、ｍ番目及びｍ＋１番目第１ブランチ電極部５９３ｂからそれぞれ延伸し、ｍ＋１番目第１ブランチ電極部５９３ｂは、ｎ番目第２ブランチ電極部５９３ｃから延伸する。従って、第１画素電極５９３は、図９に示すように、部分的にジグザグ形状を有する。

第１画素電極５９３は、第１ヘッド部５９３ｄ１及び第２ヘッド部５９３ｄ２をさらに含む。第１ヘッド部５９３ｄ１及び第２ヘッド部５９２ｄ２は、第１ブランチ電極部５９３ｂ及び第２ブランチ電極部５９３ｃの端部から第２方向Ｄ０２及び第１方向Ｄ０１にそれぞれ延伸して形成される。第１ヘッド部５９３ｄ１及び第２ヘッド部５９２ｄ２は、単位画素領域の縁でテクスチャの発生を減少させる。

第２画素電極５９５は、第２支持電極部５９５ａ、第３ブランチ電極部５９５ｂ及び第４ブランチ電極部５９５ｃを含む。

第２支持電極部５９５ａは、単位画素領域（図９に示す）の右側縦辺及び下側横辺に沿って形成される。第２支持電極部５９５ａの右下下段端部から第２コンタクト部５９５ｆが延伸する。第３ブランチ電極部５９５ｂは、第２支持電極部５９５ａから延伸して第１ブランチ電極部５９３ｂ間に第１ブランチ電極部５９３ｂと平行に配置される。第４ブランチ電極部５９５ｃは、第２支持電極５９５ａから延伸して第２ブランチ電極部５９３ｃ間に第２ブランチ電極部５９３ｃと平行に配置される。

第２画素電極５９５は、第３ヘッド部５９５ｄ１及び第４ヘッド部５９５ｄ２をさらに含む。第３ヘッド部５９５ｄ１及び第４ヘッド部５９５ｄ２は、第３ブランチ電極部５９５ｂ及び第４ブランチ電極部５９５ｃの端部から第２ブランチ電極部５９３ｃ及び第１ブランチ電極部５９３ｂに対してそれぞれ平行に延伸して形成される。

第３ヘッド部５９５ｄ１及び第４ヘッド部５９５ｄ２は、第３ブランチ電極部１９５ｂ及び第４ブランチ電極部１９５ｃの端部での液晶３１への制御力が減少することを防ぐ。

第１ブランチ電極部５９３ｂ及び第３ブランチ電極部５９５ｂは、第１間隔で離隔され、第１ブランチ電極部５９３ｂ及び第３ブランチ電極部５９５ｂによって２つのドメインが形成される。第２ブランチ電極部５９３ｃ及び第４ブランチ電極部５９５ｃは、前記第１間隔で離隔され、第２ブランチ電極部５９３ｃ及び第４ブランチ電極部５９５ｃによって、第１ブランチ電極部５９３ｂ及び第３ブランチ電極部５９５ｂによって形成されたドメインとは異なる２つのドメインが形成される。

本実施形態の表示装置は、図９で説明したアレイ基板を含むことと、偏光板の偏光軸方向（Ｐ０１，Ｐ０２）が第１ブランチ電極部５９３ｂ及び第２ブランチ電極部５９３ｃの延伸方向とほぼ４５°を成す方向を向いていることを除いては、図１〜図３において説明した表示装置１０と実質的に同一である。従って、重複する説明は省略する。

本実施形態において、下部偏光板の第１偏光軸は、第１方向Ｄ０１と４５°を成す第１偏光軸方向Ｐ００１と平行である。上部偏光板の第２偏光軸は、第１偏光軸と実質的に直交する第２偏光軸方向Ｐ００２と平行である。従って、第１画素電極５９３及び第２画素電極５９５は、単位画素領域全ての部分で第１偏光軸及び第２偏光軸と４５°を成すように配置される。

液晶の長軸は、第１支持電極部５９３ａ、第２支持電極部５９５ａ、第１〜第４ブランチ電極部（５９３ｂ，５９３ｃ，５９５ｂ，５９５ｃ）と実質的に直交する。従って、電界が印加されるとき、液晶の長軸は、単位画素領域全ての位置で第１偏光軸及び第２偏光軸と４５°を成す。従って、表示装置の光利用効率が大きく向上され、テクスチャの減少によって、透過率が向上して表示品質が向上する。

図１０は、図９に示す画素電極をモデリングしたテスト電極の平面図である。図１１は、図１０に示すテスト電極を有する表示装置より発生したテクスチャＴＡ０３を観測した写真である。

図１０に示す第１テスト電極ＴＥ０１は、長方形セルの横辺及び縦辺に対して平行に形成された第１ブランチ電極部５９３ｂ及び第２ブランチ電極部５９３ｃを有する。第２テスト電極ＴＥ０２は、第１ブランチ電極部５９３ｂと対向する第３ブランチ電極部５９５ｂ及び第２ブランチ電極部５９３ｃとの間に配置された第４ブランチ電極部５９５ｃを有する。偏光軸は、第１ブランチ電極部５９３ａ及び第２ブランチ電極部５９３ｃに対して４５°を成す。従って、第１テスト電極ＴＥ０１及び第２テスト電極ＴＥ０２は、図９で説明した第１画素電極５９３及び第２画素電極５９５に対するモデルとして有効に使用される。

液晶層に電界を印加してシミュレーションした結果、第１テスト電極ＴＥ０１を有する表示装置においては、図１１に示すように、縦辺付近の第２ブランチ電極部５９３ｃ及び第４ブランチ電極部５９５ｃにおいて、テクスチャがほぼ発生せず、上側及び下側の横辺付近の第４ブランチ電極部５９５ｃの端部及び第２ブランチ電極部５９３ｃの端部に僅かなテクスチャＴＡ０３が形成されることが分かる。テクスチャは、図９において説明したように、第１〜第４ブランチ電極部（５９３ｂ，５９３ｃ，５９５ｂ，５９５ｃ）の端部のヘッド部を形成してさらに減少させることができる。

図１２は、図９で説明した表示装置と、図８で説明した表示装置の電圧−透過率のグラフである。図１２において横軸は、液晶層に印加された電圧を示し、縦軸は表示装置の透過率を示す。曲線Ｇ１は、図９で説明した表示装置のシミュレーション結果を示す。曲線Ｇ２は、図８で説明した表示装置のシミュレーション結果を示す。

図１２を参照すると、実線で表示した曲線Ｇ１を参照すると、図９で説明した本実施形態の表示装置は、電圧が約４Ｖ以下では、透過率がほぼ０％に近く、電圧が約４Ｖ〜８Ｖの間で透過率が急激に増加し、最終的に約２０％の透過率を有する。点線で表示した曲線Ｇ２を参照すると、図８で説明した鋭角型表示装置は、最終的に１６％〜１７％程度の透過率を有する。

つまり、本実施形態のアレイ基板及び表示装置は、図８で説明した鋭角型表示装置より透過率面で著しく優れていることが分かる。

図１３、図１４、図１５、及び図１６は、図９に示す画素電極の変形例を示す平面図である。

図１３に示す画素電極において、第１ブランチ電極部７９３ｂと第２ブランチ電極部７９３ｃとがマルチブランチ方式で接続されず、第２ブランチ電極部７９３ｃが何れかの１つの第１ブランチ電極部７９３ｂから延伸し、その他の第１ブランチ電極部７９３ｂは、第１支持電極部７９３ａから延伸される。

図１４に示す画素電極において、第１支持電極部９９３ａは、単位画素領域の外郭を取り囲むように配置され、第１ブランチ電極部９９３ｂ及び第２ブランチ電極部９９３ｃは、全て第１支持電極部９９３ａから延伸する。第２支持電極部９９５ａは、十字状を有し、単位画素領域の中間に配置されて単位画素領域を複数のドメインに分割する。

図１５に示す画素電極において、図９に示した画素電極と類似するパターンで第１〜第４ブランチ電極部（１１９３ｂ，１１９３ｃ，１１９５ｂ，１１９５ｃ）が配置される。ただし、図９に示す画素電極とは異なって、図１５に示す画素電極においては、単位画素領域の右側下段端部領域で、１つの第１ブランチ電極部１１９３ｂから複数の第２ブランチ電極部１１９３ｃが延伸し、１つの第２ブランチ電極部１１９３ｃから複数の第１ブランチ電極部１１９３ｂが延伸する。また、図９に示した画素電極とは異なって、単位画素領域の右側下段端部領域でブランチ電極部間の離隔間隔が狭くなって、右側下段端部領域は、ハイ領域を成す。従って、第１〜第４ブランチ電極部（１１９３ｂ，１１９３ｃ，１１９５ｂ，１１９５ｃ）、ロー領域、及びハイ領域によって、単位画素領域には８つのドメインが実現される。

図１６に示す画素電極は、図１３に示す画素電極に類似である。ただし、図１６に示す画素電極においては、図１３に示す画素電極とは異なって、単位画素領域の右側下段端部領域で１つの第２ブランチ電極部１３９３ｃから複数の第１ブランチ電極部１３９３ｂが延伸し、下側の１つの第１ブランチ電極部１３９３ｂから複数の第２ブランチ電極部１３９３ｃが延伸する。また、図１３に示す画素電極とは異なって、単位画素領域の右側下段端部領域で、ブランチ電極部間の離隔間隔が狭くなってハイ領域を成す。従って、第１〜第４ブランチ電極部（１３９３ｂ，１３９３ｃ，１３９５ｂ，１３９５ｃ）、ロー領域、及びハイ領域によって、単位画素領域には８つのドメインが実現される。

図９及び図１３〜図１６に示した画素電極の形状は、画素電極の設計の変更、例えば、ロー領域及びハイ領域の比率及び位置を必要に応じて変更できる変形例を図示した。しかし、図９及び図１３〜図１６に示した画素電極は、支持電極部及びブランチ電極部の方向が全て偏光軸と４５°を成すという共通点を有する。従って、液晶層の光利用効率を極大化させるという長所がある。

また、第１画素電極（７９３，９９３，１１９３，１３９３）及び第２画素電極（７９５，９９５，１１９５，１３９５）には、互いに異なる極性の第１及び第２画素電圧が交互に印加されるため、第１及び第２画素電圧自体は小さくても、液晶の駆動電圧を増加させることができ、応答速度を向上させることができる。

以上、図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特徴請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。

本発明の実施形態によるアレイ基板によると、テクスチャを減少させて透過率が向上し、マルチドメインの実現が容易になり、液晶層の応答速度が向上して、液晶表示装置の表示品質が向上する。従って、本発明は液晶表示装置の画質向上に適用することができる。

１０ 表示装置
５ 下部偏光板
７ 上部偏光板
１００アレイ基板
１１０下部基板
１９３第１画素電極
１９３ｂ 第１ブランチ電極部
１９３ｃ 第２ブランチ電極部
１９３ｄ 第３ブランチ電極部
１９３ｅ 第４ブランチ電極部
１９５第２画素電極
１９５ｂ 第５ブランチ電極部
１９５ｃ 第６ブランチ電極部
１９５ｄ１，１９５ｄ２ ヘッド部
２００アレイ基板
２１０上部基板

Claims (14)

1. 第１支持電極部と、前記第１支持電極部から前記第１支持電極部に対して鋭角を成す第１方向に延伸する複数の第１ブランチ電極部と、前記第１支持電極部から第１方向と交差する第２方向に延伸する第２ブランチ電極部と、前記第１ブランチ電極部に隣接する前記第２ブランチ電極部から前記第１ブランチ電極部に対して平行に延伸する第３ブランチ電極部と、前記第３ブランチ電極部から前記第２ブランチ電極部に対して平行に延伸する第４ブランチ電極部と、を含む第１画素電極と、
   前記第１支持電極部と対向するように配置される第２支持電極部と、前記第２支持電極部から前記第１ブランチ電極部と前記第３ブランチ電極部との間及び前記第１ブランチ電極部間に延伸する第５ブランチ電極部と、前記第２ブランチ電極部と第４ブランチ電極部との間及び前記第２ブランチ電極部間に延伸する第６ブランチ電極部と、を有する第２画素電極と、を含むことを特徴とする表示装置。
2. 前記第１支持電極部及び前記第２支持電極部は、前記表示装置の背面に配置される下部偏光板の偏光軸方向に対して平行に配置されて、前記第１方向及び前記偏光軸方向は４５°を成すことを特徴とする請求項１に記載の表示装置。
3. 前記第１支持電極部に対して平行に延びる第１データラインと、
   前記第２支持電極部に対して平行に延びる第２データラインと、
   前記第１データラインと前記第１画素電極とを電気的に接続する第１スイッチング素子と、
   前記第２データラインと前記第２画素電極とを電気的に接続する第２スイッチング素子と、をさらに含むことを特徴とする請求項２に記載の表示装置。
4. 前記第１画素電極及び第２画素電極が配置された単位画素領域は、
   前記第１ブランチ電極部及び第５ブランチ電極部と、前記第２ブランチ電極部及び第６ブランチ電極部とが第１間隔で離隔されたロー領域と、
   前記第１ブランチ電極部及び第５ブランチ電極部と、前記第２ブランチ電極部及び第６ブランチ電極部とが第１間隔より小さな第２間隔で離隔されたハイ領域と、を有することを特徴とする請求項２に記載の表示装置。
5. 前記単位画素領域は、前記偏光軸方向に対して平行な辺を有する長方形を有し、
   前記単位画素領域の前記第２方向の上段端部領域と、第１方向下段端部領域と、前記第２支持電極部の付近の中間領域とが、前記ハイ領域に定義され、
   前記ハイ領域及びロー領域は、交互に配列されることを特徴とする請求項４に記載の表示装置。
6. 前記第１画素電極は、
   前記第４ブランチ電極部から前記第３ブランチ電極部と前記第１間隔を維持し、前記第３ブランチ電極部に対して平行に延伸する第７ブランチ電極部と、
   前記第７ブランチ電極部から前記第４ブランチ電極部と前記第２間隔を維持し、前記第４ブランチ電極部に対して平行に延伸する第８ブランチ電極部と、をさらに含むことを特徴とする請求項５に記載の表示装置。
7. 前記第２画素電極は、
   前記第１ブランチ電極部と第３ブランチ電極部との間の前記第５ブランチ電極部の端部から前記第２ブランチ電極部に対して平行に形成された第１ヘッド部と、
   前記第２ブランチ電極部と第４ブランチ電極部との間の前記第６ブランチ電極部の端部から前記第３ブランチ電極部に対して平行に形成された第２ヘッド部と、をさらに含むことを特徴とする請求項４に記載の表示装置。
8. 単位画素領域の第１辺と、前記第１辺に隣接して前記第１辺に対して垂直な前記単位画素領域の第２辺と、の各々に平行に配置された辺を有する第１支持電極部と、
   前記第１支持電極部から延伸し、前記第１辺に対して平行に配置された第１ブランチ電極部と、
   前記第１ブランチ電極部から延伸し、前記第２辺に対して平行に配置された第２ブランチ電極部と、
   前記第２ブランチ電極部から延伸し、前記第１辺に対して平行に配置された第３ブランチ電極部と、
   前記第３ブランチ電極部から延伸し、前記第２辺に対して平行に配置された第４ブランチ電極部と、
   を有する第１画素電極と、
   前記第１辺および前記第２辺の各々に平行に配置された辺を有する第２支持電極部と、
   前記第２支持電極部から延伸し、前記第１ブランチ電極部と前記第３ブランチ電極部との間に配置された第５ブランチ電極部と、
   前記第５ブランチ電極部の端部から、前記第２ブランチ電極部に対して平行に延伸したＴ字型の第１ヘッド部と、
   前記第２支持電極部から延伸し、前記第２ブランチ電極部と前記第４ブランチ電極部との間に配置された第６ブランチ電極部と、
   前記第６ブランチ電極部の端部から、前記第１ブランチ電極部に対して平行に延伸したＴ字型の第２ヘッド部と、
   を有する第２画素電極と、を含むことを特徴とする表示装置。
9. 前記表示装置の背面に配置される下部偏光板の偏光軸と鋭角を成して前記第１辺に対して平行に配置された第１データラインと、
   前記第１データラインに平行に配置された第２データラインと、
   前記第１データラインと前記第１画素電極とを電気的に接続する第１スイッチング素子と、
   前記第２データラインと前記第２画素電極とを電気的に接続する第２スイッチング素子と、をさらに含むことを特徴とする請求項８に記載の表示装置。
10. 前記第１画素電極は、
    前記第４ブランチ電極部から延伸し、前記第１辺に対して平行に配置された第７ブランチ電極部と、
    前記第７ブランチ電極部から延伸し、前記第２辺に対して平行に配置された第８ブランチ電極部と、をさらに含み、
    前記第１及び第２ブランチ電極部が前記第３及び第４ブランチ電極部から第１間隔で離隔して配置されたロー領域と、
    前記第３及び第４ブランチ電極部が前記第７及び第８ブランチ電極部から前記第１間隔より小さい第２間隔で離隔されたハイ領域と、を有することを特徴とする請求項８に記載の表示装置。
11. 単位画素領域の第１辺と、前記第１辺に隣接して前記第１辺に対して垂直な前記単位画素領域の第２辺と、の各々に平行に配置された辺を有する第１支持電極部と、
    前記第１支持電極部から延伸し、前記第１辺に対して平行に配置された複数の第１ブランチ電極部と、
    前記複数の第１ブランチ電極部のうち少なくとも１つの前記第１ブランチ電極部から延伸し、前記第２辺に対して平行に配置された複数の第２ブランチ電極部と、
    を有する第１画素電極と、
    前記第１辺および前記第２辺の各々に平行に配置された辺を有する第２支持電極部と、
    前記第２支持電極部から延伸し、前記第１ブランチ電極部間に配置された第３ブランチ電極部と、
    前記第３ブランチ電極部の端部から、前記第２ブランチ電極部に対して平行に延伸したＴ字型の第１ヘッド部と、
    前記第２支持電極部から延伸し、前記第２ブランチ電極部間に配置された第４ブランチ電極部と、
    前記第４ブランチ電極部の端部から、前記第１ブランチ電極部に対して平行に延伸したＴ字型の第２ヘッド部と、
    を有する第２画素電極と、を含むことを特徴とする表示装置。
12. 前記表示装置の背面に配置される下部偏光板の偏光軸と鋭角を成して前記第１辺に対して平行に配置された第１データラインと、
    前記第１データラインに平行に配置された第２データラインと、
    前記第１データラインと前記第１画素電極とを電気的に接続する第１スイッチング素子と、
    前記第２データラインと前記第２画素電極とを電気的に接続する第２スイッチング素子と、をさらに含むことを特徴とする請求項１１に記載の表示装置。
13. 前記第１画素電極は、
    前記複数の第２ブランチ電極部のうち少なくとも１つの前記第２ブランチ電極部から延伸し、前記第１辺に対して平行に配置された複数の第５ブランチ電極部と、
    前記第５ブランチ電極部から延伸し、前記第２辺に対して平行に配置された第６ブランチ電極部と、をさらに含むことを特徴とする請求項１１に記載の表示装置。
14. 前記複数の第１ブランチ電極部のうち隣接する前記第１ブランチ電極部、及び前記複数の第２ブランチ電極部のうち隣接する前記第２ブランチ電極部が第１間隔で離隔して配置されたロー領域と、
    前記第２ブランチ電極部が接続された前記第１ブランチ電極部、及び前記第５ブランチ電極部が接続された前記第２ブランチ電極部が、前記第５ブランチ電極部、及び前記第６ブランチ電極部から前記第１間隔より小さい第２間隔で離隔されたハイ領域と、を有することを特徴とする請求項１３に記載の表示装置。