KR20120036184A - 박막 트랜지스터 표시판 및 액정 표시 장치 - Google Patents

박막 트랜지스터 표시판 및 액정 표시 장치 Download PDF

Info

Publication number
KR20120036184A
KR20120036184A KR1020100097921A KR20100097921A KR20120036184A KR 20120036184 A KR20120036184 A KR 20120036184A KR 1020100097921 A KR1020100097921 A KR 1020100097921A KR 20100097921 A KR20100097921 A KR 20100097921A KR 20120036184 A KR20120036184 A KR 20120036184A
Authority
KR
South Korea
Prior art keywords
electrode
switching element
gate line
line
shielding
Prior art date
Application number
KR1020100097921A
Other languages
English (en)
Other versions
KR101794283B1 (ko
Inventor
이성영
김지선
김성훈
안시현
백창훈
채종철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100097921A priority Critical patent/KR101794283B1/ko
Priority to US13/081,591 priority patent/US9007289B2/en
Publication of KR20120036184A publication Critical patent/KR20120036184A/ko
Application granted granted Critical
Publication of KR101794283B1 publication Critical patent/KR101794283B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 한 실시예에 따른 액정 표시 장치는 제1 게이트선, 제1 게이트선과 분리되어 있는 공통 전압선, 제1 게이트선 및 공통 전압선과 절연되어 교차하는 데이터선, 제1 게이트선 및 상기 데이터선과 연결되어 있는 제1 스위칭 소자, 제1 게이트선 및 상기 데이터선과 연결되어 있는 제2 스위칭 소자, 제1 스위칭 소자와 연결되어 있는 제1 액정 축전기, 제2 스위칭 소자와 연결되어 있는 제2 액정 축전기, 제1 스위칭 소자와 연결되어 있는 제3 스위칭 소자, 제3 스위칭 소자와 상기 공통 전압선에 연결되어 있는 보조 축전기, 그리고 제1 게이트선과 같은 방향으로 뻗어 있으며 상기 제1 스위칭 소자와 연결되어 있는 차폐 전극을 포함한다.

Description

박막 트랜지스터 표시판 및 액정 표시 장치{THIN FILM TRANSTISTOR ARRAY PANEL AND LIQUID CRYSTAL DISPLAY}
본 발명은 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode) 및 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치 중에서 전기장이 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 방식(vertically aligned mode) 액정 표시 장치는 대비비가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다.
한편 수직 배향 방식의 액정 표시 장치는 전면 시인성에 비하여 측면 시인성이 떨어질 수 있는데, 이를 해결하기 위하여 하나의 화소를 두 개의 부화소로 분할하고 두 개의 부화소의 전압을 달리하는 방법이 제시되었다.
화소를 분할 할 때 게이트선을 중심으로 박막 트랜지스터가 연결되는데 게이트선과 인접한 부분에서 빛샘이 발생할 수 있다. 특히 외부 충격이 가해질 경우 게이트선과 인접한 부분에서 빛샘이 더욱 증가한다.
따라서 본 발명이 해결하고자 하는 과제는 외부 충격이 가해지더라도 게이트선과 인접한 부분에서 빛샘이 증가하지 않는 박막 트랜지스터 표시판을 제공하는 것이다.
본 발명의 한 실시예에 따른 액정 표시 장치는 제1 게이트선, 제1 게이트선과 분리되어 있는 공통 전압선, 제1 게이트선 및 공통 전압선과 절연되어 교차하는 데이터선, 제1 게이트선 및 데이터선과 연결되어 있는 제1 스위칭 소자, 제1 게이트선 및 데이터선과 연결되어 있는 제2 스위칭 소자, 제1 스위칭 소자와 연결되어 있는 제1 액정 축전기, 제2 스위칭 소자와 연결되어 있는 제2 액정 축전기, 제1 스위칭 소자와 연결되어 있는 제3 스위칭 소자, 제3 스위칭 소자와 공통 전압선에 연결되어 있는 보조 축전기, 그리고 제1 게이트선과 같은 방향으로 뻗어 있으며 제1 스위칭 소자와 연결되어 있는 차폐 전극을 포함한다.
상기 제1 스위칭 소자와 연결되어 있는 제1 부화소 전극 및 제2 스위칭 소자와 연결되어 있는 제2 부화소 전극을 가지는 화소 전극을 더 포함하고, 제1 부화소 전극에는 제2 부화소 전극보다 낮은 전압이 인가될 수 있다.
상기 차폐전극은 화소 전극과 동일층에 형성되어 있을 수 있다.
상기 차폐전극은 제1 스위칭 소자의 드레인 전극과 제1 부화소 전극을 연결할 수 있다.
상기 제3 스위칭 소자의 입력 단자는 제1 스위칭 소자의 드레인 전극과 연결되어 있고, 제3 스위칭 소자의 출력 단자는 보조 축전기와 연결되어 있고, 제3 스위칭 소자의 제어 단자는 플로팅 되어 있을 수 있다.
상기 제1 스위칭 소자, 제2 스위칭 소자 및 제3 스위칭 소자는 공통 전압선과 제1 게이트선 사이에 위치하고, 차폐 전극은 보조 축전기와 제1 게이트선 사이에 위치하며 공통 전압선보다 제1 게이트선에 더 인접하게 위치할 수 있다.
상기 화소 전극의 하부 가로변은 공통 전압선과 중첩하고, 화소 전극과 이웃하는 화소 전극의 상부 가로변은 제1 게이트선과 중첩할 수 있다.
상기 제1 스위칭 소자와 연결되어 있는 제1 부화소 전극과 이웃하는 화소 전극의 제1 부화소 전극으로부터 차폐 전극까지의 거리는 5㎛ 이하일 수 있다.
상기 차폐 전극은 화소 전극의 가로변 길이의 1/2이상일 수 있다.
상기 제1 스위칭 소자, 제2 스위칭 소자 및 제3 스위칭 소자와 화소 전극 사이에 위치하는 유기 물질로 이루어진 보호막을 더 포함하고, 차폐 전극은 보호막에 형성되어 있는 제1 접촉 구멍을 통해서 제1 스위칭 소자의 드레인 전극과 연결되고, 제2 부화소 전극은 보호막에 형성되어 있는 제2 접촉 구멍을 통해서 제2 스위칭 소자의 드레인 전극과 연결되어 있을 수 있다.
상기 제1 게이트선과 분리되어 있는 제2 게이트선을 더 포함하고, 제3 스위칭 소자의 입력 단자는 제1 스위칭 소자의 드레인 전극과 연결되어 있고, 제3 스위칭 소자의 출력 단자는 보조 축전기와 연결되어 있고, 제3 스위칭 소자의 제어 단자는 제2 게이트선과 연결되어 있을 수 있다.
상기 차폐 전극은 제1 게이트선과 제2 게이트선 사이에 위치할 수 있다.
상기 제2 게이트선과 차폐 전극 사이의 거리는 5㎛ 이하일 수 있다.
상기 차폐 전극은 화소 전극의 가로변 길이의 1/2이상일 수 있다.
상기 제1 스위칭 소자, 제2 스위칭 소자 및 제3 스위칭 소자와 화소 전극 사이에 위치하는 유기 물질로 이루어진 보호막을 더 포함하고, 차폐 전극은 보호막에 형성되어 있는 제1 접촉 구멍을 통해서 제1 스위칭 소자의 드레인 전극과 연결되고, 제2 부화소 전극은 보호막에 형성되어 있는 제2 접촉 구멍을 통해서 제2 스위칭 소자의 드레인 전극과 연결되어 있을 수 있다.
상기 화소 전극은 도메인 분할 수단에 의해서 복수의 도메인으로 분할되어 있을 수 있다.
상기 도메인 분할 수단은 데이터선에 대해서 기울어져 있으며, 화소 전극은 화소 전극을 상부 및 하부로 분할하는 가상의 가로 중심선에 대해서 대칭일 수 있다.
상기 액정층은 기판 면에 대해서 수직하게 배열되어 있을 수 있다.
상기한 다른 과제를 달성하기 위한 본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 위치하는 제1 게이트선, 제1 게이트선과 교차하는 데이터선, 제1 게이트선 및 데이터선과 연결되어 있는 제1 스위칭 소자, 제1 스위칭 소자와 연결되어 있는 화소 전극, 데이터선과 중첩하며 데이터선을 따라 길게 뻗어 있는 차폐선, 이웃하는 두 차폐선을 연결하는 차폐 전극을 포함한다.
상기 차폐선과 차폐 전극은 화소 전극과 동일층에 동일 물질로 형성되어 있을 수 있다.
상기 화소 전극은 제1 부화소 전극과 제2 부화소 전극을 포함하고, 차폐 전극은 제1 부화소 전극과 제2 부화소 전극 사이에 위치할 수 있다.
상기 제1 부화소 전극에는 제2 부화소 전극보다 낮은 전압이 인가될 수 있다.
상기 제1 게이트선과 분리되어 있는 공통 전압선, 제1 게이트선, 데이터선 및 제2 부화소 전극과 연결되어 있는 제2 스위칭 소자, 제1 스위칭 소자와 연결되어 있는 입력 단자, 플로팅되어 있는 제어 단자, 그리고 출력 단자를 포함하는 제3 스위칭 소자, 제3 스위칭 소자와 공통 전압선에 연결되어 있는 보조 축전기를 더 포함할 수 있다.
상기 제1 게이트선과 분리되어 있는 제2 게이트선, 제1 게이트선 및 제2 게이트선과 분리되어 있는 공통 전압선, 제1 게이트선 및 데이터선과 연결되어 있는 제2 스위칭 소자, 제1 스위칭 소자와 연결되어 있는 입력 단자, 제2 게이트선과 연결되어 있는 제어 단자, 그리고 출력 단자를 포함하는 제3 스위칭 소자, 제3 스위칭 소자와 공통 전압선에 연결되어 있는 보조 축전기를 더 포함할 수 있다.
상기한 과제를 달성하기 위한 본 발명에 따른 액정 표시 장치는 절연 기판, 절연 기판 위에 위치하는 게이트선, 게이트선과 교차하는 데이터선, 게이트선 및 데이터선과 연결되어 있는 스위칭 소자, 스위칭 소자와 연결되어 있는 화소 전극, 게이트선과 분리되어 있으며 게이트선과 같은 방향으로 뻗어 있는 차폐 전극을 포함하고, 화소 전극은 제1 부화소 전극, 제1 부화소 전극보다 높은 전압이 인가되는 제2 부화소 전극을 포함하고, 차폐 전극은 제1 부화소 전극과 연결되어 있다.
상기 스위칭 소자는 제1 부화소 전극과 제2 부화소 전극과 각각 연결되어 있는 제1 스위칭 소자와 제2 스위칭 소자를 포함할 수 있다.
상기 차폐 전극은 화소 전극과 동일한 층에 동일한 물질로 형성되어 있을 수 있다.
상기 차폐 전극은 제1 스위칭 소자의 드레인 전극과 연결되어 있을 수 있다.
상기 차폐 전극은 제1 부화소 전극과 제2 부화소 전극 사이에 위치할 수 있다.
상기 차폐 전극은 화소 전극과 동일한 층에 동일한 물질로 형성되어 있을 수 있다.
본 발명에서와 같이 게이트선과 인접한 부분에 차폐 전극을 형성하면 외부 충격이 가해지더라도 게이트선과 인접한 부분에서의 빛샘을 방지할 수 있다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이다.
도 2는 도 1의 II-II선을 따라 잘라 도시한 단면도이고, 도 3은 도 1의 III-III선을 따라 잘라 도시한 단면도이다.
도 4는 본 발명의 실시예에 따른 액정 표시 장치의 블랙 상태에서의 사진이다.
도 5는 도 1 내지 도 3의 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 6는 본 발명의 다른 실시예에 따른 액정 표시 장치의 한 화소에 대한 배치도이다.
도 7은 도 6의 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 8 및 도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치의 배치도이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 발명에 따른 액정 표시 장치에 대해서 도 1 내지 3을 참조하여 구체적으로 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 2는 도 1의 II-II선을 따라 잘라 도시한 단면도이고, 도 3은 도 1의 III-III선을 따라 잘라 도시한 단면도이다.
도 1 내지 3에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200) 및 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.
먼저, 하부 표시판(100)에 대하여 설명한다.
절연 기판(110) 위에 복수의 게이트선(121), 제3 게이트 전극(124c) 및 복수의 공통 전압선(131)을 포함하는 복수의 게이트 도전체가 형성되어 있다.
게이트선(121)은 주로 가로 방향으로 뻗어 있으며 게이트 신호를 전달한다. 게이트선(121)은 위로 돌출한 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)을 포함한다. 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)은 서로 연결되어 있을 수 있다.
제3 게이트 전극(124c)은 섬형으로서 플로팅(floating)되어 있다.
공통 전압선(131)은 주로 가로 방향으로 뻗어 있으며 공통 전압(Vcom) 등의 일정한 전압을 전달한다. 공통 전압선(131)은 아래로 돌출되어 확장된 유지 전극(137) 및 게이트선(121)과 대략 수직하게 위로 뻗은 한 쌍의 세로부(134)를 포함한다.
게이트 도전체 위에는 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 비정질 규소 또는 결정질 규소 등으로 만들어질 수 있는 복수의 선형 반도체(도시하지 않음)가 형성되어 있다. 선형 반도체는 주로 세로 방향으로 뻗어 있으며 제1 및 제2 게이트 전극(124a, 124b)을 향하여 뻗으며 서로 연결되어 있는 제1 및 제2 반도체(154a, 154b), 그리고 제2 반도체(154b)로부터 뻗어 나와 제3 게이트 전극(124c) 위에 위치하는 제3 반도체(154c)를 포함한다.
제1 반도체(154a) 위에는 한 쌍의 저항성 접촉 부재(ohmic contact)(163a, 165a)가 위치하고, 제2 반도체(154b) 위에는 한 쌍의 저항성 접촉 부재(163b, 165b)가 위치한다. 또한 제3 반도체(154c) 위에는 한 쌍의 저항성 접촉 부재(163c, 165c)가 위치한다. 저항성 접촉 부재(163a)는 선형 반도체 위에 위치하는 선형 저항성 접촉 부재(도시하지 않음)와 연결되어 있을 수 있고, 저항성 접촉 부재(165a, 163b)는 서로 연결되어 있을 수 있으며, 저항성 접촉 부재(165b, 163c)도 서로 연결되어 있을 수 있다. 저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다.
저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c) 및 게이트 절연막(140) 위에는 복수의 데이터선(171)과 복수의 제1 드레인 전극(175a), 복수의 제2 드레인 전극(175b), 그리고 복수의 제3 드레인 전극(175c)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 공통 전압선(131)과 교차할 수 있다. 각 데이터선(171)은 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)을 향하여 뻗으며 서로 연결되어 있을 수 있는 제1 소스 전극(source electrode)(173a) 및 제2 소스 전극(173b)을 포함한다.
제1 드레인 전극(175a), 제2 드레인 전극(175b) 및 제3 드레인 전극(175c)은 막대형 한 쪽 끝 부분과 면적이 상대적으로 넓은 다른 쪽 끝 부분을 포함한다. 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)의 막대형 끝 부분은 각각 제1 소스 전극(173a) 및 제2 소스 전극(173b)으로 일부 둘러싸여 있다. 제2 드레인 전극(175b)의 넓은 한 쪽 끝 부분은 다시 연장되어 막대형인 제3 소스 전극(173c)을 이루며, 제3 소스 전극(173c)은 제3 드레인 전극(175c)과 마주한다. 제3 드레인 전극(175c)의 넓은 끝 부분(177c)은 공통 전압선(131)의 유지 전극(137)과 중첩하여 보조 축전기(C3)를 이룬다.
제1/제2/제3 게이트 전극(124a/124b/124c), 제1/제2/제3 소스 전극(173a/173b/173c) 및 제1/제2/제3 드레인 전극(175a/175b/175c)은 제1/제2/제3 반도체(154a/154b/154c)와 함께 제1/제2/제3 박막 트랜지스터(thin film transistor, TFT)(Qa/Qb/Qc)를 이루며, 박막 트랜지스터의 채널(channel)은 각 소스 전극(173a/173b/173c)과 각 드레인 전극(175a/175b/175c) 사이의 각 반도체(154a/154b/154c)에 형성된다.
제1, 제2 및 제3 반도체(154a, 154b, 154c)를 포함하는 선형 반도체는 제1, 제2 및 제3 소스 전극(173a, 173b, 173c)과 제1, 제2 및 제3 드레인 전극(175a, 175b, 175c) 사이의 채널 영역을 제외하고는 데이터 도전체 및 그 하부의 저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c)와 실질적으로 동일한 평면 모양을 가질 수 있다.
데이터 도전체 및 노출된 제1, 제2 및 제3 반도체(154a, 154b, 154c) 부분 위에는 유기 절연물로 만들어진 보호막(180)이 형성되어 있다. 보호막(180)에는 제1 드레인 전극(175a)의 넓은 끝 부분을 드러내는 제1 접촉 구멍(contact hole)(185a), 그리고 제2 드레인 전극(175b)의 넓은 끝 부분을 드러내는 제2 접촉 구멍(185b)이 형성되어 있다.
보호막(180) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있는 복수의 화소 전극(pixel electrode)(191) 및 차폐 전극(9)이 형성되어 있다. 하나의 화소 전극(191)은 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)을 포함하며, 화소 전극(191)의 전체적인 모양은 사각형일 수 있다. 제2 부화소 전극(191b)은 간극(91)을 사이에 두고 제1 부화소 전극(191a)으로 둘러싸여 있다.
제1 부화소 전극(191a)은 제1 부화소 전극(191a)의 두 사선부 사이에 끼어 있으며 깔때기 모양의 절개부(92)를 포함하는 삼각형 부분, 그리고 제1 부화소 전극(191a)의 두 사선부의 위쪽 및 아래쪽에 위치하는 절개부(93a, 93b)를 포함한다.
절개부(92)는 마주하는 간극(91)의 빗변에 평행하게 뻗는 두 빗변 및 두 빗변과 연결되어 있으며 가로 방향으로 뻗는 두 가로변을 포함하고, 절개부(93a, 93b)도 마주하는 간극(91)의 빗변에 평행하게 형성되어 있다.
간극(91)의 두 빗변, 절개부(92)의 두 빗변 및 절개부(93a, 93b)는 게이트선(121)과 대략 45도 또는 135도의 각을 이룰 수 있다.
제2 부화소 전극(191a)은 게이트선(121)에 대해 비스듬하게 뻗은 하부 및 상부의 두 사선부를 포함한다. 사선부는 화소 전극을 상하로 나누는 가상의 가로 중심선에 대해서 상부 및 하부에 각각 위치하며 상부 및 하부에 위치하는 사선부는 연결되어 있다.
제1 부화소 전극(191a)의 면적은 제2 부화소 전극(191b)의 면적보다 클 수 있다.
제1 부화소 전극(191a)은 제1 접촉 구멍(185a)을 통해 제1 드레인 전극(175a)으로부터 데이터 전압을 인가 받고, 제2 부화소 전극(191b)은 제2 접촉 구멍(185b)을 통해 제2 드레인 전극(175b)으로부터 데이터 전압을 인가 받는다. 이 때 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)이 제1 및 제2 스위칭 소자(Qa, Qb)로부터 인가 받는 데이터 전압은 서로 같다.
차폐 전극(9)은 제1 부화소 전극(191a)과 연결되어 있으며, 게이트선(121)과 나란한 방향으로 뻗어 있다. 차폐 전극(9)은 화소 전극의 가로변 길이의 1/2이상인 것이 바람직하다. 차폐 전극(9)으로 인해서 화소의 감소 곡선이 왜곡되는 것을 최소화하기 위해서, 차폐 전극(9)과 연결되는 화소의 전계는 차폐 전극(9)과 연결되지 않는 화소의 전계보다 낮은 것이 바람직하다.
본 발명의 실시예에서는 공간 손실을 최소화하기 위해서 이웃하는 두 화소 전극 사이에 제1 스위칭 소자(Qa), 제2 스위칭 소자(Qb) 및 제3 스위칭 소자(Qc)가 위치한다. 이때, 두 화소 전극 중 위쪽 화소 전극의 하부변은 공통 전압선(131)과 중첩하고, 아래쪽 화소 전극의 상부변은 게이트선(121)과 중첩한다.
게이트선(121)과 중첩하는 화소 전극(191)의 가로변으로부터 차폐 전극(9)까지의 거리는 5㎛이하인 것이 바람직하다. 5㎛보다 간격이 클 경우 게이트선 주위에 발생하는 빛샘이 발생할 수 있다. 본 발명에서와 같이 5㎛이하일 경우 화소 전극의 가로변과 차폐 전극 사이의 간격이 슬릿(Slit)이 되어 인접한 게이트선으로 인한 전계를 차단한다. 따라서 게이트선 사이의 빛샘을 방지할 수 있다. 또한, 본 발명의 실시예에서는 보호막을 저유전율의 유기 물질로 형성함으로써 게이트선으로 인한 전계를 효과적으로 차단할 수 있도록 한다.
도 4는 본 발명의 실시예에 따른 액정 표시 장치의 블랙 상태에서의 사진이다.
도 4를 참조하면, 실제 두드림과 같이 외부 충격이 가해지더라도 블랙 상태에서 빛샘이 발생하지 않는 것을 확인할 수 있다.
화소 전극(191) 위에는 배향막(도시하지 않음)이 형성되어 있을 수 있다.
다음 상부 표시판(200)에 대하여 설명한다.
절연 기판(210) 위에 차광 부재(light blocking member)(도시하지 않음)가 형성되어 있다. 차광 부재는 화소 전극(191) 사이의 빛샘을 막고 화소 전극(191)과 마주하는 개구 영역을 정의하는 개구부(도시하지 않음)를 포함한다.
기판(210) 및 차광 부재 위에는 복수의 색필터(230)가 형성되어 있다. 색필터는 차광 부재로 둘러싸인 영역 내에 대부분 존재할 수 있으며, 화소 전극(191) 열을 따라서 길게 뻗을 수 있다. 각 색필터는 적색, 녹색 및 청색의 삼원색 등 기본색 중 하나를 표시할 수 있다. 본 발명의 실시예에서는 색필터(230)을 상부 표시판에 형성하였으나, 하부 표시판에 형성(도시하지 않음)할 수도 있다. 즉, 데이터선 및 드레인 전극과 화소 전극 사이에 색필터를 위치하여 상부 표시판과 하부 표시판을 정렬할 때 색필터로 인한 정렬 마진을 증가시킬 수 있어, 개구율을 증가시킬 수 있다.
차광 부재 및 색필터 중 적어도 하나는 하부 표시판(100)에 위치할 수도 있다.
색필터 및 차광 부재 위에는 덮개막(overcoat)(250)이 형성되어 있다. 그러나 덮개막(250)은 생략될 수 있다.
덮개막(250) 위에는 화소 전극(191)과 마주하며 공통 전압(Vcom)을 인가 받는 대향 전극(270)이 형성되어 있다. 대향 전극(270)은 복수의 화소 전극(191), 예를 들어 모든 화소 전극(191)과 마주할 수 있도록 통판으로 형성되어 있을 수 있다. 대향 전극(270)은 화소 전극(191)의 간극(91)의 빗변, 절개부(92)의 빗변 및 절개부(93a, 93b)에 실질적으로 평행한 사선부를 가지는 복수 쌍의 절개부(71, 72, 73a, 73b, 74a, 74b)를 포함한다. 각 절개부(71, 72, 73a, 73b, 74a, 74b)는 각 사선부의 끝에서 세로 방향 또는 가로 방향으로 뻗은 종단부를 더 포함하고, 절개부(71)는 두 사선부가 만나는 곳에서 가로 방향으로 뻗은 가로부를 더 포함한다.
대향 전극(270) 위에는 배향막(도시하지 않음)이 도포되어 있을 수 있다.
하부 표시판(100) 및 상부 표시판(200)의 두 배향막은 수직 배향막일 수 있다.
하부 표시판(100)과 상부 표시판(200) 사이에 들어 있는 액정층(3)은 유전율 이방성을 가지는 액정 분자를 포함한다. 액정 분자는 전기장이 없는 상태에서 대체로 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있을 수 있다.
하부 표시판(100)의 제1 부화소 전극(191a)은 상부 표시판(200)의 대향 전극(270) 및 그 사이의 액정층(3)과 함께 제1 액정 축전기(Clca)를 이루고, 제2 부화소 전극(191b)은 대향 전극(270) 및 그 사이의 액정층(3)과 함께 제2 액정 축전기(Clcb)를 이룬다.
데이터 전압이 인가된 제1 및 제2 부화소 전극(191a, 191b)은 상부 표시판(200)의 대향 전극(270)과 함께 액정층(3)에 전기장을 생성함으로써 두 전극(191, 270) 사이의 액정층(3)의 액정 분자의 방향을 결정한다. 액정 분자들이 기울어지는 방향은 일차적으로 화소 전극(191)의 간극(91) 및 절개부(92, 93a, 93b)와 대향 전극(270)의 절개부(71, 72, 73a, 73b, 74a, 74b)의 변이 표시판(100, 200)의 표면에 거의 수직인 주 전기장을 왜곡하여 만들어내는 수평 성분에 의하여 결정된다. 이러한 주 전기장의 수평 성분은 간극(91) 및 절개부(92, 93a, 93b, 71, 72, 73a, 73b, 74a, 74b)의 변에 거의 수직이며, 액정 분자들은 이들 변에 대략 수직인 방향으로 기울어진다. 본 실시예에서 액정 분자들의 기울어지는 방향은 대략 네 방향이며, 이와 같이 액정 분자가 기울어지는 방향을 다양하게 하면 액정 표시 장치의 기준 시야각이 커질 수 있다.
또한 제1 및 제2 부화소 전극(191a, 191b)의 전압과 대향 전극(270)의 전압의 차이는 제1 및 제2 액정 축전기(Clca, Clcb)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 이 화소 전압의 크기에 따라 그 배열 또는 기울어진 정도가 달라지며 이에 따라 액정층(3)에 입사된 빛의 편광의 변화 정도가 달라진다. 이러한 편광의 변화는 편광자에 의하여 빛의 투과율 변화로 나타나며 이를 통하여 액정 표시 장치는 영상을 표시한다.
본 발명의 실시예에서는 제1 부화소 전극(191a)이 제1 스위칭 소자(Qb)를 통해 인가 받은 데이터 전압이 제3 스위칭 소자(Qc) 및 보조 축전기(C3)에 의해 변화하여 제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb)의 충전 전압, 즉 액정 분자의 기울어진 정도가 달라지게 된다.
도 5는 도 1 내지 도 3의 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 5를 참조하면, 게이트선(121), 데이터선(171), 공통 전압선(131)을 포함하는 신호선과 이에 연결되어 있는 복수의 화소(PX)를 포함한다. 각 화소(PX)는 한 쌍의 제1 및 제2 부화소(PXa, PXb)를 포함하고, 제1 부화소(PXa)는 제1 부화소 전극(191a), 제1 액정 축전기(Clca) 및 제1 스위칭 소자(Qa)를 포함하고, 제2 부화소(PXb)는 제2 부화소 전극(191b), 제2 액정 축전기(Clcb) 및 제2 스위칭 소자(Qb)를 포함한다.
제1 부화소(Pxa)는 제1 스위칭 소자(Qb)와 연결되어 있는 입력 단자인 제3 소스 전극, 플로팅되어 있는 제어 단자인 제3 게이트 전극 및 출력 단자인 제3 드레인 전극을 포함하는 제3 스위칭 소자(Qc) 및 제3 스위칭 소자(Qc)와 공통 전압선(131)에 연결되어 있는 보조 축전기(C3)을 더 포함한다. 본 발명의 실시예에서는 제1 부화소(Pxa)에 제3 스위칭 소자(Qc)와 보조 축전기(C3)를 형성하였으나, 제2 부화소(PXb)에 형성할 수도 있다.
제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(121)과 연결되어 있고, 입력 단자는 데이터선(171)과 연결되어 있으며, 출력 단자는 각각 제1 액정 축전기(Clca), 제2 액정 축전기(Clcb)와 각각 연결되어 있다.
제3 스위칭 소자(Qc)의 제어 단자(N1)는 플로팅(floating)되어 있고, 입력 단자(N3)는 제2 스위칭 소자(Qb) 및 제2 액정 축전기(Clcb)와 연결되어 있으며, 출력 단자(N2)는 보조 축전기(C3)와 연결되어 있다. 제3 스위치 소자(Qc)의 제어 단자(N1)와 출력 단자(N2)는 함께 제1 축전기(C1)를 형성하고, 제3 스위칭 소자(Qc)의 제어 단자(N1)와 입력 단자(N3)는 함께 제2 축전기(C2)를 형성한다.
보조 축전기(C3)의 일측 단자는 제3 스위칭 소자(Qc)의 출력 단자에 연결되고, 타측 단자는 공통 전압선(131)에 각각 연결된다.
게이트선(121)에 게이트 온 전압이 인가되면 이에 연결된 제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)가 턴 온 되고, 데이터선(171)의 데이터 전압이 제1 및 제2 부화소 전극(도 1의 191a, 191b)에 인가된다.
데이터선(171)에 정극성의 데이터 전압이 인가되면, 제3 스위칭 소자(Qc)의 입력 단자(N3)에 정극성의 데이터 전압이 충전되는 동안 제어 단자(N1)의 전압은 높아지게 된다. 그러면 제3 스위칭 소자(Qc)의 입력 단자(N3)로부터 출력 단자(N2)로 전류가 흐르고 출력 단자(N2)의 전압도 높아진다.
게이트선(121)에 게이트 오프 전압이 인가되면, 제3 스위칭 소자(Qc)의 출력 단자(N2)의 전압과 입력 단자(N3)의 전압, 그리고 제어 단자(N1)의 전압이 서로 같아질 때까지 입력 단자(N3)로부터 출력 단자(N2)로 전류는 계속 흐르게 되고, 결과적으로 입력 단자(N3)의 전압은 하강하고 출력 단자(N2)의 전압은 상승한다. 결국 제3 스위칭 소자(Qc)의 입력 단자(N3)와 연결되어 있는 제1 부화소 전극(191a)의 전압도 애초에 인가받았던 정극성의 데이터 전압보다 낮아지게 되어 제2 부화소 전극(191b)의 전압보다 작아지고 이는 나머지 프레임 동안 유지된다. 또한 제3 스위칭 소자(Qc)의 출력 단자(N2)의 전압도 보조 축전기(C3)에 의해 나머지 프레임 동안 유지된다.
이와 같이 제1 및 제2 액정 축전기(Clca, Clcb)의 충전 전압을 다르게 하여 액정 표시 장치의 측면 시인성을 향상시킬 수 있다.
도 1 내지 도 3에 도시한 액정 표시 장치의 다른 예에 대하여 도 6 및 7을 참고하여 설명한다. 앞에서 설명한 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 동일한 설명은 생략한다.
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치의 한 화소에 대한 배치도이고, 도 7은 도 6의 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 6에 도시한 액정 표시 장치의 상부 표시판은 상부 절연 기판(도시하지 않음) 위에 형성되어 있으며 절개부(71, 72, 73a, 73b, 74a, 74b)를 가지는 대향 전극을 포함한다.
그리고 하부 표시판은 하부 절연 기판(도시하지 않음) 위에 형성되어 있는 복수의 제1 게이트선(121a), 제2 게이트선(121b) 및 복수의 공통 전압선(131)을 포함하는 복수의 게이트 도전체가 형성되어 있다. 공통 전압선(131)은 아래, 위로 뻗어 있으며 데이터선과 나란한 세로부(134)를 포함하고 세로부(134) 중 어느 하나는 다른 층과 중첩하기 위해서 확장된 유지 전극(137)을 포함한다.
제1 게이트선(121a)은 다른 부분에 비해서 폭이 확장되어 있는 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)을 포함하고, 제2 게이트선(121b)는 제1 게이트 전극(124a)을 향해서 돌출된 제3 게이트 전극(124c)을 포함한다.
게이트 도전체 그 위에는 게이트 절연막(도시하지 않음)이 형성되어 있고, 게이트 절연막 위에는 복수의 제1, 제2 및 제3 반도체(154a, 154b, 154c)를 포함하는 복수의 선형 반도체(도시하지 않음)가 형성되어 있다. 제1, 제2 및 제3 반도체(154a, 154b, 154c) 위에는 각각 한 쌍의 저항성 접촉 부재가 형성되어 있다.
저항성 접촉 부재 위에는 복수의 데이터선(171)과 복수의 제1 드레인 전극(175a), 복수의 제2 드레인 전극(175b), 그리고 복수의 제3 드레인 전극(175c)을 포함하는 데이터 도전체가 형성되어 있다. 데이터선(171)은 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함하고, 제3 드레인 전극(175c)의 넓은 끝 부분(177c)은 유지 전극(137)과 중첩하여 보조 축전기(C3)를 이룬다.
제1/제2/제3 게이트 전극(124a/124b/124c), 제1/제2/제3 소스 전극(173a/173b/173c) 및 제1/제2/제3 드레인 전극(175a/175b/175c)은 제1/제2/제3 반도체(154a/154b/154c)와 함께 제1/제2/제3 박막 트랜지스터(Qa/Qb/Qc)를 이룬다.
데이터 도전체 및 노출된 제1, 제2 및 제3 반도체(154a, 154b, 154c) 부분 위에는 보호막(도시하지 않음)이 형성되어 있으며, 보호막은 유기 물질로 이루어지며, 제1 드레인 전극(175a)의 넓은 끝 부분을 드러내는 제1 접촉 구멍(185a), 그리고 제2 드레인 전극(175b)의 넓은 끝 부분을 드러내는 제2 접촉 구멍(185b)이 형성되어 있다.
보호막 위에는 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)을 포함하는 화소 전극이 형성되어 있다. 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)의 전체적인 모양은 사각형이며, 화소 전극(191)은 절개부(91, 92, 93a, 93b)을 포함한다.
차폐 전극(9)은 제1 부화소 전극(191a)과 연결되어 있으며, 제1 게이트선(121a)과 같은 방향으로 뻗어 있다. 차폐 전극(9)은 제1 게이트선(121a)과 제2 게이트 전극(121b) 사이에 위치할 수 있으며, 화소 전극(191)의 가로변 길이의 1/2 이상의 길이를 가지도록 형성한다. 그리고 차폐 전극(9)과 제2 게이트선(121b) 사이의 거리는 5㎛이하인 것이 바람직하다.
도 6을 참조하면 도 1의 액정 표시 장치와 달리 제3 스위칭 소자(Qc)의 제어 전극인 제3 게이트 전극(124c)은 플로팅 되어 있지 않고, 제2 게이트선(121b)과 연결되어 있다.
데이터 전압이 인가된 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)은 제1 스위칭 소자(Qa)와 제2 스위칭 소자(Qb)가 턴 온(Trun on)될 때 동시에 전압이 인가되고, 턴 오프(Turn off)된 후에도 액정 축전기(Clca, Clcb)는 인가된 전압을 유지한다.
제1 스위칭 소자(Qa)와 제2 스위칭 소자(Qb)가 턴 오프된 후에는 제3 스위칭 소자(Qc)가 턴 온된다. 제3 스위칭 소자(Qc)는 도 1의 실시예와 달리 제2 게이트선과 연결되어 제1 스위칭 소자 및 제2 스위칭 소자와 다르게 구동된다. 제2 게이트 전극(121b)에 의해서 제3 스위칭 소자가 턴 온되면, 보조 축전기(C3)와 연결되어 제1 액정 축전기(Clca)의 전압이 떨어진다. 제1 및 제2 액정 축전기(Clca, Clcb)의 전압이 달라지면 휘도 또한 달라지고, 제1 및 제2 액정 축전기(Clca, Clcb)의 전압을 적절하게 맞추면 측면 시인성을 향상할 수 있다.
앞에서 설명한 도 1 및 도 2에 도시한 액정 표시 장치의 여러 특징 및 효과 등이 본 실시예에 따른 액정 표시 장치에도 적용될 수 있다.
도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치의 배치도이다.
도 8의 액정 표시 장치는 도 7의 등가 회로를 가지는 액정 표시 장치에 관한 것으로, 도 6에 도시한 액정 표시 장치와 대부분 동일한 구조를 가진다. 따라서 도 6의 액정 표시 장치와 다른 부분에 대해서 구체적으로 설명한다.
도 8의 액정 표시 장치는 도 6의 액정 표시 장치와 같이, 절개부(71, 72, 73a, 73b, 74a, 74b)를 가지는 대향 전극을 포함하는 상부 표시판, 절개부(91, 92, 93a, 93b)를 가지는 화소 전극(191)을 포함하는 하부 표시판을 포함한다.
하부 표시판은 복수의 제1 게이트선(121a), 제2 게이트선(121b) 및 복수의 공통 전압선(131)을 포함하는 복수의 게이트 도전체가 형성되어 있다. 공통 전압선(131)은 세로부(134)와 유지 전극(137)을 포함한다. 그리고 제1 게이트선(121a)은 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)을 포함하고, 제2 게이트선(121b)는 제1 게이트 전극(124a)을 향해서 돌출된 제3 게이트 전극(124c)을 포함한다.
게이트 도전체 그 위에는 게이트 절연막(도시하지 않음)이 형성되어 있고, 게이트 절연막 위에는 복수의 제1, 제2 및 제3 반도체(154a, 154b, 154c)를 포함하는 복수의 선형 반도체(도시하지 않음)가 형성되어 있다. 제1, 제2 및 제3 반도체(154a, 154b, 154c) 위에는 각각 한 쌍의 저항성 접촉 부재(도시하지 않음)가 형성되어 있다.
저항성 접촉 부재 위에는 복수의 데이터선(171)과 복수의 제1 드레인 전극(175a), 복수의 제2 드레인 전극(175b), 그리고 복수의 제3 드레인 전극(175c)을 포함하는 데이터 도전체가 형성되어 있다. 데이터선(171)은 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함하고, 제3 드레인 전극(175c)의 넓은 끝 부분(177c)은 유지 전극(137)과 중첩하여 보조 축전기(C3)를 이룬다.
제1/제2/제3 게이트 전극(124a/124b/124c), 제1/제2/제3 소스 전극(173a/173b/173c) 및 제1/제2/제3 드레인 전극(175a/175b/175c)은 제1/제2/제3 반도체(154a/154b/154c)와 함께 제1/제2/제3 박막 트랜지스터(Qa/Qb/Qc)를 이룬다.
데이터 도전체 및 노출된 제1, 제2 및 제3 반도체(154a, 154b, 154c) 부분 위에는 보호막(도시하지 않음)이 형성되어 있으며, 보호막은 유기 물질로 이루어지며, 제1 드레인 전극(175a)의 넓은 끝 부분을 드러내는 제1 접촉 구멍(185a), 그리고 제2 드레인 전극(175b)의 넓은 끝 부분을 드러내는 제2 접촉 구멍(185b)이 형성되어 있다.
보호막 위에는 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)을 포함하는 화소 전극이 형성되어 있다. 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)의 전체적인 모양은 사각형이며, 화소 전극(191)은 절개부(91, 92, 93a, 93b)을 포함한다.
그러나 도 8의 액정 표시 장치는 데이터선(171)과 중첩하는 차폐선(7)을 더 포함하고, 이웃하는 두 차폐선(7)은 차폐 전극(9)에 의해서 연결되어 있다. 차폐선(7)과 차폐 전극(9)은 화소 전극(191)과 동일한 물질로 동일한 층에 형성되어 있을 수 있다.
차폐선(7)의 경계선은 데이터선(171)의 경계선 내에 위치하고, 차폐선(7)은 데이터선(171)과 중첩하며 데이터선(171)을 따라 뻗어 있다. 그리고 차폐선(7)에는 공통 전압(common voltage)이 인가된다. 이를 위하여 보호막 및 게이트 절연막의 접촉구(도시하지 않음)을 통하여 유지 전극선(131)에 연결될 수 있으며, 공통 전극에 전압을 전달하는 단락점(short point)에 연결될 수도 있다.
이렇게 차폐선(7)을 데이터선(171) 상부에 배치함으로써 데이터선(171)과 화소 전극(191) 사이에 형성되는 전계를 차단하여 데이터선(171)과 화소 전극(191) 사이에서 발생하는 기생 용량을 최소화시키며, 데이터선(171)을 통하여 전달되는 데이터 신호의 지연을 최소화시킬 수 있다. 이를 통하여 기생 용량 또는 이들의 편차로 인하여 표시 장치의 화질이 저하되는 것을 방지할 수 있으며, 특히 기생 용량의 편차로 인하여 발생하는 스티치 현상을 최소화할 수 있다.
앞에서 설명한 도 6 및 도 7에 도시한 액정 표시 장치의 여러 특징 및 효과 등이 본 실시예에 따른 액정 표시 장치에도 적용될 수 있다.
도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치의 배치도이다.
도 9의 액정 표시 장치는 대부분 도 8의 액정 표시 장치와 대부분 동일한 배치 및 층간 구조를 가진다.
그러나 도 9는 도 8의 액정 표시 장치와 달리 차폐선을 포함하지 않는다. 그리고 차폐 전극(9)은 제2 부화소 전극(191b)과 연결되어 있다. 제2 부화소 전극(191b)은 제1 부화소 전극(191a)보다 낮은 전압이 인가된다. 도 1 내지 도 8의 실시예에서도 차폐 전극(9)과 연결되어 있는 화소에는 차폐 전극과 연결되지 않은 화소보다 낮은 전압이 형성될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
3: 액정층 91: 간극
71, 72, 73a, 73b, 74a, 74b, 92, 93a, 93b: 절개부
100: 하부 표시판 110, 210: 절연 기판
121: 게이트선 124a, 124b, 124c: 게이트 전극
131: 공통 전압선
134: 공통 전압선의 세로부 137: 유지 전극
140: 게이트 절연막 154a, 154b, 154c: 반도체
163a, 163b, 163c, 165a, 165b, 165c: 저항성 접촉 부재
171: 데이터선 173a, 173b, 173c: 소스 전극
175a, 175b, 175c, 177c: 드레인 전극
180: 보호막 185a, 185b: 접촉 구멍
191: 화소 전극 191a, 191b: 부화소 전극
200: 상부 표시판 250: 덮개막
270: 대향 전극

Claims (30)

  1. 제1 게이트선,
    상기 제1 게이트선과 분리되어 있는 공통 전압선,
    상기 제1 게이트선 및 공통 전압선과 절연되어 교차하는 데이터선,
    상기 제1 게이트선 및 상기 데이터선과 연결되어 있는 제1 스위칭 소자,
    상기 제1 게이트선 및 상기 데이터선과 연결되어 있는 제2 스위칭 소자,
    상기 제1 스위칭 소자와 연결되어 있는 제1 액정 축전기,
    상기 제2 스위칭 소자와 연결되어 있는 제2 액정 축전기,
    상기 제1 스위칭 소자와 연결되어 있는 제3 스위칭 소자,
    상기 제3 스위칭 소자와 상기 공통 전압선에 연결되어 있는 보조 축전기, 그리고
    상기 제1 게이트선과 같은 방향으로 뻗어 있으며 상기 제1 스위칭 소자와 연결되어 있는 차폐 전극
    을 포함하는 액정 표시 장치.
  2. 제1항에서,
    상기 제1 스위칭 소자와 연결되어 있는 제1 부화소 전극 및 상기 제2 스위칭 소자와 연결되어 있는 제2 부화소 전극을 가지는 화소 전극
    을 더 포함하고,
    상기 제1 부화소 전극에는 상기 제2 부화소 전극보다 낮은 전압이 인가되는 액정 표시 장치.
  3. 제2항에서,
    상기 차폐전극은 상기 화소 전극과 동일층에 형성되어 있는 액정 표시 장치.
  4. 제3항에서,
    상기 차폐전극은 상기 제1 스위칭 소자의 드레인 전극과 상기 제1 부화소 전극을 연결하는 액정 표시 장치.
  5. 제4항에서,
    상기 제3 스위칭 소자의 입력 단자는 상기 제1 스위칭 소자의 드레인 전극과 연결되어 있고,
    상기 제3 스위칭 소자의 출력 단자는 상기 보조 축전기와 연결되어 있고,
    상기 제3 스위칭 소자의 제어 단자는 플로팅 되어 있는 액정 표시 장치.
  6. 제5항에서,
    상기 제1 스위칭 소자, 제2 스위칭 소자 및 제3 스위칭 소자는 상기 공통 전압선과 상기 제1 게이트선 사이에 위치하고,
    상기 차폐 전극은 상기 보조 축전기와 상기 제1 게이트선 사이에 위치하며 상기 공통 전압선보다 상기 제1 게이트선에 더 인접하게 위치하는 액정 표시 장치.
  7. 제6항에서,
    상기 화소 전극의 하부 가로변은 상기 공통 전압선과 중첩하고,
    상기 화소 전극과 이웃하는 화소 전극의 상부 가로변은 상기 제1 게이트선과 중첩하는 액정 표시 장치.
  8. 제7항에서,
    상기 제1 스위칭 소자와 연결되어 있는 제1 부화소 전극과 이웃하는 화소 전극의 제1 부화소 전극으로부터 상기 차폐 전극까지의 거리는 5㎛ 이하인 액정 표시 장치.
  9. 제8항에서,
    상기 차폐 전극의 길이는 상기 화소 전극의 가로변 길이의 1/2이상인 액정 표시 장치.
  10. 제9항에서,
    상기 제1 스위칭 소자, 제2 스위칭 소자 및 제3 스위칭 소자와 상기 화소 전극 사이에 위치하는 유기 물질로 이루어진 보호막을 더 포함하고,
    상기 차폐 전극은 상기 보호막에 형성되어 있는 제1 접촉 구멍을 통해서 상기 제1 스위칭 소자의 드레인 전극과 연결되고,
    상기 제2 부화소 전극은 상기 보호막에 형성되어 있는 제2 접촉 구멍을 통해서 상기 제2 스위칭 소자의 드레인 전극과 연결되어 있는 액정 표시 장치.
  11. 제4항에서,
    상기 제1 게이트선과 분리되어 있는 제2 게이트선을 더 포함하고,
    상기 제3 스위칭 소자의 입력 단자는 상기 제1 스위칭 소자의 드레인 전극과 연결되어 있고,
    상기 제3 스위칭 소자의 출력 단자는 상기 보조 축전기와 연결되어 있고,
    상기 제3 스위칭 소자의 제어 단자는 상기 제2 게이트선과 연결되어 있는 액정 표시 장치.
  12. 제11항에서,
    상기 차폐 전극은 상기 제1 게이트선과 상기 제2 게이트선 사이에 위치하는 액정 표시 장치.
  13. 제12항에서,
    상기 제2 게이트선과 상기 차폐 전극 사이의 거리는 5㎛ 이하인 액정 표시 장치.
  14. 제13항에서,
    상기 차폐 전극의 길이는 상기 화소 전극의 가로변 길이의 1/2이상인 액정 표시 장치.
  15. 제14항에서,
    상기 제1 스위칭 소자, 제2 스위칭 소자 및 제3 스위칭 소자와 상기 화소 전극 사이에 위치하는 유기 물질로 이루어진 보호막을 더 포함하고,
    상기 차폐 전극은 상기 보호막에 형성되어 있는 제1 접촉 구멍을 통해서 상기 제1 스위칭 소자의 드레인 전극과 연결되고,
    상기 제2 부화소 전극은 상기 보호막에 형성되어 있는 제2 접촉 구멍을 통해서 상기 제2 스위칭 소자의 드레인 전극과 연결되어 있는 액정 표시 장치.
  16. 제1항에서,
    상기 화소 전극은 도메인 분할 수단에 의해서 복수의 도메인으로 분할되어 있는 액정 표시 장치.
  17. 제16항에서,
    상기 도메인 분할 수단은 상기 데이터선에 대해서 기울어져 있으며,
    상기 화소 전극은 상기 화소 전극을 상부 및 하부로 분할하는 가상의 가로 중심선에 대해서 대칭인 액정 표시 장치.
  18. 제17항에서,
    상기 액정층은 상기 기판 면에 대해서 수직하게 배열되어 있는 액정 표시 장치.
  19. 절연 기판,
    상기 절연 기판 위에 위치하는 제1 게이트선,
    상기 제1 게이트선과 교차하는 데이터선,
    상기 제1 게이트선 및 데이터선과 연결되어 있는 제1 스위칭 소자,
    상기 제1 스위칭 소자와 연결되어 있는 화소 전극,
    상기 데이터선과 중첩하며 상기 데이터선을 따라 길게 뻗어 있는 차폐선,
    이웃하는 두 차폐선을 연결하는 차폐 전극
    을 포함하는 박막 트랜지스터 표시판.
  20. 제19항에서,
    상기 차폐선과 상기 차폐 전극은 상기 화소 전극과 동일층에 동일 물질로 형성되어 있는 박막 트랜지스터 표시판.
  21. 제20항에서,
    상기 화소 전극은 제1 부화소 전극과 제2 부화소 전극
    을 포함하고,
    상기 차폐 전극은 상기 제1 부화소 전극과 제2 부화소 전극 사이에 위치하는 박막 트랜지스터 표시판.
  22. 제21항에서,
    상기 제1 부화소 전극에는 상기 제2 부화소 전극보다 낮은 전압이 인가되는 박막 트랜지스터 표시판.
  23. 제22항에서,
    상기 제1 게이트선과 분리되어 있는 공통 전압선,
    상기 제1 게이트선, 상기 데이터선 및 상기 제2 부화소 전극과 연결되어 있는 제2 스위칭 소자,
    상기 제1 스위칭 소자와 연결되어 있는 입력 단자, 플로팅되어 있는 제어 단자, 그리고 출력 단자를 포함하는 제3 스위칭 소자,
    상기 제3 스위칭 소자와 상기 공통 전압선에 연결되어 있는 보조 축전기
    를 더 포함하는 박막 트랜지스터 표시판.
  24. 제22항에서,
    상기 제1 게이트선과 분리되어 있는 제2 게이트선,
    상기 제1 게이트선 및 제2 게이트선과 분리되어 있는 공통 전압선,
    상기 제1 게이트선 및 상기 데이터선과 연결되어 있는 제2 스위칭 소자,
    상기 제1 스위칭 소자와 연결되어 있는 입력 단자, 상기 제2 게이트선과 연결되어 있는 제어 단자, 그리고 출력 단자를 포함하는 제3 스위칭 소자,
    상기 제3 스위칭 소자와 상기 공통 전압선에 연결되어 있는 보조 축전기
    를 더 포함하는 박막 트랜지스터 표시판.
  25. 절연 기판,
    상기 절연 기판 위에 위치하는 게이트선,
    상기 게이트선과 교차하는 데이터선,
    상기 게이트선 및 데이터선과 연결되어 있는 스위칭 소자,
    상기 스위칭 소자와 연결되어 있는 화소 전극,
    상기 게이트선과 분리되어 있으며 상기 게이트선과 같은 방향으로 뻗어 있는 차폐 전극
    을 포함하고,
    상기 화소 전극은 제1 부화소 전극, 상기 제1 부화소 전극보다 높은 전압이 인가되는 제2 부화소 전극을 포함하고,
    상기 차폐 전극은 상기 제1 부화소 전극과 연결되어 있는 박막 트랜지스터 표시판.
  26. 제25항에서,
    상기 스위칭 소자는 상기 제1 부화소 전극과 상기 제2 부화소 전극과 각각 연결되어 있는 제1 스위칭 소자와 제2 스위칭 소자를 포함하는 박막 트랜지스터 표시판.
  27. 제26항에서,
    상기 차폐 전극은 상기 화소 전극과 동일한 층에 동일한 물질로 형성되어 있는 박막 트랜지스터 표시판.
  28. 제27항에서,
    상기 차폐 전극은 상기 제1 스위칭 소자의 드레인 전극과 연결되어 있는 박막 트랜지스터 표시판.
  29. 제28항에서,
    상기 차폐 전극은 상기 제1 부화소 전극과 상기 제2 부화소 전극 사이에 위치하는 박막 트랜지스터 표시판.
  30. 제25항에서,
    상기 차폐 전극은 상기 화소 전극과 동일한 층에 동일한 물질로 형성되어 있는 박막 트랜지스터 표시판.
KR1020100097921A 2010-10-07 2010-10-07 박막 트랜지스터 표시판 및 액정 표시 장치 KR101794283B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100097921A KR101794283B1 (ko) 2010-10-07 2010-10-07 박막 트랜지스터 표시판 및 액정 표시 장치
US13/081,591 US9007289B2 (en) 2010-10-07 2011-04-07 Thin film transistor array panel and liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100097921A KR101794283B1 (ko) 2010-10-07 2010-10-07 박막 트랜지스터 표시판 및 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20120036184A true KR20120036184A (ko) 2012-04-17
KR101794283B1 KR101794283B1 (ko) 2017-11-07

Family

ID=45924762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100097921A KR101794283B1 (ko) 2010-10-07 2010-10-07 박막 트랜지스터 표시판 및 액정 표시 장치

Country Status (2)

Country Link
US (1) US9007289B2 (ko)
KR (1) KR101794283B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160117786A (ko) * 2015-03-31 2016-10-11 삼성디스플레이 주식회사 액정 표시 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102228269B1 (ko) * 2014-07-09 2021-03-17 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
US10541255B2 (en) * 2017-04-05 2020-01-21 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate having sub-pixels including main region pixel electrode and secondary region pixel electrode that have branch electrodes and slits having different widths

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10301140A (ja) 1997-04-24 1998-11-13 Sharp Corp 液晶表示装置
KR100752207B1 (ko) 2000-01-07 2007-08-28 엘지.필립스 엘시디 주식회사 액정표시장치
KR100672626B1 (ko) 2000-12-27 2007-01-23 엘지.필립스 엘시디 주식회사 액정패널 및 그 제조방법
KR100488942B1 (ko) 2001-05-17 2005-05-11 비오이 하이디스 테크놀로지 주식회사 차광 및 리페어 겸용 더미 패턴이 구비된 박막 트랜지스터액정표시장치
KR101234215B1 (ko) 2005-06-29 2013-02-18 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
TWI340268B (en) 2006-03-31 2011-04-11 Wintek Corp Multi-domain lcd
TWI351567B (en) 2006-10-05 2011-11-01 Chunghwa Picture Tubes Ltd Pixel structure and liquid crystal display panel u
KR101393637B1 (ko) * 2006-11-23 2014-05-12 삼성디스플레이 주식회사 표시판
KR20080068376A (ko) 2007-01-19 2008-07-23 삼성전자주식회사 액정표시패널
TWI352866B (en) 2007-04-12 2011-11-21 Wintek Corp Liquid crystal display and active matrix substrate
KR101480006B1 (ko) * 2008-04-14 2015-01-13 삼성디스플레이 주식회사 액정 표시 장치
JP4826626B2 (ja) * 2008-12-05 2011-11-30 カシオ計算機株式会社 液晶表示素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160117786A (ko) * 2015-03-31 2016-10-11 삼성디스플레이 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
US9007289B2 (en) 2015-04-14
US20120086685A1 (en) 2012-04-12
KR101794283B1 (ko) 2017-11-07

Similar Documents

Publication Publication Date Title
US10423043B2 (en) Liquid crystal display
US9551906B2 (en) Liquid crystal display
KR102083433B1 (ko) 액정 표시 장치
JP5836607B2 (ja) 液晶表示装置
KR20130034700A (ko) 액정 표시 장치
KR102299112B1 (ko) 액정 표시 장치
US8570465B2 (en) Liquid crystal display
US20150042939A1 (en) Liquid crystal display
KR20120104720A (ko) 액정 표시 장치
KR20090108928A (ko) 액정 표시 장치
KR20100061120A (ko) 액정 표시 장치
KR20080069733A (ko) 박막 트랜지스터 표시판
KR20040051979A (ko) 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판
US10031379B2 (en) Liquid crystal display device comprising a pixel electrode having a gap disposed between a fine branch portion and an outer portion of the pixel electrode
KR20090116095A (ko) 액정 표시 장치
KR20100024222A (ko) 액정 표시 장치
KR20110041139A (ko) 액정표시장치 및 그 제조방법
KR20110046124A (ko) 액정 표시 장치
KR20140088808A (ko) 액정 표시 장치
US8144294B2 (en) Liquid crystal display having a cutout in a pixel electrode and a cutout in a common electrode
US20150168751A1 (en) Liquid crystal display
KR102060791B1 (ko) 액정 표시 장치
KR102304983B1 (ko) 액정 표시 장치
KR20080090649A (ko) 액정표시장치
KR20090054572A (ko) 표시 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right