JP5654009B2 - 周波数発生のための装置及び方法 - Google Patents

周波数発生のための装置及び方法 Download PDF

Info

Publication number
JP5654009B2
JP5654009B2 JP2012514151A JP2012514151A JP5654009B2 JP 5654009 B2 JP5654009 B2 JP 5654009B2 JP 2012514151 A JP2012514151 A JP 2012514151A JP 2012514151 A JP2012514151 A JP 2012514151A JP 5654009 B2 JP5654009 B2 JP 5654009B2
Authority
JP
Japan
Prior art keywords
oscillator
tank
inductor
mode
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012514151A
Other languages
English (en)
Other versions
JP2012529245A (ja
Inventor
ランガラジャン、ラジャゴパラン
ミシュラ、チンマヤ
バガット、マウリン
ジン、ジャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2012529245A publication Critical patent/JP2012529245A/ja
Application granted granted Critical
Publication of JP5654009B2 publication Critical patent/JP5654009B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B1/00—Details
    • H03B1/02—Structural details of power oscillators, e.g. for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

この明細書に記載されている装置及び方法は、周波数発生器及び周波数発生のための方法に関する。より詳しくは、この装置及び方法は、複数の発振器を用いた周波数発生に関する。
同調可能な周波数発生器は、非常に種々の電子デバイスに用いられている。例えば、無線通信デバイスは、送信信号の中間及びＲＦ周波数へのアップコンバージョンや、受信信号の中間及びベースバンド周波数へのダウンコンバージョンのために周波数発生器を用いる。動作周波数が異なるので、発生器の周波数は同調可能である必要がある。
多重通信の規格や多重バンドのために要求される周波数範囲は、電圧制御発振器（ＶＣＯ）及びデジタル制御発振器（ＤＣＯ）といった、一般的に広い同調範囲の発振器を必要とする。発振器の同調範囲の程度は、１つの重要な性能パラメータである。同調範囲を向上させることが、例えば多重バンドをカバーするために、しばしば望まれる。
同調発振器の他の性能基準は、位相ノイズ性能、消費電力及びサイズを含む。種々の性能基準は、しばしば競合する。
従来の同調発振器は、可変容量（バラクタ又はバリキャップ）に掛かるバイアス電圧を変化させることによって、及び発振器のインダクタンス−キャパシタンス（ＬＣ）タンクの容量を切り換えることによって、同調され得る。種々の理由のため、このような容量変更技術によって得られる１つの発振器の周波数範囲には制限がある。このため、複数の同調発振器が同一のデバイスの中で用いられる必要があり得る。特に、セルラー送受話器や他のハンドヘルド通信機器といった携帯機器の場合、同一の集積回路（ＩＣ又はチップ）上に発振器が実装されることがしばしば望ましい。
誘導子（「ＬＣ」の「Ｌ」）は、小さなＩＣの相当な面積を占める。もちろん、ＩＣの物理的なサイズを減少させることが望まれる。したがって、同一のＩＣに２つ以上のＬＣ発振器を配置することは、ある種の設計上の困難を起こす。したがって、複数の発振器の誘導子によって占められるＩＣの面積を減少させることが望まれる。さらに、同一のＩＣに形成された異なる発振器の誘導子の間の結合を減少させることが望まれ得る。
しかしながら、同一のＩＣ上に配置された誘導子の物理的な近接を考慮すると、誘導子と誘導子との結合を避けることは困難であり得る。発振器のＬＣタンクの共振による所望の振動モードに加えて、そのような結合は、特定の発振器の望まない振動モードを起こすことになる。特定の発振器が自身のＬＣタンクに基づいて周波数を発生できるように、そのような追加の振動モードを抑制することが望まれ得る。
したがって、周波数範囲が広げられた同調発振器についての技術的な要求がある。また、複数の同調発振器を含むＩＣパッケージのサイズの減少に関する技術的な要求がある。加えて、それら誘導子間のささいでない結合を有する発振器の望まない振動モードを抑制することに関する技術的な要求がある。
ここに開示されている実施形態は、フリップチップ集積回路（ＩＣ）のダイに第１の発振器の誘導子が配置されること、及びこのＩＣのパッケージに第２の発振器の誘導子が配置されることにより、１つ以上の上記の要求について取り組む。発振器の１つのＬＣタンクの容量の変化は、振動モードを変化させることによって、同一のパッケージ内の他の発振器の同調範囲を広げ得る。ある方法による発振器のＬＣタンクのＱファクタ（Ｑ）及び／又は容量の制御は、２つの発振器のＬＣタンクの誘導子が弱結合している他の発振器の望まない振動モードを抑制し得る。
一実施形態において、フリップチップは、第１の発振器の電子回路、第２の発振器の電子回路、及び第１の発振器の第１の誘導子を有するダイを含む。このフリップチップは、第２の発振器の第２の誘導子を有するパッケージも含む。
一実施形態において、集積回路は、第１の発振器の電子回路と、第１の発振器のＬＣタンクで用いられるように構成された第１の誘導子と、第２の発振器の電子回路と、第２の発振器のＬＣタンクで用いられるように構成された第２の誘導子と、第２の発振器制御モジュールとを含む。第２の誘導子は、第１の誘導子に弱結合されている。第２の発振器制御モジュールは、第２の発振器が機能していないときに、第２の容量を第２の発振器のＬＣタンクに切り換えるように構成されている。第２の容量の切り換えは、第１の発振器の振動モードを第１のモードから第２のモードへと変化させる。
一実施形態において、信号の発生の方法は、第１の発振器のＬＣタンクで用いられるように構成された第１の誘導子を有する第１の発振器を提供することを含む。この方法は、第２の発振器のＬＣタンクで用いられるように構成された第２の誘導子を有する第２の発振器を提供することも含む。加えてこの方法は、第２の発振器が機能していないときに、第２の容量を第２の発振器のＬＣタンクに切り替えるように構成された第２の発振器制御モジュールを動作させることを含む。第２の容量を第２の発振器のＬＣタンクに切り換えることは、第１の発振器の振動モードを第１のモードから第２のモードに変化させる。
一実施形態において、集積回路は、第１の発振器の電子回路と、第１の発振器のＬＣタンクで用いられるように構成された第１の誘導子と、第２の発振器の電子回路と、第２の発振器のＬＣタンクで用いられるように構成された第２の誘導子と、第２の発振器が機能していないときに第１の発振器の振動モードを第１のモードから第２のモードに変化させる手段とを含む。第２の誘導子は、第１の誘導子に弱結合されている。
一実施形態において、フリップチップは、第１の発振器の電子回路と、第２の発振器の電子回路と、第１の発振器の第１の誘導子とを有するダイを含む。フリップチップは、第２の発振器の第２の誘導子も含む。フリップチップは、ダイをパッケージングし、第１の誘導子に弱結合された第２の誘導子を保持する手段をさらに含む。
一実施形態において、電子デバイスは、第１のＬＣタンクを有する第１の発振器を含む。この第１のＬＣタンクは、第１の誘導子を含む。この電子デバイスは、第２のＬＣタンクを有する第２の発振器も含む。この第２のＬＣタンクは、第２の誘導子を有する。この第２の誘導子は、第１の誘導子に磁気的に弱結合されている。この電子デバイスは、容量バンクの容量を第２のＬＣタンクに選択的に切り換えることで第２の発振器の粗同調をするための粗同調回路を更に含む。この粗同調回路は、第１の発振器が望まないモードで振動することを抑制するために、第１の発振器が動作し第２の発振器が動作していないときに、このバンクの全容量を第２のＬＣタンクに切り換えるように構成されている。
一実施形態において、電子デバイスは、第１のＬＣタンクを有する第１の発振器を含む。この第１のＬＣタンクは、第１の誘導子を含む。この電子デバイスは、第２のＬＣタンクを有する第２の発振器も含む。第２のＬＣタンクは、第２の誘導子を有する。第２の誘導子は、第１の誘導子に磁気的に弱結合されている。この電子デバイスは、第１のＬＣタンクに結合された第１のＱファクタ減少回路をさらに含む。この第１のＱファクタ減少回路は、第２の発振器が望まないモードで振動することを抑制するために、第２の発振器が動作し第１の発振器が動作していないときに、第１のＬＣタンクのＱファクタを減少させるように構成されている。
一実施形態において、電子回路は、第１の発振器と第２の発振器とを有する。この第１の発振器は、第１の誘導子を有する第１のＬＣタンクを有する。この第２の発振器は、第２の誘導子を有する第２のＬＣタンクを有する。第２の誘導子は、第１の誘導子に磁気的に弱結合されている。この電子デバイスは、第２の発振器が望まないモードで振動することを抑制するために、第２の発振器が動作し第１の発振器が動作していないときに、第１の回路のＱファクタを減少させる手段を含む。
一実施形態において、第１の発振器と第２の発振器を有する周波数発生器を動作させるための方法が開示されている。ここで第２の発振器は、第２の発振器を粗同調するための複数の容量を有する。２つの発振器のＬＣタンクのそれぞれの誘導子は、弱結合されている。この方法は、第２の発振器を機能させないが第１の発振器を機能させることと、第１の発振器を機能させる際に複数の容量を第２の発振器のＬＣタンクに与えることとを含む。
一実施形態において、第１の発振器と第２の発振器とを有する周波数発生器を動作させる方法は、第２の発生器を機能させないが第１の発振器を機能させることと、第１の発振器を機能させる際に、エネルギ消散要素を第２の発振器のＬＣタンクに与えることとを含む。
一実施形態において、第１の発振器と第２の発振器とを有する周波数発生器を動作させる方法は、第２の発振器を機能させないが第１の発振器を機能させることと、第１の発振器が望まないモードで振動することを抑制するために、第２の発振器のタンク回路のＱファクタを減少させるためのステップとを含む。
本発明のこれら及びその他の実施形態及び態様は、以下の説明、図面及び添付の請求項を参照することでよりよく理解されるであろう。
図１Ａは、２つの発振器を実装した集積回路のフリップチップ構造の選択された要素を表す。 図１Ｂは、２つの発振器を実装した集積回路のフリップチップ構造の選択された要素を表す。 図１Ｃは、図１Ａ及び１Ｂのフリップチップ構造の環状誘導子の例示的な並置の斜視図である。 図１Ｄは、図１Ａ及び１Ｂのフリップチップ構造の環状誘導子の例示的な並置の斜視図である。 図２は、２つのデジタル制御された発振器を有する周波数発生器の選択された要素を表すブロック図である。 図３は、望まない振動モードを抑制するように構成された周波数発生器の選択された要素を表す。 図４は、図３に示された周波数発生器の発振器の１つのＬＣタンクのインピーダンス曲線の例の選択された態様を表す。 図５は、望まない振動モードを抑制するように構成された別の周波数発生器の選択された要素を表す。 図６は、図５に示された周波数発生器の発振器の１つのＬＣタンクのインピーダンス曲線の例の選択された態様を表す。
この明細書において、「実施形態」、「変形例」といった語及び同様の表現は、特定の装置、プロセス又は製品を表すために用いられており、必ずしも同じ装置、プロセス又は製品を表すものではない。したがって、一箇所又は文脈で用いられた「一実施形態」（又は同様の表現）は、特定の装置、プロセス又は製品を表し得るし、異なる箇所における同じ又は同様の表現は、異なる装置、プロセス又は製品を表し得る。「他の実施形態」という表現及び同様の言い回しは、多くの異なる可能性のある実施形態の一つを示すのに用いられ得る。異なる可能性のある実施形態の数は、必ずしも２つ又はその他の数に制限されるものではない。
「例示的な」という語は、ここでは「例、場合又は実例として適する」ことを意味するのに用いられ得る。ここに「例示的に」として記載されたどの実施形態又は変形例も、必ずしも他の実施形態又は変形例よりも好ましい又は好都合なものとして解釈されるものではない。本明細書に記載された全ての実施形態及び変形例は、当業者が本発明を実施及び利用することができるように提供された例示的な実施形態及び変形例であり、必ずしも本発明が与えられた法的保護の範囲を制限するものではない。
便利さと明快さの目的のためだけに、上部、下部、左、右、上へ、下へ、上、上側、下、下方、後方、後部、及び前部等といった方向を示す語が、添付の図面又はチップの実施形態について用いられ得る。これら及び同様の方向を示す語は、いかなる方法によっても発明の範囲を限定するように解釈されるべきでない。
コイル又はループの電磁結合を表す「弱結合の」及び同様の表現は、結合係数（ｋ）が０．２５未満の（変換理論で用いられる）電磁結合を意味する。注目すべきことに、下記のいくつかの実施形態では、「弱結合の」として記載されたコイル又はループの結合係数は、０．２未満、０．１５未満及び０．１０未満であり得る。
「コモンモード」共鳴は、一組の弱結合された環状誘導子の第１の環状誘導子を含む発振器のＬＣタンクの共振（又は振動）を表す。この一組の弱結合された環状誘導子の第２の環状誘導子内の電流は、一般に第２の環状誘導子の磁束が第１の環状誘導子の磁束を増すように流れる。「差動モード」共鳴は、２つの磁束が互いに減じ合う又は打ち消し合う振動を表す。下記の実質的な同心の環状誘導子において、２つの環状誘導子内の電流は、コモンモード振動において一般に同じ方向に流れ、差動モード振動において一般に反対方向に流れる。
「環状」誘導子は、閉じた円を形成する必要はないが、円の一部を形成してもよい。さらに、厳密に円である必要はなく、六角形や八角形といった多角形の一部であってもよい。
「ＶＣＯ」及び「ＤＣＯ」の名称は、本説明において互いに交換可能に用いられており、それぞれは同調発振器を表す。特に、発振器は、発振器のＬＣタンクの容量の変化を介して同調可能である。
図１Ａ及び１Ｂは、２つの発振器を実装する集積回路のフリップチップ構造の選択された要素１００を表す。例えば、発振器が広帯域周波数発生器の一部である場合、２つの発振器の出力は、独立に（二者択一的に）選択可能である。図１Ａは、そのパッケージ１３０を除く構造の斜視図であり、図１Ｂは、パッケージ１３０を含む構造の断面図である。このフリップチップ構造は、ダイ１０１の第１の面１０５上に形成された電子回路及び接着パッド１１０を有するダイ１０１を含む。ハンダバンプ１１５は、パッド１１０上に堆積又は形成されている。ダイ１０１上の発振器の回路の電気部品の一部又は全ての間の電気的な接続は、ハンダ付け又は他のパッケージ１３０のパッド１３５へのバンプ１１５の接続によって形成されている。当業者はこの明細書の精読後理解するであろうことに、ダイ１０１は、ここに記載された発振器の回路に加えて電子回路を含む。そのようなさらなる電子回路への電気接続は、ダイ１０１内の電気配線及び／又はダイ１０１の種々の層を接続するビアホール及び／又はその他を用いて形成され得る。したがって、図１Ｂの断面図から明らかであるように、パッケージの一方の側面は、ダイ１０１の第１の面１０５に対して平行に隣接し得る。パッケージ１３０のパッド１３５は、フリップチップ構造１００の外部の装置にダイ１０１の回路を接続する接続要素（例えば、ピン又はボール）１４０に接続されている。
注目すべきことに、上記の実施形態において、（減結合コンデンサといった）種々の電子部品は、パッケージ基板上に形成され得るし、ダイ１０１上の電子部品にハンダバンプ１１５を介して結合され得る。
この構造１００は、ダイ１０１の面１０５上に形成された環状の誘導子１６０を含む。ダイ１０１上に堆積させられ得る誘導子１６０は、接続要素１６５によってダイ１０１の他の装置に接続される。この誘導子は、構造１００の第１の発振器のＬＣタンクの一部である。環状の第２の誘導子１５０は、ダイ１０１の面１０５に対向するパッケージ１３０の面１３２上に形成されている。言い換えると、面１３２は、パッド１３５が形成されている面である。誘導子１５０は、接続要素１５５、パッド１３５、ハンダバンプ１１５及びパッド１１０によってダイ１０１の他の装置に接続されている。誘導子のループ１５０は、誘導子のループ１６０と同心又は（例えば製造工程許容値内で）実質的に同心である。誘導子１５０及び１６０は、ともに円形、六角形若しくは八角形といった本質的に同じ形状を有し得る、また、それらのそれぞれの形状は異なり得る。なお、ここで誘導子１５０及び１６０は、積層されており、それらの垂直距離（すなわち、面１０５及び１３２の面に対して垂直な線に沿った誘導子の中心間の距離）は、ほぼバンプ１１５の直径と等しく、誘導子間の距離は、ダイ１０１上の何れの２つの金属化膜間の間隔よりも大きい。このようにして、２つの誘導子間の電磁結合は、例えば０．２５未満、０．２未満及び／又は０．１５未満といったように減少させられ得る。したがって、２つの誘導子１５０及び１６０は、弱結合となる。
図１Ｃ及び１Ｄは、この構造１００の誘導子のループ１５０及び１６０の例示的な並列配置の斜視図である。
注目すべきことに、いくつかの実施形態では、この２つのループは、必ずしも実質的に同心でなく、図１各図に示されるように、必ずしも面１０５及び１３２上に配置されていない。
２つの発振器の誘導子１５０及び１６０の弱結合は、同じチップ又は互いに近接した他のチップ上に形成された２つの発振器のそれぞれの同調範囲の向上のために有利に用いられ得る。（ここで近接は、誘導子の弱結合を起こす距離を意味する。）第１の誘導子１６０を用いる第１の発振器は、第２の誘導子１５０を用いる第２の発振器の同調範囲よりも高い同調範囲を有する場合を考える。なお、これら実施形態において周波数の関係は逆転し得る。我々は、以下の説明で、より高い周波数の発振器を「ＨＦ発振器」と表し、より低い周波数の発振器を「ＬＦ発振器」と表す。なお、ある実施形態において、２つの発振器の周波数の同調範囲は重なり合い、他の実施形態においては、互いに単に隣接するだけであり、また、他の実施形態では、範囲の間に間隔がある。
ＨＦ発振器及びＬＦ発振器の弱結合のため、どちらの発振器の共振も他の発振器のＬＣタンクの状態に影響され得る。したがって、ＨＦ発振器のＬＣタンクの容量の変化は、一般にＬＦ発振器の同調範囲を変化させ、ＬＦ発振器のＬＣタンクの容量の変化は、一般にＨＦ発振器の同調範囲を変化させ得る。
弱結合された誘導子のＬＣ発振器の一組にとって、発振器の一方は、そのＬＣタンクの共振周波数が他の発振器のＬＣタンクの共振周波数よりも低い場合、コモンモードで振動する傾向にある。第１の発振器は、そのＬＣタンクの共振周波数が他の発振器のＬＣタンクの共振周波数よりも高い場合、差動モードで振動する傾向にある。これらの状態は、事実上概要であり、コモンモードと差動モードとの間の遷移は、ＬＣタンクの共振周波数が重なり合っているときに、突然ではなく必ずしも正確に生じるものではない。しかしながら、この一般原理は、弱結合した誘導子を有する発振器に当てはまる。
図２は、２つのデジタル制御された発振器２２０及び２４０で形成された周波数発生器２００の選択された要素を表すブロック図である。発振器２２０及び２４０は、広い周波数帯域をカバーするために選択的に動作させられ得る。低周波数発振器２２０は、ＬＦ粗同調モジュール２３７、ＬＦ微同調取得モジュール２３５、ＬＦコア２３０、及び図１Ａ及び１Ｂの誘導子１５０であり得る誘導子２２５を含む。高周波数発振器２４０は、ＨＦ粗同調モジュール２６０、ＨＦ微同調取得モジュール２５５、ＨＦコア２５０、並びに図１Ａ及び１Ｂの誘導子１６０であり得る誘導子２４５を含む。低周波数発振器２２０は、第１の負の相互コンダクタンス（負のＧｍ）回路を用いて実装され得るし、高周波数発振器は、第２の負のＧｍ回路を用いて実装され得る。第１の負のＧｍ回路は、ＬＦコア２３０の一部であり得るし、第２の負のＧｍ回路は、ＨＦコア２５０の一部であり得る。
ある発振器（２２０又は２４０のいずれか）の出力が発生器２００の出力として選択されるとき、その発振器の帯域内の要求された周波数を選択するために、この発振器のコアは発振器の粗同調及び微同調モジュールを動作させる。微同調モジュール及び粗同調モジュールのそれぞれは、既知の切り換え可能な容量のバンクとして実装され得る。
ＨＦコア２５０及びＨＦ粗同調モジュール２６０は、ＨＦ ＶＣＯ２４０のＬＣタンクの共振周波数を、ＬＦ ＶＣＯ２２０のＬＣタンクの最も高い共振周波数よりも低い状態に至らせるように構成され得る。この構成において、ＨＦ ＶＣＯ２４０は、動作の通常の周波数帯域内にあるいくつかの性能特性を失い得る。しかしながら、動作のために現在選択されているのはＬＦ ＶＣＯ２２０であり、ＨＦ ＶＣＯ２４０ではない。ＬＦ ＶＣＯ２２０のＬＣタンクの共振周波数よりも低いＨＦ ＶＣ２４０のＬＣタンクの共振周波数の「クロスオーバー」は、ＬＦ ＶＣＯ２２０のＬＣタンクのモードをコモンモードから差動モードに有利に切り換える。したがって、このときＬＦ ＶＣＯ２２０から得られ得る最高周波数は、ＬＦ ＶＣＯ２２０から通常達成可能なものを超えて上昇する。ＬＦ ＶＣＯ２２０の同調範囲は、通常の動作帯域を超えて、すなわち、ＬＦ ＶＣＯ２２０が２つの発振器の誘導子間の結合の欠如に備え得る周波数帯域を超えて広がる。
同様に、ＬＦコア２３０並びにＬＦ同調モジュール２３５及び２３７は、ＬＦ ＶＣＯ２２０のＬＣタンクの共振周波数を、ＨＦ ＶＣＯ２４０のＬＣタンクの最も低い共振周波数よりも高い状態に至らせるように構成され得る。この構成において、ＬＦ ＶＣＯ２２０は、動作の通常の周波数帯域内にあるいくつかの性能特性を失い得る。しかしながら、動作のために現在選択されているのは、ＬＦ ＶＣＯ２２０よりもむしろＨＦ ＶＣＯ２４０である。ＨＦ ＶＣＯ２４０のＬＣタンクの共振周波数よりも高いＬＦ ＶＣ２２０のＬＣタンクの共振周波数の「クロスオーバー」は、ＨＦ ＶＣＯ２４０のＬＣタンクのモードを差動モードからコモンモードに有利に切り換える。したがって、このときＨＦ ＶＣＯ２４０から得られ得る低周波数は、ＨＦ ＶＣＯ２４０から通常達成可能なものを下回って低下する。ＨＦ ＶＣＯ２４０の同調範囲は、通常の動作帯域を超えて、すなわち、ＨＦ ＶＣＯ２４０が２つの発振器の誘導子間の結合の欠如に備え得る周波数帯域を超えて広がる。
あるシミュレーションされた設計例では、同調ＬＦ ＶＣＯの最低周波数は、約２．８ＧＨｚである。弱結合された誘導子を有する同調ＨＦ ＶＣＯがそのＬＣタンクの共振周波数がクロスオーバー周波数よりも高くなるように構成されている場合、ＬＦ ＶＣＯがコモンモードで動作するように、ＬＦ ＶＣＯの最高周波数は、約３．９４ＧＨｚである。ＨＦ ＶＣＯがそのＬＣタンクの共振周波数がクロスオーバー周波数よりも低く（すなわち、ＬＦ ＶＣＯの周波数よりも低く）なるように構成されている場合、ＬＦ ＶＣＯ周波数帯域の最高値は、約４．１３ＧＨｚまで上昇する。同じ例では、ＨＦ ＶＣＯ同調範囲の最高周波数は、約５．５ＧＨｚとなる。ＬＦ ＶＣＯがＬＦ ＶＣＯのＬＣタンクの共振周波数がクロスオーバー周波数よりも低くなるように構成されている場合、ＨＦ ＶＣＯの同調範囲の最低周波数は、約３．８２ＧＨｚである。ＬＦ ＶＣＯがそのＬＣタンクの共振周波数がクロスオーバー周波数よりも高くなるように、すなわち、ＬＦ ＶＣＯのＬＣタンクの共振周波数がＨＦ ＶＣＯの周波数よりも高くなるように構成されている場合、ＨＦ ＶＣＯの同調範囲の最低値は、約３．７ＧＨｚまで低下する。
実際、ＨＦ ＶＣＯの他の要素（誘導子、並びに浮遊容量及びＨＦ同調モジュール２５５及び２６０の切り換え可能な容量といったＨＦ ＶＣＯのＬＣタンクに同時に表れ得るその他の容量）との並列の組み合わせに切り換える際、ＨＦ ＶＣＯは、ＨＦ ＶＣＯのＬＣタンクの共振周波数をＬＦ ＶＣＯの通常の同調範囲の最高値又は最高値よりも若干下の値であるクロスオーバー周波数未満となるようにし得る、大容量ＣＨｅｘｔを含み得る。同様に、ＬＦ ＶＣＯは、ＬＦ ＶＣＯの誘導子（ＬＦ ＶＣＯのＬＣタンクに同時に表れ得る残りの浮遊容量、及び同調モジュールの１つの容量といった可能性のあるその他の容量）との並列の組み合わせに切り換える際、ＬＦ ＶＣＯは、ＬＦ ＶＣＯのＬＣタンクの共振周波数をＬＦ ＶＣＯの通常の同調範囲の最低値又は最低値よりも若干高い値であるクロスオーバー周波数より高くなるようにし得る容量ＣＬｅｘｔを含み得る。注目すべきことに、ＬＦ ＶＣＯの「通常の」範囲は、一般に回路内にＣＬｅｘｔ容量を伴い、ＨＦ ＶＣＯの通常の範囲は、一般に回路内にＣＨｅｘｔ容量を伴わない。容量ＣＨｅｘｔは、分離容量であり得る。また、容量ＣＨｅｘｔは、ＨＦ粗同調モジュール２６０内及び場合によっては微同調モジュール２５５の容量の組み合わせとして実現され得る。容量ＣＬｅｘｔは、分離容量であり得る。また、容量ＣＬｅｘｔは、ＬＦ微同調モジュール２３５内の容量の組み合わせとして実現され得る。この明細書の精読後、当業者は、ＨＦ ＶＣＯのＬＣタンクの共振周波数をＬＦ ＶＣＯの同調範囲の最高値未満となるようにする同様の方法や、ＬＦ ＶＣＯのＬＣタンクの共振周波数をＨＦ ＶＣＯの同調範囲の最低値よりも高くなるようにする同様の方法を考え付けるはずである。例えば、切り換え可能な誘導子が使われ得る。
上述のとおり、広い同調範囲をカバーするための２つ（又はそれ以上）の発振器を含む周波数発生器の発振器内の不要な振動モードを抑制する必要がある。この要求は、発振器の誘導子が比較的高い結合係数で磁気的に結合されているときに一般に最も重要である。ただし、この要求は、上記の発振器を含む他の場合に起こり得る。我々は、２つの弱結合された発振器の１つの好ましくないモードで振動する傾向を減少させるための２つの手法を説明する。１つの手法は、大容量を発生器の他の発振器のＬＣタンクに与えることである。第２の手法は、他の発振器のＬＣタンクのＱファクタ（Ｑ）を減少させることである。
図３は、第１の手法にしたがって構成された周波数発生器３００の選択された要素を表す。発生器３００の要素の多くは、上述の発生器２００の対応する要素と類似であり得る。なお、誘導子３２５及び３４５は、図１Ａ及び１Ｂに示されたように配置されてもされなくてもよい。例えば、誘導子３２５及び３４５は、同じダイ上に共に配置され得る。
発生器３００がＨＦ ＶＣＯ３４０を有効にするとき、それは、例えばモジュール３３７の完全な粗同調バンクといった、大容量をＬＦ ＶＣＯ３２０の使われていないＬＣタンクに与える。ＬＦ ＶＣＯ３２０の使われていないＬＣタンクに与えることとして、全粗同調容量よりも少ないものも用いられ得る。使われていないＬＣタンクに与えることに、さらなる容量も用いられ得る。周波数発生器３００は、粗同調バンク３３７の全部又は一部をＬＦ ＶＣＯ３２０のＬＣタンクに選択的に与えるように構成されたマルチプレクサー３７０も含む。発生器は、ＭＵＸ３７０が、ＨＦ ＶＣＯ選択信号であり得るその入力３７２の受信された信号に応じてＬＦ ＶＣＯ３２０のＬＣタンクに与えるように構成されている。発生器３００がＬＦ ＶＣＯを選択するとき、ＭＵＸ３７０は、ＬＦ ＶＣＯ３２０の要求された粗同調に対応するコードをＬＦ粗同調モジュール３３７に送信する。
図４は、ＨＦ ＶＣＯ３４０のＬＣタンクのインピーダンス曲線の例の選択された態様を表す。第１の曲線４１０は、ＬＦ ＶＣＯのＬＣタンクに全粗同調バンクが与えられていない場合の典型的なインピーダンス曲線である。なお、比較的顕著な第２のインピーダンスピークが４０００ＭＨｚ付近に認められる。第２の曲線４２０は、ＬＦ ＶＣＯのＬＣタンクに全粗同調バンクが与えられている同じＨＦ ＶＣＯ３４０のインピーダンス曲線である。なお、第２のピークは、周波数スペクトルにおいて低い方にシフトしており、あまり顕著でなくなっている。第１のピークからの周波数シフト、及び第２のピークの強度の抑制は、望まないモード振動を低下させそうである。
もう一方の手法は、使用されていないＬＣタンクのＱを減少させることである。この手法は、低周波数及び高周波数発振器の両方に用いられ得る。図５は、発生器５００の選択された要素を表す。この手法は、ＬＦ ＶＣＯ５２０により実現される。発生器５００の要素の多くは、上述の発生器３００の対応する要素と同様であり得る。ただし、ＭＵＸ３７０に代わってＱ負荷回路５７０を有する。ＨＦ ＶＣＯ５４０が選択されている（ＨＦ ＶＣＯ選択が有効）とき、Ｑ負荷回路５７０は基本的に「不良」スイッチを閉じ、ＬＦ ＶＣＯ５２０のＬＣタンクを横断する消散要素を挿入する。ＬＦ ＶＣＯ５２０が動作しているとき、このスイッチは開になり、ＬＦ ＶＣＯは普通に動作する。
図６は、ＨＦ ＶＣＯ５４０のＬＣタンクのインピーダンス曲線の例の選択された態様を表す。第１の曲線６１０は、曲線４１０と同様であり、４０００ＭＨｚ付近に比較的顕著な第２のピークを有する。第２の曲線６２０は、回路５７０によってＬＦ ＶＣＯのＬＣタンクのＱが減少させられている同じＨＦ ＶＣＯ５４０のインピーダンス曲線である。ここで同様に、第２のピークは、周波数スペクトルにおいて低い方にシフトしており、幾分あまりはっきりしなくなっており、望まないモードの振動が減少させられる。
注目すべきことに、上述の実施形態の発振器は、そのＬＣタンク内の一つより多いコイルを含み得る。例えば、発振器は、２つ、３つ又はそれより多いコイルを含み得る。
本明細書に記載された本装置及び方法は、例えば、ネットワークの多数の接続端末間、又は接続端末と接続ネットワークの外側のさらなるネットワークに接続された装置との間で、音声及び／又はデータパケットを輸送するセル無線ネットワーク内で動作する接続端末を含む、種々の電子デバイスに用いられ得る。特に、本装置及び方法は、接続端末の局部発振器の周波数発振器に用いられ得る。
種々の方法のステップ及び決定が本開示中に連続的に記載され得るが、これらのステップ及び決定のいくつかは、接近して又は並列に、非同期的に又は同期的に、パイプライン方式又は他の方式で、分離した要素で実施され得る。明確に記載された、あるいは文脈から明らかになる、又は本質的に必要なものを除いて、ステップ及び決定がこの明細書がリストアップするのと同じ順に実行されるという特定の要求はない。しかしながら注目すべきことに、選択された変形例において、ステップ及び決定は、記載された及び／又は添付の図面に示された特定の順序で実行される。さらに、全ての表されたステップ及び決定は、全ての実施形態又は変形例において要求されるものではない。一方、明確に表されていないいくつかのステップ及び決定は、いくつかの実施形態／変形例において望まれ得る。
ここに記載された幾つかの実施形態は、パッケージのようなフリップチップを必要とするが、他の実施形態においては、フリップチップパッケージの使用は任意であることを、当業者は理解するであろう。したがって、ＬＣ共振周波数を通じた望まない振動の抑制（又は発生確率の低減）する実施形態、及び／又はＱファクタの操作は、必須ではないがフリップチップパッケージに実装されてもよい。
第１の発振器の第１のＬＣ連結の誘導子は、パッケージ上又はパッケージ内に配置され得るし、一方で、第２の発振器の第２のＬＣ連結の誘導子は、パッケージと対向するダイの面、ダイの他の面、又は多層のダイの２つの面の間のダイの中間層に配置され得ることを、当業者は理解するであろう。いくつかの実施形態において、各誘導子は、何れかの面に又は多層のダイの中間層に選択的に配置され得る。
情報及び信号は異なるテクノロジーや技術の何れかを用いて表され得ることを、当業者は理解するであろう。例えば、上述の説明を通じて表され得るデータ、指令、命令、情報、信号、ビット、符号及びチップは、電圧、電流、電磁波、磁界又は磁粒子、光学場又は光子、又はそれらの何れかの組み合わせによって表され得る。
さらにここで説明された実施形態と結びついて記載された種々の実例となる論理ブロック、モジュール、回路及びアルゴリズムステップは、電子機器、コンピュータソフトウェア、又はそれらの組み合わせとして実装され得ることを、当業者は正しく理解するであろう。ハードウェアとソフトウェアのこの互換性を明確に示すために、種々の実例となる要素、ブロック、モジュール、回路及びステップが、それらの機能性の観点から該して上述されているであろう。そのような機能性がハードウェア、ソフトウェア又はハードウェアとソフトウェアの組み合わせとして実装されるかどうかは、特定の応用やシステム全体に負わされた設計制約に依存する。当業者は、各特定の応用に種々の方法で記載された機能性を実装し得る。ただし、そのような実装解決は、本発明の範囲から逸脱するように解釈されるべきでない。
ここに開示された実施形態に関連して記載された種々の実例となる論理ブロック、モジュール及び回路は、ここに記載された機能を実行するために設計された、汎用プロセッサ、デジタル・シグナル・プロセッサ（ＤＳＰ）、特定用途向けＩＣ（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）又は他のプログラム可能な論理デバイス、個別論理又はトランジスタ論理、個々のハードウェア要素、又はそれらの何れかの組み合わせを用いて実装又は実行され得る。汎用プロセッサはマイクロプロセッサであり得るし、あるいは、プロセッサは、従来のプロセッサ、コントローラ、マイクロコントローラ又は状態機械であり得る。プロセッサは、例えばＤＳＰとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと連結した１つ以上のマイクロプロセッサ、又は他のそのような構成といったコンピュータデバイスの組み合わせとしても実装され得る。
ここに開示された実施形態と関連して記載され得る方法又はアルゴリズムのステップは、ハードウェア内、プロセッサによって実行されるソフトウェアモジュール内、又はそれら２つの組み合わせ内で、直接的に具体化され得る。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーマブルディスク、ＣＤ−ＲＯＭ又は他の技術的に知られているストレージ媒体の形態の内に存在し得る。例示的なストレージ媒体は、プロセッサがそこから情報を読み出し、そこに情報を書き込むことができるようにプロセッサと結合されているストレージ媒体である。あるいは、ストレージ媒体は、プロセッサと一体化し得る。このプロセッサ及びストレージ媒体は、ＡＳＩＣ内に存在し得る。ＡＳＩＣは、接続端末内に存在し得る。あるいは、プロセッサ及びストレージ媒体は、接続端末内の個別部品として存在し得る。
開示された実施形態の上述の説明は、当業者に本発明を構成又は利用できるように提供している。これらの実施形態の種々の変形例は、当業者には見てすぐわかるであろうし、ここに定義された一般的な原理は、本発明の精神又は範囲から逸脱することなく他の実施形態にも適用され得る。したがって、本発明は、ここに示した実施形態に限定されることなく、ここに開示された原理及び新規な特徴と一致する最も広い範囲に一致させられる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
（１） 第１の発振器の電子回路、第２の発振器の電子回路、及び前記第１の発振器の第１の誘導子を具備するダイと、
前記第２の発振器の第２の誘導子を具備するパッケージと、
を具備するフリップチップ。
（２） 前記ダイは、少なくとも１つの中間層を具備し、
前記第１の誘導子は、前記少なくとも１つの中間層に配置されており、
前記パッケージは、前記ダイと対向し複数のハンダバンプによって前記ダイから離れている第１の面を具備し、
前記第２の誘導子は、前記パッケージの前記第１の面に配置されている
（１）のフリップチップ。
（３） 前記パッケージは、前記ダイと対向し複数のハンダバンプによって前記ダイから離れている第１の面を具備し、
前記第２の誘導子は、前記パッケージの前記第１の面に配置されている
（１）のフリップチップ。
（４） 前記第１の誘導子及び前記第２の誘導子は、実質的に同心である（３）のフリップチップ。
（５） 前記第１の誘導子及び前記第２の誘導子は、磁気的に弱結合されている（３）のフリップチップ。
（６） 前記第１の誘導子及び前記第２の誘導子の電磁結合係数は、０．２未満である（５）のフリップチップ。
（７） 前記第１の誘導子及び前記第２の誘導子の電磁結合係数は、０．１５未満である（５）のフリップチップ。
（８） 前記第１の誘導子及び前記第２の誘導子の電磁結合係数は、０．１０未満である（５）のフリップチップ。
（９） 第１の発振器の電子回路と、
前記第１の発振器のＬＣタンクで用いるように構成されている第１の誘導子と、
第２の発振器の電子回路と、
前記第２の発振器のＬＣタンクで用いるように構成されている第２の誘導子であって、前記第２の誘導子は前記第１の誘導子に弱結合されている、第２の誘導子と、
前記第２の発振器のための発振器制御モジュールであって、前記第２の発振器が機能していないときに前記第２の発振器のための前記発振器制御モジュールは第２の容量を前記第２の発振器の前記ＬＣタンクに切り換えるように構成されており、前記第２の容量を切換えることは、前記第１の発振器の振動モードを第１のモードから第２のモードに変化させる、発振器制御モジュールと、
を具備する集積回路。
（１０） 前記第１のモードはコモンモードであり、前記第２のモードは差動モードである（９）の集積回路。
（１１） 前記第２の発振器のための粗同調モジュールを更に具備し、
前記第２の発振器のための前記粗同調モジュールは、前記第２の発振器を同調させるために、前記第２の発振器の前記ＬＣタンクへの選択的な切り換えのための容量のバンクを具備し、
前記第２の発振器のための前記発振器制御モジュールは、前記第１の発振器の振動モードを前記第１のモードから前記第２のモードに変化させるために、前記第２の発振器の前記粗同調回路に、前記バンクの全ての容量を前記第２の発振器の前記ＬＣタンクに切り換えさせるように構成されている
（１０）の集積回路。
（１２） 前記第２の発振器のための粗同調モジュールを更に具備し、
前記第２の発振器のための前記粗同調モジュールは、前記第２の発振器を同調させるために、前記第２の発振器の前記ＬＣタンクへの選択的な切り換えのための容量のバンクを具備し、
前記第２の発振器のための前記発振器制御モジュールは、前記第１の発振器の前記振動モードを前記第１のモードから前記第２のモードに変化させるために、前記第２の発振器の前記粗同調回路に、前記バンクの複数の容量を前記第２の発振器の前記ＬＣタンクに切り換えさせるように構成されている
（１０）の集積回路。
（１３） 前記第２の発振器のための粗同調モジュールを更に具備し、
前記第２の発振器のための前記粗同調モジュールは、前記第２の発振器の前記ＬＣタンクへの選択的な切り換えによって、前記第２の発振器を同調させるための容量のバンクを具備し、
前記第２の容量は、前記バンクの外部にある
（１０）の集積回路。
（１４） 前記第２の発振器の同調周波数帯域は、第１の発振器の同調周波数帯域よりも高い（１０）の集積回路。
（１５） 前記第１のモードは差動モードであり、前記第２のモードはコモンモードである（９）の集積回路。
（１６） 第２の発振器のための微同調モジュールを更に具備し、
前記第２の発振器のための前記微同調モジュールは、前記第２の発振器を同調させるために、前記第２の発振器の前記ＬＣタンクへの選択的な切り換えのための容量のバンクを具備し、
前記第２の発振器のための前記発振器制御モジュールは、前記第１の発振器の前記振動モードを前記第１のモードから前記第２のモードに変化させるために、前記第２の発振器のための前記微同調モジュールに、前記バンクの１つ以上の容量を前記第２の発振器の前記ＬＣタンクに切り替えさせるように構成されている
（１５）の集積回路。
（１７） 前記第２の発振器の動作中に、前記第２の容量は前記第２の発振器を同調させるために用いられない（１５）の集積回路。
（１８） 前記第１の発振器のための発振器制御モジュールを更に具備し、
前記第１の発振器のための前記発振器制御モジュールは、前記第１の発振器が機能していないときに第１の容量を前記第１の発振器の前記ＬＣタンクに切り換えるように構成されており、
前記第１の容量の前記第１の発振器の前記ＬＣタンクへの切り換えは、前記第２の発振器の振動モードを前記第２のモードから前記第１のモードに変化させる
（９）の集積回路。
（１９） 前記第１の発振器の前記電子回路は、ダイに製造されており、
前記第２の発振器の前記電子回路は、前記ダイに製造されており、
前記ダイは、第１の面と、第２の面と、前記第１の面と前記第２の面との間に配置された少なくとも１つの中間層とを具備し、
前記第１の誘導子は、前記第１の面、前記第２の面又は前記少なくとも１つの中間層に配置されており、
前記第２の誘導子は、前記第１の面、前記第２の面又は前記少なくとも１つの中間層に配置されている
（９）の集積回路。
（２０） パッケージを更に具備し、
前記第１の発振器の前記電子回路はダイに製造されており、
前記第２の発振器の前記電子回路は前記ダイに製造されており、
前記ダイは、第１の面と、第２の面と、前記第１の面と前記第２の面との間に配置された少なくとも１つの中間層とを具備し、
前記パッケージは、前記ダイと対向するパッケージ面を具備し、
前記第１の誘導子は、前記第１の面、前記第２の面、前記少なくとも１つの中間層、又は前記パッケージ面に配置されており、
前記第２の誘導子は、前記第１の面、前記第２の面、前記少なくとも１つの中間層、又は前記パッケージ面に配置されている
（９）の集積回路。
（２１） 前記第１の発振器の前記電子回路はダイに製造されており、
前記第２の発振器の前記電子回路は前記ダイに製造されており、
前記ダイは、第１の面と、第２の面と、前記第１の面と前記第２の面との間に配置された第１の中間層と、前記第１の面と前記第２の面との間に配置された第２の中間層とを具備し、
前記第１の誘導子は、前記第１の面、前記第２の面、前記第１の中間層又は前記第２の中間層に配置されており、
前記第２の誘導子は、前記第１の面、前記第２の面、前記第１の中間層又は前記第２の中間層に配置されている
（９）の集積回路。
（２２） 第１の発振器のＬＣタンクで用いるように構成されている第１の誘導子を具備する前記第１の発振器を提供するステップと、
第２の発振器のＬＣタンクで用いるように構成されている第２の誘導子を具備する前記第２の発振器を提供するステップと、
前記第２の発振器のための発振器制御モジュールを動作させるステップであって、前記第２の発振器が機能していないときに前記第２の発振器のための前記発振器制御モジュールは第２の容量を前記第２の発振器の前記ＬＣタンクに切り換えるように構成されており、前記第２の容量を前記第２の発振器の前記ＬＣタンクに切り換えることは前記第１の発振器の振動モードを第１のモードから第２のモードに変化させる、ステップと、
を具備する信号発生方法。
（２３） 前記第１のモードはコモンモードであり、前記第２のモードは差動モードである（２２）の方法。
（２４） 前記動作させるステップは、前記第２の発振器のための粗同調回路に粗同調バンクの全容量を前記第２の発振器の前記ＬＣタンクに切り換えさせることを具備する（２３）の方法。
（２５） 前記動作させるステップは、前記第２の発振器のための粗同調回路に粗同調バンクの複数の容量を前記第２の発振器の前記ＬＣタンクに切り換えさせることを具備する（２３）の方法。
（２６） 前記動作させるステップは、前記第２の発振器の粗同調回路の外部の容量を前記第２の発振器の前記ＬＣタンクに切り換えさせることを具備する（２０）の方法。
（２７） 前記第２の発振器の同調周波数帯域は、前記第１の発振器の同調周波数帯域よりも高い（２３）の方法。
（２８） 前記第１のモードは差動モードであり、前記第２のモードはコモンモードである（２２）の方法。
（２９） 前記動作させるステップは、前記第１の発振器の振動モードを前記第１のモードから前記第２のモードに変化させるために、前記第２の発振器のための微同調回路に微同調バンクの１つ以上の容量を前記第２の発振器の前記ＬＣタンクに切り換えさせることを具備する（２８）の方法。
（３０） 前記第２の容量は、前記第２の発振器が動作している間は前記第２の発振器を同調させるために用いられない（２８）の方法。
（３１） 前記第１の発振器のための発振器制御モジュールを動作させることを更に具備し、
前記第１の発振器のための前記発振器制御モジュールは、前記第１の発振器が機能していないときに第１の容量を前記第１の発振器の前記ＬＣタンクに切り換えるように構成されており、
前記第１の容量を前記第１の発振器の前記ＬＣタンクに切り換えることは、前記第２の発振器の振動モードを前記第２のモードから前記第１のモードに変化させる
（２２）の方法。
（３２） 第１の発振器の電子回路と、
前記第１の発振器のＬＣタンクで用いるように構成された第１の誘導子と、
第２の発振器の電子回路と、
前記第２の発振器のＬＣタンクで用いるように構成された第２の誘導子であって、前記第２の誘導子は前記第１の誘導子に弱結合されている、第２の誘導子と、
前記第２の発振器が機能していないときに前記第１の発振器の振動モードを第１のモードから第２のモードに変化させる手段と、
を具備する集積回路。
（３３） 前記第１のモードはコモンモードであり、前記第２のモードは差動モードである（３２）の集積回路。
（３４） 前記第１のモードは差動モードであり、前記第２のモードはコモンモードである（３２）の集積回路。
（３５） 第１の発振器の電子回路、第２の発振器の電子回路、及び前記第１の発振器の第１の誘導子を具備するダイと、
前記第２の発振器の第２の誘導子と、
前記ダイをパッケージングし前記第１の誘導子に弱結合されている前記第２の誘導子を保持する手段と、
を具備するフリップチップ。
（３６） 第１のＬＣタンクを具備する第１の発振器であって、前記第１のＬＣタンクは第１の誘導子を具備する、第１の発振器と、
第２のＬＣタンクを具備する第２の発振器であって、前記第２のＬＣタンクは第２の誘導子を具備し、前記第２の誘導子は前記第１の誘導子に磁気的に弱結合されている、第２の発振器と、
容量を容量バンクから前記第２のＬＣタンクに選択的に切り換えることによって前記第２の発振器を粗同調させるための粗同調回路であって、前記粗同調回路は、前記第１の発振器が好ましくないモードで振動することを抑制するために、前記第１の発振器が動作しており前記第２の発振器が動作していないときに前記バンクの全容量を前記第２のＬＣタンクに切り換えるように構成されている、粗同調回路と、
を具備する電子デバイス。
（３７） 第１のＬＣタンクを具備する第１の発振器であって、前記第１のＬＣタンクは第１の誘導子を具備する第１の発振器と、
第２のＬＣタンクを具備する第２の発振器であって、前記第２のＬＣタンクは第２の誘導子を具備し、前記第２の誘導子は前記第１の誘導子に磁気的に弱結合されている、第２の発振器と、
前記第１のＬＣタンクに結合されている第１のＱファクタ減少回路であって、前記第１のＱファクタ減少回路は、前記第２の発振器が好ましくないモードで振動することを抑制するために、前記第２の発振器が動作しており前記第１の発振器が動作していないときに、前記第１のＬＣタンクのＱファクタを減少させるように構成されている、第１のＱファクタ減少回路と、
を具備する電子デバイス。
（３８） 前記第１のＱファクタ減少回路は、前記第２の発振器が動作しているときに前記第１のＬＣタンクのエネルギを消散し、前記第１の発振器が動作しているときに前記第１のＬＣタンクのエネルギを消散しないように選択的に構成されたスイッチを具備する（３７）の電子デバイス。
（３９） 前記第２のＬＣタンクに結合されている第２のＱファクタ減少回路であって、前記第２のＱファクタ減少回路は、前記第１の発振器が好ましくないモードで振動することを抑制するために、前記第１の発振器が動作しており前記第２の発振器が動作していないときに、前記第２のＬＣタンクのＱファクタを減少させるように構成されている、第２のＱファクタ減少回路をさらに具備する（３７）の電子デバイス。
（４０） 第１のＬＣタンクを具備する第１の発振器であって、前記第１のＬＣタンクは第１の誘導子を具備する、第１の発振器と、
第２のＬＣタンクを具備する第２の発振器であって、前記第２のＬＣタンクは第２の誘導子を具備し、前記第２の誘導子は前記第１の誘導子に磁気的に弱結合されている、第２の発振器と、
前記第２の発振器が好ましくないモードで振動することを抑制するために、前記第２の発振器が動作しており前記第１の発振器が動作していないときに、前記第１のＬＣタンクのＱファクタを減少させる手段と、
を具備する電子デバイス。
（４１） 第１の発振器及び第２の発振器を具備する周波数発生器であって、前記第２の発振器は前記第２の発振器を粗同調させるための複数の容量を具備する、周波数発生器を動作させる方法であって、
前記第２の発振器は機能させないが前記第１の発振器を機能させることと、
前記第１の発振器を機能させているときに前記複数の容量を前記第２の発振器のＬＣタンクに与えることと、
を具備し、
前記第１の発振器の第１のＬＣタンクの第１の誘導子は、前記第２の発振器の第２のＬＣタンクの第２の誘導子に弱結合されている
方法。
（４２） 第１の発振器及び第２の発振器を具備する周波数発生器を動作させる方法であって、 前記第２の発振器は機能させないが前記第１の発振器を機能させることと、
前記第１の発振器を機能させているとき、エネルギ消散要素を前記第２の発振器のＬＣタンクに与えることと、
を具備し、
前記第１の発振器の第１のＬＣタンクの第１の誘導子は、前記第２の発振器の第２のＬＣタンクの第２の誘導子に弱結合されている
方法。
（４３） 第１の発振器及び第２の発振器を具備する周波数発生器を動作させる方法であって、 前記第２の発振器は機能させないが前記第１の発振器を機能させることと、
前記第１の発振器が好ましくないモードで振動することを抑制するために、前記第２の発振器のタンク回路のＱファクタを減少させるステップと、
を具備し、
前記第１の発振器の第１のＬＣタンクの第１の誘導子は、前記第２の発振器の第２のＬＣタンクの第２の誘導子に弱結合されている
方法。

Claims (42)

  1. 第１の発振器の電子回路、第２の発振器の電子回路、及び前記第１の発振器の第１の誘導子を具備するダイと、
    前記第２の発振器の第２の誘導子を具備するパッケージであって、前記パッケージは、前記ダイをパッケージングし、且つ、前記第１の誘導子に弱結合されている前記第２の誘導子を保持する、パッケージと、
    を具備するフリップチップ。
  2. 前記ダイは、少なくとも１つの中間層を具備し、
    前記第１の誘導子は、前記少なくとも１つの中間層に配置されており、
    前記パッケージは、前記ダイと対向し複数のハンダバンプによって前記ダイから離れている第１の面を具備し、
    前記第２の誘導子は、前記パッケージの前記第１の面に配置されている
    請求項１のフリップチップ。
  3. 前記パッケージは、前記ダイと対向し複数のハンダバンプによって前記ダイから離れている第１の面を具備し、
    前記第２の誘導子は、前記パッケージの前記第１の面に配置されている
    請求項１のフリップチップ。
  4. 前記第１の誘導子及び前記第２の誘導子は、実質的に同心である請求項３のフリップチップ。
  5. 前記第１の誘導子及び前記第２の誘導子の電磁結合係数は、０．２未満である請求項１のフリップチップ。
  6. 前記第１の誘導子及び前記第２の誘導子の電磁結合係数は、０．１５未満である請求項１のフリップチップ。
  7. 前記第１の誘導子及び前記第２の誘導子の電磁結合係数は、０．１０未満である請求項１のフリップチップ。
  8. 第１の発振器の電子回路と、
    前記第１の発振器のＬＣタンクで用いるように構成されている第１の誘導子であって、前記第１の発振器の前記ＬＣタンクは第１の容量を備えている、第１の誘導子と、
    第２の発振器の電子回路と、
    前記第２の発振器のＬＣタンクで用いるように構成されている第２の誘導子であって、前記第２の誘導子は前記第１の誘導子に弱結合されており、前記第２の発振器の前記ＬＣタンクは第２の容量を備えている、第２の誘導子と、
    前記第２の発振器のための発振器制御モジュールであって、前記第２の発振器が機能していないときに前記第２の発振器のための前記発振器制御モジュールは第３の容量を前記第２の発振器の前記ＬＣタンクに切り換えるように構成されており、前記第３の容量を切換えることは、前記第１の発振器の振動モードを第１のモードから第２のモードに変化させる、発振器制御モジュールと、
    を具備する集積回路。
  9. 前記第１のモードはコモンモードであり、前記第２のモードは差動モードである請求項８の集積回路。
  10. 前記第２の発振器のための粗同調モジュールを更に具備し、
    前記第２の発振器のための前記粗同調モジュールは、前記第２の発振器を同調させるために、前記第２の発振器の前記ＬＣタンクへの選択的な切り換えのための容量のバンクを具備し、
    前記第２の発振器のための前記発振器制御モジュールは、前記第１の発振器の振動モードを前記第１のモードから前記第２のモードに変化させるために、前記第２の発振器の前記粗同調回路に、前記バンクの全ての容量を前記第２の発振器の前記ＬＣタンクに切り換えさせるように構成されている
    請求項９の集積回路。
  11. 前記第２の発振器のための粗同調モジュールを更に具備し、
    前記第２の発振器のための前記粗同調モジュールは、前記第２の発振器を同調させるために、前記第２の発振器の前記ＬＣタンクへの選択的な切り換えのための容量のバンクを具備し、
    前記第２の発振器のための前記発振器制御モジュールは、前記第１の発振器の前記振動モードを前記第１のモードから前記第２のモードに変化させるために、前記第２の発振器の前記粗同調回路に、前記バンクの複数の容量を前記第２の発振器の前記ＬＣタンクに切り換えさせるように構成されている
    請求項９の集積回路。
  12. 前記第２の発振器のための粗同調モジュールを更に具備し、
    前記第２の発振器のための前記粗同調モジュールは、前記第２の発振器の前記ＬＣタンクへの選択的な切り換えによって、前記第２の発振器を同調させるための容量のバンクを具備し、
    前記第２の容量は、前記バンクの外部にある
    請求項９の集積回路。
  13. 前記第２の発振器の同調周波数帯域は、第１の発振器の同調周波数帯域よりも高い請求項９の集積回路。
  14. 前記第１のモードは差動モードであり、前記第２のモードはコモンモードである請求項８の集積回路。
  15. 第２の発振器のための微同調モジュールを更に具備し、
    前記第２の発振器のための前記微同調モジュールは、前記第２の発振器を同調させるために、前記第２の発振器の前記ＬＣタンクへの選択的な切り換えのための容量のバンクを具備し、
    前記第２の発振器のための前記発振器制御モジュールは、前記第１の発振器の前記振動モードを前記第１のモードから前記第２のモードに変化させるために、前記第２の発振器のための前記微同調モジュールに、前記バンクの１つ以上の容量を前記第２の発振器の前記ＬＣタンクに切り替えさせるように構成されている
    請求項１４の集積回路。
  16. 前記第２の発振器の動作中に、前記第２の容量は前記第２の発振器を同調させるために用いられない請求項１４の集積回路。
  17. 前記第１の発振器のための発振器制御モジュールを更に具備し、
    前記第１の発振器のための前記発振器制御モジュールは、前記第１の発振器が機能していないときに第１の容量を前記第１の発振器の前記ＬＣタンクに切り換えるように構成されており、
    前記第１の容量の前記第１の発振器の前記ＬＣタンクへの切り換えは、前記第２の発振器の振動モードを前記第２のモードから前記第１のモードに変化させる
    請求項８の集積回路。
  18. 前記第１の発振器の前記電子回路は、ダイに製造されており、
    前記第２の発振器の前記電子回路は、前記ダイに製造されており、
    前記ダイは、第１の面と、第２の面と、前記第１の面と前記第２の面との間に配置された少なくとも１つの中間層とを具備し、
    前記第１の誘導子は、前記第１の面、前記第２の面又は前記少なくとも１つの中間層に配置されており、
    前記第２の誘導子は、前記第１の面、前記第２の面又は前記少なくとも１つの中間層に配置されている
    請求項８の集積回路。
  19. パッケージを更に具備し、
    前記第１の発振器の前記電子回路はダイに製造されており、
    前記第２の発振器の前記電子回路は前記ダイに製造されており、
    前記ダイは、第１の面と、第２の面と、前記第１の面と前記第２の面との間に配置された少なくとも１つの中間層とを具備し、
    前記パッケージは、前記ダイと対向するパッケージ面を具備し、
    前記第１の誘導子は、前記第１の面、前記第２の面、前記少なくとも１つの中間層、又は前記パッケージ面に配置されており、
    前記第２の誘導子は、前記第１の面、前記第２の面、前記少なくとも１つの中間層、又は前記パッケージ面に配置されている
    請求項８の集積回路。
  20. 前記第１の発振器の前記電子回路はダイに製造されており、
    前記第２の発振器の前記電子回路は前記ダイに製造されており、
    前記ダイは、第１の面と、第２の面と、前記第１の面と前記第２の面との間に配置された第１の中間層と、前記第１の面と前記第２の面との間に配置された第２の中間層とを具備し、
    前記第１の誘導子は、前記第１の面、前記第２の面、前記第１の中間層又は前記第２の中間層に配置されており、
    前記第２の誘導子は、前記第１の面、前記第２の面、前記第１の中間層又は前記第２の中間層に配置されている
    請求項８の集積回路。
  21. 第１の発振器のＬＣタンクで用いるように構成されている第１の誘導子を具備する前記第１の発振器を提供するステップであって、前記第１の発振器の前記ＬＣタンクは第１の容量を備えている、前記第１の発振器を提供するステップと、
    第２の発振器のＬＣタンクで用いるように構成されている第２の誘導子を具備する前記第２の発振器を提供するステップであって、前記第２の発振器の前記ＬＣタンクは第２の容量を備えている、前記第２の発振器を提供するステップと、
    前記第２の発振器のための発振器制御モジュールを動作させるステップであって、前記第２の発振器が機能していないときに前記第２の発振器のための前記発振器制御モジュールは第３の容量を前記第２の発振器の前記ＬＣタンクに切り換えるように構成されており、前記第３の容量を前記第２の発振器の前記ＬＣタンクに切り換えることは前記第１の発振器の振動モードを第１のモードから第２のモードに変化させる、ステップと、
    を具備する信号発生方法。
  22. 前記第１のモードはコモンモードであり、前記第２のモードは差動モードである請求項２１の方法。
  23. 前記動作させるステップは、前記第２の発振器のための粗同調回路に粗同調バンクの全容量を前記第２の発振器の前記ＬＣタンクに切り換えさせることを具備する請求項２２の方法。
  24. 前記動作させるステップは、前記第２の発振器のための粗同調回路に粗同調バンクの複数の容量を前記第２の発振器の前記ＬＣタンクに切り換えさせることを具備する請求項２２の方法。
  25. 前記動作させるステップは、前記第２の発振器の粗同調回路の外部の容量を前記第２の発振器の前記ＬＣタンクに切り換えさせることを具備する請求項２２の方法。
  26. 前記第２の発振器の同調周波数帯域は、前記第１の発振器の同調周波数帯域よりも高い請求項２２の方法。
  27. 前記第１のモードは差動モードであり、前記第２のモードはコモンモードである請求項２１の方法。
  28. 前記動作させるステップは、前記第１の発振器の振動モードを前記第１のモードから前記第２のモードに変化させるために、前記第２の発振器のための微同調回路に微同調バンクの１つ以上の容量を前記第２の発振器の前記ＬＣタンクに切り換えさせることを具備する請求項２７の方法。
  29. 前記第２の容量は、前記第２の発振器が動作している間は前記第２の発振器を同調させるために用いられない請求項２７の方法。
  30. 前記第１の発振器のための発振器制御モジュールを動作させることを更に具備し、
    前記第１の発振器のための前記発振器制御モジュールは、前記第１の発振器が機能していないときに第１の容量を前記第１の発振器の前記ＬＣタンクに切り換えるように構成されており、
    前記第１の容量を前記第１の発振器の前記ＬＣタンクに切り換えることは、前記第２の発振器の振動モードを前記第２のモードから前記第１のモードに変化させる
    請求項２１の方法。
  31. 第１の発振器の電子回路と、
    前記第１の発振器のＬＣタンクで用いるように構成された第１の誘導子と、
    第２の発振器の電子回路と、
    前記第２の発振器のＬＣタンクで用いるように構成された第２の誘導子であって、前記第２の誘導子は前記第１の誘導子に弱結合されている、第２の誘導子と、
    前記第２の発振器が機能していないときに前記第１の発振器の振動モードを第１のモードから第２のモードに変化させる手段と、
    を具備する集積回路。
  32. 前記第１のモードはコモンモードであり、前記第２のモードは差動モードである請求項３１の集積回路。
  33. 前記第１のモードは差動モードであり、前記第２のモードはコモンモードである請求項３１の集積回路。
  34. 第１の発振器の電子回路、第２の発振器の電子回路、及び前記第１の発振器の第１の誘導子を具備するダイと、
    前記第２の発振器の第２の誘導子と、
    前記ダイをパッケージングし前記第１の誘導子に弱結合されている前記第２の誘導子を保持する手段と、
    を具備するフリップチップ。
  35. 第１のＬＣタンクを具備する第１の発振器であって、前記第１のＬＣタンクは第１の誘導子を具備する、第１の発振器と、
    第２のＬＣタンクを具備する第２の発振器であって、前記第２のＬＣタンクは第２の誘導子を具備し、前記第２の誘導子は前記第１の誘導子に磁気的に弱結合されている、第２の発振器と、
    容量を容量バンクから前記第２のＬＣタンクに選択的に切り換えることによって前記第２の発振器を粗同調させるための粗同調回路であって、前記粗同調回路は、前記第１の発振器が好ましくないモードで振動することを抑制するために、前記第１の発振器が動作しており前記第２の発振器が動作していないときに前記バンクの全容量を前記第２のＬＣタンクに切り換えるように構成されている、粗同調回路と、
    を具備する電子デバイス。
  36. 第１のＬＣタンクを具備する第１の発振器であって、前記第１のＬＣタンクは第１の誘導子を具備する第１の発振器と、
    第２のＬＣタンクを具備する第２の発振器であって、前記第２のＬＣタンクは第２の誘導子を具備し、前記第２の誘導子は前記第１の誘導子に磁気的に弱結合されている、第２の発振器と、
    前記第１のＬＣタンクに結合されている第１のＱファクタ減少回路であって、前記第１のＱファクタ減少回路は、前記第２の発振器が好ましくないモードで振動することを抑制するために、前記第２の発振器が動作しており前記第１の発振器が動作していないときに、前記第１のＬＣタンクのＱファクタを減少させるように構成されている、第１のＱファクタ減少回路と、
    を具備する電子デバイス。
  37. 前記第１のＱファクタ減少回路は、前記第２の発振器が動作しているときに前記第１のＬＣタンクのエネルギを消散し、前記第１の発振器が動作しているときに前記第１のＬＣタンクのエネルギを消散しないように選択的に構成されたスイッチを具備する請求項３６の電子デバイス。
  38. 前記第２のＬＣタンクに結合されている第２のＱファクタ減少回路であって、前記第２のＱファクタ減少回路は、前記第１の発振器が好ましくないモードで振動することを抑制するために、前記第１の発振器が動作しており前記第２の発振器が動作していないときに、前記第２のＬＣタンクのＱファクタを減少させるように構成されている、第２のＱファクタ減少回路をさらに具備する請求項３６の電子デバイス。
  39. 第１のＬＣタンクを具備する第１の発振器であって、前記第１のＬＣタンクは第１の誘導子を具備する、第１の発振器と、
    第２のＬＣタンクを具備する第２の発振器であって、前記第２のＬＣタンクは第２の誘導子を具備し、前記第２の誘導子は前記第１の誘導子に磁気的に弱結合されている、第２の発振器と、
    前記第２の発振器が好ましくないモードで振動することを抑制するために、前記第２の発振器が動作しており前記第１の発振器が動作していないときに、前記第１のＬＣタンクのＱファクタを減少させる手段と、
    を具備する電子デバイス。
  40. 第１の発振器及び第２の発振器を具備する周波数発生器であって、前記第２の発振器は前記第２の発振器を粗同調させるための複数の容量を具備する、周波数発生器を動作させる方法であって、
    前記第２の発振器は機能させないが前記第１の発振器を機能させることと、
    前記第１の発振器を機能させているときに前記複数の容量を前記第２の発振器のＬＣタンクに与えることと、
    を具備し、
    前記第１の発振器の第１のＬＣタンクの第１の誘導子は、前記第２の発振器の第２のＬＣタンクの第２の誘導子に弱結合されている
    方法。
  41. 第１の発振器及び第２の発振器を具備する周波数発生器を動作させる方法であって、
    前記第２の発振器は機能させないが前記第１の発振器を機能させることと、
    前記第１の発振器を機能させているとき、エネルギ消散要素を前記第２の発振器のＬＣタンクに与えることと、
    を具備し、
    前記第１の発振器の第１のＬＣタンクの第１の誘導子は、前記第２の発振器の第２のＬＣタンクの第２の誘導子に弱結合されている
    方法。
  42. 第１の発振器及び第２の発振器を具備する周波数発生器を動作させる方法であって、
    前記第２の発振器は機能させないが前記第１の発振器を機能させることと、
    前記第１の発振器が好ましくないモードで振動することを抑制するために、前記第２の発振器のタンク回路のＱファクタを減少させるステップと、
    を具備し、
    前記第１の発振器の第１のＬＣタンクの第１の誘導子は、前記第２の発振器の第２のＬＣタンクの第２の誘導子に弱結合されている
    方法。
JP2012514151A 2009-06-03 2010-06-03 周波数発生のための装置及び方法 Active JP5654009B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/477,651 2009-06-03
US12/477,651 US8058934B2 (en) 2009-06-03 2009-06-03 Apparatus and method for frequency generation
PCT/US2010/037326 WO2010141778A2 (en) 2009-06-03 2010-06-03 Apparatus and method for frequency generation

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013090552A Division JP5805699B2 (ja) 2009-06-03 2013-04-23 周波数発生のための装置及び方法

Publications (2)

Publication Number Publication Date
JP2012529245A JP2012529245A (ja) 2012-11-15
JP5654009B2 true JP5654009B2 (ja) 2015-01-14

Family

ID=43298535

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012514151A Active JP5654009B2 (ja) 2009-06-03 2010-06-03 周波数発生のための装置及び方法
JP2013090552A Active JP5805699B2 (ja) 2009-06-03 2013-04-23 周波数発生のための装置及び方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013090552A Active JP5805699B2 (ja) 2009-06-03 2013-04-23 周波数発生のための装置及び方法

Country Status (10)

Country Link
US (2) US8058934B2 (ja)
EP (2) EP2538441B1 (ja)
JP (2) JP5654009B2 (ja)
KR (2) KR101369769B1 (ja)
CN (2) CN102460691B (ja)
BR (1) BRPI1010862A2 (ja)
ES (1) ES2661051T3 (ja)
HU (1) HUE036848T2 (ja)
TW (1) TW201128929A (ja)
WO (1) WO2010141778A2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058934B2 (en) * 2009-06-03 2011-11-15 Qualcomm Incorporated Apparatus and method for frequency generation
US8183948B2 (en) * 2009-09-13 2012-05-22 International Business Machines Corporation Ultra-compact PLL with wide tuning range and low noise
US20120169428A1 (en) * 2010-12-31 2012-07-05 Broadcom Corporation Ac coupled stack inductor for voltage controlled oscillator
US8933757B2 (en) 2012-09-11 2015-01-13 Broadcom Corporation Low phase noise voltage controlled oscillators
US9306614B2 (en) 2013-03-26 2016-04-05 Stmicroelectronics S.R.L. Power oscillator apparatus with transformer-based power combining for galvanically-isolated bidirectional data communication and power transfer
US9240752B2 (en) * 2013-03-26 2016-01-19 Stmicroelectronics S.R.L. Power oscillator apparatus with transformer-based power combining
US20140357186A1 (en) * 2013-05-29 2014-12-04 Texas Instruments Incorporated Method and apparatus for die-to-die communication
KR101491279B1 (ko) 2013-07-16 2015-02-06 현대자동차주식회사 자동차용 부품 교정기
US10153728B2 (en) 2013-11-08 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10270389B2 (en) 2013-11-08 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9191014B2 (en) 2013-11-08 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of synchronizing oscillators
US9473152B2 (en) * 2013-11-08 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Coupling structure for inductive device
US9473067B2 (en) * 2014-04-11 2016-10-18 Qualcomm Incorporated Reducing mismatch caused by power/ground routing in multi-core VCO structure
US10116259B2 (en) * 2014-05-29 2018-10-30 Qualcomm Incorporated Inductor-enclosed voltage-controlled oscillators
US9929123B2 (en) * 2015-06-08 2018-03-27 Analog Devices, Inc. Resonant circuit including bump pads
US9543892B1 (en) * 2015-07-16 2017-01-10 Qualcomm Incorporated Overlapping uncoupled inductors for low-cost multi-frequency voltage-controlled oscillators
US9893702B2 (en) 2015-07-27 2018-02-13 Qualcomm Incorporated Notch filter with differential split inductor
US9520356B1 (en) 2015-09-09 2016-12-13 Analog Devices, Inc. Circuit with reduced noise and controlled frequency
US9673755B1 (en) 2016-02-09 2017-06-06 Cognitive Systems Corp. Controlling a switched capacitor bank in a voltage controlled oscillator for wireless sensor devices
US10965331B2 (en) * 2019-04-22 2021-03-30 Semiconductor Components Industries, Llc Broad range voltage-controlled oscillator
US10826467B1 (en) * 2019-07-09 2020-11-03 Nxp B.V. High-accuracy dual-mode free running oscillator

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2765399B1 (fr) 1997-06-27 2001-12-07 Sgs Thomson Microelectronics Dispositif semi-conducteur a moyen d'echanges a distance
US6218729B1 (en) 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components
JP2001332933A (ja) * 2000-05-22 2001-11-30 Toyo Commun Equip Co Ltd 圧電発振器
JP2002252324A (ja) * 2001-02-23 2002-09-06 Hitachi Ltd 半導体装置およびその製造方法
JP3795364B2 (ja) 2001-09-27 2006-07-12 シャープ株式会社 集積回路および受信装置
JP2003249865A (ja) * 2002-02-22 2003-09-05 Sharp Corp 発振回路及びこれを用いた受信装置
US6621365B1 (en) * 2002-04-03 2003-09-16 Nokia Corporation Method and apparatus providing a dual mode VCO for an adaptive receiver
US7414858B2 (en) * 2002-04-11 2008-08-19 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device
JP4124618B2 (ja) * 2002-06-04 2008-07-23 松下電器産業株式会社 半導体装置
JP3980943B2 (ja) * 2002-06-06 2007-09-26 日本電波工業株式会社 Ｐｌｌ制御発振器
GB2393049B (en) * 2002-09-13 2005-09-28 Hitachi Ltd High frequency semiconductor integrated circuit and radio communication system
US6906596B2 (en) * 2002-09-25 2005-06-14 Renesas Technology Corp. Oscillation circuit and a communication semiconductor integrated circuit
JP2005072212A (ja) * 2003-08-22 2005-03-17 Fujikura Ltd 電子部品とその製造方法及び電子装置
JP2005303839A (ja) * 2004-04-14 2005-10-27 Matsushita Electric Ind Co Ltd 電圧制御発振装置
US7154349B2 (en) * 2004-08-11 2006-12-26 Qualcomm, Incorporated Coupled-inductor multi-band VCO
US7173498B2 (en) * 2004-09-28 2007-02-06 Texas Instruments Incorporated Reducing the coupling between LC-oscillator-based phase-locked loops in flip-chip ASICs
TW200633362A (en) * 2004-11-15 2006-09-16 Koninkl Philips Electronics Nv Variable inductance circuitry for frequency control of a voltage controlled oscillator
JP2006211529A (ja) * 2005-01-31 2006-08-10 Seiko Epson Corp 電圧制御発振器
US7508280B2 (en) * 2005-07-19 2009-03-24 Lc Tank Llc Frequency adjustment techniques in coupled LC tank circuits
TWI261962B (en) 2005-07-29 2006-09-11 Univ Nat Taiwan Science Tech The two stacked LC-tank dual band voltage controlled oscillator
US20070057734A1 (en) * 2005-09-09 2007-03-15 Ruby Richard C Oscillatory circuit having two oscillators
JP2007104152A (ja) * 2005-09-30 2007-04-19 Sharp Corp 電圧制御発振器及び電圧制御発振器ユニット
KR100892935B1 (ko) 2005-12-14 2009-04-09 신꼬오덴기 고교 가부시키가이샤 칩 내장 기판 및 칩 내장 기판의 제조방법
CN100527394C (zh) * 2005-12-14 2009-08-12 新光电气工业株式会社 芯片内置基板和芯片内置基板的制造方法
US7423495B2 (en) 2006-06-26 2008-09-09 Infineon Technologies Ag Oscillator and method for generating an oscillator signal
JP4722795B2 (ja) * 2006-08-31 2011-07-13 富士通株式会社 配線基板および電子部品モジュール
CN101355342A (zh) * 2007-07-26 2009-01-28 达盛电子股份有限公司 Cmos交互耦合差动式电压控制振荡器
WO2009022991A1 (en) 2007-08-14 2009-02-19 Agency For Science, Technology And Research Die package and method for manufacturing the die package
TWI339004B (en) * 2007-10-18 2011-03-11 Univ Nat Taiwan Science Tech Injection-locked frequency divider
JP5302323B2 (ja) * 2007-10-23 2013-10-02 テレフオンアクチーボラゲット エル エム エリクソン（パブル） デュアルバンド結合ｖｃｏ
US7906831B2 (en) 2008-09-23 2011-03-15 Infineon Technologies Ag Semiconductor device with capacitor arrangement electrically coupled to inductor coil
US8058934B2 (en) * 2009-06-03 2011-11-15 Qualcomm Incorporated Apparatus and method for frequency generation

Also Published As

Publication number Publication date
KR20120025564A (ko) 2012-03-15
ES2661051T3 (es) 2018-03-27
KR101432208B1 (ko) 2014-08-22
TW201128929A (en) 2011-08-16
EP2538441B1 (en) 2021-02-24
EP2438612B1 (en) 2018-01-31
EP2538441A3 (en) 2017-07-12
CN102460691A (zh) 2012-05-16
US20100308924A1 (en) 2010-12-09
CN102460691B (zh) 2015-12-09
EP2438612A2 (en) 2012-04-11
JP5805699B2 (ja) 2015-11-04
JP2013211854A (ja) 2013-10-10
WO2010141778A3 (en) 2011-06-09
US8058934B2 (en) 2011-11-15
HUE036848T2 (hu) 2018-08-28
EP2538441A2 (en) 2012-12-26
US8810322B2 (en) 2014-08-19
BRPI1010862A2 (pt) 2018-06-12
WO2010141778A2 (en) 2010-12-09
CN104362980B (zh) 2017-09-22
CN104362980A (zh) 2015-02-18
JP2012529245A (ja) 2012-11-15
KR20130083494A (ko) 2013-07-22
KR101369769B1 (ko) 2014-03-07
US20120068777A1 (en) 2012-03-22

Similar Documents

Publication Publication Date Title
JP5805699B2 (ja) 周波数発生のための装置及び方法
US10256863B2 (en) Monolithic integration of antenna switch and diplexer
US9906318B2 (en) Frequency multiplexer
JP5982585B2 (ja) ガラス貫通ビア技術を使用するダイプレクサ構成
JP2019507972A (ja) ３ｄガラス貫通ビアフィルタと統合された２ｄ受動オンガラスフィルタを使用するマルチプレクサ構成
TWI548202B (zh) 具有強耦合ｌｃ槽的積體電路架構
JP5893148B2 (ja) 低位相雑音を有する電圧制御発振器
US10582609B2 (en) Integration of through glass via (TGV) filter and acoustic filter
US10840884B2 (en) Bulk acoustic wave (BAW) and passive-on-glass (POG) filter co-integration
US10433425B1 (en) Three-dimensional high quality passive structure with conductive pillar technology
US11239158B1 (en) Wire bond inductor structures for flip chip dies
CN214898440U (zh) 一种提高vco低相位噪声水平的键合线电感
JP2005260806A (ja) 高周波用スイッチ回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130123

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130319

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131203

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131210

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131224

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141021

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141119

R150 Certificate of patent or registration of utility model

Ref document number: 5654009

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250