KR101369769B1 - 주파수 생성을 위한 장치 및 방법 - Google Patents

주파수 생성을 위한 장치 및 방법 Download PDF

Info

Publication number
KR101369769B1
KR101369769B1 KR1020117031640A KR20117031640A KR101369769B1 KR 101369769 B1 KR101369769 B1 KR 101369769B1 KR 1020117031640 A KR1020117031640 A KR 1020117031640A KR 20117031640 A KR20117031640 A KR 20117031640A KR 101369769 B1 KR101369769 B1 KR 101369769B1
Authority
KR
South Korea
Prior art keywords
oscillator
tank
inductor
mode
die
Prior art date
Application number
KR1020117031640A
Other languages
English (en)
Other versions
KR20120025564A (ko
Inventor
라자고파란 란자라잔
친마야 미쉬라
마우린 바가트
창 진
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20120025564A publication Critical patent/KR20120025564A/ko
Application granted granted Critical
Publication of KR101369769B1 publication Critical patent/KR101369769B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B1/00—Details
    • H03B1/02—Structural details of power oscillators, e.g. for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

광대역 주파수 생성기는 플립 칩 패키지 내의 동일한 다이 상에 배치되는, 상이한 주파수 대역들에 대한 2개 이상의 발진기들을 갖는다. 2개의 발진기들의 인덕터들간의 연결은, 다이 상에 하나의 인덕터를 배치하고 패키지 상에 다른 인덕터를 배치하고, 솔더 범프 직경 만큼 인덕터들을 이격시킴으로써 감소된다. 느슨하게 연결된 인덕터들은 발진기들 중 하나의 발진기의 LC 탱크 회로의 조정이 다른 발진기의 대역폭을 증가하게 하도록 허용하고, 그 반대의 경우도 가능하다. 발진기들 중 하나의 발진기의 바람직하지 않은 발진 모드를 방지하는 것은 다른 발진기의 개략적 튜닝 뱅크의 전체 커패시턴스와 같이 큰 커패시턴스를 다른 발진기의 LC 탱크 회로에 로딩함으로써 달성될 수 있다. 바람직하지 않은 모드의 방지는 다른 발진기의 LC 탱크의 품질 인자를 감소시키고 그럼으로써 탱크 회로에서의 손실들을 증가시킴으로써 또한 달성될 수 있다.

Description

주파수 생성을 위한 장치 및 방법{APPARATUS AND METHOD FOR FREQUENCY GENERATION}
본 문서에 기술된 장치 및 방법들은 주파수 생성기들 및 주파수 생성을 위한 방법들에 관한 것이다. 보다 구체적으로, 그 장치 및 방법들은 다수의 발진기들을 이용하여 주파수를 생성하는 것에 관한 것이다.
튜닝 가능한 주파수 생성기들은 다수의 다양한 전자 디바이스들에서 이용된다. 무선 통신 디바이스들은 예를 들어, 중간 및 RF 주파수들로의 전송된 신호들의 상향변환을 위해 그리고 중간 및 기저대역 주파수들로의 수신된 신호들의 하향변환을 위해 주파수 생성기들을 이용한다. 동작 주파수는 변하기 때문에, 생성기의 주파수들은 튜닝 가능할 필요가 있다.
다수의 통신 표준들 및 다수의 대역들에 대해 요구되는 주파수 커버리지(coverage)는 통상적으로 VCO들(voltage controlled oscillators) 또는 DCO들(digitally controlled oscillators)과 같은 넓은 튜닝 범위 발진기들을 필요로 한다. 발진기들의 튜닝 범위의 정도(extent)는 하나의 중요한 성능 파라미터이다. 종종, 예를 들면, 다수의 대역들을 커버하기 위해 튜닝 범위를 증가시키는 것이 바람직하다.
튜닝 가능한 발진기들의 다른 성능 기준들은 위상 잡음 성능, 전력 소비, 및 크기를 포함한다. 상이한 성능 기준들이 때때로 경합한다.
종래의 튜닝 가능한 발진기들은 변하는 바이어싱 전압을 가변 커패시터(버랙터(varactor) 또는 배리캡(varicap))에 인가함으로써 그리고 발진기 LC(inductance-capacitance) 탱크의 커패시터들을 스위칭함으로써 튜닝될 수 있다. 다양한 이유들로 인해, 이 커패시턴스-변화 기법들(capacitance-varying techniques)을 통해 획득된 단일의 발진기의 주파수 범위는 제한된다. 이러한 이유로, 다수의 튜닝 가능한 발진기들이 동일한 디바이스 내에서 이용될 필요가 있을 수 있다. 특히, 셀룰러 핸드셋 및 다른 핸드헬드 통신 디바이스들과 같은 휴대용 디바이스들의 경우에, 종종 발진기를 동일한 집적 회로(IC 또는 칩) 상에 구현하는 것이 바람직하다.
인덕터들("LC"의 "L")은 작은 IC의 상당한 영역을 점유한다. 물론, IC들의 물리적인 크기를 감소시키는 것이 바람직하다. 그러므로 2개 이상의 LC 발진기들을 동일한 IC 상에 위치시키는 것은 특정한 설계 어려움들을 제공한다. 따라서 다수의 발진기들의 인덕터들에 의해 점유되는 IC 영역을 감소시키는 것이 바람직하다. 또한, 동일한 IC 상에 설치된 상이한 발진기들의 인덕터들 간의 또는 그 사이의 연결(coupling)을 감소시키는 것이 바람직할 수 있다.
그러나 동일한 IC 상에 위치된 인덕터들의 물리적 근접성이 주어지면 실제 인덕터들 간의 연결을 방지하는 것이 곤란하게 될 수 있다. 이러한 결합은 결과적으로 발진기의 LC 탱크의 공진에 기인하여 발생하는 원하는 발진 모드 이외에 특정한 발진기의 원하지 않는 발진 모드들을 초래할 수 있다. 이러한 부가적인 발진 모드들을 억제하여 특정한 발진기가 그 자신의 LC 탱크에 기초하여 주파수들을 생성하게 하는 것이 바람직할 수 있다.
그러므로, 확장된 주파수 범위를 갖는 튜닝 가능한 발진기들이 당 분야에서 필요하다. 또한, 다수의 튜닝 가능한 발진기들을 포함하는 IC 패키지들의 크기를 감소시키는 것이 당 분야에서 필요하다. 자신들의 인덕터들 간의 평범하지 않은 연결(non-trivial coupling)을 갖는 발진기들에서 바람직하지 않은 발진 모드들을 억제하는 것이 당 분야에서 또한 필요하다.
여기서 기재되는 실시예들은 플립 칩 집적 회로(IC)의 다이 상에 제 1 발진기의 인덕터를 위치시키고, IC의 패키지 상에 제 2 발진기의 인덕터를 위치시킴으로써 상술한 요구들 중 하나 이상을 처리할 수 있다. 발진기들 중 하나의 발진기의 LC 탱크의 커패시턴스의 변화는 발진 모드를 변경시킴으로써 동일한 패키지 내의 다른 발진기의 튜닝 가능한 범위를 확장시킬 수 있다. 특정한 방식으로 발진기들 중 하나의 발진기의 LC 탱크의 품질 인자(Q) 및/또는 커패시턴스의 제어는 2개의 발진기들의 LC 탱크들의 인덕터들이 느슨하게 연결되는 경우 다른 발진기의 바람직하지 않은 발진 모드들을 억제할 수 있다.
일 실시예에서, 플립 칩은 제 1 발진기의 전자 회로, 제 2 발진기의 전자 회로 및 제 1 발진기의 제 1 인덕터를 갖는 다이를 포함한다. 플립 칩은 제 2 발진기의 제 2 인덕터를 갖는 패키지(package)를 또한 포함한다.
일 실시예에서, 집적 회로는 제 1 발진기의 전자 회로, 제 1 발진기의 LC 탱크에서 사용하도록 구성된 제 1 인덕터, 제 2 발진기의 전자 회로, 제 2 발진기의 LC 탱크에서 사용하도록 구성된 제 2 인덕터, 및 제 2 발진기 제어 모듈을 포함한다. 제 2 인덕터는 제 1 인덕터에 느슨하게 연결된다. 제 2 발진기 제어 모듈은 제 2 발진기가 비활성일 때 제 2 커패시턴스를 제 2 발진기의 LC 탱크로 스위칭하게 하도록 구성된다. 제 2 커패시턴스의 스위칭은 제 1 발진기의 발진 모드를 제 1 모드로부터 제 2 모드로 변경하게 한다.
일 실시예에서, 신호들을 생성하는 방법은 제 1 발진기의 LC 탱크에서 사용하도록 구성되는 제 1 인덕터를 갖는 제 1 발진기를 제공하는 단계를 포함한다. 방법은 제 2 발진기의 LC 탱크에서 사용하도록 구성되는 제 2 인덕터를 갖는 제 2 발진기를 제공하는 단계를 또한 포함한다. 방법은 제 2 발진기가 비활성일 때 제 2 커패시턴스를 상기 제 2 발진기의 LC 탱크로 스위칭하도록 구성된 제 2 발진기 제어 모듈을 동작시키는 단계를 또한 포함한다. 제 2 발진기의 LC 탱크로의 제 2 커패시턴스의 스위칭은 제 1 발진기의 발진 모드를 제 1 모드로부터 제 2 모드로 변경하게 한다.
일 실시예에서, 집적 회로는 제 1 발진기의 전자 회로, 제 1 발진기의 LC 탱크에서 사용하도록 구성되는 제 1 인덕터, 제 2 발진기의 전자 회로, 제 2 발진기의 탱크에서 사용하도록 구성되는 제 2 인덕터, 및 제 2 발진기가 비활성일 때 제 1 발진기의 발진 모드를 제 1 모드로부터 제 2 모드로 변경하게 하기 위한 수단을 포함한다. 제 2 인덕터는 제 1 인덕터에 느슨하게 연결된다.
일 실시예에서, 플립 칩은 제 1 발진기의 전자 회로, 제 2 발진기의 전자 회로, 및 제 1 발진기의 제 1 인덕터를 갖는 다이를 포함한다. 플립 칩은 제 2 발진기의 제 2 인덕터를 또한 포함한다. 플립 칩은 다이를 패키징하고 제 1 인덕터에 느슨하게 연결되는 제 2 인덕터를 유지하기 위한 수단을 더 포함한다.
일 실시예에서, 전자 디바이스는 제 1 LC 탱크를 갖는 제 1 발진기를 포함한다. 제 1 LC 탱크는 제 1 인덕터를 포함한다. 전자 디바이스는 제 2 LC 탱크를 갖는 제 2 발진기를 또한 포함한다. 제 2 LC 탱크는 제 2 인덕터를 갖는다. 제 2 인덕터는 제 1 인덕터에 자기적으로 느슨하게 연결된다. 전자 디바이스는 커패시터 뱅크로부터의 커패시터들을 제 2 LC 탱크로 선택적으로 스위칭함으로써 제 2 발진기를 개략적으로(coarse) 튜닝하기 위한 개략적 튜닝 회로를 더 포함한다. 개략적 튜닝 회로는, 제 1 발진기가 바람직하지 않은 모드(undesirable mode)에서 발진하는 경향(tendency)을 억제하기 위해, 제 1 발진기가 동작하고 있고 제 2 발진기는 동작하고 있지 않을 때, 뱅크의 모든 커패시터들을 제 2 LC 탱크로 스위칭하도록 구성된다.
일 실시예에서, 전자 디바이스는 제 1 LC 탱크를 갖는 제 1 발진기를 포함한다. 제 1 LC 탱크는 제 1 인덕터를 포함한다. 전자 디바이스는 제 2 LC 탱크를 갖는 제 2 발진기를 또한 포함한다. 제 2 LC 탱크는 제 2 인턱터를 갖는다. 제 2 인덕터는 제 1 인덕터에 자기적으로 느슨하게 연결된다. 전자 디바이스는 제 1 LC 탱크에 연결된 제 1 품질 인자 감소 회로를 더 포함한다. 제 1 품질 인자 감소 회로는 제 2 발진기가 바람직하지 않은 모드에서 발진하는 경향을 억제하기 위해, 제 2 발진기가 동작하고 있고 제 1 발진기는 동작하지 있지 않을 때, 제 1 LC 탱크의 품질 인자를 감소시키도록 구성된다.
일 실시예에서, 전자 디바이스는 제 1 발진기 및 제 2 발진기를 갖는다. 제 1 발진기는 제 1 인덕터를 갖는 제 1 LC 탱크를 갖는다. 제 2 발진기는 제 2 인덕터를 갖는 제 2 LC 탱크를 갖는다. 제 2 인덕터는 상기 제 1 인덕터에 자기적으로 느슨하게 연결된다. 전자 디바이스는 제 2 발진기가 바람직하지 않은 모드에서 발진하는 경향을 억제하기 위해, 제 2 발진기가 동작하고 있고 상기 제 1 발진기가 동작하고 있지 않을 때, 제 1 회로의 품질 인자를 감소시키기 위한 수단을 또한 포함한다.
일 실시예에서, 제 1 발진기 및 제 2 발진기를 갖는 주파수 생성기를 동작시키는 방법이 기재되며, 여기서 제 2 발진기는 제 2 발진기를 개략적으로 튜닝하기 위한 복수의 커패시터들을 갖는다. 2개의 발진기들의 LC 탱크들의 인덕터들은 느슨하게 연결된다. 방법은 제 1 발진기를 활성화시키는 반면에 제 2 발진기를 활성화시키지 않는 단계, 및 제 1 발진기를 활성화시킬 때 복수의 커패시터를 제 2 발진기의 LC 탱크에 로딩(load)하는 단계를 포함한다.
일 실시예에서, 제 1 발진기 및 제 2 발진기를 갖는 주파수 생성기를 동작시키는 방법은 제 1 발진기를 활성화시키는 반면에 제 2 발진기를 활성화시키지 않는 단계, 및 제 1 발진기를 활성화시킬 때 에너지 소산 엘리먼트(energy dissipating element)를 제 2 발진기의 LC 탱크에 로딩하는 단계를 포함한다.
일 실시예에서, 제 1 발진기 및 제 2 발진기를 포함하는 주파수 생성기를 동작시키는 방법은 제 1 발진기를 활성화시키는 반면에 제 2 발진기를 활성화시키지 않는 단계, 및 제 1 발진기가 바람직하지 않은 모드에서 발진하는 경향을 감소시키도록 제 2 발진기의 탱크 회로의 품질 인자를 감소시키기 위한 단계를 포함한다.
본 발명의 이러한 및 다른 실시예들 및 양상들은 이하의 설명, 도면들, 및 첨부된 청구항들을 참조하여 더 잘 이해될 것이다.
도 1a 및 도 1b는 2개의 발진기들을 구현하는 집적 회로의 플립 칩 구조의 선택된 엘리먼트들을 예시하는 도면들.
도 1c 및 도 1d는 도 1a 및 도 1b의 플립 칩 구조의 루프 인덕터들의 예시적인 병치(juxtaposition)의 투시도들.
도 2는 두 개의 디지털적으로 제어되는 발진기들을 갖는 주파수 생성기의 선택된 컴포넌트들을 예시하는 블록도.
도 3은 원하지 않는 발진 모드들을 억제하도록 구성된 주파수 생성기의 선택된 컴포넌트들을 예시하는 도면.
도 4는 도 3에서 도시된 주파수 생성기의 발진기들 중 하나의 발진기의 LC 탱크의 임피던스 곡선들의 예들의 선택된 양상들을 예시하는 도면.
도 5는 바라지 않는 발진 모드들을 억제하도록 구성된 다른 주파수 생성기의 선택된 컴포넌트들을 예시하는 도면.
도 6은 도 5에서 도시된 주파수 생성기의 발진기들 중 하나의 발진기의 LC 탱크의 임피던스 곡선들의 예들의 선택된 양상들을 예시하는 도면.
이 문서에서, 단어들 "실시예", "변형" 및 유사한 표현들은 특정한 장치, 프로세스, 또는 제조 물품을 지칭하는데 이용되고, 반드시 동일한 장치, 프로세스, 또는 제조 물품을 지칭하기 위해 이용되지는 않는다. 따라서, 한 장소 또는 문맥에서 사용된 "일 실시예"(또는 유사한 표현)는 특정한 장치, 프로세스, 또는 제조 물품을 지칭할 수 있으며, 다른 장소에서 동일하거나 유사한 표현은 상이한 장치, 프로세스, 또는 제조 물품을 지칭할 수 있다. 표현 "대안적인 실시예" 및 유사한 구문들은 다수의 상이한 가능한 실시예들 중 하나를 표시하는데 이용될 수 있다. 가능한 실시예들의 수는 반드시 2개 또는 임의의 다른 양으로 제한되는 것은 아니다.
단어 "예시적인"은 여기서 "예, 일례, 또는 예시로서 제공하는 것"을 의미하도록 이용될 수 있다. "예시적인" 것으로서 여기서 기술되는 임의의 실시예 또는 변형들은 반드시 다른 실시예들 또는 변형들보다 바람직하거나 유리한 것으로 해석되는 것은 아니다. 이 설명에서 기술되는 실시예들 및 변형들은 모두 당업자들이 본 발명을 제조하고 이용하는 것을 가능하게 하도록 제공된 예시적인 실시예들 및 변형들이며, 반드시 본 발명에 주어지는 법적인 보호의 범위를 제한하는 것은 아니다.
단지 편의와 명확성을 위해, 상부, 하부, 좌측, 우측, 위, 아래, 상위, 위쪽, 하위, 아래쪽, 후위, 뒤 및 앞과 같은 방향적인 용어들이 첨부 도면들 또는 칩 실시예들에 대해 이용될 수 있다. 이러한 및 유사한 방향적인 용어들은 어떤 방식으로도 본 발명의 범위를 제한하도록 해석되선 안 된다.
코일들 또는 루프들의 자기적인 연결을 지칭하는 "느슨하게 연결된(loosely coupled)" 및 유사한 표현들은 0.25 미만의 연결 계수(k)를 갖는 자기적인 연결(변압기 이론(transformer theory))에서 이용되는 것과 같이)을 의미한다. 몇몇의 아래에서 기술되는 실시예들에서, "느슨하게 연결된"으로서 기술되는 코일들 또는 루프들의 연결 계수는 0.2 미만; 0.15 미만; 및 0.10 미만일 수 있다.
"공통 모드" 공진은 느슨하게 연결된 루프 인덕터들의 쌍 중 제 1 루프 인덕터를 포함하는 발진기 LC 탱크의 공진(또는 발진)을 지칭하며, 여기서 로프 인덕터의들의 쌍 중 제 2 루프 인덕터의 전류는, 제 2 루프 인덕터의 유속(flux)이 일반적으로 제 1 루프 인턱터의 유속에 부가하게 되도록 흐른다. "차동 모드" 공진은 2개의 유속들이 서로 차감 또는 니게이팅(negate)하는 경향이 있는 발진을 지칭한다. 이하에서 기술되는 실질적으로 동심원적 루프(concentric loop) 인덕터들의 경우, 2개의 루프 인덕터들의 전류들은 일반적으로 공통 모드 발진에서 동일한 방향으로 흐르고; 이 전류들은 일반적으로 차동 모드 발진에서 반대 방향들로 흐른다.
"루프" 인덕터는 폐쇄된 원(closed circle)을 형성할 필요가 없지만, 부분적인 원을 형성할 수 있다. 또한, "루프" 인덕터는 엄격하게 원형일 필요가 없지만, 6각형 또는 8각형과 같은 다각형 형상의 부분일 수 있다.
"VCO" 및 "DCO" 지정들은 설명에서 서로 교환 가능하게 이용될 수 있으며, 각각은 특히 발진기가 발진기의 LC 탱크의 커패시턴스의 변화를 통해 튜닝 가능한 경우 튜닝 가능한 발진기를 지칭한다.
도 1a 및 1b는 2개의 발진기들을 구현하는 집적 회로의 플립 칩 구조의 선택된 엘리먼트(100)를 예시한다. 2개의 발진기들의 출력들은 예를 들어, 발진기들이 광대역 주파수 생성기의 부분들인 경우 독립적으로(대안적으로) 선택 가능하게 될 수 있다. 도 1a는 자신의 패키지(130) 없는 구조의 투시도이고, 도 1b는 패키지(130)를 포함하는 단면도이다. 플립 칩 구조는 전자 회로를 갖는 다이(101) 및 다이(101)의 제 1 표면(105) 상에 형성된 보드 패드들(110)을 포함한다. 솔더 범프들(115)은 패드들(110) 상에 침착하거나 또는 다른 방법으로 형성된다. 다이(101) 상의 발진기 회로의 전기적 컴포넌트들 중 일부 또는 모두 사이의 전기적 접속들은 범프들(115)을 패키지(130)의 패드들(135)에 납땜하거나 또는 다른 방법으로 접속함으로써 이루어질 수 있다. 당업자가 이 문서의 정독 이후에 이해할 것처럼, 다이(101)는 여기서 기술되는 발진기들의 회로에 추가하여 전자 회로를 포함할 수 있고; 이러한 부가적인 전자 회로에 대한 전기적인 접속들은 다이(101)의 전기적 트래이스들 및/또는 다이(101)의 다양한 층들을 연결하는 비아들 및/또는 다른 방법을 이용하여 이루어질 수 있다. 따라서 패키지의 한 측은, 도 1b의 단면도로부터 명백한 것처럼, 다이(101)의 제 1 표면(105)에 접하며 나란하게 될 것이다. 패키지(130)의 패드들(135)은 접속 엘리먼트들(예를 들어, 핀들 또는 볼들)(140)에 접속되고, 이에 따라 다이(101)의 회로를 플립 칩 구조(100)의 외부의 디바이스들에 접속한다.
상술한 실시예들에서, 다양한 전자 컴포넌트들(연결해제 커패시터들(decoupling capacitors)과 같은)은 패키징 기판상에 형성될 수 있고, 솔더 범프들(115)을 통해 다이(101) 상의 전자 컴포넌트에 연결될 수 있다는 것에 유념해야 한다.
구조(100)는 다이(101)의 표면(105) 상에 형성된 루프의 형태의 인덕터(160)를 포함한다. 다이(101) 상에 증착될 수 있는 인덕터(160)는 접속 엘리먼트들(165)에 의해 다이(101)의 다른 디바이스들에 접속된다. 이 인덕터는 구조(100)의 제 1 발진기의 LC 탱크의 부분이다. 루프의 형태의 제 2 인덕터(150)는 다이(101)의 표면(105)과 마주하는 패키지(130) 표면(132) 상에 형성된다. 즉, 표면(132)은 패드들(135)이 형성되는 표면이다. 인덕터(150)는 접속 엘리먼트들(155), 패드들(135), 솔더 범프들(115) 및 패드들(110)에 의해 다이(101)의 다른 디바이스들에 접속된다. 인덕터 루프(150)는 인덕터 루프(160)와 동심원적 또는 실질적으로 동심원적(예를 들어, 제조 프로세스 허용오차들 내의)이다. 인덕터들(150 및 160) 모두는 원, 6각형 또는 8각형과 같은 본질적으로 동일한 형상일 수 있거나, 또는 그들 각각의 형상들은 다를 수 있다. 여기에서 인덕터들(150 및 160)은 적층되고, 그들 간의 수직 거리(즉, 표면들(105 및 132)의 평면들에 직각인 선을 따라, 인덕터들의 중심들 간의 거리)는 펌프들(115)의 직경과 대략적으로 동일하고, 인덕터들 간의 간격(separation)은 다이(101) 상의 임의의 2개의 금속층 사이에서 이용 가능한 간격보다 크다. 이러한 방식으로, 2개의 인덕터들 간의 자기적인 연결은 예를 들어, 0.25 미만, 0.2 미만, 및/또는 0.15 미만의 값으로 감소될 수 있다. 이에 따라, 2개의 인덕터들(150 및 160)은 느슨하게 연결되게 될 수 있다.
도 1c 및 1d는 구조(100)의 인덕터 루프들(150 및 160)의 예시적인 병치의 투시도들이다.
몇몇 실시예들에서, 2개의 루프들은 반드시 실질적으로 동심원적일 필요는 없고, 도 1에서 도시된 바와 같이 반드시 표면들(105 및 132) 상에 배치될 필요는 없다.
2개의 발진기들의 인덕터들(150 및 160)의 느슨한 연결은 동일한 칩 상에 설치되거나 또는 그렇지 않고 서로 근접하게 설치된 2개의 발진기들 각각의 튜닝 범위를 증가시키는데 유리하게 사용될 수 있다. (여기서 근접성은 인덕터들의 느슨한 연결을 야기하는 거리를 의미함) 제 1 인덕터(160)를 이용하는 제 1 발진기가 제 2 인덕터(150)를 이용하는 제 2 발진기의 튜닝 범위보다 높은 튜닝 범위를 갖는 경우를 고려한다. 실시예들에서, 주파수 관계는 반전될 수 있다는 것에 주의한다. 우리는 이하의 설명에서 고주파수 발진기를 "HF 발진기"로서 지칭하고, 저주파수 발진기를 "LF 발진기"로서 지칭할 것이다. 실시예들에서, 2개의 발진기들의 주파수 튜닝 범위들이 중첩하고; 다른 실시예들에서, 2개의 발진기들의 주파수 튜닝 범위들은 단지 서로 접하고, 또 다른 실시예들에서, 2개의 발진기들의 주파수 튜닝 범위들 간의 간극(gap)이 존재한다는 것에 주시하자.
HF 발진기 및 LF 발진기들의 느슨한 연결으로 인해, 둘 중 하나의 발진기의 공진은 다른 발진기의 LC 탱크의 상태에 의해 영향을 받을 것이다. 따라서, HF 발진기의 LC 탱크의 커패시턴스의 변화는 일반적으로 LF 발진기의 튜닝 범위를 변경할 것이고, LF 발진기의 LC 탱크의 커패시턴스의 변화는 일반적으로 HF 발진기의 튜닝 범위를 변경할 것이다.
느슨하게 연결된 인덕터들을 갖는 LC 발진기들의 쌍에 있어서, 발진기들 중 하나는 자신의 LC 탱크의 공진 주파수가 다른 발진기의 LC 탱크의 공진 주파수보다 낮을 때 공통 모드에서 발진하는 경향이 있다. 제 1 발진기는 자신의 LC 탱크의 공진 주파수가 다른 발진기의 LC 탱크의 공진 주파수보다 높을 때 차동 모드에서 발진하는 경향이 있다. 이 언급들은 사실상 일반적이며, 공통 모드 및 차동 모드들 사이에서의 전환들은 갑작스럽지 않으며, LC 탱크 공진 주파수들이 교차(cross over)할 때 반드시 정밀하게 일어나는 것은 아니다. 그러나 느슨하게 연결된 인덕터들을 갖는 발진기들에 대해 일반적인 원리가 고수된다.
도 2는 넓은 주파수 대역을 커버하기 위해 선택적으로 동작될 수 있는 2개의 디지털적으로 제어되는 발진기들(220 및 240)로 제조되는 주파수 생성기(200)의 선택된 컴포넌트들을 예시하는 블록도이다. 저주파수 발진기(220)는 LF 커스(coarse) 튜닝 모듈(237), LF 정밀 튜닝 및 획득 모듈(235), LF 코어(230) 및 도 1a 및 도 1b로부터의 인덕터(150)일 수 있는 인덕터(225)를 포함한다. 고주파수 발진기(240)는 HF 개략적 튜닝 모듈(260), HF 정밀 튜닝 및 획득 모듈(255), HF 코어(250), 및 도 1a 및 도 1b로부터의 인덕터(160)일 수 있는 인덕터(245)를 포함한다. 저주파수 발진기(220)는 제 1 음의 트랜스컨덕턴스(transconductance)(음의 Gm) 회로를 이용하여 구현될 수 있고, 고주파수 발진기는 제 2 음의 Gm 회로를 이용하여 구현될 수 있다. 제 1 음의 Gm 회로는 LF 코어(230)의 부분일 수 있고, 제 2 음의 Gm 회로는 HF 코어(250)의 부분일 수 있다.
특정한 발진기(220 또는 240 중 어느 하나)의 출력이 생성기(220)의 출력으로서 선택될 때, 그 발진기의 코어는 그 발진기의 대역 내의 요구되는 주파수를 선택하도록 개략적 튜닝 모듈 및 정밀 튜닝 모듈을 동작시킨다. 정밀 튜닝 모듈 및 개략적 튜닝 모듈 각각은 알려진 것처럼 스위칭 가능한 커패시터들의 뱅크로서 구현될 수 있다.
HF 코어(250) 및 HF 개략적 튜닝 모듈(260)은 HF VCO(240)의 LC 탱크의 공진 주파수를 LF VCO(220)의 LC 탱크의 최고 공진 주파수보다 낮게 하도록 구성될 수 있다. 이 구성에서, HF VCO(240)는 자신의 정규 동작 주파수 대역 내에서 갖는 일부 성능 특성들을 손실할 수 있다. 그러나 동작을 위해 지금 선택되는 것은 HF VCO(240)이 아니라 LF VCO(220)이다. LF VCO(220)의 LC 탱크의 공진 주파수보다 낮은 HF VCO(240) LC 탱크 공진 주파수의 "교차"는 LF VCO(220)의 LC 탱크의 모드를 공통 모드로부터 차동 모드로 유리하게 스위칭한다. 결과적으로 LF VCO(220)로부터 획득 가능한 최고 주파수(top frequency)는 이제 LF VCO(220)로부터 정규적으로 획득 가능한 주파수를 초과하여, 상향 이동한다. LF VCO(220)의 튜닝 범위는 LF VCO(220)의 정규 동작 대역을 초과하여 즉, 2개의 발진기들의 인덕터들 사이에서 연결의 부재시에 LF VCO(220)가 제공할 수 있는 주파수 대역을 초과하여 넓어진다.
유사하게, LF 코어(230) 및 LF 튜닝 모듈들(235 및 237)은 LF VCO(220)의 LC 탱크의 공진 주파수를 HF VCO(240)의 LC 탱크의 최저 공진 주파수보다 높게 하도록 구성될 수 있다. 이 구성에서, LF VCO(220)는 자신의 정규 동작 주파수 대역 내에서 갖는 일부 성능 특성들을 손실할 수 있다. 그러나 동작을 위해 이제 선택되는 것은 LF VCO(220)가 아니라 HF VCO(240)이다. HF VCO(240)의 LC 탱크의 공진 주파수보다 높은 LF VCO(220) LC 탱크 공진 주파수의 "교차"는 HF VCO(240)의 LC 탱크의 모드를 차동 모드로부터 공통 모드로 유리하게 스위칭한다. 결과적으로, HF VCO(240)으로부터 획득 가능한 저주파수는 이제 HF VCO(240)으로부터 정규적으로 획득 가능한 주파수 미만으로 하향 이동한다. 따라서 HF VCO(240)의 튜닝 범위는 HF VCO(240)의 정규 동작 대역을 초과하여, 즉, 2개의 발진기들의 인덕터들 사이에서 연결의 부재시에 HF VCO(240)이 제공할 수 있는 주파수 대역을 초과하여 넓어진다.
특정한 시뮬레이팅된 설계 예에서, 튜닝가능한 LF VCO의 하단 주파수(low end frequency)는 약 2.8GHz이다. 느슨하게 연결된 인덕터를 갖는 튜닝가능한 HF VCO가 자신의 LC 탱크의 공진 주파수가 교차 주파수를 초과하게 되도록 구성될 때 LF VCO의 상단 주파수는 약 3.94 GHz이어서, LF VCO는 공통 모드에서 동작하게 된다. HF VCO는 자신의 LC 탱크의 공진 주파수가 교차 주파수 미만(즉, LF VCO의 주파수 미만)이 되도록 구성될 때, LF VCO 주파수 대역의 상단은 약 4.13 GHz까지 위로 이동한다. 동일한 예에서, HF VCO 튜닝 범위의 상단 주파수는 약 5.5 GHz이다. LF VCO의 LC 탱크의 공진 주파수가 교차 주파수 미만이 되도록 그 LF VCO가 선택될 때, HF VCO 튜닝 범위의 하단은 약 3.82GHz이다. LF VCO의 LC 탱크의 공진 주파수가 교차 주파수를 초과하여 이동하도록, 즉, LF VCO의 LC 탱크의 공진 주파수가 HF VCO의 주파수를 초과하여 이동하도록 LF VCO가 재구성될 때, HF VCO 튜닝 범위의 하단은 약 3.7GHz까지 아래로 이동한다.
실제로, HF VCO는, HF VCO의 다른 컴포넌트들(인덕터, 및 HF 튜닝 모듈들(255 및 260)의 스위칭 가능한 커패시터들 및 스트레이 커패시턴스들(stray capacitances)과 같이 HF VCO의 LC 탱크에서 동시에 나타날 수 있는 임의의 다른 커패시터들)과의 병렬 조합으로 스위칭될 때 HF VCO의 LC 탱크의 공진 주파수를 LF VCO의 정규 튜닝 범위의 상부의 또는 그 상부보다 다소 아래에서 교차 주파수보다 낮게 할 수 있는 큰 커패시터(CHext)를 포함할 수 있다. 유사하게, LF VCO는, LF VCO의 인덕터와의 병렬 조합으로부터 스위칭될 때(LF VCO의 LC 탱크에서 동시에 나타날 수 있는 스트레이 커패시턴스들 및 가능하게는 튜닝 모듈들 중 하나의 튜닝 모듈의 커패시턴스들과 같은 몇몇의 다른 커패시턴스들을 남김), LF VCO의 LC 탱크의 공진 주파수를 LF VCO의 정규 튜닝 범위의 하부(bottom) 또는 그 하부보다 다소 위에서 교차 주파수보다 높게 할 수 있는 커패시터(CLext)를 포함할 수 있다. LF VCO의 "정규" 범위는 통상적으로 회로의 CLext 커패시터를 통해 이루어지고, HF VCO의 정규 범위는 통상적으로 회로의 CHext없이 이루어질 수 있다는 것에 주의해야 한다. 커패시터(CHext)는 별도의 커패시터일 수 있거나, 또는 HF 개략적 튜닝 모듈(260) 내에서, 및 가능하게는 정밀 튜닝 모듈(255)에서 커패시터들의 조합으로서 실현될 수 있다. 커패시터(CLext)는 별도의 커패시터일 수 있거나, 또는 LF 정밀 튜닝 모듈(235) 내에서 커패시터들 중 하나 또는 조합으로서 실현될 수 있다. 이 문서를 정독한 이후, 당업자는 HF VCO의 LC 탱크의 공진 주파수가 LF VCO의 튜닝 범위의 상부 미만이 되게 하기 위해, 그리고 LF VCO의 LC 탱크의 공진 주파수가 HF-VCO의 튜닝 범위의 하부를 초과하도록 하기 위해 유사한 방법들을 제안할 수 있어야 한다. 예를 들어, 스위칭 가능한 인덕터들이 이용될 수 있다.
위에서 언급한 바와 같이, 넓은 튜닝 범위를 커버하기 위해 2개(또는 가능하게는 더 많은)의 발진기들을 포함하는 주파수 생성기의 발진기들에서 원하지 않는 발진 모드들을 방지할 필요가 있다. 이러한 요구는 통상적으로 발진기들의 인덕터들이 비교적 높은 연결 계수를 갖고 자기적으로 연결될 때 매우 중요할 수 있지만, 이 요구는 상술한 발진기들에서의 경우들을 포함한 다른 경우들에서 발생할 수 있다. 우리는 2개의 느슨하게 연결된 발진기들 중 하나가 바람직하지 않은 모드들에서 발진하는 경향을 감소시키기 위한 2개의 접근법들을 기술한다. 첫 번째 접근법은 큰 커패시턴스를 생성기의 다른 발진기의 LC 탱크에 로딩하는 것이다. 두 번째 접근법은 다른 발진기의 LC 탱크의 품질 인자(Q)를 감소시키는 것이다.
도 3은 제 1 접근법에 따라 구성되는 주파수 생성기(300)의 선택된 컴포넌트들을 예시한다. 생성기(300)의 컴포넌트들 대부분은 상술한 생성기(200)의 유사 컴포넌트들과 비슷할 수 있다. 인덕터들(325 및 345)은 도 1a 및 도 1b에서 도시된 것과 같이 배치되거나 배치되지 않을 수 있다는 것을 주시하자. 예를 들어, 인덕터들(325 및 345)은 동일한 다이 상에 둘 다 배치될 수 있다.
생성기(300)가 HF VCO(340)을 인에이블할 때, 그 생성기(300)는 큰 커패시턴스를, 예를 들어, 모듈의 전체 개략적 튜닝 뱅크(entire coarse tuning bank; 337)를 LF VCO(320)의 미사용 LC 탱크에 로딩한다. 모든 개략적 튜닝 커패시터들보다 적은 수의 튜닝 커패시터들이 LF VCO(320)의 미사용 LC 탱크를 로딩하는데 또한 이용될 수 있다. 부가적인 커패시터가 미사용 LC 탱크를 로딩하기 위해 또한 이용될 수 있다. 주파수 생성기(300)는 전체 또는 부분적인 개략적 튜닝 뱅크(337)를 LF VCO(320)의 LC 탱크에 선택적으로 로딩하도록 구성되는 멀티플렉서(370)를 또한 포함한다. 생성기는 MUX(370)가 HF VCO 선택 신호일 수 있는, 자신의 입력(372)을 통해 수신된 신호에 응답하여 LF VCO(320)의 LC 탱크를 로딩하도록 구성된다. 생성기(300)가 LF VCO를 선택할 때, MUX(370)는 LF VCO(320)의 원하는 개략적 튜닝에 대응하는 코드를 LF 개략적 튜닝 모듈(337)에 전송한다.
도 4는 HF VCO(340)의 LC 탱크의 임피던스 곡선들의 예들의 선택된 양상들을 예시한다. 제 1 곡선(410)은 전체 개략적 튜닝 뱅크가 LF VCO의 LC 탱크에 로딩되지 않는 경우의 통상적인 임피던스 곡선이다. 비교적 현저한 2차 임피던스 피크는 4000MHz 주변이라는 것에 주의한다. 제 2 곡선은 동일한 HF VCO(340)의 임피던스 곡선이지만, 전체 개략적 튜닝 뱅크가 LF VCO의 LC 탱크에 로딩된다. 2차 피크는 주파수 스펙트럼에서 아래로 이동하며, 또한 덜 현저하게 된다는 점에 주의한다. 1차 피크로부터 멀리 떨어지게 되는 주파수 이동은 2차 피크의 크기의 억제를 수행하기 때문에 원하지 않는 모드 발진의 가능성을 낮게 한다.
다른 접근법은 미사용된 LC 탱크의 Q를 감소시키는 것이다. 이 접근법은 저주파수 발진기 및 고주파수 발진기 둘 다에서 이용될 수 있다. 도 5는 이 접근법이 LF VCO(520)에서 구현되는 경우의 생성기(500)의 선택된 컴포넌트들을 예시한다. 생성기(500)의 컴포넌트들 대부분은 상술한 생성기(300)의 유사 컴포넌트들과 비슷할 수 있지만, Q 로딩 회로(570)가 MUX(370)를 대체한다. HF VCO(540)가 선택될 때(HF VCO 선택이 활성), Q 로딩 회로(570)는 본질적으로 "배드(bad)" 스위치를 폐쇄하고 LF VCO(520)의 LC 탱크에 걸쳐 소산 엘리먼트(dissipating element)를 삽입한다. LF VCO(520)가 동작하고 있을 때, 스위치는 열려 있고 LF VCO는 정규적으로 동작한다.
도 6은 HF VCO(540)의 LC 탱크의 임피던스 곡선들의 예들의 선택된 양상들을 예시한다. 제 1 곡선(610)은 4000MHz 주변의 비교적 현저한 2차 피크를 갖는 곡선(410)과 동일하다. 제 2 곡선(620)은 동일한 HF VCO(540)의 임피던스 곡선이지만, LF VCO LC 탱크의 Q는 회로(570)에 의해 감소된다. 여기서 마찬가지로 2차 피크는 주파수 스펙트럼에서 아래로 이동하며, 다소 덜 현저하게 되고, 이는 원하지 않는 모드 발진의 가능성을 낮게 한다.
상술한 실시예들의 발진들은 자신의 LC 탱크들에 2개 이상의 코일을 포함할 수 있다는 것에 주의해야 한다. 예를 들어, 발진기는 2개, 3개, 또는 더 많은 수의 코일들을 포함할 수 있다.
이 문서에서 기술되는 장치 및 방법들은 예를 들어, 네트워크의 다수의 액세스 단말들 사이에서, 또는 액세스 네트워크 외부의 부가적인 네트워크들에 접속된 액세스 단말들 및 디바이스들 사이에서 음성 및/또는 데이터 패킷들을 전송하는 셀룰러 무선 네트워크내에서 동작하는 액세스 단말들을 포함하는 다양한 전자 디바이스들에서 이용될 수 있다. 특히, 그 장치 및 방법들은 액세스 단말의 로컬 발진기 주파수원(local oscillator frequency source)에서 이용될 수 있다.
다양한 방법들의 단계들 및 결정들이 본 개시에서 직렬적으로 기술되었지만, 이 단계들 및 결정들 중 일부는 개별적인 엘리먼트들에 의해 함께 또는 병렬로, 비동기식으로, 또는 동기식으로, 파이프라인 방식(pipelined manner)으로 또는 기타 방식으로, 수행될 수 있다. 이러한 설명이 단계들 및 결정들을 나열하는 동일 순서로 단계들 및 결정들이 수행되어야 한다는 특정 요건은, 명시적으로 그렇게 표시되거나, 그렇지 않으면 문맥으로부터 명확히 드러나거나, 또는 고유하게 필요한 경우를 제외하고는 존재하지 않는다. 그러나 선택된 변형들에서, 단계들 및 결정들은 설명되거나 그리고/또는 첨부 도면들에서 도시되는 특정 순서로 수행된다는 점에 주의해야 한다. 또한, 모든 예시되는 단계 및 결정이 각각의 실시예들 또는 변형들에서 필요하지는 않을 수 있는데 반해, 구체적으로 예시되지 않은 일부 단계들 및 결정들이 몇몇 실시예들/변형들에서 요구될 수 있다.
당업자들은 여기서 기술된 몇몇 실시예들이 플립-칩 종류의 패키지를 요구하지만, 다른 실시예들에서, 플립-칩 패키지의 이용은 선택적이라는 것을 이해할 것이다. 따라서 LC 공진 주파수 및/또는 품질 인자 조정들을 통해 원하지 않는 발진들을 방지(원하지 않는 발진들의 가능성의 감소)하는 실시예들은 플립-칩 패키지들 내에 구현될 수 있지만, 그럴 필요가 없을 수도 있다.
제 1 발진기의 제 1 LC의 조합의 인덕터는 패키지 상에 또는 패키지내에 배치될 수 있는데 반해, 제 2 발진기의 제 2 LC 조합의 인덕터는 상기 패키지에 마주하는 다이의 표면상에, 다이의 다른 표면 상에, 또는 다중층 다이의 2개의 표면들 간의 다이의 중간층 상에 배치될 수 있다는 것을 당업자들은 알 것이다. 몇몇 실시예들에서, 인덕터들 각각은 다중층 다이의, 중간층들 중 임의의 중간층 상에 또는 어느 한 표면 상에 선택적으로 배치될 수 있다.
당업자들은 정보 및 신호들이 다양한 상이한 기술들 및 기법들 중 임의의 기술 및 기법을 이용하여 표현될 수 있다는 것을 또한 이해할 것이다. 예를 들어, 위의 설명 전체에 걸쳐서 참조될 수 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들 및 칩들은 전압들, 전류들, 전자기파들, 자기 필드들 또는 자기 입자들, 광학 필드들(optical fields) 또는 광학 입자들, 또는 이들의 임의의 조합에 의해 표현될 수 있다.
당업자들은 여기서 기재된 실시예들과 관련하여 기술되는 다양한 예시적인 논리 블록들, 모듈들, 회로들 및 알고리즘들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이 두 개의 조합들로서 구현될 수 있다는 것을 추가로 이해할 것이다. 하드웨어 및 소프트웨어의 이러한 상호교환성을 명확히 나타내기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들 및 단계들은 그들의 기능의 견지에서 일반적으로 상술되었을 수 있다. 이러한 기능이 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합으로서 구현될지 여부는 전체 시스템에 부과되는 특정 애플리케이션 및 설계 제약들에 의존한다. 당업자들은 각각의 특정한 애플리케이션에 대해 다양한 방식들로 그 기술된 기능을 구현할 수 있지만, 이러한 구현 결정들은 본 발명의 범위로부터 벗어나게 되는 것으로서 해석되어선 안된다.
여기서 기재된 실시예들과 관련하여 기술되는 다양한 예시적인 논리 블록들, 모듈들 및 회로들은 범용 처리기, 디지털 신호 처리기(DSP), 주문형 집적 회로(ASIC), 필드 프로그래밍 가능한 게이트 어레이(FPGA) 또는 다른 프로그래밍 가능한 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 여기서 기술된 기능들을 수행하도록 설계된 이들의 조합으로 구현되거나 수행될 수 있다. 범용 처리기는 마이크로처리기일 수 있지만, 대안적으로 처리기는 임의의 종래의 처리기, 제어기, 마이크로제어기 또는 상태 머신일 수 있다. 처리기는 또한 컴퓨팅 디바이스들의 조합, 예를 들어, DSP와 마이크로처리기의 조합, 복수의 마이크로처리기들, DSP 코어와 연결된 하나 이상의 마이크로처리기들, 또는 임의의 다른 이러한 구성으로서 구현될 수 있다.
여기에서 기재된 실시예들과 관련하여 기술되어진 방법 또는 알고리즘의 단계들은 하드웨어로, 처리기에 의해 실행되는 소프트웨어 모듈, 또는 이들의 조합으로 직접 구현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드 디스크, 제거 가능 디스크, CD-ROM 또는 당 분야에 알려진 임의의 다른 형태의 저장 매체내에 상주할 수 있다. 예시적인 저장 매체는 처리기가 정보를 저장 매체에 기록하고 이로부터 정보를 판독할 수 있도록 처리기에 연결될 수 있다. 대안적으로, 저장 매체는 처리기에 통합될 수 있다. 처리기 및 저장 매체는 ASIC 내에 상주할 수 있다. ASIC는 액세스 단말 내에 상주할 수 있다. 대안적으로, 처리기 및 저장 매체는 이산 컴포넌트들로서 액세스 단말 내에 상주할 수 있다.
기재된 실시예들에 대한 이전의 설명은 임의의 당업자가 본 발명을 이용하고 실시할 수 있도록 제공된다. 이러한 실시예들에 대한 다양한 변형들은 당업자들에게 쉽게 명백할 것이며, 여기에 정의된 일반적인 원리들은 본 발명의 사상 또는 범위를 벗어남이 없이 다른 실시예들에 적용될 수 있다. 그리하여, 본 발명은 여기에 제시된 실시예들로 한정되는 것이 아니라, 여기에 기재된 원리들 및 신규한 특징들과 일관되는 최광의 범위로 제공되어야 할 것이다.

Claims (43)

  1. 플립 칩(flip chip)으로서
    제 1 발진기의 전자 회로, 제 2 발진기의 전자 회로 및 상기 제 1 발진기의 제 1 인덕터를 포함하는 다이(die); 및
    상기 제 2 발진기의 제 2 인덕터를 포함하는 패키지(package)
    를 포함하는,
    플립 칩.
  2. 제 1 항에 있어서,
    상기 다이는 적어도 하나의 중간층(intermediate layer)을 포함하고,
    상기 제 1 인덕터는 상기 적어도 하나의 중간층 상에 배치되고,
    상기 패키지는, 상기 다이와 마주하고 복수의 솔더 범프(solder bump)들에 의해 상기 다이로부터 이격되는 제 1 표면을 포함하고,
    상기 제 2 인덕터는 상기 패키지의 제 1 표면 상에 배치되는,
    플립 칩.
  3. 제 1 항에 있어서,
    상기 패키지는, 상기 다이와 마주하면서 복수의 솔더 범프들에 의해 상기 다이로부터 이격되는 제 1 표면을 포함하고,
    상기 제 2 인덕터는 상기 패키지의 제 1 표면 상에 배치되는,
    플립 칩.
  4. 제 3 항에 있어서,
    상기 제 1 인덕터 및 상기 제 2 인덕터는 동심원적(concentrical)인,
    플립 칩.
  5. 제 3 항에 있어서,
    상기 제 1 인덕터 및 상기 제 2 인덕터는 자기적으로 느슨하게 연결되는(loosely coupled),
    플립 칩.
  6. 제 5 항에 있어서,
    상기 제 1 인덕터 및 상기 제 2 인덕터의 자기 연결 계수(magnetic coupling coefficient)는 0.2 미만인,
    플립 칩.
  7. 제 5 항에 있어서,
    상기 제 1 인덕터 및 상기 제 2 인덕터의 자기 연결 계수는 0.15 미만인,
    플립 칩.
  8. 제 5 항에 있어서,
    상기 제 1 인덕터 및 상기 제 2 인덕터의 자기 연결 계수는 0.10 미만인,
    플립 칩.
  9. 원하지 않는 발진 모드들을 방지하기 위한 집적 회로로서,
    제 1 발진기의 전자 회로;
    상기 제 1 발진기의 LC 탱크에서 사용하도록 구성된 제 1 인덕터 ― 상기 제1 발진기의 LC 탱크는 제1 커패시턴스를 포함함 ―;
    제 2 발진기의 전자 회로;
    상기 제 2 발진기의 LC 탱크에서 사용하도록 구성된 제 2 인덕터 ― 상기 제 2 인덕터는 상기 제 1 인덕터에 느슨하게(loosely) 연결되고, 상기 제2 발진기의 LC 탱크는 제2 커패시턴스를 포함함 ― ;
    상기 제 2 발진기를 위한 발진기 제어 모듈
    을 포함하고,
    상기 제 2 발진기를 위한 발진기 제어 모듈은 상기 제 2 발진기가 비활성일 때 제 3 커패시턴스를 상기 제 2 발진기의 LC 탱크로 스위칭하게 하도록 구성되고,
    상기 제 3 커패시턴스의 스위칭은 상기 제 1 발진기의 발진 모드를 제 1 모드로부터 제 2 모드로 변경하게 하는,
    집적 회로.
  10. 제 9 항에 있어서,
    상기 제 1 모드는 공통 모드이고, 상기 제 2 모드는 차동 모드인,
    집적 회로.
  11. 제 10 항에 있어서,
    상기 제 2 발진기를 위한 개략적 튜닝 모듈(coarse tuning module)을 더 포함하고,
    상기 제 2 발진기를 위한 개략적 튜닝 모듈은 상기 제 2 발진기를 튜닝하기 위해 상기 제 2 발진기의 LC 탱크로의 선택적인 스위칭을 위한 커패시터들의 뱅크(bank)를 포함하고,
    상기 제 2 발진기를 위한 발진기 제어 모듈은 상기 제 1 발진기의 발진 모드를 상기 제 1 모드로부터 상기 제 2 모드로 변경하게 하기 위해 상기 제 2 발진기를 위한 개략적 튜닝 모듈로 하여금 상기 뱅크의 모든 커패시터들을 상기 제 2 발진기의 LC 탱크로 스위칭하게 하도록 구성되는,
    집적 회로.
  12. 제 10 항에 있어서,
    상기 제 2 발진기를 위한 개략적 튜닝 모듈을 더 포함하고,
    상기 제 2 발진기를 위한 개략적 튜닝 모듈은 상기 제 2 발진기를 튜닝하기 위해 상기 제 2 발진기의 LC 탱크로의 선택적인 스위칭을 위한 커패시터들의 뱅크를 포함하고,
    상기 제 2 발진기를 위한 발진기 제어 모듈은 상기 제 1 발진기의 발진 모드를 상기 제 1 모드로부터 상기 제 2 모드로 변경하게 하기 위해 상기 제 2 발진기를 위한 개략적 튜닝 모듈로 하여금 상기 뱅크의 복수의 커패시터들을 상기 제 2 발진기의 LC 뱅크로 스위칭하게 하도록 구성되는,
    집적 회로.
  13. 제 10 항에 있어서,
    상기 제 2 발진기를 위한 개략적 튜닝 모듈을 더 포함하고
    상기 제 2 발진기를 위한 개략적 튜닝 모듈은 상기 제 2 발진기의 LC 탱크로의 선택적인 스위칭에 의해 상기 제 2 발진기를 튜닝하기 위한 커패시터들의 뱅크를 포함하고,
    상기 제 3 커패시턴스는 상기 뱅크의 외부에 있는,
    집적 회로.
  14. 제 10 항에 있어서,
    상기 제 2 발진기의 튜닝 주파수 대역은 상기 제 1 발진기의 튜닝 주파수 대역 위에 있는,
    집적 회로.
  15. 제 9 항에 있어서,
    상기 제 1 모드는 차동 모드이고,
    상기 제 2 모드는 공통 모드인,
    집적 회로.
  16. 제 15 항에 있어서,
    상기 제 2 발진기를 위한 정밀 튜닝 모듈을 더 포함하고,
    상기 제 2 발진기를 위한 정밀 튜닝 모듈은 상기 제 2 발진기를 튜닝하기 위해 상기 제 2 발진기의 LC 탱크로의 선택적인 스위칭을 위한 커패시터들의 뱅크를 포함하고,
    상기 제 2 발진기를 위한 발진기 제어 모듈은 상기 제 1 발진기의 발진 모드를 상기 제 1 모드로부터 상기 제 2 모드로 변경하게 하기 위해 상기 제 2 발진기를 위한 정밀 튜닝 모듈로 하여금 상기 뱅크의 하나 이상의 커패시터들을 상기 제 2 발진기의 LC 탱크로 스위칭하게 하도록 구성되는,
    집적 회로.
  17. 제 15 항에 있어서,
    상기 제 3 커패시턴스는 상기 제 2 발진기의 동작 동안 상기 제 2 발진기를 튜닝하는데 이용되지 않는,
    집적 회로.
  18. 제 9 항에 있어서,
    상기 제 1 발진기를 위한 발진기 제어 모듈을 더 포함하고,
    상기 제 1 발진기를 위한 발진기 제어 모듈은 상기 제 1 발진기가 비활성일 때 제 4 커패시턴스를 상기 제 1 발진기의 LC 탱크로 스위칭하도록 구성되고,
    상기 제 1 발진기의 LC 탱크로의 상기 제 4 커패시턴스의 스위칭은 상기 제 2 발진기의 발진 모드를 상기 제 2 모드로부터 상기 제 1 모드로 변경하게 하는,
    집적 회로.
  19. 제 9 항에 있어서,
    상기 제 1 발진기의 전자 회로는 다이 상에 제작(fabricate)되고,
    상기 제 2 발진기의 전자 회로는 상기 다이 상에 제작되고,
    상기 다이는 제 1 표면, 제 2 표면, 및 상기 제 1 표면과 상기 제 2 표면 사이에 배치된 적어도 하나의 중간층을 포함하고,
    상기 제 1 인덕터는 제 1 표면, 제 2 표면, 또는 상기 적어도 하나의 중간층 상에 배치되고,
    상기 제 2 인덕터는 상기 제 1 표면, 상기 제 2 표면, 또는 상기 적어도 하나의 중간층 상에 배치되는,
    집적 회로.
  20. 제 9 항에 있어서,
    패키지를 더 포함하고,
    상기 제 1 발진기의 전자 회로는 다이 상에 제작되고,
    상기 제 2 발진기의 전자 회로는 상기 다이 상에 제작되고,
    상기 다이는 제 1 다이 표면, 제 2 다이 표면, 및 상기 제 1 다이 표면과 상기 제 2 다이 표면 사이에 배치된 적어도 하나의 중간층을 포함하고,
    상기 패키지는 상기 다이와 마주하는 패키지 표면을 포함하고,
    상기 제 1 인덕터는 상기 제 1 다이 표면, 상기 제 2 다이 표면, 상기 적어도 하나의 중간층 또는 상기 패키지 표면상에 배치되고,
    상기 제 2 인덕터는 상기 제 1 다이 표면, 상기 제 2 다이 표면, 상기 적어도 하나의 중간층 또는 상기 패키지 표면상에 배치되는,
    집적 회로.
  21. 제 9 항에 있어서,
    상기 제 1 발진기의 전자 회로는 다이 상에 제작되고,
    상기 제 2 발진기의 전자 회로는 상기 다이 상에 제작되고,
    상기 다이는 제 1 표면, 제 2 표면, 상기 제 1 표면과 상기 제 2 표면 사이에 배치된 제 1 중간층, 및 상기 제 1 표면과 상기 제 2 표면 사이에 배치된 제 2 중간층을 포함하고,
    상기 제 1 인덕터는 상기 제 1 표면, 상기 제 2 표면, 상기 제 1 중간층, 또는 상기 제 2 중간층 상에 배치되고,
    상기 제 2 인덕터는 상기 제 1 표면, 상기 제 2 표면, 상기 제 1 중간층, 또는 상기 제 2 중간층 상에 배치되는,
    집적 회로.
  22. 신호들을 생성하는 방법으로서,
    제 1 발진기의 LC 탱크에서 사용하도록 구성되는 제 1 인덕터를 포함하는 제 1 발진기를 제공하는 단계 ― 상기 제1 발진기의 LC 탱크는 제1 커패시턴스를 포함함 ―;
    제 2 발진기의 LC 탱크에서 사용하도록 구성되는 제 2 인덕터를 포함하는 제 2 발진기를 제공하는 단계― 상기 제2 발진기의 LC 탱크는 제2 커패시턴스를 포함함 ―; 및
    상기 제 2 발진기를 위한 발진기 제어 모듈을 동작시키는 단계
    를 포함하고,
    상기 제 2 발진기를 위한 발진기 제어 모듈은 상기 제 2 발진기가 비활성일 때 제 3 커패시턴스를 상기 제 2 발진기의 LC 탱크로 스위칭하도록 구성되고,
    상기 제 2 발진기의 LC 탱크로의 상기 제 3 커패시턴스의 스위칭은 상기 제 1 발진기의 발진 모드를 제 1 모드로부터 제 2 모드로 변경하게 하는,
    신호들을 생성하는 방법.
  23. 제 22 항에 있어서,
    상기 제 1 모드는 공통 모드이고
    상기 제 2 모드는 차동 모드인,
    신호들을 생성하는 방법.
  24. 제 23 항에 있어서,
    상기 발진기 제어 모듈을 동작시키는 단계는,
    상기 제 2 발진기를 위한 개략적 튜닝 회로로 하여금 개략적 튜닝 뱅크의 모든 커패시터들을 상기 제 2 발진기의 LC 탱크로 스위칭하게 하는 단계를 포함하는,
    신호들을 생성하는 방법.
  25. 제 23 항에 있어서,
    상기 발진기 제어 모듈을 동작시키는 단계는,
    상기 제 2 발진기를 위한 개략적 튜닝 회로로 하여금 개략적 튜닝 뱅크의 복수의 커패시터들을 상기 제 2 발진기의 LC 탱크로 스위칭하게 하는 단계를 포함하는,
    신호들을 생성하는 방법.
  26. 제 22 항에 있어서,
    상기 발진기 제어 모듈을 동작시키는 단계는,
    상기 제 2 발진기의 개략적 튜닝 회로 외부에 있는 커패시터를 상기 제 2 발진기의 LC 탱크로 스위칭하게 하는 단계를 포함하는,
    신호들을 생성하는 방법.
  27. 제 23 항에 있어서,
    상기 제 2 발진기의 튜닝 주파수 대역은 상기 제 1 발진기의 튜닝 주파수 대역 위에 있는,
    신호들을 생성하는 방법.
  28. 제 22 항에 있어서,
    상기 제 1 모드는 차동 모드이고,
    상기 제 2 모드는 공통 모드인,
    신호들을 생성하는 방법.
  29. 제 28 항에 있어서,
    상기 발진기 제어 모듈을 동작시키는 단계는,
    상기 제 1 발진기의 발진 모드를 상기 제 1 모드로부터 상기 제 2 모드로 변경하게 하기 위해 상기 제 2 발진기를 위한 정밀 튜닝 회로로 하여금 정밀 튜닝 뱅크의 하나 이상의 커패시터들을 상기 제 2 발진기의 LC 탱크로 스위칭하게 하는 단계를 포함하는,
    신호들을 생성하는 방법.
  30. 제 28 항에 있어서,
    상기 제 3 커패시턴스는 상기 제 2 발진기의 동작 동안 상기 제 2 발진기를 튜닝하는데 이용되지 않는,
    신호들을 생성하는 방법.
  31. 제 22 항에 있어서,
    상기 제 1 발진기를 위한 발진기 제어 모듈을 동작시키는 단계를 더 포함하고,
    상기 제 1 발진기를 위한 발진기 제어 모듈은 상기 제 4 발진기가 비활성일 때 제 4 커패시턴스를 상기 제 1 발진기의 LC 탱크로 스위칭하도록 구성되고,
    상기 제 1 발진기의 LC 탱크로의 상기 제 1 커패시턴스의 스위칭은 상기 제 2 발진기의 발진 모드를 상기 제 2 모드로부터 상기 제 1 모드로 변경하게 하는,
    신호들을 생성하는 방법.
  32. 집적 회로로서,
    제 1 발진기의 전자 회로;
    상기 제 1 발진기의 LC 탱크에서 사용하도록 구성되는 제 1 인덕터;
    제 2 발진기의 전자 회로;
    상기 제 2 발진기의 LC 탱크에서 사용하도록 구성되는 제 2 인덕터 ― 상기 제 2 인덕터는 상기 제 1 인덕터에 느슨하게 연결됨 ― ; 및
    상기 제 2 발진기가 비활성일 때 상기 제 1 발진기의 발진 모드를 제 1 모드로부터 제 2 모드로 변경하게 하기 위한 수단
    을 포함하는,
    집적 회로.
  33. 제 32 항에 있어서,
    상기 제 1 모드는 공통 모드이고,
    상기 제 2 모드는 차동 모드인,
    집적 회로.
  34. 제 32 항에 있어서,
    상기 제 1 모드는 차동 모드이고,
    상기 제 2 모드는 공통 모드인,
    집적 회로.
  35. 플립 칩으로서,
    제 1 발진기의 전자 회로, 제 2 발진기의 전자 회로, 및 상기 제 1 발진기의 제 1 인덕터를 포함하는 다이;
    상기 제 2 발진기의 제 2 인덕터; 및
    상기 다이를 패키징하고 상기 제2 인덕터가 상기 제1 인덕터에 느슨하게 연결되도록 유지하기 위한 수단
    을 포함하는,
    플립 칩.
  36. 전자 디바이스로서,
    제 1 인덕터를 포함하는 제 1 LC 탱크를 포함하는 제 1 발진기;
    제 2 인덕터를 포함하는 제 2 LC 탱크를 포함하는 제 2 발진기 ― 상기 제 2 인덕터는 상기 제 1 인덕터에 자기적으로 느슨하게 연결됨 ― ; 및
    커패시터 뱅크로부터의 커패시터들을 상기 제 2 LC 탱크로 선택적으로 스위칭함으로써 상기 제 2 발진기를 개략적 튜닝(coarse tuning)하기 위한 개략적 튜닝 회로
    를 포함하고,
    상기 개략적 튜닝 회로는 바람직하지 않은 모드(undesirable mode)에서 발진하는 상기 제 1 발진기의 경향(tendency)을 억제하기 위해, 상기 제 1 발진기가 동작하고 있고 상기 제 2 발진기는 동작하고 있지 않을 때, 상기 뱅크의 모든 커패시터들을 상기 제 2 LC 탱크로 스위칭하도록 구성되는,
    전자 디바이스.
  37. 전자 디바이스로서,
    제 1 인덕터를 포함하는 제 1 LC 탱크를 포함하는 제 1 발진기;
    제 2 인덕터를 포함하는 제 2 LC 탱크를 포함하는 제 2 발진기 ― 상기 제 2 인덕터는 상기 제 1 인덕터에 자기적으로 느슨하게 연결됨 ― ; 및
    상기 제 1 LC 탱크에 연결된 제 1 품질 인자 감소 회로
    를 포함하고,
    상기 제 1 품질 인자 감소 회로는 바람직하지 않은 모드에서 발진하는 상기 제 2 발진기의 경향을 억제하기 위해, 상기 제 2 발진기가 동작하고 있고 상기 제 1 발진기는 동작하지 있지 않을 때, 상기 제 1 LC 탱크의 품질 인자를 감소시키도록 구성되는,
    전자 디바이스.
  38. 제 37 항에 있어서,
    상기 제 1 품질 인자 감소 회로는 상기 제 2 발진기가 동작하고 있을 때 상기 제 1 LC 탱크의 에너지를 소산(dissipate)시키고, 상기 제 1 발진기가 동작하고 있을 때 상기 제 1 LC 탱크의 에너지를 소산시키지 않도록 선택적으로 구성되는 스위치를 포함하는,
    전자 디바이스.
  39. 제 37 항에 있어서,
    상기 제 2 LC 탱크에 연결된 제 2 품질 인자 감소 회로를 더 포함하고,
    상기 제 2 품질 인자 감소 회로는 바람직하지 않은 모드에서 발진하는 상기 제 1 발진기의 경향을 억제하기 위해, 상기 제 1 발진기가 동작하고 있고 상기 제 2 발진기는 동작하고 있지 않을 때, 상기 제 2 LC 탱크의 품질 인자를 감소시키도록 구성되는,
    전자 디바이스.
  40. 원하지 않는 발진 모드들을 방지하기 위한 전자 디바이스로서,
    제 1 인덕터를 포함하는 제 1 LC 탱크를 포함하는 제 1 발진기;
    제 2 인덕터를 포함하는 제 2 LC 탱크를 포함하는 제 2 발진기 ― 상기 제 2 인덕터는 상기 제 1 인덕터에 자기적으로 느슨하게 연결됨 ― ; 및
    바람직하지 않은 모드에서 발진하는 상기 제 2 발진기의 경향을 억제하기 위해, 상기 제 2 발진기가 동작하고 있고 상기 제 1 발진기가 동작하고 있지 않을 때, 상기 제 1 LC 탱크의 품질 인자를 감소시키기 위한 수단
    을 포함하는,
    전자 디바이스.
  41. 제 1 발진기 및 제 2 발진기를 포함하는 주파수 생성기를 동작시키는 방법으로서, 상기 제1 발진기는 제1 LC 탱크를 포함하고 상기 제2 발진기는 제2 LC 탱크를 포함하며, 상기 제 2 발진기는 상기 제 2 발진기를 개략적으로 튜닝하기 위해 복수의 커패시터들을 더 포함하고,
    상기 방법은,
    상기 제 1 발진기를 활성화시키는 반면에 상기 제 2 발진기를 활성화시키지 않는 단계; 및
    상기 제 1 발진기를 활성화시킬 때 복수의 커패시터를 상기 제 2 발진기의 제2 LC 탱크에 로딩(load)하는 단계
    를 포함하고,
    상기 제 1 발진기의 상기 제 1 LC 탱크의 제 1 인덕터는 상기 제 2 발진기의 상기 제 2 LC 탱크의 제 2 인덕터에 느슨하게 연결되는,
    주파수 생성기를 동작시키는 방법.
  42. 제 1 발진기 및 제 2 발진기를 포함하는 주파수 생성기를 동작시키는 방법으로서, 상기 제1 발진기는 제1 LC 탱크를 포함하고 상기 제2 발진기는 제2 LC 탱크를 포함하며, 상기 방법은,
    상기 제 1 발진기를 활성화시키는 반면에 상기 제 2 발진기를 활성화시키지 않는 단계; 및
    상기 제 1 발진기를 활성화시킬 때 에너지 소산 엘리먼트(energy dissipating element)를 상기 제 2 발진기의 제2 LC 탱크에 로딩하는 단계
    를 포함하고,
    상기 제 1 발진기의 상기 제 1 LC 탱크의 제 1 인덕터는 상기 제 2 발진기의 상기 제 2 LC 탱크의 제 2 인덕터에 느슨하게 연결되는,
    주파수 생성기를 동작시키는 방법.
  43. 제 1 발진기 및 제 2 발진기를 포함하는 주파수 생성기를 동작시키는 방법으로서, 상기 제1 발진기는 제1 LC 탱크를 포함하고 상기 제2 발진기는 제2 LC 탱크를 포함하며, 상기 방법은,
    상기 제 1 발진기를 활성화시키는 반면에 상기 제 2 발진기를 활성화시키지 않는 단계; 및
    바람직하지 않은 모드에서 발진하는 상기 제 1 발진기의 경향을 감소시키도록 상기 제 2 LC 탱크의 품질 인자를 감소시키는 단계
    를 포함하고,
    상기 제 1 발진기의 상기 제 1 LC 탱크의 제 1 인덕터는 상기 제 2 발진기의 상기 제 2 LC 탱크의 제 2 인덕터에 느슨하게 연결되는,
    주파수 생성기를 동작시키는 방법.
KR1020117031640A 2009-06-03 2010-06-03 주파수 생성을 위한 장치 및 방법 KR101369769B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/477,651 US8058934B2 (en) 2009-06-03 2009-06-03 Apparatus and method for frequency generation
US12/477,651 2009-06-03
PCT/US2010/037326 WO2010141778A2 (en) 2009-06-03 2010-06-03 Apparatus and method for frequency generation

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020137017746A Division KR101432208B1 (ko) 2009-06-03 2010-06-03 주파수 생성을 위한 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20120025564A KR20120025564A (ko) 2012-03-15
KR101369769B1 true KR101369769B1 (ko) 2014-03-07

Family

ID=43298535

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117031640A KR101369769B1 (ko) 2009-06-03 2010-06-03 주파수 생성을 위한 장치 및 방법
KR1020137017746A KR101432208B1 (ko) 2009-06-03 2010-06-03 주파수 생성을 위한 장치 및 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020137017746A KR101432208B1 (ko) 2009-06-03 2010-06-03 주파수 생성을 위한 장치 및 방법

Country Status (10)

Country Link
US (2) US8058934B2 (ko)
EP (2) EP2438612B1 (ko)
JP (2) JP5654009B2 (ko)
KR (2) KR101369769B1 (ko)
CN (2) CN102460691B (ko)
BR (1) BRPI1010862A2 (ko)
ES (1) ES2661051T3 (ko)
HU (1) HUE036848T2 (ko)
TW (1) TW201128929A (ko)
WO (1) WO2010141778A2 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058934B2 (en) * 2009-06-03 2011-11-15 Qualcomm Incorporated Apparatus and method for frequency generation
US8183948B2 (en) * 2009-09-13 2012-05-22 International Business Machines Corporation Ultra-compact PLL with wide tuning range and low noise
US20120169428A1 (en) * 2010-12-31 2012-07-05 Broadcom Corporation Ac coupled stack inductor for voltage controlled oscillator
US8933757B2 (en) * 2012-09-11 2015-01-13 Broadcom Corporation Low phase noise voltage controlled oscillators
US9240752B2 (en) 2013-03-26 2016-01-19 Stmicroelectronics S.R.L. Power oscillator apparatus with transformer-based power combining
US9306614B2 (en) 2013-03-26 2016-04-05 Stmicroelectronics S.R.L. Power oscillator apparatus with transformer-based power combining for galvanically-isolated bidirectional data communication and power transfer
US20140357186A1 (en) * 2013-05-29 2014-12-04 Texas Instruments Incorporated Method and apparatus for die-to-die communication
KR101491279B1 (ko) 2013-07-16 2015-02-06 현대자동차주식회사 자동차용 부품 교정기
US9473152B2 (en) * 2013-11-08 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Coupling structure for inductive device
US9191014B2 (en) 2013-11-08 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of synchronizing oscillators
US10153728B2 (en) 2013-11-08 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10270389B2 (en) 2013-11-08 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9473067B2 (en) * 2014-04-11 2016-10-18 Qualcomm Incorporated Reducing mismatch caused by power/ground routing in multi-core VCO structure
US10116259B2 (en) * 2014-05-29 2018-10-30 Qualcomm Incorporated Inductor-enclosed voltage-controlled oscillators
US9929123B2 (en) * 2015-06-08 2018-03-27 Analog Devices, Inc. Resonant circuit including bump pads
US9543892B1 (en) * 2015-07-16 2017-01-10 Qualcomm Incorporated Overlapping uncoupled inductors for low-cost multi-frequency voltage-controlled oscillators
US9893702B2 (en) 2015-07-27 2018-02-13 Qualcomm Incorporated Notch filter with differential split inductor
US9520356B1 (en) 2015-09-09 2016-12-13 Analog Devices, Inc. Circuit with reduced noise and controlled frequency
US9673755B1 (en) 2016-02-09 2017-06-06 Cognitive Systems Corp. Controlling a switched capacitor bank in a voltage controlled oscillator for wireless sensor devices
US10965331B2 (en) * 2019-04-22 2021-03-30 Semiconductor Components Industries, Llc Broad range voltage-controlled oscillator
US10826467B1 (en) * 2019-07-09 2020-11-03 Nxp B.V. High-accuracy dual-mode free running oscillator
US20230063149A1 (en) * 2021-08-25 2023-03-02 Synopsys, Inc. Low-Area, Wide Range Clocking Scheme using Inductance/Capacitance Oscillators

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1962342A1 (en) 2005-12-14 2008-08-27 Shinko Electric Industries Co., Ltd. Substrate with built-in chip and method for manufacturing substrate with built-in chip
WO2009022991A1 (en) 2007-08-14 2009-02-19 Agency For Science, Technology And Research Die package and method for manufacturing the die package
US20100072572A1 (en) 2008-09-23 2010-03-25 Peter Baumgartner Semiconductor device

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2765399B1 (fr) 1997-06-27 2001-12-07 Sgs Thomson Microelectronics Dispositif semi-conducteur a moyen d'echanges a distance
US6218729B1 (en) * 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components
JP2001332933A (ja) * 2000-05-22 2001-11-30 Toyo Commun Equip Co Ltd 圧電発振器
JP2002252324A (ja) * 2001-02-23 2002-09-06 Hitachi Ltd 半導体装置およびその製造方法
JP3795364B2 (ja) 2001-09-27 2006-07-12 シャープ株式会社 集積回路および受信装置
JP2003249865A (ja) * 2002-02-22 2003-09-05 Sharp Corp 発振回路及びこれを用いた受信装置
US6621365B1 (en) * 2002-04-03 2003-09-16 Nokia Corporation Method and apparatus providing a dual mode VCO for an adaptive receiver
CN1331220C (zh) * 2002-04-11 2007-08-08 皇家飞利浦电子股份有限公司 制造电子器件的方法和电子器件
JP4124618B2 (ja) * 2002-06-04 2008-07-23 松下電器産業株式会社 半導体装置
JP3980943B2 (ja) * 2002-06-06 2007-09-26 日本電波工業株式会社 Ｐｌｌ制御発振器
GB2393049B (en) * 2002-09-13 2005-09-28 Hitachi Ltd High frequency semiconductor integrated circuit and radio communication system
US6906596B2 (en) * 2002-09-25 2005-06-14 Renesas Technology Corp. Oscillation circuit and a communication semiconductor integrated circuit
JP2005072212A (ja) * 2003-08-22 2005-03-17 Fujikura Ltd 電子部品とその製造方法及び電子装置
JP2005303839A (ja) * 2004-04-14 2005-10-27 Matsushita Electric Ind Co Ltd 電圧制御発振装置
US7154349B2 (en) * 2004-08-11 2006-12-26 Qualcomm, Incorporated Coupled-inductor multi-band VCO
US7173498B2 (en) * 2004-09-28 2007-02-06 Texas Instruments Incorporated Reducing the coupling between LC-oscillator-based phase-locked loops in flip-chip ASICs
TW200633362A (en) * 2004-11-15 2006-09-16 Koninkl Philips Electronics Nv Variable inductance circuitry for frequency control of a voltage controlled oscillator
JP2006211529A (ja) * 2005-01-31 2006-08-10 Seiko Epson Corp 電圧制御発振器
US7508280B2 (en) * 2005-07-19 2009-03-24 Lc Tank Llc Frequency adjustment techniques in coupled LC tank circuits
TWI261962B (en) 2005-07-29 2006-09-11 Univ Nat Taiwan Science Tech The two stacked LC-tank dual band voltage controlled oscillator
US20070057734A1 (en) * 2005-09-09 2007-03-15 Ruby Richard C Oscillatory circuit having two oscillators
JP2007104152A (ja) 2005-09-30 2007-04-19 Sharp Corp 電圧制御発振器及び電圧制御発振器ユニット
CN100527394C (zh) * 2005-12-14 2009-08-12 新光电气工业株式会社 芯片内置基板和芯片内置基板的制造方法
US7423495B2 (en) * 2006-06-26 2008-09-09 Infineon Technologies Ag Oscillator and method for generating an oscillator signal
JP4722795B2 (ja) * 2006-08-31 2011-07-13 富士通株式会社 配線基板および電子部品モジュール
CN101355342A (zh) * 2007-07-26 2009-01-28 达盛电子股份有限公司 Cmos交互耦合差动式电压控制振荡器
TWI339004B (en) * 2007-10-18 2011-03-11 Univ Nat Taiwan Science Tech Injection-locked frequency divider
EP2201676B1 (en) * 2007-10-23 2014-06-04 Telefonaktiebolaget LM Ericsson (publ) A dual-band coupled vco
US8058934B2 (en) * 2009-06-03 2011-11-15 Qualcomm Incorporated Apparatus and method for frequency generation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1962342A1 (en) 2005-12-14 2008-08-27 Shinko Electric Industries Co., Ltd. Substrate with built-in chip and method for manufacturing substrate with built-in chip
WO2009022991A1 (en) 2007-08-14 2009-02-19 Agency For Science, Technology And Research Die package and method for manufacturing the die package
US20100072572A1 (en) 2008-09-23 2010-03-25 Peter Baumgartner Semiconductor device

Also Published As

Publication number Publication date
US8058934B2 (en) 2011-11-15
ES2661051T3 (es) 2018-03-27
JP5654009B2 (ja) 2015-01-14
US20120068777A1 (en) 2012-03-22
WO2010141778A2 (en) 2010-12-09
EP2538441A3 (en) 2017-07-12
JP2012529245A (ja) 2012-11-15
WO2010141778A3 (en) 2011-06-09
KR20120025564A (ko) 2012-03-15
JP2013211854A (ja) 2013-10-10
US8810322B2 (en) 2014-08-19
CN102460691A (zh) 2012-05-16
CN104362980A (zh) 2015-02-18
EP2538441B1 (en) 2021-02-24
EP2438612A2 (en) 2012-04-11
KR101432208B1 (ko) 2014-08-22
JP5805699B2 (ja) 2015-11-04
EP2438612B1 (en) 2018-01-31
TW201128929A (en) 2011-08-16
BRPI1010862A2 (pt) 2018-06-12
US20100308924A1 (en) 2010-12-09
CN102460691B (zh) 2015-12-09
EP2538441A2 (en) 2012-12-26
HUE036848T2 (hu) 2018-08-28
KR20130083494A (ko) 2013-07-22
CN104362980B (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
KR101369769B1 (ko) 주파수 생성을 위한 장치 및 방법
US9906318B2 (en) Frequency multiplexer
KR101256697B1 (ko) 가변 집적형 인덕터
US6759937B2 (en) On-chip differential multi-layer inductor
US8068003B2 (en) Integrated circuits with series-connected inductors
US20170201291A1 (en) Monolithic integration of antenna switch and diplexer
US7863994B2 (en) System and method for increasing radio frequency (RF) microwave inductor-capacitor (LC) oscillator frequency tuning range
EP2769466B1 (en) Voltage controlled oscillators having low phase noise
US10433425B1 (en) Three-dimensional high quality passive structure with conductive pillar technology
KR20190040486A (ko) 개선된 pog(passive on glass) 멀티플렉서 성능을 위한 다밀도 mim 커패시터
US11239158B1 (en) Wire bond inductor structures for flip chip dies

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 6