JP5644295B2 - 制御装置、表示装置及び表示装置の制御方法 - Google Patents
制御装置、表示装置及び表示装置の制御方法 Download PDFInfo
- Publication number
- JP5644295B2 JP5644295B2 JP2010203619A JP2010203619A JP5644295B2 JP 5644295 B2 JP5644295 B2 JP 5644295B2 JP 2010203619 A JP2010203619 A JP 2010203619A JP 2010203619 A JP2010203619 A JP 2010203619A JP 5644295 B2 JP5644295 B2 JP 5644295B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- storage area
- row
- image data
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
- G09G3/344—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on particles moving in a fluid or in a gas, e.g. electrophoretic devices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/04—Partial updating of the display screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
そこで、このような問題を解決するために、部分領域の単位でパイプライン処理を行うことにより書き込みを行う方式が考案されている(特許文献1参照)。特許文献1に開示されている方式によれば、画面上の互いに重ならない2つの部分領域にタイミングをずらして画像を書き込む場合、先に書き込みを開始した部分領域の書き込みが完了していなくても、後から書き込みを開始する部分領域の書き込みを開始することができ、この方式を採用しない場合と比較して表示速度が向上する。
この制御装置によれば、表示装置の体感的な表示速度向上と消費電力のピーク値の低減
を両立することができる。
この構成によれば、表示領域毎に画素の書き込み動作の開始が制御されるので、後で選択される行においても、画素の書き込み動作を開始することができる。
また、前記制御装置においては、前記複数フレームの各々で印加する電圧を定めたテーブルに従って前記画素へ電圧を印加する構成であってもよい。
この構成によれば、画素毎に画素の階調を変更することができる。
また、前記制御装置においては、前記選択部で選択された行の画素であって前記書き込み動作が進行中の画素について、隣り合う行において前記書き込み動作が進行中の画素に印加される電圧と同じ電圧が印加されるように、電圧の印加時期を制御する構成としてもよい。
この構成によれば、電圧を印加する画素については、隣り合う画素に印加される電圧と
同じ電圧が印加されることとなり電力の消費を抑えることができる。
この表示装置によれば、表示装置の体感的な表示速度向上と消費電力のピーク値の低減
を両立することができる。
この方法によれば、表示装置の体感的な表示速度向上と消費電力のピーク値の低減を両
立することができる。
(表示装置100の構成)
図1は、本発明の一実施形態に係る表示装置100のハードウェア構成を示したブロック図である。表示装置100は、電気泳動方式の表示装置であり、表示部1、コントローラー2、制御部3、VRAM(Video RAM)4及びRAM(Random Access Memory)5を備えている。表示装置100の各部は、バス9で接続されている。コントローラー2は、表示装置100の制御装置に相当する。なお、コントローラー2、制御部3を合わせた部分を表示装置100の制御装置と定義することもできる。あるいは、コントローラー2、制御部3、VRAM4、RAM5の全体を、表示装置100の制御装置と定義することもできる。
図2は、表示部1の断面を示した図である。また、図3は、表示部1の回路の構成を説明するための図であり、図4は、表示部1が備える画素駆動回路の構成を説明するための図である。表示部1は、図2に示したように大別して第1基板10、電気泳動層20、第2基板30によって構成されている。第1基板10は、絶縁性及び可撓性を有する基板11上に回路の層が形成された基板である。基板11は、本実施形態においてはポリカーボネートで形成されている。なお、基板11としては、ポリカーボネートに限定されることなく、軽量性、可撓性、弾性及び絶縁性を有する樹脂材料を用いることができる。また、基板11は、可撓性を持たないガラスで形成されていてもよい。基板11の表面には、接着層11aが設けられ、接着層11aの表面には回路層12が積層されている。
画素駆動回路では、トランジスタ61のゲートが走査線64に接続され、トランジスタ61のソースがデータ線に接続されている。また、トランジスタ61のドレインが画素電極13aに接続されている。画素電極13aは、透明電極層32と対向し、画素電極13aと透明電極層32との間には電気泳動層20が挟まれている。この一の画素電極13aと透明電極層32との間にあるマイクロカプセル21が表示部1において一の画素となる。なお、画素駆動回路においては、電気泳動層20と並列に保持容量63が接続されている。また、透明電極層32の電位は予め定められた電位Vcomにされている。
例えば、透明電極層32の電位Vcomに対して画素電極13aの電位が+15Vである場合、負に帯電している白の電気泳動粒子が画素電極13a側に移動し、正に帯電している黒の電気泳動粒子が透明電極層32側に移動して画素が黒の表示となる。また、透明電極層32の電位Vcomに対して画素電極13aの電位が−15Vである場合、正に帯電している黒の電気泳動粒子が画素電極13a側に移動し、負に帯電している白の電気泳動粒子が透明電極層32側に移動して画素が白の表示となる。
また、本実施形態においては、各画素の表示状態を白(低濃度)から黒(高濃度)又は黒から白へ変化させる際には、1フレームだけで画素駆動回路を駆動して表示状態を変化させるのではなく、複数フレームに渡って画素へ電圧を印加する書き込み動作により表示状態を変化させる。これは、表示状態を白から黒へ変化させるに際し、1フレームだけ電気泳動粒子に電位差を与えても黒の電気泳動粒子が完全には表示側に移動しきらず、表示状態が完全な黒とはならないためである。このことは、表示状態を黒から白へ変化させる場合の白の電気泳動粒子についても同様である。よって、例えば、画素の表示状態を白から黒へ変化させる場合、画素に黒を表示させるためのデータ信号が複数フレームに渡って画素駆動回路へ供給され、画素の表示状態を黒から白へ変化させる場合には、画素に白を表示させるためのデータ信号が複数フレームに渡って供給される。
また本実施形態においては、1フレーム内である画素の画素電極13aを透明電極層32に対して電位が高くなる正極とし、同じフレーム内で他の画素の画素電極13aを透明電極層32に対して電位が低くなる負極とすることができる。つまり、1フレーム内で透明電極層32に対して正極と負極の両方の極を選択できる駆動(以下、両極駆動という)となっている。
次に、コントローラー2の構成について説明する。図5は、コントローラー2において実現する機能を示したブロック図である。コントローラー2においては、選択部201、データ読み込み部202、画素特定部203、境界特定部204、判断部205、更新部206及び駆動部207が実現する。なお、これら各部は、ハードウェアにより実現されてもよく、コントローラー2にCPUを設け、このCPUでプログラムを実行することにより各部が実現されるようにしてもよい。
次に、表示装置100の動作について説明する。なお、図8以降においては、画像Aは、表示部1において表示されている画像を示している。また、画素Pijは、一つの画素を表している。ここで、添字のiは、行列に配置された画素の行番号を表し、jは、列番号を表しており、以下、画素を特定して説明する場合、例えば1行1列目の画素は画素P11と称する。なお、画像Aにおいては、各画素について階調を容易に理解できるように黒から白までの8段階の階調を0から7までの数字で示しているが実際にはこの数字は表示されない。また、表示部1においては、画素はm本の走査線64とn本のデータ線65の交差毎に存在するが、図面が繁雑になるのを防ぐために、以下の説明では、表示部1が4行4列の画素P11〜P44で構成されている場合を例にして動作説明を行う。
本実施形態においては、画素のi行目の各列について、i−1行目と異なる電圧が印加される画素を特定し、特定した画素とi−1行目の画素との境界の数の合計を記憶領域Giに格納する。また、画素のi行目の各列について、i+1行目と異なる電圧が印加される画素を特定し、特定した画素とi+1行目の画素との境界の数の合計を記憶領域Gi+1に格納する。なお、複数行の画素の最初の行(1行目)については、i−1行目が存在しないため、最初の行において画素電極13aに電圧が印加される画素の数がG1に格納される。また、複数行の画素の最後の行(4行目)については、i+1行目が存在しないため、最後の行において画素電極13aに電圧が印加される画素の数がG5に格納される。
一方、コントローラー2は、変数jの値がnである場合(ステップSB8でYES)、画素のi行目の各列について、i−1行目と異なる電圧が印加される画素を特定し、特定した画素とi−1行目の画素との境界の数の合計を記憶領域Giに格納する。また、画素のi行目の各列について、i+1行目と異なる電圧が印加される画素を特定し、特定した画素とi+1行目の画素との境界の数の合計を記憶領域Gi+1に格納する(ステップSB10(境界特定部204))。
また、黒書込データ記憶領域6Bにおいて0以外の値が格納されている記憶領域に対応した画素においては、透明電極層32の電位Vcomに対して+15Vとなるように画素電極13aに電圧が印加される。ここで、隣り合うi−1行目やi+1行目の記憶領域で0が格納されている場合、この隣り合う記憶領域に対応した画素においては、透明電極層32の電位Vcomに対して+15V以外の電圧が印加される。また、黒書込データ記憶領域6Bにおいて0が格納されている記憶領域に対応した画素においては、透明電極層32の電位Vcomに対して電位差が+15V以外となるように画素電極13aに電圧が印加される。ここで、隣り合うi−1行目やi+1行目の記憶領域で0以外が格納されている場合、この隣り合う記憶領域に対応した画素においては、透明電極層32の電位Vcomに対して画素電極13aの電位差が+15Vの電圧となるように電圧が印加される。
また、画素P33に対応する画素駆動回路(3行目の走査線64と3列目のデータ線65の交差に対応する画素駆動回路)においては、記憶領域D33の内容が0以外であるため、走査線64が選択された時に画素電極13aの電位が透明電極層32の電位Vcomに対して+15Vとなるようにデータ線65に電圧が印加される。また、画素P34,P43,P44に対応する画素駆動回路においても、記憶領域D34,D43,D44の内容が0以外であるため、走査線64が選択された時に画素電極13aの電位が透明電極層32の電位Vcomに対して+15Vとなるようにデータ線65に電圧が印加される。
なお、他の画素については、白書込データ記憶領域6Aにおいて対応する記憶領域の内容が0であり、且つ黒書込データ記憶領域6Bにおいて対応する記憶領域の内容が0であるため、走査線64が選択された時に画素電極13aの電位と透明電極層32の電位Vcomとの差が0Vとなるようにデータ線65に電圧が印加される。このようにデータ線65に電圧が印加されると、画素において白粒子と黒粒子が移動して表示部1の表示は図14に示した状態となる。
また、画素の書き換えを行うと、消費電力のピーク値が電源回路が供給できる電力の供給量を上回ることとなる場合には、画素の書き換えが後回しにされ、書き換えが後回しにされた画素は、消費電力のピーク値が電源回路が供給できる電力の供給量を上真ら無くなるとと書き換えが開始されることとなるため、画素の書き換え時において消費電力のピーク値を抑えることができる。
次に本発明の第2実施形態に係る表示装置100Aについて説明する。図34は、表示装置100Aのハードウェア構成を示した図である。なお、以下の説明において、第1実施形態の表示装置100と構成が同じものについては同じ符号を付してその説明を省略する。表示装置100Aは、画素の階調を変更する際の動作が第1実施形態と異なる。コントローラー2は、駆動テーブルTBを有している。また、RAM5には、テーブルID記憶領域6Cと、インデックス記憶領域6Dが設けられている。
このように、VRAM4の内容が白から黒に書き換えられても、白への書き換えが進行中の画素については白への書き換えが進められ、書き換えが進行中でなかった画素については対応する記憶領域Eij及び記憶領域Fijに新たにデータが書き込まれる。そしてステップSC9でYESと判断されるまで処理が進められると、各記憶領域の内容は、図45に示した状態となる。
また、本実施形態においても、画素の書き換えを行うと、消費電力のピーク値が電源回路が供給できる電力の供給量を上回ることとなる場合には、画素の書き換えが後回しにされ、書き換えが後回しにされた画素は、消費電力のピーク値が電源回路が供給できる電力の供給量を上回らなくなると書き換えが開始されることとなるため、画素の書き換え時において消費電力のピーク値を抑えることができる。
次に、上述した実施形態に係る表示装置を用いた電子機器について説明する。
図57(a)は、上述した実施形態に係る表示装置を用いた電子ブックリーダーの斜視図である。この電子ブックリーダー1000は、本の形状のフレーム1001と、このフレーム1001に対して開閉自在に設けられたカバー1002と、操作部1003と、本発明の実施形態に係る表示装置100を備えている。この電子ブックリーダー1000においては、電子ブックの内容が表示装置100に表示され、操作部1003を操作することにより、電子ブックのページがめくられる。
また、図57(b)は、上述した実施形態に係る表示装置を用いた腕時計1100の斜視図である。この腕時計1100は、本発明の実施形態に係る表示装置100を備えている。この腕時計1100においては、時刻や年月日が表示装置100に表示される。
なお、このほかにも、上述した実施形態に係る表示装置100を適用可能な電子機器として、電子ペーパー、電子手帳、電卓、携帯電話機等などが挙げられる。
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態及び以下の変形例は、各々を組み合わせてもよい。
上述した実施形態においては、新たに画素の書き換えを開始すると消費電力のピーク値が電源回路が供給できる電力の供給量を上回るか否かを画素の行毎に判断しているが、ある行について判断した時点で消費電力のピーク値が電源回路が供給できる電力の供給量を上回ると判断した場合、この行以降で新たな画素の書き換えを後回しにするようにしてもよい。
上述した実施形態では、表示部1の画素の配置が4行4列である場合を例に動作の説明を行ったが、画素の配置は、この配置に限定されるものではなく、例えば、400行640列などの配置とし、ステップSB11やステップSC12における閾値を10以外の値としてもよい。
また、画素の配置が数十行〜数百行になる場合、予め定められた数行〜数十行で表示部1の画素を複数の領域に分割してもよい。また、この分割した領域毎に閾値を定め、各領域毎に上述した第1実施形態に係る図6,7の処理または第2実施形態に係る図36の処理を行うようにしてもよい。
表示部1の画素を複数の領域に分割しない場合、行番号が大きな画素については画素の書き換えが後回しにされる可能性が高く、書き換えが開始されるタイミングが遅くなる虞がある。一方、表示部1の画素を複数の領域に分割する構成によれば、各領域で行番号が小さな画素については書き換えが開始される可能性が高くなるので、画面全体で書き換えを開始したようにユーザーに見せることができる。
上述した第2実施形態においては、i行目で表示状態を更新中の画素と、この画素に対してi−1行目で隣り合う画素で表示状態を更新中の画素について、画素電極13aに印加する電圧をテーブルIDおよびインデックスに基づいて特定し、i行目の画素と、この画素に対してi−1行目で隣り合う画素とで画素電極13aに印加する電圧の電位差が30Vとなる場合、i−1行目の画素と印加する電圧が同じになるまでi行目の画素について画素の表示状態の更新を停止してもよい。
また、第2実施形態においては、フレームごとに電力を消費する境界部分を計算しているが、これに代えて、テーブルIDとインデックスに基づいてすべてのフレームについてあらかじめ電力を消費する境界の計算を行っても良い。この計算の結果、すべてのフレームについて境界数記憶領域8Bに格納されている値の合計が予め定められた閾値より小さければ、すべてのフレームにおいて、どの行の書き換えも後回しにすることなく表示動作を実行すればよい。また、上記計算の結果、いずれかのフレームにおいて境界数記憶領域8Bに格納されている値の合計が予め定められた閾値以上となる場合には、表示動作を開始せず、所定の行以降の書き換えを2フレーム目以降に後回しにすることとし、改めてすべてのフレームについて計算を実施する。この動作を繰り返して、所定の行を所定のフレーム数だけ後回しにすることですべてのフレームについて境界数記憶領域8Bに格納されている値の合計が予め定められた閾値より小くなった場合に、表示動作を開始する。このようにすれば、テーブルIDとインデックスがどのように分布されていても、書き換え動作の途中で電力が限界値を超える不具合を発生させないことができる。
また、第2実施形態においては、隣り合う行の隣り合う画素について、テーブルID記憶領域6Cとインデックス記憶領域6Dとに基づいて各画素に印加される電圧を特定し、当該電圧の情報から、電力を消費する境界部分を特定しているが、これに代えて、隣り合う行の隣り合う画素について、テーブルID及びインデックスの少なくとも一方が異なっていた場合には、これら隣り合う画素の境界は電力を消費する境界部分とみなして処理を行っても良い。
上述した実施形態においては、黒の電気泳動粒子が正に帯電され、白の電気泳動粒子が負に帯電された態様としたが、黒の電気泳動粒子が負に帯電され、白の電気泳動粒子が正に帯電された態様としてもよい。また、電気泳動粒子として白と黒の2種類を用いて白黒の表示が行われるが、電気泳動粒子の色は、白と黒に限定されるものではなく、赤や青、緑など他の色であってもよい。
また、上述した実施形態では、表示装置100は電気泳動方式であるが、電気泳動方式に限定されるものではない。表示装置100の表示方式は、複数フレームに渡って画素に電圧を印加することにより画像を表示するものであれば、例えば、コレステリック液晶、エレクトロクロミック、電子粉粒体等を用いたものであってもよい。
また、電気泳動層20は、マイクロカプセル21を有する構成に限定されず、隔壁によって仕切られた空間に分散媒と電気泳動粒子を格納する構成であってもよい。
また、上述した実施形態では、コントローラー2と制御部3は、別々になっているが、コントローラー2で実現する機能の一部を制御部3で実現させてもよく、また、コントローラー2と制御部3とを一つの半導体チップ上にまとめて制御部としてもよい。
Claims (6)
- 複数行複数列の画素の各々に対応して第1電極が設けられた第1基板と、第2電極が設けられた第2基板とで表示素子を挟持し、前記第1電極、前記表示素子及び前記第2電極とで前記画素が構成され、所定の複数フレームの各々において前記表示素子へ電圧を印加する書き込み動作により前記画素の表示状態を第1の表示状態から第2の表示状態へ変更する表示装置の制御装置であって、
前記複数行を繰り返し順次選択する選択部と、
前記表示装置に表示させる画像の画素毎に表示状態を示す画像データを記憶するメモリーと、
進行中の前記書き込み動作によって当該表示装置に表示させる予定の画像の画素毎に表示状態を示す予定画像データを記憶する予定画像データ記憶領域と、
前記表示装置に表示させる画像の画像データをメモリーから読み込むデータ読み込み部と、
前記データ読み込み部で画像データが読み込まれる前に前記予定画像データ記憶領域に記憶された予定画像データと、前記データ読み込み部で読み込まれた画像データとに基づいて、前記選択部で選択された行の画素において新たに表示状態を変更する変更画素を特定する特定部と、
前記選択部が一の行を選択する毎に、前記選択部で選択された行の画素において、前記書き込み動作により隣り合う行の画素と異なる電圧が印加される画素を特定し、当該特定した画素と、当該特定した画素に隣り合う行において当該特定した画素と異なる電圧が印加される画素との境界を特定する境界特定部と、
前記境界特定部で特定された境界の境界数を、前記行毎に記憶する境界数記憶部と、
前記選択部が一の行の選択を終了する毎に、前記境界数記憶部に記憶された境界数の合計が予め定められた閾値以上であるか否か判断する判断部と、
前記選択部が一の行の選択を終了したときに前記判断部において前記閾値未満であると判断された場合、
当該一の行の前記変更画素が前記書き込み動作中ではない場合には、前記メモリーの画像データを前記予定データ記憶領域に書き込み、前記予定画像データの定める表示状態となるように前記変更画素に対して前記書き込み動作を開始し、前記変更画素が前記書き込み動作中である場合には、進行中の書き込み動作が終了した後、前記メモリーの画像データを前記予定データ記憶領域に書き込み、前記予定画像データの定める表示状態となるように前記変更画素に対して前記書き込み動作を開始し、
前記選択部が一の行の選択を終了したときに前記判断部において前記閾値以上であると判断された場合、当該一の行の前記変更画素については、前記画像データを前記予定画像データ記憶領域に書き込まず、前記書き込み動作を開始しない更新部と
を有する制御装置。 - 前記複数行複数列の画素は、予め定められた行数で複数領域に分けられ、
前記判断部は、前記境界数記憶部に記憶された境界数のうち、前記選択部で選択されている行を含む前記領域に係る境界数の合計が、予め定められた閾値以上であるか否か判断すること
を特徴とする請求項1に記載の制御装置。 - 前記複数フレームの各々で印加する電圧を定めたテーブルに従って前記画素へ電圧を印加することを特徴とする請求項1または請求項2に記載の制御装置。
- 前記選択部で選択された行の画素であって前記書き込み動作が進行中の画素について、隣り合う行において前記書き込み動作が進行中の画素に印加される電圧と同じ電圧が印加されるように、電圧の印加時期を制御すること
を特徴とする請求項3に記載の制御装置。 - 複数行複数列の画素の各々に対応して第1電極が設けられた第1基板と、第2電極が設けられた第2基板とで表示素子を挟持し、前記第1電極、前記表示素子及び前記第2電極とで前記画素が構成され、所定の複数フレームの各々において前記表示素子へ電圧を印加する書き込み動作により前記画素の表示状態を第1の表示状態から第2の表示状態へ変更する表示装置であって、
前記複数行を繰り返し順次選択する選択部と、
前記表示装置に表示させる画像の画素毎に表示状態を示す画像データを記憶するメモリーと、
進行中の前記書き込み動作によって当該表示装置に表示させる予定の画像の画素毎に表示状態を示す予定画像データを記憶する予定画像データ記憶領域と、
前記表示装置に表示させる画像の画像データをメモリーから読み込むデータ読み込み部と、
前記データ読み込み部で画像データが読み込まれる前に前記予定画像データ記憶領域に記憶された予定画像データと、前記データ読み込み部で読み込まれた画像データとに基づいて、前記選択部で選択された行の画素において新たに表示状態を変更する変更画素を特定する特定部と、
前記選択部が一の行を選択する毎に、前記選択部で選択された行の画素において、前記書き込み動作により隣り合う行の画素と異なる電圧が印加される画素を特定し、当該特定した画素と、当該特定した画素に隣り合う行において当該特定した画素と異なる電圧が印加される画素との境界を特定する境界特定部と、
前記境界特定部で特定された境界の境界数を、前記行毎に記憶する境界数記憶部と、
前記選択部が一の行の選択を終了する毎に、前記境界数記憶部に記憶された境界数の合計が予め定められた閾値以上であるか否か判断する判断部と、
前記選択部が一の行の選択を終了したときに前記判断部において前記閾値未満であると判断された場合、
当該一の行の前記変更画素が前記書き込み動作中ではない場合には、前記メモリーの画像データを前記予定データ記憶領域に書き込み、前記予定画像データの定める表示状態となるように前記変更画素に対して前記書き込み動作を開始し、前記変更画素が前記書き込み動作中である場合には、進行中の書き込み動作が終了した後、前記メモリーの画像データを前記予定データ記憶領域に書き込み、前記予定画像データの定める表示状態となるように前記変更画素に対して前記書き込み動作を開始し、
前記選択部が一の行の選択を終了したときに前記判断部において前記閾値以上であると判断された場合、当該一の行の前記変更画素については、前記画像データを前記予定画像データ記憶領域に書き込まず、前記書き込み動作を開始しない更新部と
を有する表示装置。 - 複数行複数列の画素の各々に対応して第1電極が設けられた第1基板と、第2電極が設けられた第2基板とで表示素子を挟持し、前記第1電極、前記表示素子及び前記第2電極とで前記画素が構成され、所定の複数フレームの各々において前記表示素子へ電圧を印加する書き込み動作により前記画素の表示状態を第1の表示状態から第2の表示状態へ変更する表示装置の制御方法であって、
前記表示装置は、
前記表示装置に表示させる画像の画素毎に表示状態を示す画像データを記憶するメモリーと、
進行中の前記書き込み動作によって当該表示装置に表示させる予定の画像の画素毎に表示状態を示す予定画像データを記憶する予定画像データ記憶領域と、
を有し、
前記複数行を繰り返し順次選択する選択工程と、
前記表示装置に表示させる画像の画像データをメモリーから読み込むデータ読み込み工程と、
前記データ読み込み工程で画像データが読み込まれる前に前記予定画像データ記憶領域に記憶された予定画像データと、前記データ読み込み工程で読み込まれた画像データとに基づいて、前記選択工程で選択された行の画素において新たに表示状態を変更する変更画素を特定する特定工程と、
前記選択部が一の行を選択する毎に、前記選択工程で選択された行の画素において、前記書き込み動作により隣り合う行の画素と異なる電圧が印加される画素を特定し、当該特定した画素と、当該特定した画素に隣り合う行において当該特定した画素と異なる電圧が印加される画素との境界を特定する境界特定工程と、
前記境界特定工程で特定された境界の境界数を、前記行毎に記憶する境界数記憶工程と、
前記選択工程で一の行の選択を終了する毎に、前記境界数記憶工程で記憶された境界数の合計が予め定められた閾値以上であるか否か判断する判断工程と、
前記選択工程で一の行の選択を終了したときに前記判断工程において前記閾値未満であると判断された場合、当該一の行の前記変更画素が前記書き込み動作中ではない場合には、前記メモリーの画像データを前記予定データ記憶領域に書き込み、前記予定画像データの定める表示状態となるように前記変更画素に対して前記書き込み動作を開始し、前記変更画素が前記書き込み動作中である場合には、進行中の書き込み動作が終了した後、前記メモリーの画像データを前記予定データ記憶領域に書き込み、前記予定画像データの定める表示状態となるように前記変更画素に対して前記書き込み動作を開始し、
前記選択工程において一の行の選択を終了したときに前記判断工程において前記閾値以上であると判断された場合、当該一の行の前記変更画素については、前記画像データを前記予定画像データ記憶領域に書き込まず、前記書き込み動作を開始しない更新工程と
を有する表示装置の制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010203619A JP5644295B2 (ja) | 2010-09-10 | 2010-09-10 | 制御装置、表示装置及び表示装置の制御方法 |
US13/218,967 US8659612B2 (en) | 2010-09-10 | 2011-08-26 | Control device, display device and method for controlling display device |
CN2011102653812A CN102402932A (zh) | 2010-09-10 | 2011-09-08 | 控制装置、显示装置及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010203619A JP5644295B2 (ja) | 2010-09-10 | 2010-09-10 | 制御装置、表示装置及び表示装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012058614A JP2012058614A (ja) | 2012-03-22 |
JP5644295B2 true JP5644295B2 (ja) | 2014-12-24 |
Family
ID=45806254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010203619A Expired - Fee Related JP5644295B2 (ja) | 2010-09-10 | 2010-09-10 | 制御装置、表示装置及び表示装置の制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8659612B2 (ja) |
JP (1) | JP5644295B2 (ja) |
CN (1) | CN102402932A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8723889B2 (en) * | 2011-01-25 | 2014-05-13 | Freescale Semiconductor, Inc. | Method and apparatus for processing temporal and spatial overlapping updates for an electronic display |
JP6082186B2 (ja) * | 2012-03-23 | 2017-02-15 | セイコーエプソン株式会社 | 表示装置の制御装置、表示装置の制御方法、表示装置及び電子機器 |
KR20140028311A (ko) * | 2012-08-28 | 2014-03-10 | 삼성전자주식회사 | 출력화면의 편집 영역을 설정하기 위한 전자 장치 및 방법 |
JP6582435B2 (ja) | 2015-02-24 | 2019-10-02 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
KR20220096871A (ko) * | 2020-12-31 | 2022-07-07 | 엘지디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11167096A (ja) * | 1997-12-02 | 1999-06-22 | Canon Inc | 表示制御装置及びその方法 |
JP2002014644A (ja) * | 2000-06-29 | 2002-01-18 | Hitachi Ltd | 画像表示装置 |
JP2003296095A (ja) * | 2002-03-29 | 2003-10-17 | Rohm Co Ltd | 表示方法及び装置 |
JP4728816B2 (ja) * | 2006-01-13 | 2011-07-20 | 東芝モバイルディスプレイ株式会社 | 表示装置及びその駆動方法及び端末装置 |
JP2009175409A (ja) * | 2008-01-24 | 2009-08-06 | Seiko Epson Corp | 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器 |
US8564530B2 (en) | 2008-04-09 | 2013-10-22 | Seiko Epson Corporation | Automatic configuration of update operations for a bistable, electro-optic display |
US8248358B2 (en) * | 2009-03-27 | 2012-08-21 | Qualcomm Mems Technologies, Inc. | Altering frame rates in a MEMS display by selective line skipping |
US20110001748A1 (en) | 2009-07-02 | 2011-01-06 | Firstpaper Llc | Electronic display controller |
-
2010
- 2010-09-10 JP JP2010203619A patent/JP5644295B2/ja not_active Expired - Fee Related
-
2011
- 2011-08-26 US US13/218,967 patent/US8659612B2/en not_active Expired - Fee Related
- 2011-09-08 CN CN2011102653812A patent/CN102402932A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20120062579A1 (en) | 2012-03-15 |
CN102402932A (zh) | 2012-04-04 |
JP2012058614A (ja) | 2012-03-22 |
US8659612B2 (en) | 2014-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5691593B2 (ja) | 表示制御方法、表示装置および電子機器 | |
JP5640451B2 (ja) | 表示装置の制御方法、表示装置、及び表示装置の制御装置 | |
JP5644295B2 (ja) | 制御装置、表示装置及び表示装置の制御方法 | |
US9007407B2 (en) | Controller of electro-optical device, control method of electro-optical device, electro-optical device, and electronic apparatus | |
JP5712534B2 (ja) | 制御装置、表示装置及び表示装置の制御方法 | |
JP5786292B2 (ja) | 制御装置、表示装置及び表示装置の制御方法 | |
US8860641B2 (en) | Control device, electrooptics device, electronic apparatus, and control method | |
JP5691302B2 (ja) | 制御装置、表示装置及び表示装置の制御方法 | |
JP5691707B2 (ja) | 制御装置、表示装置、電子機器および駆動方法 | |
JP2012163925A (ja) | 表示制御方法、表示装置および電子機器 | |
US9601063B2 (en) | Device for controlling display apparatus, method for controlling display apparatus, display apparatus, and electronic equipment | |
JP2012053220A (ja) | 制御装置、表示装置及び表示装置の制御方法 | |
JP5691706B2 (ja) | 制御装置、表示装置および電子機器 | |
JP5909863B2 (ja) | 電気光学装置の制御装置、電気光学装置および電子機器 | |
JP6015786B2 (ja) | 制御装置、表示装置及び表示装置の制御方法 | |
JP2013092619A (ja) | 制御装置、電気光学装置、電子機器および制御方法 | |
JP2014186221A (ja) | 制御装置、電気光学装置、電子機器及び制御方法 | |
JP2012042572A (ja) | 制御装置、表示装置及び表示装置の制御方法 | |
US9240134B2 (en) | Device for controlling electro-optic device including write section that executes first and second write operations during which different voltages are applied to pixels, method for controlling electro-optic device electro-optic device, and electronic apparatus | |
JP2012194344A (ja) | 電気光学装置の駆動方法、電気光学装置の制御装置、電気光学装置および電子機器 | |
JP2012078416A (ja) | 制御装置、表示装置及び表示装置の制御方法 | |
JP2013231776A (ja) | 制御装置、表示装置、電子機器および制御方法 | |
JP2015158624A (ja) | 制御装置、表示装置、制御方法およびプログラム | |
JP5910259B2 (ja) | 制御装置、表示装置、電子機器および制御方法 | |
JP2013015686A (ja) | 制御装置、表示装置、電子機器および制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141007 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141020 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5644295 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |