JP5636961B2 - 構造体、電子装置、及び配線基板 - Google Patents

構造体、電子装置、及び配線基板 Download PDF

Info

Publication number
JP5636961B2
JP5636961B2 JP2010533838A JP2010533838A JP5636961B2 JP 5636961 B2 JP5636961 B2 JP 5636961B2 JP 2010533838 A JP2010533838 A JP 2010533838A JP 2010533838 A JP2010533838 A JP 2010533838A JP 5636961 B2 JP5636961 B2 JP 5636961B2
Authority
JP
Japan
Prior art keywords
conductor
layer
conductors
facing
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010533838A
Other languages
English (en)
Other versions
JPWO2010044276A1 (ja
Inventor
小林 直樹
小林  直樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010533838A priority Critical patent/JP5636961B2/ja
Publication of JPWO2010044276A1 publication Critical patent/JPWO2010044276A1/ja
Application granted granted Critical
Publication of JP5636961B2 publication Critical patent/JP5636961B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/201Filters for transverse electromagnetic waves
    • H01P1/203Strip line filters
    • H01P1/20327Electromagnetic interstage coupling
    • H01P1/20336Comb or interdigital filters
    • H01P1/20345Multilayer filters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236Electromagnetic band-gap structures
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09627Special connections between adjacent vias, not for grounding vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Filters And Equalizers (AREA)

Description

本発明は、メタマテリアルとしての特性を有する構造体、電子装置、及び配線基板に関する。
伝送線路構造として、互いに向き合うように二枚の導体対を配置し、導体間の空間を電磁波伝播の媒体とするものが知られている。この伝送線路構造に不連続部がない場合には、電磁波は損失分を除いて反射せずに伝播していく。近年においては、伝送線路上に意図的に不連続部を設けることにより、特定の周波数の電磁波を反射させるフィルター構造が採用されている。これにより、例えばデバイスを集積化した場合に、特定の伝送線路構造に周囲デバイスから発生した不要な電磁波が紛れ込んだとしても、不要な干渉が引き起こされることを防止している。
上記のようなフィルター構造は、例えば図14と図15とに示すものがある。図14は、集中定数素子を用いたフィルター構成の一例を、伝送線路としてマイクロストリップ構造が用いられているものとして示した平面図であって、符号102はマイクロストリップ、符号101は回路素子、符号104はフィルターを構成するために枝分かれした配線、符号103はフィルター回路をグランドに連結するためのクリアランスホールを示している。図15は、伝送線路スタブを用いたフィルター構成の一例を示した平面図であって、符号201がスタブ配線を示している。このようなフィルター構造に関連するものとしては、下記特許文献1,2のものがある。
一方、近年は、特定の構造を有する第2導体パターンを周期的に配置すること(以下、メタマテリアルと記載)で電磁波の伝播特性を制御できることが明らかになっている。メタマテリアルはバンドギャップ周波数帯を有しており、このバンドギャップ周波数帯に周波数が含まれる電磁波を伝播しない。
メタマテリアルはフィルターとして使用することができる。このようなフィルターに関する先行技術としては、例えば特許文献3に記載の技術がある。特許文献3に記載の技術は、シート状の第2導体パターンの上方に島状の第2導体パターンを複数配置し、この島状の第2導体パターンそれぞれをビアでシート状の第2導体パターンに接続した構造に関するものである。
特開2000―101377号公報 特開2006―253929号公報 米国特許第6262495号明細書
ところで、上記のようなフィルター構造設計の多くは、不連続部にインダクタンスやキャパシタンス等の回路素子が実装され、上記二素子間の共振現象を利用して電磁波伝播を阻止する周波数を設計している。一般に、上記インダクタンスやキャパシタンスとして集中定数素子を用いた場合には、素子の既成インダクタンスや既成容量等により、高周波帯(GHz以上)での所望のフィルター特性が得られないことが多い。また、専用のパッド等も実装する必要があるため、実装面積が増大してしまう。
また、上記高周波帯では、フィルター特性確保のために、伝送線路スタブ等を用いた構造に依存する共振現象を利用したフィルターを設計することが多い。スタブ構造を用いた場合であっても、伝送線路の左右のどちらかに複数の伝送線路が新たに実装されることになるため、実装面積が増大してしまう。すなわち、従来の集中定数素子や伝送線路スタブ等のいずれを利用するにせよ、高周波帯において所望のフィルター特性を得ることが困難であるという問題があり、所望のフィルター特性を得ることが出来たとしても実装面積が増大してしまうという問題がある。
これに対して、メタマテリアルのバンドギャップ周波数帯を利用してフィルターを構成することも考えられる。しかし特許文献1に記載のメタマテリアルでは、バンドギャップ周波数帯を実用領域まで下げるためには、大きな面積が必要になってしまう。
本発明の目的は、メタマテリアルとしての特性を有しており、かつバンドギャップ周波数帯を低くするときに大型化することを抑制できる構造体、並びにこの構造体を利用した電子装置及び配線基板を提供することにある。
本発明によれば、第1の層に位置し、繰り返し配置されていて互いに分離している複数の第1導体と、
前記第1の層とは異なる第2の層に位置し、前記複数の第1導体に対向する領域に少なくとも一部が設けられている第2導体と、
前記第1の層を介して前記第2の層とは逆側に位置する第3の層に位置し、互いに隣り合う複数の前記第1導体それぞれと対向している第3導体と、
前記第3導体を、当該第3導体と対向している複数の前記第1導体に接続する複数の接続用導体と、
を備える構造体が提供される。
本発明によれば、電子素子と、
前記電子素子を実装した配線基板と、
を備え、
前記配線基板は、
第1の層に位置し、繰り返し配置されていて互いに分離している複数の第1導体と、
前記第1の層とは異なる第2の層に位置し、前記複数の第1導体に対向する領域に少なくとも一部が設けられている第2導体と、
前記第1の層を介して前記第2の層とは逆側に位置する第3の層に位置し、互いに隣り合う複数の前記第1導体それぞれと対向している複数の第3導体と、
前記複数の第3導体それぞれを、当該第3導体と対向している複数の前記第1導体に接続する複数のビアと、
を備えており、
前記第1の層及び前記第2の層は、一方が前記電子素子に電源電位を供給する電源パターンを有しており、他方が前記電子素子にグラウンド電位を供給するグラウンドパターンを有している電子装置が提供される。
本発明によれば、第1の層に位置し、繰り返し配置されていて互いに分離している複数の第1導体と、
前記第1の層とは異なる第2の層に位置し、前記複数の第1導体に対向する領域に少なくとも一部が設けられている第2導体と、
前記第1の層を介して前記第2の層とは逆側に位置する第3の層に位置し、互いに隣り合う複数の前記第1導体それぞれと対向している複数の第3導体と、
前記複数の第3導体それぞれを、当該第3導体と対向している複数の前記第1導体に接続する複数のビアと、
を備えており、
前記第1の層及び前記第2の層は、一方が電源電位を供給する電源パターンを有しており、他方がグラウンド電位を供給するグラウンドパターンを有している配線基板が提供される。
本発明によれば、メタマテリアルとしての特性を有しており、かつバンドギャップ周波数帯を低くするときに大型化することを抑制できる構造体、並びにこの構造体を利用した電子装置及び配線基板を提供することができる。
第1の実施形態に係る構造体の概略構成図であって、(a)は横断面図であり、(b)は平面図である。 構造体の説明図であって、(a)は図1(a)に対応した横断面図であり、(b)は構造体の等価回路図である。 第2の実施形態に係る構造体の構成を示す断面図である。 (a),(b)は単位セルの構成を示す平面図である。 伝達係数の絶対値の計算結果を示すグラフである。 第3の実施形態にかかる構造体を説明するための平面図である。 伝達係数の絶対値の計算結果を示すグラフである。 第4の実施形態に係る構造体の構成を示す断面図である。 第5の実施形態に係る構造体の構成を示す平面図である。 第6の実施形態に係る構造体の構成を示す縦断面図である。 (a)は第7の実施形態に係る構造体の構成を示す平面図であり、(b)は(a)の変形例を示す平面図である。 第8の実施形態に係る構造体の構成を示す平面図である。 第9の実施形態に係る電子装置の構成を示す断面図である。 フィルター構造の一例を示す図である。 フィルター構造の一例を示す図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
(第1の実施形態)
図1は、第1の実施形態に係る構造体100の概略構成図であって、図1(a)は横断面図であり、図1(b)は平面図である。なお、図1から図12において、平面方向をXY方向、高さ方向(層の重ね方向)をZ方向とし、構造体100におけるZ方向に向いた中心軸をPとし、この中心軸Pを含むYZ方向の面を基準面Qとする。
図1に示すように、構造体100は、単位セル106を有している。単位セル106は、複数、例えば2つの第1導体2、第2導体1、第3導体3、及び複数の接続用導体4を備えている。第1導体2は、第1の層20に位置し、互いに分離している。第2導体1は、第1の層20とは異なる第2の層10に位置しており、複数の第1導体2に対向する領域に少なくとも一部が設けられている。第3導体3は、第1の層20を介して第2の層10とは逆側に位置する第3の層30に位置しており、互いに隣り合う複数の第1導体2それぞれと対向している。接続用導体4は、第3導体3を、その第3導体3と対向している複数の第1導体2に接続する。本図に示す例では、接続用導体4はビア状の部材であり、ひとつの第1導体2とひとつの第3導体3の組み合わせに対してひとつ設けられている。そして接続用導体4は、一つの第1導体2と一つの第3導体3とが対向している領域の中心に配置されている。以下、単位セル106が2つの第1導体2を有する場合について、説明を行う。
第2の層10は、第1の層20に比べて下層に位置しており、X方向(すなわち第1の線に沿う方向)に延在している。第1の層20は、高さ方向において、間隔を空けて第2の層10に隣接している。第1の層20には、上記したように、X方向においてスリット(スペース)2cを介して互いに隣り合う2つの第1導体2を有している。スリット2cは、スリット2cのX方向中間の位置に基準面Qが位置するように形成されている。基準面QはYZ方向(すなわち第1の線に直行する方向)に設けられている。スリット2cの幅すなわち互いに隣り合う2つの第1導体2の端面間の距離aは、第1導体2から第3導体3までの距離bより狭い。複数の第1導体2、第2導体1、及び第3導体3は、電磁波の伝送線路を構成している。
第3導体3は、高さ方向(Z方向)において、間隔を空けて第1の層20に隣接している。第3導体3は、図1(b)に示すように、平面視において、2つの第1導体2それぞれの一部とスリット2cとに亘って、重なっている。換言すれば、第1導体2と第3導体3とは互い違いになるように配置されている。そして本図に示す例では、互いに隣り合う2つの第1導体2は、平面視において第3導体3と重なっている面積が互いに同じである。接続用導体4は、第1導体2と第3導体3とを電気的に接続するものであり、高さ方向(Z方向)に延在している。
なお本図に示す例において、第1の層20と第2の層10の間、及び第1の層20と第3の層30の間には、誘電体5が設けられている。
次に、構造体100の作用について理論的に説明する。図2は、構造体100の説明図であって、図2(a)は図1(a)に対応した横断面図であり、図2(b)は構造体100の等価回路図である。図2(a)に示すように、単位セル106において、第1の第1導体2と第3導体3とで挟まれた領域を領域t1とし、第2の第1導体2と第3導体3とで挟まれた領域を領域t2とすると、領域t1,t2を等価回路図で示した場合には、図2(b)に示すように、領域t1を並列共振の等価回路T1、領域t2を並列共振の等価回路T2で表すことができる。
等価回路T1において、第1導体2と第3導体3の間で第1容量Cが形成され、接続用導体4により、第1導体2と第3導体3の間には、インダクタンスL及び抵抗Rが形成される。同様に等価回路T2において、第1導体2と第3導体3の間で第1容量Cが形成され、接続用導体4により、第1導体2と第3導体3の間には、インダクタンスL及び抵抗Rが形成される。また第1導体2と第2導体1の間で第2容量C,Cが形成される。そして等価回路T1の共振周波数はC,C,R,Lそれぞれの大きさによって決まり、等価回路T2の共振周波数はC,C,R,Lそれぞれの大きさによって決まる。このため、等価回路T1,T2の各々の共振周波数は、例えば第1導体2と第3導体3が重なっている領域の面積と接続用導体4の配置によって調節することが可能である。これら共振周波数が構造体100のフィルターとしての遮断周波数帯域、すなわちバンドギャップ周波数帯にあることを示している。すなわち構造体100は、メタマテリアルとしての特性を示す。なお、図1に示すように互いに隣り合う2つの第1導体2は、平面視において第3導体3と重なっている面積が互いに同じである場合、等価回路T1と等価回路T2とを互いに同じにすることができるため、バンドギャップ周波数帯における電磁波遮断効果をさらに大きくすることができる。
そして構造体100において、第1導体2と第3導体3とが一部を重複して重ねられた状態で、接続用導体4により電気的に接続されるので、実装面積を増大させることがない。また、領域t1,t2が並列共振回路を構成するので、設定された共振周波数の電磁波を遮断することができる。これにより、実装面積を増大させず、かつ、所望のフィルター特性を得ることができる。
また、第1導体2と第3導体3とが重なっている領域の面積を大きくすることにより、構造体100のバンドギャップ周波数帯を低くすることができる。第1導体2と第3導体3とが重なっている領域の面積は、例えば第3導体3の面積によって調節できる。このため、第1導体2と第3導体3とが重なっている領域の面積を大きくしても、構造体100の平面積は大きくならない。
(第2の実施形態)
図3は、第2の実施形態に係る構造体110の構成を示す断面図である。この構造体110は、単位セル112または単位セル114のいずれか一方を、複数繰り返し、例えば周期的に1次元配列または2次元配列を有するように配置したものである。構造体110において、互いに隣り合う単位セル112(または単位セル114)は、X方向およびY方向において、一の単位セル112(または単位セル114)の一方の第1導体2が、隣接する他の単位セル112(または単位セル114)の他方の第1導体2となっている。
この場合、第1導体2は、第1の層20に複数繰り返し、例えば周期的に配置されていて互いに分離している。また第2導体1は、複数の第1導体2に対向する領域にシート状に延在している。また複数の第3導体3は、それぞれ、平面視において互いに隣り合う2つの第1導体2それぞれと重なるように配置されている。
ここで「繰り返し」単位セル112(又は114)を配置する場合、互いに隣り合う単位セル112(又は114)において、同一のビアの間隔(中心間距離)が、ノイズとして想定している電磁波の波長λの1/2以内となるようにするのが好ましい。また「繰り返し」には、いずれかの単位セル112(又は114)において構成の一部が欠落している場合も含まれる。また単位セル112(又は114)が2次元配列を有している場合には、「繰り返し」には単位セル112(又は114)が部分的に欠落している場合も含まれる。また「周期的」には、一部の単位セル112(又は114)において構成要素の一部がずれている場合や、一部の単位セル112(又は114)そのものの配置がずれている場合も含まれる。すなわち厳密な意味での周期性が崩れた場合においても、単位セル112(又は114)が繰り返し配置されている場合には、メタマテリアルとしての特性を得ることができるため、「周期性」にはある程度の欠陥が許容される。なおこれらの欠陥が生じる要因としては、単位セル間に配線やビアを通す場合、既存の配線レイアウトにメタマテリアル構造を追加する場合において既存のビアやパターンによって単位セルが配置できない場合、製造誤差、及び既存のビアやパターンを単位セルの一部として用いる場合などが考えられる。
図4(a)は単位セル112の構成を示す平面図であり、図4(b)は単位セル114の構成を示す平面図である。これらの図は、第1の実施形態における図1(b)に相当している。図4(a)に示すように単位セル112は、接続用導体4を、基準面Q(すなわち第1の直線に直交していてスリット2cの中心を通る直線)を基準にして左右非対称(平面視で非線対称)に配置したものである。すなわち同一の第3導体3に接続している少なくとも2つの接続用導体4は、この第3導体3の中心を基準にしたときに互いに線対称になっておらず、かつ点対象にもなっていない。一方、図4(b)に示すように単位セル114は、接続用導体4を左右対称(平面視で基準面Qに対して線対称)の位置に配置したものである。
具体的には、図4(a)に示す例では、領域t1に位置する接続用導体4は第3導体3のうち基準面Qと交わらない辺の近傍に位置している。そして領域t2に位置する接続用導体4は、領域t1に位置する接続用導体4よりも、第3導体3の中心の近くに位置している。
構造体100が単位セル112により構成されている場合と単位セル114により構成されている場合それぞれにおいて、下記参考文献1〜3に例示される公知の解析手法を用いて、図3に示すように、符号21を入射電力側、符号22を出力電力側として、伝達係数の絶対値を計算した。ここで伝達係数とは、入力電力に対する出力電力の割合を示す指標であり、本例では入出力を50オーム系とした場合のSパラメータ(S21)の絶対値を用いている。なお、この解析手法は、向かい合った導体間を細かいメッシュに区切り、メッシュ毎の回路定数を式(1)として表して等価回路モデルを求めるものである。この解析を行うにあたり、図4の各図において、d1=d2=8mm、d3=d4=2mmとした。
Figure 0005636961

〔参考文献1〕「EMC Europe 2008 International Symposium on Electromagnetic Compatibility Proceedings1, pp.97-102" Analysis of a PCB-Chassis System Including Different Sizes of Multiple Planes Based on SPICE"
〔参考文献2〕「EMC Europe 2004 International Symposium on Electromagnetic Compatibility" Optimization of Decoupling Capacitor Allocations in Relation to LSI chips For Suppressing Voltage Disturbances in Power Distribution Systems" Volume1, pp.460-463
〔参考文献3〕日本国特許出願「特願2006−336423」
図5に、上述した伝達係数の絶対値の計算結果を示す。図5によれば、10GHzまでの周波数帯域において、単位セル114により構成された構造体110は、二つのバンドギャップ周波数帯を有するフィルターとなり、単位セル112により構成された構造体110は、単一の遮断周波数帯域を有するフィルターとなる。
ここで単位セル114により構成された構造体110が二つのバンドギャップ周波数帯を有する理由を説明する。図2(b)を用いて説明したように、価回路T1の共振周波数はC,C,R,Lそれぞれの大きさによって決まり、等価回路T2の共振周波数はC,C,R,Lそれぞれの大きさによって決まる。これらの共振周波数が異なる場合、それぞれの共振周波数に対応するバンドギャップ周波数帯が現れる。単位セル114において、等価回路T1に対応する領域t1と等価回路T2に対応する領域t2を比較すると、接続用導体4の位置が左右非対称になっている。このため、図2(b)に示したR,LがR,Lと異なる値になる。従って、単位セル114により構成された構造体110は、二つのバンドギャップ周波数帯を有することになる。
以上、本実施形態によれば、第1の実施形態と同様の効果を得ることができる。また接続用導体4の位置を調節することにより、所望する周波数帯にバンドギャップ周波数帯を設定することができる、また接続用導体4の位置を左右非対称にすることにより、構造体110に複数のバンドギャップ周波数帯を持たせることができる。この効果は、例えば構造体110を利用して、不要な電磁波を除去するフィルターを構成する場合に有用である。
(第3の実施形態)
図6〜図7は、第3の実施形態にかかる構造体120,130,140,150を説明するための図である。本実施形態は、第1及び第2の実施形態に示した構造体100,110においてバンドギャップ周波数帯の調節が可能であることを説明するものである。なお、図1〜5と同様の構成要素については、同一の符号を付し、説明を省略する。
図6(a)〜(d)は、それぞれ構造体120,130,140,150の一部平面図である。構造体120,130,140,150は、それぞれ単位セル122,132,142,152を有している。これら単位セル122,132,142,152は、それぞれ基準面Qを基準として左右対称(平面視で線対称)の位置となるように接続用導体4を配置したものである。ひとつの第1導体2とひとつの第3導体3の組み合わせに対する接続用導体4の数は、単位セル122では1つであり、単位セル132では2つであり、単位セル142では3つであり、単位セル152では4つである。なお単位セル122,132,142,152それぞれにおいて、第1導体2と第3導体3とのそれぞれの重複部分は長方形または正方形であり、接続用導体4はこの重複部分の角部に配置されている。
図7は、図5と同様に単位セル122,132,142,152を5つ直列状に配置した場合における、構造体120,130,140,150それぞれの伝達係数の絶対値の計算結果を示したものである。図7に示すように、接続用導体4を増加させていくことにより、バンドギャップ周波数帯は高周波側にシフトしていくことがわかる。このように、接続用導体4の数を変えることによってもバンドギャップ周波数帯を調節することができる。従って、接続用導体4の数を設定することにより、バンドギャップ周波数帯を除去したい電磁波の周波数にあわせることができる。
(第4の実施形態)
図8は、第4の実施形態に係る構造体160の構成を示す断面図である。この構造体は、以下の点を除いて第1の実施形態に示した構造体100または第2の実施形態に示した構造体110と同様の構成である。
まず第3導体3は第3開口31を有している。第3開口31は、接続用導体4を第1導体2とは反対側から挿入するために設けられている。そして接続用導体4は、一端が開放端になっており、他端にストッパー44を有している。ストッパー44の平面形状は、第3開口31の平面形状より大きい。また接続用導体4の開放端からストッパー44の下面までの距離は、第3導体3の上面から第1導体2の上面までの距離に等しい。このため、第3開口31に接続用導体4を差し込み、ストッパー44の下面を第3導体3の上面に当接させると、接続用導体4の開放端が第1導体2の上面に当接する。
そして本実施形態では、第3開口31は複数、例えば図6(b)〜(d)のいずれかにおいて接続用導体4が設けられていた位置に形成されている。そして接続用導体4が差し込まれている第3開口31の数及び位置を調節することにより、構造体160の本体を製造した後においてもバンドギャップ周波数帯を調節することができる。例えば図6(b),(c),(d)それぞれと同じ位置に接続用導体4を配置すると、構造体160に、構造体130,140,150と同じ特性を持たせることができる。言い換えると、共通の構造体の本体を利用して、互い異なる構造体130,140,150を製造することができる。このため、構造体の設計労力及び設計コスト、並びに構造体の製造コストを削減することができる。
(第5の実施形態)
図9は第5の実施形態に係る構造体170の構成を示す平面図である。本実施形態において構造体170は、単位セル172を2次元方向(XY方向)に配列した構成であり、例えば二次元方向の電磁波の伝播を特定の周波数で遮断するフィルターとして使用される。
詳細には、単位セル172は、2行2列に配置された4つの第1導体2と、これら4つの第1導体2に亘って配置された第3導体3と、4つの第1導体2それぞれを第3導体3に電気的に接続する接続用導体4とから構成されている。そして構造体170は、単位セル172をX,Y方向に繰り返し、例えば周期的に設けたものである。隣接する二つの単位セル172において、一方の単位セル172の二つの第1導体2が、他方の単位セル172の二つの第1導体2となっている。本図に示す例では第1導体2及び第3導体3は長方形であるが、ひとつの第3導体3は、ひとつの第1導体2のうち角を含む1/4の領域と重なっている。接続用導体4は、第3導体3の角と重なる位置に設けられている。なお第1導体2及び第3導体3は、六角形などの他の任意の多角形であってもよい。
換言すれば、平面視において、複数の第1導体2がスペースを空けてマトリクス状に配列されると共に、同じくスペースを空けてマトリクス状に配列された第3導体3が、第1導体2と互い違いに重ねられている。
本実施形態によれば、第1の実施形態と同様の効果を得ることができる。また二次元方向の電磁波の伝播を特定の周波数で遮断することができる。
(第6の実施形態)
図10は、第6の実施形態に係る構造体180の構成を示す縦断面図である。構造体180は、誘電層5が第1誘電層51及び第2誘電層52によって構成されている点を除いて、第1〜第5のいずれかの実施形態と同様の構成である。
第1誘電層51は、第1の層20と第2の層10の間を埋めており、第2誘電層52は第1の層20と第3の層30の間を埋めている。第1誘電層51の比誘電率は、第2誘電層52の比誘電率と異なる。
本実施形態によれば、第1の実施形態と同様の効果を得ることができる。また第2誘電層52の材料を変更してその比誘電率を調節することにより、図2(b)に示した等価回路における第1容量C,Cの値を調節することができる。これにより、構造体180が有するバンドギャップ周波数帯を調節することができる。例えば、第2誘電層52の比誘電率が第1誘電層51の比誘電率より高くなるように第2誘電層52の材料を選択すると、誘電層5のすべてを第1誘電層51と同じ材料で形成した場合と比較して構造体180のバンドギャップ周波数帯を低くすることができる。
(第7の実施形態)
図11(a)は、第7の実施形態に係る構造体190の構成を示す平面図である。本図は、第1の層20の下面側から上方(すなわち第3の層30側)を見た図である。構造体190は、以下の点を除いて第5の実施形態に係る構造体170と同様の構成である。
まず第1導体2には、第1開口22及び第4導体24が設けられている。第1開口22は、平面視で接続用導体4と重なる領域に形成されている。第4導体24は配線形状をしており、第1導体2と接続用導体4とを接続している。本図に示す例では、両端に位置する第1導体2を除き、ひとつの第1導体2に対して複数の接続用導体4が設けられている。そして第1開口22及び第4導体24は、すべての接続用導体4に対応する領域に設けられている。ただし第1開口22及び第4導体24は、一部の接続用導体4に対応する領域にのみ設けられていても良い。
本図に示す例では、第1開口22は正方形であり、その中心に接続用導体4が位置している。第4導体24は、平面視において接続用導体4の周りをスパイラル状に延伸している。
図11(b)は、図11(a)の変形例を示す平面図である。本図に示す例では、平面視において接続用導体4は、第1開口22の中心から外れている。そして第4導体24は、第1開口22の中をミアンダ状、すなわちジグザグに延伸している。
本実施形態によっても第5の実施形態と同様の効果を得ることができる。また接続用導体4と第1導体2の間に配線状の第4導体24が位置しているため、図2(b)の等価回路におけるインダクタンスL,L及び抵抗R,Rが大きくなる。従って、構造体190のバンドギャップ周波数帯を、構造体170のバンドギャップ周波数帯に対して低くすることができる。
なお第1〜第4の実施形態及び第6の実施形態においても、本実施形態と同様に第1開口22及び第4導体24を設けても良い。
(第8の実施形態)
図12は、第8の実施形態に係る構造体200の構成を示す平面図である。本図は、第3の層30の上面側から下方(すなわち第1の層20側)を見た図である。構造体200は、第3導体3に第2開口32及び第5導体34が設けられている点を除いて、第5の実施形態に係る構造体170または第7の実施形態に係る構造体190と同様の構成である。第3導体3における第2開口32及び第5導体34の配置及び形状は、第7の実施形態に示した第1開口22及び第4導体24の配置及び形状と同様である。本図において第5導体34はスパイラル状に延伸しているが、図11(b)における第4導体24と同様にミアンダ状に延伸していても良い。
本実施形態によっても第7の実施形態と同様の効果を得ることができる。
なお第1〜第4の実施形態及び第6の実施形態においても、本実施形態と同様に第2開口32及び第5導体34を設けても良い。
(第9の実施形態)
図13は、第9の実施形態に係る電子装置の構成を示す断面図である。この電子装置は、電子素子の一例としての半導体パッケージ41及び配線基板50を備えている。配線基板50は、第1〜第8の実施形態のいずれかに示した構造体を有している。図13に示す例では配線基板50は、第5の実施形態に示した構造体170と同様の構成を有している。
詳細には、構造体170は、平面視で半導体パッケージ41と重なる領域に形成されている。また構造体170の第2導体1は配線基板50のグラウンドプレーン及び電源プレーンの一方であり、第1導体2は配線基板50のグラウンドプレーン及び電源プレーンの他方である。そして第3導体3が配線基板50の一方の面(本図に示す例では下面)に形成されている。半導体パッケージ41は、配線基板50の他方の面(本図に示す例では上面)に実装されている。また本図に示す例では、第3導体3、第1導体2、第2導体1、及び半導体パッケージ41の順に積層されている。
配線基板50には、ビア42、43が設けられている。ビア42は半導体パッケージ41を第1導体2に接続しており、ビア43は半導体パッケージ41を第2導体1に接続している。すなわち半導体パッケージ41は、ビア42,43の一方により電源電位が供給され、他方によりグラウンド電位が供給される。
なお第2導体1には、平面視でビア42と重なる領域に開口12を有している。開口12が設けられることにより、ビア42は第2導体1に短絡することなく半導体パッケージ41と第1導体2を接続することができる。
本実施形態によれば、第2導体1は配線基板50のグラウンドプレーン及び電源プレーンの一方であり、第1導体2は配線基板50のグラウンドプレーン及び電源プレーンの他方である。すなわち配線基板50のグラウンドプレーン及び電源プレーンを用いて構造体170が構成されている。従って、構造体170が有するバンドギャップ周波数帯が半導体パッケージ41をノイズ源とするノイズの周波数を含んでいる場合、半導体パッケージ41から発生したノイズがグラウンドプレーン及び電源プレーンに伝播することを抑制できる。また、構造体170が有するバンドギャップ周波数帯が半導体パッケージ41に入射してほしくないノイズの周波数を含んでいる場合、グラウンドプレーン及び電源プレーンを介して半導体パッケージ41にノイズが入ることが抑制される。
このように、本実施形態に係る配線基板50を用いることにより、実装面積を増大せずに、かつ、特定の周波数の電気信号、電磁波ノイズ等の伝播を遮断しつつ、伝送線路において電磁波を伝播させることができ、不要な電磁波による干渉を抑制することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以下、参考形態の例を付記する。
1.
第1の層に位置し、繰り返し配置されていて互いに分離している複数の第1導体と、
前記第1の層とは異なる第2の層に位置し、前記複数の第1導体に対向する領域に少なくとも一部が設けられている第2導体と、
前記第1の層を介して前記第2の層とは逆側に位置する第3の層に位置し、互いに隣り合う複数の前記第1導体それぞれと対向している第3導体と、
前記第3導体を、当該第3導体と対向している複数の前記第1導体に接続する複数の接続用導体と、
を備える構造体。
2.
1.に記載の構造体において、
前記第1導体から前記第3導体までの距離は、互いに隣り合う複数の前記第1導体の端面間の距離より広い構造体。
3.
1.または2.に記載の構造体において、
互いに隣り合う複数の前記第1導体は、前記第3導体と対向している面積が互いに同じである構造体。
4.
1.〜3.のいずれかひとつに記載の構造体において、
前記接続用導体は、ひとつの前記第1導体とひとつの前記第3導体の組み合わせに対して複数設けられている構造体。
5.
1.〜4.のいずれかひとつに記載の構造体において、
前記第1の層と前記第2の層の間に位置する第1誘電層と、
前記第1の層と前記第3の層の間に位置している第2誘電層と、
を備え、前記第2誘電層の比誘電率は、前記第1誘電層の比誘電率より高い構造体。
6.
1.〜5.のいずれか一つに記載の構造体において、
前記第1導体に形成され、前記接続用導体と対向している第1開口と、
前記第1開口内に設けられ、前記第1導体と前記接続用導体とを接続する配線状の第4導体と、
を備える構造体。
7.
6.に記載の構造体において、
前記第4導体は前記第1開口内を、ミアンダ状またはスパイラル状に延伸している構造体。
8.
1.〜7.のいずれか一つに記載の構造体において、
前記第3導体に形成され、前記接続用導体と対向している第2開口と、
前記第2開口内に設けられ、前記第3導体と前記接続用導体とを接続する配線状の第5導体と、
を備える構造体。
9.
8.に記載の構造体において、
前記第5導体は前記第2開口内を、ミアンダ状またはスパイラル状に延伸している構造体。
10.
1.〜9.のいずれか一つに記載の構造体において、
同一の前記第3導体に接続している複数の前記接続用導体は、前記第3導体の中心を基準にしたときに互いに線対称になっておらず、かつ点対象にもなっていない構造体。
11.
1.〜10.のいずれかひとつに記載の構造体において、
前記第3導体は、前記接続用導体を前記第1導体とは反対側から挿入するための複数の第3開口を有しており、
前記第3導体において少なくともひとつの前記第3開口に前記接続用導体が挿入されることにより、前記接続用導体は前記第3導体と前記第1導体とを接続している構造体。
12.
11.に記載の構造体において、
前記接続用導体は、着脱可能に前記第3開口に挿入されている構造体。
13.
電子素子と、
前記電子素子を実装した配線基板と、
を備え、
前記配線基板は、
第1の層に位置し、繰り返し配置されていて互いに分離している複数の第1導体と、
前記第1の層とは異なる第2の層に位置し、前記複数の第1導体に対向する領域に少なくとも一部が設けられている第2導体と、
前記第1の層を介して前記第2の層とは逆側に位置する第3の層に位置し、互いに隣り合う複数の前記第1導体それぞれと対向している複数の第3導体と、
前記複数の第3導体それぞれを、当該第3導体と対向している複数の前記第1導体に接続する複数のビアと、
を備えており、
前記第1の層及び前記第2の層は、一方が前記電子素子に電源電位を供給する電源パターンを有しており、他方が前記電子素子にグラウンド電位を供給するグラウンドパターンを有している電子装置。
14.
第1の層に位置し、繰り返し配置されていて互いに分離している複数の第1導体と、
前記第1の層とは異なる第2の層に位置し、前記複数の第1導体に対向する領域に少なくとも一部が設けられている第2導体と、
前記第1の層を介して前記第2の層とは逆側に位置する第3の層に位置し、互いに隣り合う複数の前記第1導体それぞれと対向している複数の第3導体と、
前記複数の第3導体それぞれを、当該第3導体と対向している複数の前記第1導体に接続する複数のビアと、
を備えており、
前記第1の層及び前記第2の層は、一方が電源電位を供給する電源パターンを有しており、他方がグラウンド電位を供給するグラウンドパターンを有している配線基板。
この出願は、2008年10月17日に出願された日本出願特願2008−269126号を基礎とする優先権を主張し、その開示の全てを、ここに取り込む。

Claims (14)

  1. 第1の層に位置し、繰り返し配置されていて互いに分離している複数の第1導体と、
    前記第1の層とは異なる第2の層に位置し、前記複数の第1導体に対向する領域に少なくとも一部が設けられている第2導体と、
    前記第1の層を介して前記第2の層とは逆側に位置する第3の層に位置し、互いに隣り合う複数の前記第1導体それぞれと対向している複数の第3導体と、
    前記複数の第3導体それぞれを、当該第3導体と対向している複数の前記第1導体に接続する複数の接続用導体と、
    を備える構造体。
  2. 請求項1に記載の構造体において、
    前記第1導体から前記第3導体までの距離は、互いに隣り合う複数の前記第1導体の端面間の距離より広い構造体。
  3. 請求項1または2に記載の構造体において、
    互いに隣り合う複数の前記第1導体は、前記第3導体と対向している面積が互いに同じである構造体。
  4. 請求項1〜3のいずれかひとつに記載の構造体において、
    前記接続用導体は、ひとつの前記第1導体とひとつの前記第3導体の組み合わせに対して複数設けられている構造体。
  5. 請求項1〜4のいずれかひとつに記載の構造体において、
    前記第1の層と前記第2の層の間に位置する第1誘電層と、
    前記第1の層と前記第3の層の間に位置している第2誘電層と、
    を備え、前記第2誘電層の比誘電率は、前記第1誘電層の比誘電率より高い構造体。
  6. 請求項1〜5のいずれか一項に記載の構造体において、
    前記第1導体に形成され、前記接続用導体と対向している第1開口と、
    前記第1開口内に設けられ、前記第1導体と前記接続用導体とを接続する配線状の第4導体と、
    を備える構造体。
  7. 請求項6に記載の構造体において、
    前記第4導体は前記第1開口内を、ミアンダ状またはスパイラル状に延伸している構造体。
  8. 請求項1〜7のいずれか一項に記載の構造体において、
    前記第3導体に形成され、前記接続用導体と対向している第2開口と、
    前記第2開口内に設けられ、前記第3導体と前記接続用導体とを接続する配線状の第5導体と、
    を備える構造体。
  9. 請求項8に記載の構造体において、
    前記第5導体は前記第2開口内を、ミアンダ状またはスパイラル状に延伸している構造体。
  10. 請求項1〜9のいずれか一つに記載の構造体において、
    同一の前記第3導体に接続している複数の前記接続用導体は、前記第3導体の中心を基準にしたときに互いに線対称になっておらず、かつ点対象にもなっていない構造体。
  11. 請求項1〜10のいずれかひとつに記載の構造体において、
    前記第3導体は、前記接続用導体を前記第1導体とは反対側から挿入するための複数の第3開口を有しており、
    前記第3導体において少なくともひとつの前記第3開口に前記接続用導体が挿入されることにより、前記接続用導体は前記第3導体と前記第1導体とを接続している構造体。
  12. 請求項11に記載の構造体において、
    前記接続用導体は、着脱可能に前記第3開口に挿入されている構造体。
  13. 電子素子と、
    前記電子素子を実装した配線基板と、
    を備え、
    前記配線基板は、
    第1の層に位置し、繰り返し配置されていて互いに分離している複数の第1導体と、
    前記第1の層とは異なる第2の層に位置し、前記複数の第1導体に対向する領域に少なくとも一部が設けられている第2導体と、
    前記第1の層を介して前記第2の層とは逆側に位置する第3の層に位置し、互いに隣り合う複数の前記第1導体それぞれと対向している複数の第3導体と、
    前記複数の第3導体それぞれを、当該第3導体と対向している複数の前記第1導体に接続する複数のビアと、
    を備えており、
    前記第1の層及び前記第2の層は、一方が前記電子素子に電源電位を供給する電源パターンを有しており、他方が前記電子素子にグラウンド電位を供給するグラウンドパターンを有している電子装置。
  14. 第1の層に位置し、繰り返し配置されていて互いに分離している複数の第1導体と、
    前記第1の層とは異なる第2の層に位置し、前記複数の第1導体に対向する領域に少なくとも一部が設けられている第2導体と、
    前記第1の層を介して前記第2の層とは逆側に位置する第3の層に位置し、互いに隣り合う複数の前記第1導体それぞれと対向している複数の第3導体と、
    前記複数の第3導体それぞれを、当該第3導体と対向している複数の前記第1導体に接続する複数のビアと、
    を備えており、
    前記第1の層及び前記第2の層は、一方が電源電位を供給する電源パターンを有しており、他方がグラウンド電位を供給するグラウンドパターンを有している配線基板。
JP2010533838A 2008-10-17 2009-10-16 構造体、電子装置、及び配線基板 Active JP5636961B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010533838A JP5636961B2 (ja) 2008-10-17 2009-10-16 構造体、電子装置、及び配線基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008269126 2008-10-17
JP2008269126 2008-10-17
JP2010533838A JP5636961B2 (ja) 2008-10-17 2009-10-16 構造体、電子装置、及び配線基板
PCT/JP2009/005423 WO2010044276A1 (ja) 2008-10-17 2009-10-16 構造体、電子装置、及び配線基板

Publications (2)

Publication Number Publication Date
JPWO2010044276A1 JPWO2010044276A1 (ja) 2012-03-15
JP5636961B2 true JP5636961B2 (ja) 2014-12-10

Family

ID=42106446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010533838A Active JP5636961B2 (ja) 2008-10-17 2009-10-16 構造体、電子装置、及び配線基板

Country Status (3)

Country Link
US (1) US20110186341A1 (ja)
JP (1) JP5636961B2 (ja)
WO (1) WO2010044276A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5674494B2 (ja) * 2011-01-31 2015-02-25 三菱電機株式会社 高周波フィルタ及び高周波モジュール
US20140034376A1 (en) * 2012-08-01 2014-02-06 Samtec, Inc. Multi-layer transmission lines
KR101333663B1 (ko) * 2012-08-09 2013-11-27 숭실대학교산학협력단 메타 구조체를 이용한 단말 장치
TW201424483A (zh) * 2012-12-04 2014-06-16 Hon Hai Prec Ind Co Ltd 印刷電路板
JP6512837B2 (ja) * 2015-01-20 2019-05-15 キヤノン株式会社 電子回路及び構造体
US11532864B2 (en) * 2021-03-24 2022-12-20 Globalfoundries U.S. Inc. Microstrip line structures having multiple wiring layers and including plural wiring structures extending from one wiring layer to a shield on a different wiring layer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008236027A (ja) * 2007-03-16 2008-10-02 Nec Corp コモンモード電流抑制ebgフィルタ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0323682Y2 (ja) * 1985-12-26 1991-05-23
JP3465513B2 (ja) * 1997-01-22 2003-11-10 株式会社村田製作所 共振器
JP3255151B2 (ja) * 1999-05-11 2002-02-12 日本電気株式会社 多層プリント回路基板
JP2004032232A (ja) * 2002-06-25 2004-01-29 Toppan Printing Co Ltd 伝送線路フィルター
US7088215B1 (en) * 2005-02-07 2006-08-08 Northrop Grumman Corporation Embedded duo-planar printed inductor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008236027A (ja) * 2007-03-16 2008-10-02 Nec Corp コモンモード電流抑制ebgフィルタ

Also Published As

Publication number Publication date
US20110186341A1 (en) 2011-08-04
WO2010044276A1 (ja) 2010-04-22
JPWO2010044276A1 (ja) 2012-03-15

Similar Documents

Publication Publication Date Title
US7449982B2 (en) Systems and methods for blocking microwave propagation in parallel plate structures
US8779874B2 (en) Waveguide structure and printed-circuit board
US8595924B2 (en) Method of electromagnetic noise suppression devices using hybrid electromagnetic bandgap structures
JP5636961B2 (ja) 構造体、電子装置、及び配線基板
US7479857B2 (en) Systems and methods for blocking microwave propagation in parallel plate structures utilizing cluster vias
JP5550100B2 (ja) 電磁バンドギャップ素子及びそれを用いたアンテナ並びにフィルタ
US7215007B2 (en) Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuit boards
JP5516407B2 (ja) 構造体、アンテナ、通信装置、及び電子部品
US8994480B2 (en) Resonant elements designed vertically in a multilayer board and filters based on these elements
JPWO2011111313A1 (ja) 電子装置、配線基板およびノイズ遮蔽方法
WO2012169104A1 (ja) 電子機器、構造体、及び、ヒートシンク
WO2011152054A1 (ja) 配線基板及び電子装置
JP5660044B2 (ja) 配線基板設計支援装置、配線基板設計方法、及びプログラム
JP6176242B2 (ja) Ebg特性を有する導波路構造
JP5136131B2 (ja) 構造、プリント基板
JP2011124503A (ja) 電子装置及びノイズ抑制方法
JP5126625B2 (ja) 小型フィルタリング構造
JP2009224566A (ja) 回路、半導体回路
WO2013001692A1 (ja) 電子装置及びノイズ抑制方法
CN219287490U (zh) 滤波器装置
Scogna et al. Impact of photonic crystal power/ground layer density on power integrity performance of high-speed power buses
JP2011171900A (ja) 電磁バンドギャップ構造素子及び印刷回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141007

R150 Certificate of patent or registration of utility model

Ref document number: 5636961

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150