JP5605064B2 - 判定帰還等化回路、受信回路、及び判定帰還等化処理方法 - Google Patents
判定帰還等化回路、受信回路、及び判定帰還等化処理方法 Download PDFInfo
- Publication number
- JP5605064B2 JP5605064B2 JP2010175743A JP2010175743A JP5605064B2 JP 5605064 B2 JP5605064 B2 JP 5605064B2 JP 2010175743 A JP2010175743 A JP 2010175743A JP 2010175743 A JP2010175743 A JP 2010175743A JP 5605064 B2 JP5605064 B2 JP 5605064B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sample
- data
- values
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims description 9
- 238000005070 sampling Methods 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 24
- 238000000034 method Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 10
- 230000000630 rising effect Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- DNTFEAHNXKUSKQ-RFZPGFLSSA-N (1r,2r)-2-aminocyclopentane-1-sulfonic acid Chemical compound N[C@@H]1CCC[C@H]1S(O)(=O)=O DNTFEAHNXKUSKQ-RFZPGFLSSA-N 0.000 description 1
- 230000001364 causal effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
- H04L2025/03439—Fixed structures
- H04L2025/03445—Time domain
- H04L2025/03471—Tapped delay lines
- H04L2025/03484—Tapped delay lines time-recursive
- H04L2025/03503—Tapped delay lines time-recursive as a combination of feedback and prediction filters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Description
ここで、c0乃至cNは等化計算の係数である。この計算により求めた値ynが所定の閾値以上であるか否かに応じて−1又は+1の何れかの値を判定値として出力することにより、入力データxnの判定結果dnを求める。
過去のm個のサンプルの入力データに対するデータ判定値が取り得る2m個の組み合わせのそれぞれについて、上記のynを計算することになる。積算器21は、入力データxnをc0倍することにより、上記式(1)の第1の項(c0xn)を計算する。例えば加算器22−1は、c1+c2+・・・+cmをc0xnに加算することにより、上記式(1)においてdn−1乃至dn−mが全て−1の場合のynを計算する。
d[−1:−m]=1,0,0,0,・・・,0 → 選択計算値a0100・・・0
d[−1:−m]=0,1,0,0,・・・,0 → 選択計算値a0010・・・0
d[−1:−m]=1,1,0,0,・・・,0 → 選択計算値a0110・・・0
・・・
d[−1:−m]=1,1,1,1,・・・,1 → 選択計算値a0111・・・1
ここでaの添字の最初の桁は、サンプルの位置を表わすものとし、1つ次のサンプル(例えば判定帰還等化回路の2行目)における2m個の計算値はa1xxxx・・・x(xは0又は1)となる。
a0000…0 a1000…0 a1100…0
a0100…0 a1010…0 a1110…0
a0010…0 a1001…0 a1101…0
a0110…0 a1011…0 a1111…0
・・・
a0111…1 a1011…1 a1111…1
(付記1)
1つの着目サンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値が取り得る複数M個の組み合わせのそれぞれについて、前記1つの着目サンプルの入力データに対する等化計算を実行してM個の計算値を求める回路を複数L個含み、時間軸上に並ぶL個のサンプルの入力データのそれぞれに対して前記等化計算を並列に実行するL個の等化計算回路と、
前記L個のサンプルのうちの1つのサンプルに対する前記M個の計算値のうちの幾つかの計算値を、前記1つのサンプルの1つ前のサンプルに対する前記M個の計算値に応じて選択し並べることによりM個の論理値を生成する論理回路と、
前記1つ前のサンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値に応じて、前記M個の論理値のうちの1つを選択し、前記1つのサンプルの入力データに対するデータ判定値として出力する選択回路
を含むことを特徴とする判定帰還等化回路。
(付記2)
前記論理回路を第1の論理回路として該第1の論理回路と同一の論理構成を有する第2の論理回路と、
第2の選択回路と
を更に含み、前記第2の論理回路は、前記1つのサンプルの1つ後のサンプルに対する前記M個の計算値のうちの幾つかの計算値を、前記第1の論理回路が生成する前記M個の論理値に応じて選択し並べることによりM個の論理値を生成し、前記第2の選択回路は、前記1つ前のサンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値に応じて、前記第2の論理回路が生成した前記M個の論理値のうちの1つを選択し、前記1つ後のサンプルの入力データに対するデータ判定値として出力することを特徴とする付記1記載の判定帰還等化回路。
(付記3)
前記第1の論理回路と同一の論理構成を有する第3の論理回路と、
第3の選択回路と
を更に含み、前記第3の論理回路は、前記1つのサンプルの2つ後のサンプルに対する前記M個の計算値のうちの幾つかの計算値を、前記第2の論理回路が生成する前記M個の論理値に応じて選択し並べることによりM個の論理値を生成し、前記第3の選択回路は、前記1つ前のサンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値に応じて、前記第3の論理回路が生成した前記M個の論理値のうちの1つを選択し、前記2つ後のサンプルの入力データに対するデータ判定値として出力することを特徴とする付記2記載の判定帰還等化回路。
(付記4)
前記1つ前のサンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値を保持するデータ保持回路を更に含むことを特徴とする付記1乃至3何れか一項記載の判定帰還等化回路。
(付記5)
前記1つ前のサンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値に応じて、前記1つ前のサンプルに対する前記M個の計算値のうちの1つを選択し、前記1つ前のサンプルの入力データに対するデータ判定値として出力する選択回路を更に含むことを特徴とする付記1乃至4何れか一項記載の判定帰還等化回路。
(付記6)
前記L個のサンプルのうちの前記1つ前のサンプルとは異なる1つのサンプルに対する前記M個の計算値のうちの1つを、前記1つ前のサンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値に応じて選択し、前記異なる1つのサンプルの入力データに対するデータ判定値として出力する選択回路を更に含むことを特徴とする付記1乃至5何れか一項記載の判定帰還等化回路。
(付記7)
前記論理回路と前記選択回路との間に設けられ、クロックに同期して前記M個の論理値を保持するデータ保持回路を更に含むことを特徴とする付記1乃至6何れか一項記載の判定帰還等化回路。
(付記8)
サンプリングクロックに同期して受信データをサンプリングするサンプリング回路と、
前記サンプリング回路によりサンプルされた受信データを逆多重化する逆多重化回路と、
前記逆多重化回路が出力する時間軸上に並ぶL個のサンプルの入力データを受け取りデータ判定する判定帰還等化回路と、
前記サンプルされた受信データに基づいて前記サンプリングクロックの位相を調整する位相調整回路と
を含み、前記判定帰還等化回路は、
1つの着目サンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値が取り得る複数M個の組み合わせのそれぞれについて、前記1つの着目サンプルの入力データに対する等化計算を実行してM個の計算値を求める回路を複数L個含み、前記L個のサンプルの入力データのそれぞれに対して前記等化計算を並列に実行するL個の等化計算回路と、
前記L個のサンプルのうちの1つのサンプルに対する前記M個の計算値のうちの幾つかの計算値を、前記1つのサンプルの1つ前のサンプルに対する前記M個の計算値に応じて選択し並べることによりM個の論理値を生成する論理回路と、
前記1つ前のサンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値に応じて、前記M個の論理値のうちの1つを選択し、前記1つのサンプルの入力データに対するデータ判定値として出力する選択回路
を含むことを特徴とする受信回路。
(付記9)
前記論理回路を第1の論理回路として該第1の論理回路と同一の論理構成を有する第2の論理回路と、
第2の選択回路と
を更に含み、前記第2の論理回路は、前記1つのサンプルの1つ後のサンプルに対する前記M個の計算値のうちの幾つかの計算値を、前記第1の論理回路が生成する前記M個の論理値に応じて選択し並べることによりM個の論理値を生成し、前記第2の選択回路は、前記1つ前のサンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値に応じて、前記第2の論理回路が生成した前記M個の論理値のうちの1つを選択し、前記1つ後のサンプルの入力データに対するデータ判定値として出力することを特徴とする付記8記載の受信回路。
(付記10)
前記第1の論理回路と同一の論理構成を有する第3の論理回路と、
第3の選択回路と
を更に含み、前記第3の論理回路は、前記1つのサンプルの2つ後のサンプルに対する前記M個の計算値のうちの幾つかの計算値を、前記第2の論理回路が生成する前記M個の論理値に応じて選択し並べることによりM個の論理値を生成し、前記第3の選択回路は、前記1つ前のサンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値に応じて、前記第3の論理回路が生成した前記M個の論理値のうちの1つを選択し、前記2つ後のサンプルの入力データに対するデータ判定値として出力することを特徴とする付記9記載の受信回路。
(付記11)
前記1つ前のサンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値を保持するデータ保持回路を更に含むことを特徴とする付記8乃至10何れか一項記載の受信回路。
(付記12)
前記1つ前のサンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値に応じて、前記1つ前のサンプルに対する前記M個の計算値のうちの1つを選択し、前記1つ前のサンプルの入力データに対するデータ判定値として出力する選択回路を更に含むことを特徴とする付記8乃至11何れか一項記載の受信回路。
(付記13)
前記L個のサンプルのうちの前記1つ前のサンプルとは異なる1つのサンプルに対する前記M個の計算値のうちの1つを、前記1つ前のサンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値に応じて選択し、前記異なる1つのサンプルの入力データに対するデータ判定値として出力する選択回路を更に含むことを特徴とする付記8乃至12何れか一項記載の受信回路。
(付記14)
前記論理回路と前記選択回路との間に設けられ、クロックに同期して前記M個の論理値を保持するデータ保持回路を更に含むことを特徴とする付記8乃至13何れか一項記載の受信回路。
(付記15)
1つの着目サンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値が取り得る複数M個の組み合わせのそれぞれについて、前記1つの着目サンプルの入力データに対する等化計算を実行してM個の計算値を求める計算を、時間軸上に並ぶL個のサンプルの入力データのそれぞれに対して並列に実行し、
前記L個のサンプルのうちの1つのサンプルに対する前記M個の計算値のうちの幾つかの計算値を、前記1つのサンプルの1つ前のサンプルに対する前記M個の計算値に応じて選択し並べることによりM個の論理値を生成し、
前記1つ前のサンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値に応じて、前記M個の論理値のうちの1つを選択し、前記1つのサンプルの入力データに対するデータ判定値として出力する
各段階を含むことを特徴とする判定帰還等化処理方法。
(付記16)
前記1つのサンプルの1つ後のサンプルに対する前記M個の計算値のうちの幾つかの計算値を、前記M個の論理値に応じて選択し並べることにより更なるM個の論理値を生成し、
前記1つ前のサンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値に応じて、前記更なるM個の論理値のうちの1つを選択し、前記1つ後のサンプルの入力データに対するデータ判定値として出力する
各段階を更に含むことを特徴とする付記15記載の判定帰還等化処理方法。
(付記17)
前記1つのサンプルの2つ後のサンプルに対する前記M個の計算値のうちの幾つかの計算値を、前記更なるM個の論理値に応じて選択し並べることにより更に別のM個の論理値を生成し、
前記1つ前のサンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値に応じて、前記更に別のM個の論理値のうちの1つを選択し、前記2つ後のサンプルの入力データに対するデータ判定値として出力する
各段階を更に含むことを特徴とする付記16記載の判定帰還等化処理方法。
11−1乃至11−L データ判定回路
12−2乃至12−L 論理回路
13−1乃至13−L データ保持回路
14−1乃至14−L 選択回路
15 データ保持回路
Claims (10)
- 1つの着目サンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値が取り得る複数M個の組み合わせのそれぞれについて、前記1つの着目サンプルの入力データに対する等化計算を実行してM個の計算値を求める回路を複数L個含み、時間軸上に並ぶL個のサンプルの入力データのそれぞれに対して前記等化計算を並列に実行するL個の等化計算回路と、
前記L個のサンプルのうちの1つのサンプルに対する前記M個の計算値のうちの幾つかの計算値を、前記1つのサンプルの1つ前のサンプルに対する前記M個の計算値に応じて選択し並べることによりM個の論理値を生成する論理回路と、
前記1つ前のサンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値に応じて、前記M個の論理値のうちの1つを選択し、前記1つのサンプルの入力データに対するデータ判定値として出力する選択回路
を含むことを特徴とする判定帰還等化回路。 - 前記論理回路を第1の論理回路として該第1の論理回路と同一の論理構成を有する第2の論理回路と、
第2の選択回路と
を更に含み、前記第2の論理回路は、前記1つのサンプルの1つ後のサンプルに対する前記M個の計算値のうちの幾つかの計算値を、前記第1の論理回路が生成する前記M個の論理値に応じて選択し並べることによりM個の論理値を生成し、前記第2の選択回路は、前記1つ前のサンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値に応じて、前記第2の論理回路が生成した前記M個の論理値のうちの1つを選択し、前記1つ後のサンプルの入力データに対するデータ判定値として出力することを特徴とする請求項1記載の判定帰還等化回路。 - 前記第1の論理回路と同一の論理構成を有する第3の論理回路と、
第3の選択回路と
を更に含み、前記第3の論理回路は、前記1つのサンプルの2つ後のサンプルに対する前記M個の計算値のうちの幾つかの計算値を、前記第2の論理回路が生成する前記M個の論理値に応じて選択し並べることによりM個の論理値を生成し、前記第3の選択回路は、前記1つ前のサンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値に応じて、前記第3の論理回路が生成した前記M個の論理値のうちの1つを選択し、前記2つ後のサンプルの入力データに対するデータ判定値として出力することを特徴とする請求項2記載の判定帰還等化回路。 - 前記1つ前のサンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値を保持するデータ保持回路を更に含むことを特徴とする請求項1乃至3何れか一項記載の判定帰還等化回路。
- 前記1つ前のサンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値に応じて、前記1つ前のサンプルに対する前記M個の計算値のうちの1つを選択し、前記1つ前のサンプルの入力データに対するデータ判定値として出力する選択回路を更に含むことを特徴とする請求項1乃至4何れか一項記載の判定帰還等化回路。
- 前記L個のサンプルのうちの前記1つ前のサンプルとは異なる1つのサンプルに対する前記M個の計算値のうちの1つを、前記1つ前のサンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値に応じて選択し、前記異なる1つのサンプルの入力データに対するデータ判定値として出力する選択回路を更に含むことを特徴とする請求項1乃至5何れか一項記載の判定帰還等化回路。
- 前記論理回路と前記選択回路との間に設けられ、クロックに同期して前記M個の論理値を保持するデータ保持回路を更に含むことを特徴とする請求項1乃至6何れか一項記載の判定帰還等化回路。
- サンプリングクロックに同期して受信データをサンプリングするサンプリング回路と、
前記サンプリング回路によりサンプルされた受信データを逆多重化する逆多重化回路と、
前記逆多重化回路が出力する時間軸上に並ぶL個のサンプルの入力データを受け取りデータ判定する判定帰還等化回路と、
前記サンプルされた受信データに基づいて前記サンプリングクロックの位相を調整する位相調整回路と
を含み、前記判定帰還等化回路は、
1つの着目サンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値が取り得る複数M個の組み合わせのそれぞれについて、前記1つの着目サンプルの入力データに対する等化計算を実行してM個の計算値を求める回路を複数L個含み、前記L個のサンプルの入力データのそれぞれに対して前記等化計算を並列に実行するL個の等化計算回路と、
前記L個のサンプルのうちの1つのサンプルに対する前記M個の計算値のうちの幾つかの計算値を、前記1つのサンプルの1つ前のサンプルに対する前記M個の計算値に応じて選択し並べることによりM個の論理値を生成する論理回路と、
前記1つ前のサンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値に応じて、前記M個の論理値のうちの1つを選択し、前記1つのサンプルの入力データに対するデータ判定値として出力する選択回路
を含むことを特徴とする受信回路。 - 前記論理回路を第1の論理回路として該第1の論理回路と同一の論理構成を有する第2の論理回路と、
第2の選択回路と
を更に含み、前記第2の論理回路は、前記1つのサンプルの1つ後のサンプルに対する前記M個の計算値のうちの幾つかの計算値を、前記第1の論理回路が生成する前記M個の論理値に応じて選択し並べることによりM個の論理値を生成し、前記第2の選択回路は、前記1つ前のサンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値に応じて、前記第2の論理回路が生成した前記M個の論理値のうちの1つを選択し、前記1つ後のサンプルの入力データに対するデータ判定値として出力することを特徴とする請求項8記載の受信回路。 - 1つの着目サンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値が取り得る複数M個の組み合わせのそれぞれについて、前記1つの着目サンプルの入力データに対する等化計算を実行してM個の計算値を求める計算を、時間軸上に並ぶL個のサンプルの入力データのそれぞれに対して並列に実行し、
前記L個のサンプルのうちの1つのサンプルに対する前記M個の計算値のうちの幾つかの計算値を、前記1つのサンプルの1つ前のサンプルに対する前記M個の計算値に応じて選択し並べることによりM個の論理値を生成し、
前記1つ前のサンプルより過去の1つ又は複数個のサンプルの入力データに対するデータ判定値に応じて、前記M個の論理値のうちの1つを選択し、前記1つのサンプルの入力データに対するデータ判定値として出力する
各段階を含むことを特徴とする判定帰還等化処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010175743A JP5605064B2 (ja) | 2010-08-04 | 2010-08-04 | 判定帰還等化回路、受信回路、及び判定帰還等化処理方法 |
US13/178,744 US8861582B2 (en) | 2010-08-04 | 2011-07-08 | Decision feedback equalizer, receiving circuit, and decision feedback equalization processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010175743A JP5605064B2 (ja) | 2010-08-04 | 2010-08-04 | 判定帰還等化回路、受信回路、及び判定帰還等化処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012039267A JP2012039267A (ja) | 2012-02-23 |
JP5605064B2 true JP5605064B2 (ja) | 2014-10-15 |
Family
ID=45556153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010175743A Active JP5605064B2 (ja) | 2010-08-04 | 2010-08-04 | 判定帰還等化回路、受信回路、及び判定帰還等化処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8861582B2 (ja) |
JP (1) | JP5605064B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9288006B1 (en) * | 2012-09-21 | 2016-03-15 | Pmc-Sierra Us, Inc. | Demultiplexing high-order to low-order ODU signals in an optical transport network |
JP6497069B2 (ja) | 2014-12-25 | 2019-04-10 | 富士通株式会社 | 判定帰還型等化回路 |
KR102326661B1 (ko) * | 2015-08-13 | 2021-11-16 | 삼성전자주식회사 | 이퀄라이저 장치 및 이를 포함하는 메모리 장치 |
US9742597B1 (en) * | 2016-03-29 | 2017-08-22 | Xilinx, Inc. | Decision feedback equalizer |
CN112422461B (zh) * | 2020-11-05 | 2022-04-19 | 硅谷数模(苏州)半导体有限公司 | 判决反馈均衡器以及数据的采集与校正方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3269284B2 (ja) | 1994-10-17 | 2002-03-25 | 松下電器産業株式会社 | 判定帰還型等化器 |
US6192072B1 (en) * | 1999-06-04 | 2001-02-20 | Lucent Technologies Inc. | Parallel processing decision-feedback equalizer (DFE) with look-ahead processing |
US7590175B2 (en) * | 2003-05-20 | 2009-09-15 | Rambus Inc. | DFE margin test methods and circuits that decouple sample and feedback timing |
JP4544915B2 (ja) * | 2004-06-03 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | 受信装置及びアナログ・ディジタル変換装置 |
JP4480606B2 (ja) * | 2005-03-18 | 2010-06-16 | 富士通株式会社 | データ受信装置および適応等化回路 |
JP4668750B2 (ja) * | 2005-09-16 | 2011-04-13 | 富士通株式会社 | データ再生回路 |
JP4481266B2 (ja) * | 2006-03-30 | 2010-06-16 | 日本電信電話株式会社 | 受信回路および伝送システム |
US7936812B2 (en) * | 2007-07-02 | 2011-05-03 | Micron Technology, Inc. | Fractional-rate decision feedback equalization useful in a data transmission system |
CN101796732B (zh) * | 2007-10-12 | 2013-08-14 | 富士通株式会社 | 接收电路及其ad转换器的转换表生成方法以及信号传输系统 |
US8831063B2 (en) * | 2008-03-18 | 2014-09-09 | Qualcomm Incorporated | Single carrier burst structure for decision feedback equalization and tracking |
EP2267918A1 (en) * | 2008-04-18 | 2010-12-29 | Sharp Kabushiki Kaisha | Receiver and communication system |
US20090316770A1 (en) * | 2008-06-20 | 2009-12-24 | Fujitsu Limited | Adaptive control of a decision feedback equalizer (dfe) |
JP5223627B2 (ja) * | 2008-11-27 | 2013-06-26 | 富士通株式会社 | データ復元回路、データ復元方法、及びデータ受信装置 |
-
2010
- 2010-08-04 JP JP2010175743A patent/JP5605064B2/ja active Active
-
2011
- 2011-07-08 US US13/178,744 patent/US8861582B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012039267A (ja) | 2012-02-23 |
US8861582B2 (en) | 2014-10-14 |
US20120033726A1 (en) | 2012-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5605064B2 (ja) | 判定帰還等化回路、受信回路、及び判定帰還等化処理方法 | |
CN107251498B (zh) | 用于serdes应用的滤除码间干扰的电路和方法 | |
US8699558B1 (en) | Decoupling and pipelining of multiplexer loop in parallel processing decision-feedback circuits | |
JPH06188686A (ja) | 動的適応性等化器システム及び方法 | |
JP4717557B2 (ja) | 通信システムおよび送受信装置 | |
CN104618280B (zh) | 消除码间串扰的方法及一种判决反馈序列预测器 | |
JP6256187B2 (ja) | 判定帰還型等化器 | |
JP6700566B2 (ja) | 等化回路、受信回路、及び半導体集積回路 | |
JP2006222809A (ja) | 適応等化回路 | |
TWI407735B (zh) | 用於通訊接收機中的等化系統與執行等化的方法 | |
CN104467844B (zh) | 一种时间交织模数转换器及方法 | |
WO2013042249A1 (ja) | 高速フーリエ変換回路 | |
WO2008018197A1 (fr) | Filtre numérique, son dispositif de synthèse, programme de synthèse, et support d'enregistrement de programme de synthèse | |
JP5626215B2 (ja) | 等化装置 | |
JP6390244B2 (ja) | 波形等化装置 | |
CN107786476B (zh) | 一种滤波器、时域均衡器以及接收机 | |
JP6581894B2 (ja) | 適応等化器 | |
Choo et al. | Two's complement computation sharing multiplier and its applications to high performance DFE | |
JP5561093B2 (ja) | データ判定回路および受信装置 | |
JP5515980B2 (ja) | 受信装置 | |
US8645442B2 (en) | Method and apparatus for a finite impulse response filter | |
US8131791B2 (en) | Decision feedback equalizer having parallel processing architecture | |
KR100186532B1 (ko) | 에이치디티브이용 고속 채널 등화기 | |
US11347476B2 (en) | Digital filtering using combined approximate summation of partial products | |
Bayoumi et al. | Fast Parallel Multiple Access Distributed Arithmetic (FPMA-DA) Reconfigurable FIR Filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130604 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140729 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140811 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5605064 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |