CN107786476B - 一种滤波器、时域均衡器以及接收机 - Google Patents

Abstract

本发明实施例涉及均衡器，尤其涉及一种滤波器、时域均衡器以及接收机，包括第一移位寄存单元组、第二移位寄存单元组以及基本单元组；基本单元组包括至少一个基本单元；第一移位寄存单元组，用于接收采样数据，以及在每个计算周期内将第一采样数据序列中的采样数据移入第一基本单元；第二移位寄存单元组，用于接收采样数据，以及根据采样数据获取延迟采样数据，以及将第二采样数据序列移入第一基本单元；基本单元用于接收与其相连的前一基本单元输出的采样数据以及延迟采样数据；任一基本单元，用于根据任一计算周期，基本单元中每个抽头的抽头系数以及基本单元中每个抽头对应的采样数据，确定基本单元在任一计算周期对应的乘加和。

Description

一种滤波器、时域均衡器以及接收机

技术领域

本发明实施例涉及均衡器，尤其涉及一种滤波器、时域均衡器以及接收机。

背景技术

在数字通信系统中，由于信号衰落、多径效应、发射机与接收机之间的相对运动等综合作用会使信号在传递过程中产生码间干扰，这样会导致解调器采集到错误码字，严重影响通信质量。由于均衡器能够产生与通信信道特征相反的特性，抵消信道干扰，为了减小码间干扰，均衡器通常被用在接收机中用于补偿和减小接收信号的码间干扰。实际中的通信信道会存在各种各样的干扰，因此均衡器成为数字通信领域中一个必备的组成部分。

时域均衡器是均衡器中的一种，如图1所示，时域均衡器包括前向滤波器组101和后向滤波器组102，其中，前向滤波器组101用于接收按符号率采样的采样数据，包括M+L+1个抽头，该M+L+1个抽头中每个抽头通过一个延时单元对应一个采样数据，后向滤波器102用于接收时域均衡器输出的判决结果，包括N个抽头，该N个抽头中每个抽头的输入均通过一个延时单元对应一个均衡器输出的判决结果。

前向滤波器组101和后向滤波器组102中抽头的个数随信号带宽、要对付的前径长度和后径增大而增大。在时域均衡器中可以通过调整前向滤波器组101和后向滤波器组102中每个抽头的抽头系数，在时域上把畸变的波形修正为取样点上无码间干扰的波形，使包括时域均衡器在内的整个传输系统的冲激响应满足无码间干扰条件。由于信道是时变的，为了跟踪信道的实时变化，故需要对抽头系数进行实时更新以适应信道的变化。

现有技术中，通常通过将每个抽头对应的采样数据与该抽头对应的抽头系数相乘后的结果相加，得到所有抽头的乘加和；然后根据所有抽头的乘加和获取该时域均衡器的判决结果；然后根据所有抽头的乘加和以及判决结果获取该时域均衡器的判决误差；将每个抽头当前时刻输入的抽头系数与当前时刻输入的数据与判决误差的乘积作差，作为该抽头在下一时刻的抽头系数，从而更新每个抽头的抽头系数。

但是，时域均衡器中每个抽头相互独立，为了计算每个抽头输入的数据与该抽头的抽头系数相乘的结果，需要为每个抽头配置一个乘法器；计算时域均衡器中所有抽头的乘加和时还需要一个加法器；同时还需要两个多位寄存单元分别用于存储每个抽头的抽头系数以及该抽头对应的输入数据。此外，由于更新每个抽头的抽头系数时，需要将每个抽头当前时刻输入的抽头系数与当前时刻输入的数据与判决误差的乘积作差，因此，每个抽头还需要配置一个加法器，因此，当时域均衡器中含有的抽头数量非常大时，会增加时域均衡器所耗费的硬件资源。

发明内容

本发明的实施例提供一种滤波器、时域均衡器以及接收机，用以降低现有技术中时域均衡器所耗费的硬件资源。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，本发明实施例提供一种滤波器，包括：第一移位寄存单元组、第二移位寄存单元组以及与上述第一移位寄存单元组和上述第二移位寄存单元组相连的基本单元组；该基本单元组包括至少一个包括M个抽头的基本单元；其中，第一移位寄存单元组，用于接收采样数据，以及根据该采样数据获取包含N₁个采样数据的第一采样数据序列，以及在每个计算周期内将第一采样数据序列中的采样数据移入上述基本单元组中的第一个基本单元；第二移位寄存单元组，用于接收采样数据，以及根据采样数据获取延迟采样数据，以及根据延迟采样数据获取包括N₁个延迟采样数据的第二采样数据序列，以及在每个计算周期内将第二采样数据序列中的延迟采样数据移入上述第一个基本单元(也即第一基本单元)；其中，第二采样数据序列中的任一延迟采样数据相对于第一采样数据序列中与该延迟采样数据处于同一时刻的采样数据延迟L个计算周期；当基本单元组包括两个或两个以上的基本单元时，基本单元组中除第一基本单元之外的任一所述基本单元用于接收与其相连的前一基本单元输出的采样数据以及延迟采样数据；任一基本单元，用于根据所述基本单元中每个抽头的抽头系数以及所述基本单元中与每个抽头对应的采样数据，确定该基本单元对应的乘加和。

本发明实施例提供一种滤波器，该滤波器中仅包含第一移位寄存器组以及第二移位寄存器组以及基本单元组，本发明实施例中通过第一移位寄存器组以及第二移位寄存器组为基本单元组中每个抽头提供采样数据，以使得滤波器根据每个抽头对应的采样数据以及每个抽头的抽头系数获取基本单元组中每个基本单元对应的乘加和，本发明实施例与现有技术相比能够降低所耗费的硬件资源。

结合第一方面，在第一方面的第一种可能的实现方式中，对于第二基本单元，该第二基本单元为上述基本单元组中的任意一个；该第二基本单元，包括：第一存储单元、第二存储单元、第一移位寄存单元、第二移位寄存单元、第三移位寄存单元、第一乘法器组以及第一累加单元；其中，第一存储单元具有至少M个第一存储位，一个第一存储位与一个抽头对应，用于存储该抽头的抽头系数；第二存储单元具有至少M个第二存储位，一个第二存储位用于存储一个采样数据以及与该采样数据处于同一时刻的延迟采样数据；第一移位寄存单元包括N₁个第一操作位，一个第一操作位用于存储一个移入该第一操作位的采样数据，该第一移位寄存单元用于在第一触发信号有效时，将第三采样数据序列中的每个采样数据依次移入第二存储单元中的第二存储位，以及将第一采样数据序列中的每个采样数据依次写入第一操作位；以及在当前计算周期的第零个系统时钟时，将第一采样数据序列包含的采样数据赋值给第二移位寄存单元；其中，第三采样数据序列中的采样数据为当前计算周期之前的一个计算周期存储在所述第一移位寄存单元中的采样数据；其中，一个计算周期包括N_CLK个系统时钟；第二移位寄存单元包括N₁个第一操作位，第二移位寄存单元用于在第二触发信号有效时，写入第一采样数据序列中的每个采样数据，以及在第1至第M-1个系统时钟内每个系统时钟写入第二存储单元按照第一预设顺序输出的采样数据，以及在上述第一触发信号有效时，按照第二预设顺序将当前计算周期存储在第一移位寄存单元中的第一采样数据序列中的采样数据输出至第三基本单元，第三基本单元为与第二基本单元相连且位于第二基本单元之后的基本单元；第一乘法器组，与第二移位寄存单元相连，用于在计算周期的第0到第M-1个系统时钟内每个系统时钟，根据第二移位寄存单元中每个第一操作位上的采样数据以及从第一存储单元中获取的抽头系数，确定每个抽头对应的相乘结果，以及将每个抽头对应的相乘结果输出至第一累加单元；其中，一个抽头对应的相乘结果指该抽头的抽头系数分别与第二移位寄存单元中每个第一操作位上的采样数据的乘积；第一累加单元，具有N₁个第三操作位，一个第三操作位用于存储一个抽头的抽头系数与采样数据的乘积，第一累加单元具体用于，将计算周期内位于相同第三操作位上的每个抽头的抽头系数与采样数据的乘积相加，并将相同第三操作位上的每个抽头的抽头系数与采样数据的乘积相加之和确定为该第二基本单元输出的乘加和，以及将第二基本单元输出的乘加和按照先后顺序依次输出至第三移位寄存单元；其中，第二基本单元对应N₁个乘加和；第三移位寄存单元具有N₁个第四操作位，一个第四操作位用于存储一个乘加和；第三移位寄存单元具体用于，写入第一累加单元输出的N₁个乘加和，以及在当前计算周期的下一个计算周期按照乘加和写入第三移位寄存单元的顺序将N₁个乘加和依次输出。

结合第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式中，当第二基本单元为上述基本单元组中的第一个基本单元时，上述第一采样数据序列由上述第一移位寄存单元组输出；当该第二基本单元不是上述基本单元组中的第一个基本单元时，上述第一采样数据序列由上述基本单元组中与该第二基本单元相连且位于该第二基本单元之前的一个基本单元输出。

结合第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式，在第一方面的第三种可能的实现方式中，上述第二基本单元，还包括：第四移位寄存单元以及第五移位寄存单元；其中，该第四移位寄存单元具有N₁个第四操作位，一个第四操作位用于存储一个延迟采样数据，该第四移位寄存单元用于在第一触发信号有效时，将第四采样数据序列中的每个延迟采样数据写入所述第二存储单元中的第二存储位，其中，延迟采样数据和与该延迟采样数据处于同一时刻的采样数据位于相同的第二存储位；以及将第二采样数据序列中的每个延迟采样数据写入第四操作位；以及在上述第二触发信号有效时，将第二采样数据序列中的延迟采样数据赋值给第五移位寄存单元；其中，第四采样数据序列为当前计算周期之前的一个计算周期存储在第一移位寄存单元中的延迟采样数据；第五移位寄存单元具有N₁个第四操作位，该第五移位寄存单元用于在第二触发信号有效时写入第四采样数据序列中的每个延迟采样数据，以及在第1到M-1个系统时钟内每个系统时钟写入第二存储单元按照第一预设顺序输出的延迟采样数据。

结合第一方面至第一方面的第三种可能的实现方式中任意一种可能的实现方式，在第一方面的第四种可能的实现方式中，上述第一移位寄存单元组，包括：第六移位寄存单元，具有N₁个第一操作位，一个第一操作位用于存储一个移入第一操作位的采样数据，该第六移位寄存单元用于移入每个第六移位寄存单元的采样数据，以及将每个采样数据按照移入第六移位寄存单元的顺序存储，以及在第N_CLK-N₁-2个系统时钟时，将包含N₁个采样数据的第一采样数据序列赋值给第七移位寄存单元；第七移位寄存单元，与第六移位寄存单元相连，用于接收第一采样数据序列，以及在N_CLK-N₁至N_CLK-1个系统时钟内，将第一采样数据序列中的每个采样数据按照第三预设顺序依次输出至第一基本单元。

结合第一方面至第一方面的第三种可能的实现方式中任意一种可能的实现方式，在第一方面的第五种可能的实现方式中，第二移位寄存单元组，包括：延迟单元，用于接收采样数据，并将采样数据延迟L个计算周期，获取延迟采样数据，以及将延迟采样数据输出至第八移位寄存单元中；第八移位寄存单元，与延迟单元相连，用于移入延迟采样数据，并将延迟数据按照移入第八移位寄存单元的顺序存储，以及在第N_CLK-N₁-2个系统时钟时，将包含N₁个延迟采样数据的第二采样数据序列赋值给第九移位寄存单元；第九移位寄存单元，与第八移位寄存单元相连，用于接收第二采样数据序列，以及在第N_CLK-N₁到第N_CLK-1个系统时钟内，将第二采样数据序列中的每个延迟采样数据按照第三预设顺序依次输出至第一基本单元。

结合第一方面，在第一方面的第六种可能的实现方式中，上述L为2。

第二方面，本发明实施例提供一种时域均衡器，包括：反馈滤波器，该反馈滤波器采用上述第一方面至第一方面的第五种可能的实现方式中任意一种可能的实现方式所描述的滤波器，该反馈滤波器中包括M₁个依次连接的基本单元，用于接收第一采样数据，以及根据第一采样数据确定该反馈滤波器中每个基本单元输出的乘加和；第二累加单元，与上述反馈滤波器以及判决单元相连，用于根据上述反馈滤波器中每个基本单元输出的乘加和，获取当前计算周期内时域均衡器在每个时刻对应的乘加和，并将时域均衡器在每个时刻对应的乘加和输出至判决单元；其中，任一时刻所述时域均衡器的乘加和至少为上述反馈滤波器中每个所述基本单元在该时刻输出的乘加和之和；判决单元，与第二累加单元相连，用于根据每个时刻时域均衡器的乘加和，获取时域均衡器在每个时刻的判决结果，以及将时域均衡器在每个时刻的判决结果反馈至误差计算单元；误差计算单元，与判决单元连接，用于根据时域均衡器在每个时刻对应的乘加和以及在该时刻的判决结果，获取时域均衡器在每个时刻的判决误差；第一抽头系数更新器，与误差计算单元相连，用于根据每个计算周期时域均衡器在每个时刻的判决误差、每个基本单的抽头对应的抽头系数以及预设步长，更新时域均衡器中每个基本单元的抽头系数。

本发明实施例提供一种时域均衡器，该滤波器中仅包含第一移位寄存器组以及第二移位寄存器组以及基本单元组，本发明实施例中通过第一移位寄存器组以及第二移位寄存器组为基本单元组中每个抽头提供采样数据，以使得滤波器根据每个抽头对应的采样数据以及每个抽头的抽头系数获取基本单元组中每个基本单元对应的乘加和，以及通过判决单元和第二累加单元与时域均衡器相互协作来计算每个采样时刻时域均衡器对应的乘加和，以使得时域均衡器中每个抽头的抽头系数在一个计算周期内的每个采样时刻均更新，本发明实施例与现有技术相比能够降低所耗费的硬件资源。

结合第二方面，在第二方面的第一种可能的实现方式中，上述时域均衡器，还包括：后向反馈滤波器，与上述判决单元及第二累加单元连接，用于接收上述判决单元输出的判决结果，以及根据该判决结果获取后向反馈滤波器输出的乘加和，以及将反馈滤波器输出的乘加和输出至第二累加单元；第二累加单元，还用于在一个计算周期内的第一时刻根据反馈滤波器中每个基本单元输出的乘加和以及该后向反馈滤波器输出的乘加和，确定该时域均衡器在第一时刻输出的乘加和，其中，第一时刻为计算周期内的任意一个时刻。

结合第二方面的第一种可能的实现方式，在第二方面的第二种可能的实现方式中，后向反馈滤波器包括反馈滤波器以及N个抽头；后向反馈滤波器中的所述反馈滤波器包括M₂个依次连接的基本单元；所述后向反馈滤波器在任一时刻的乘加和包括所述M₂个基本单元在该时刻输出的乘加和之和以及N个抽头的乘加和；本发明实施例提供的时域均衡器还包括第二抽头系数更新器，用于根据N个抽头中每个抽头当前计算周期对应的抽头系数，以及当前计算周期抽头对应的判决结果以及预设步长，更新所述后向反馈滤波器中N个抽头中每个所述抽头对应的抽头系数。

结合第二方面的第二种可能的实现方式，在第二方面的第三种可能的实现方式中，第二基本单元还包括具有N₁个第四操作位的第三移位寄存单元，一个第四操作位用于存储一个乘加和；第三移位寄存单元具体用于，写入第一累加单元输出的N₁个乘加和，以及在当前计算周期的下一个计算周期按照上述乘加和写入第三移位寄存单元的顺序将N₁个乘加和依次输出；第二累加单元具体用于：获取第一时刻，时域均衡器中每个基本单元中的第三移位寄存单元输出的乘加和；将每个基本单元中的第三移位寄存单元在第一时刻输出的乘加和与N个抽头的乘加和进行累加，获取第一时刻时域均衡器输出的乘加和。

结合第二方面的第三种可能的实现方式，在第二方面的第四种可能的实现方式中，第一抽头系数更新器，包括：第一计算单元，与第五移位寄存单元相连，用于在当前计算周期的第1到第M个系统时钟内每个系统时钟，根据、第五移位寄存单元中每个、第四操作位上的延迟采样数据以及误差计算单元输出的判决误差，确定每个判决误差与第五移位寄存单元中相应的第四操作位上的延迟采样数据的乘积，并获取每个系统时钟对应的更新参数；其中，一个判决误差对应一个第四操作位上的延迟采样数据；其中，一个系统时钟对应的更新参数为每个判决误差与第五移位寄存单元中相应的第四操作位上的延迟采样数据的乘积之和；第二计算单元，用于将每个系统时钟对应的更新参数与预设步长相乘，确定每个抽头对应的更新量；第一更新单元，用于根据每个抽头的抽头系数及该抽头对应的更新量，获取该抽头更新后的抽头系数；第一替换单元，用于在第三触发信号有效时，将每个抽头更新后的抽头系数存储在所述抽头的抽头系数更新前所在的第一存储位中。

结合第二方面至第二方面的第四种可能的实现方式中任意一种可能的实习方式，在第二方面的第五种可能的实现方式中，误差计算单元，包括：第一计算模块，用于根据时域均衡器在每个时刻的乘加和以及在该时刻的判决结果，获取每个时刻对应的判决误差；以及将每个时刻对应的判决误差依次输入至第三移位寄存器组中；第三移位寄存单元组，用于接收第一计算模块依次输入的判决误差，以及根据移入第三移位寄存器组中的判决误差获取包含N₁个判决误差的判决误差序列，以及在每个计算周期内将判决误差序列中的判决误差依次输出给第一抽头系数更新器。

结合第二方面的第五种可能的实现方式中任意一种可能的实习方式，在第二方面的第六种可能的实现方式中，第三移位寄存单元组，包括：第十移位寄存单元，具有N₁个用于存储任一时刻所述时域均衡器输出的判决误差的第六操作位，第十移位寄存单元，用于依次移入时域均衡器输出的判决误差，以及在第N_CLK-1个系统时钟时，将移入该第十移位寄存单元中的判决误差赋值给十一移位寄存单元；第十一移位寄存单元，与第十移位寄存单元相连，用于将当前计算周期移入第十一移位寄存单元中的每个判决误差依次输出至第一抽头系数更新器。

结合第二方面至第二方面的第六种可能的实现方式中任意一种可能的实习方式，在第二方面的第七种可能的实现方式中，判决单元，包括：第一确定模块，用于根据时域均衡器每个时刻输出的乘加和，从预设星座点中确定与该时域均衡器在每个时刻输出的乘加和最接近的星座点数值；第二确定模块，用于将时域均衡器在每个时刻输出的乘加和最接近的星座点数值，确定为该时域均衡器在每个时刻输出的判决结果。

第三方面，本发明实施例提供一种收发机，所述收发机包括第二方面至第二方面的第六种可能的实现方式中任意一种可能的实现方式所描述的时域均衡器。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中提供的时域均衡器的结构示意图；

图2为本发明实施例提供的滤波器的结构示意图一；

图3为本发明实施例提供的移位寄存单元的操作位的结构示意图；

图4为本发明实施例提供的滤波器的结构示意图二；

图5为本发明实施例提供的第六移位寄存单元的数据移动图；

图6为本发明实施例提供的第一移位寄存单元组与第一基本单元之间的数据移动图；

图7为本发明实施例提供的滤波器的结构示意图三；

图8为本发明实施例提供的任意一个基本单元内抽头与第一存储单元和第二存储单元之间的结构示意图；

图9为本发明实施例提供的第一基本单元内部的数据移动图一；

图10为本发明实施例提供的滤波器的数据流向图；

图11为本发明实施例提供的第一累加单元的内部结构示意图；

图12为本发明实施例提供的滤波器的结构示意图四；

图13为图12提供的滤波器的第一基本单元内部的数据移动图二；

图14为本发明实施例提供的时域均衡器的结构示意图一；

图15为本发明实施例提供的时域均衡器的结构示意图二；

图16为本发明实施例提供的时域均衡器的结构示意图三；

图17为本发明实施例提供的时域均衡器的结构示意图四；

图18为本发明实施例提供的时域均衡器的结构示意图五；

图19为本发明实施例提供的时域均衡器中第一基本单元的数据转移图；

图20为本发明实施例提供的时域均衡器中第一基本单元的数据转移图时序图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。

为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分，本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定。

需要说明的是，本发明实施例中每个时刻滤波器或者时域均衡器的滤波器接收一个采样数据，以N₁个采样数据为一个计算周期，也即每个计算周期包括N₁个时刻，该计算周期包括N_CLK个系统时钟，即一个计算周期包括0到(N_CLK-1)个系统时钟。

需要说明的是，本发明实施例和附图仅仅是一种示例，任一实施例或附图中的任一移位寄存单元均可以为一个单独的满足所需要操作位位数的移位寄存单元；也可以为多个移位寄存单元通过组合形成的需要满足所需要操作位位数的移位寄存单元组合，也即该多个移位寄存单元中每个移位寄存单元对应的操作位位数之和大于等于所需要操作位位数；任一存储单元可以为一个单独的满足所需要存储位位数的存储单元；也可以为通过多个存储单元组合形成的需要满足所需要存储位位数的存储单元组合。本发明实施例中的任一累加单元可以为一个单独满足所需要操作位数的累加单元，也可以为通过多个累加单元组合成的满足所需要操作位位数的累加单元组合，任一乘法器可以为一个单独的满足所需要操作位的乘法器；也可以为通过多个乘法器组合成的满足所需要操作位的乘法器。

本发明实施例中第一触发信号在一个计算周期的第N_CLK-N₁个系统时钟至第N_CLK-1个系统时钟内有效，也即在一个计算周期的第N_CLK-N₁个系统时钟至第N_CLK-1个系统时钟内第一触发信号为高电平，在该周期的其余系统时钟内该第一触发信号为低电平；第二触发信号在一个计算周期的第0个系统时钟内有效，也即在一个计算周期的第1至(N_CLK-1)个系统时钟内第二触发信号为低电平，在第0个系统时钟内第一触发信号为高电平。

如图2所示，本发明实施例提供一种滤波器，包括：第一移位寄存单元组202、第二移位寄存单元组203以及与第一移位寄存单元组202和第二移位寄存单元组203相连的基本单元组201；该基本单元组201包括至少一个基本单元，每个基本单元之间连接，每个基本单元包括M个抽头；该M个抽头之间相互独立，其中，第一移位寄存单元组202，用于接收采样数据，以及根据上述采样数据获取包含N₁个采样数据的第一采样数据序列，以及在每个计算周期内将该第一采样数据序列中的采样数据移入第一基本单元2011；该第一基本单元2011为上述基本单元组201中的第一个基本单元；第二移位寄存单元组，用于接收上述采样数据，以及根据该采样数据获取延迟采样数据，以及根据该延迟采样数据获取包括N₁个延迟采样数据的第二采样数据序列，以及在每个计算周期内将第二采样数据序列中的延迟采样数据移入上述第一基本单元2011中；其中，第二采样数据序列中的任一延迟采样数据相对于第一采样数据序列中与延迟采样数据处于同一时刻的采样数据延迟L个计算周期；

当基本单元组201包括两个或两个以上的基本单元时，基本单元组201中除第一基本单元之外的任一基本单元用于接收与其相连的前一基本单元输出的采样数据以及延迟采样数据；任一基本单元，用于根据基本单元中每个抽头的抽头系数以及基本单元中与每个抽头对应的采样数据，确定该基本单元对应的乘加和。

本发明实施例提供一种滤波器，该滤波器中仅包含第一移位寄存器组以及第二移位寄存器组以及基本单元组，本发明实施例中通过第一移位寄存器组以及第二移位寄存器组为基本单元组中每个抽头提供采样数据，以使得滤波器根据每个抽头对应的采样数据以及每个抽头的抽头系数获取基本单元组中每个基本单元对应的乘加和，本发明实施例与现有技术相比能够降低所耗费的硬件资源。

本发明实施例对上述基本单元组中包括的基本单元的个数不进行限定，该基本单元组中基本单元的数量可以根据实际所需要的总抽头个数以及一个基本单元所包含的抽头的个数决定。

本发明实施例中基本单元组中可以只包括一个基本单元，也可以包括两个或两个以上的基本单元，当基本单元组中只包括一个基本单元时，该一个基本单元内具有实际所需要的总抽头个数；当基本单元组中包括两个或两个以上的基本单元时，该两个或两个以上的基本单元中所有的抽头之和等于实际所需要的总抽头个数。

本发明实施例中对一个基本单元所包含的抽头的个数M不进行限定，可以根据需要进行设置，例如，一个基本单元中可以包括128个抽头，一个基本单元组内可以包括5个基本单元。

需要说明的是，当实际所需要的总抽头个数与一个基本单元中包括的抽头个数之间不能整除时，那么该基本单元组中实际需要的基本单元的数量为NUM＝P/P1+1，其中，NUM表示实际需要的基本单元的数量；P表示实际所需要的总抽头个数；P1表示一个基本单元中包括的抽头个数。

例如，实际所需要的总抽头个数为1870，每个基本单元包括400个抽头，则该基本单元组中应包括五个基本单元，在该五个基本单元中，四个基本单元的抽头个数均为400，而剩余一个基本单元的抽头个数为270。

本发明实施例中的采样数据可以是对输入信号按照一定的采样频率获得的采样数据，该输入信号可以为ADC数据经插值、载波恢复、定时恢复后得到的，也可以为时域均衡器输出的判决结果。

本发明实施例中同一个时刻移入第一移位寄存单元组202的采样数据与移入第二移位寄存单元组203中的采样数据相同。示例性的，任意一个时刻移入第一移位寄存单元组202的采样数据为X(0)，则在该时刻移入第二移位寄存单元组203的采样数据为X(0)，只不过同一时刻移入第二移位寄存单元组203中的采样数据在第二移位寄存单元组203中将该采样数据延迟L个计算周期，本发明实施例对上述L不进行限制，优选的，可以将每个采样数据移入第二移位寄存单元组203之后，延迟2个计算周期。示例性的，若第一采样数据序列中的采样数据为X(2N₁)、X(2N₁+1)…X(3N₁-1)；则第二采样数据序列中的采样数据X(0)、X(1)…X(N₁-1)。这样可以保证输入第一基本单元中的采样数据连续。

由于在每个时间脉冲下，移位寄存单元中的采样数据在移位寄存单元中依次向左或右移动一个操作位。本发明实施例中，可以按照移位寄存单元中采样数据的移动方向对移位寄存单元的操作位对进行标识，例如，若采样数据在移位寄存单元中从右向左移动，可以将移位寄存单元中的操作位的标识从右向左增大或者减小，若采样数据在移位寄存单元中从左向右移动，可以将移位寄存单元中的操作位的标识从右向左增大或者减小，本发明实施例对此不进行限定，在移位寄存单元中每个操作位对应一个标识。

本发明实施例中的移位寄存单元均可以采用具有所需要操作位的寄存器来实现。

示例性的，本发明实施例中的任意一个移位寄存单元中的每个第一操作位的标识可以如图3所示，其中，该标识位沿采样数据的移动方向从最低位至最高位，例如，L(0)表示第一操作位，L(N₁-1)表示第N₁操作位。

本发明实施例对上述第一移位寄存单元组202的具体结构不进行限定，如图4所示，该第一移位寄存单元组202包括第六移位寄存单元2021以及第七移位寄存单元2022；其中，第六移位寄存单元2021以及第七移位寄存单元2022均具有N₁个第一操作位2021A，一个第一操作位2021A用于存储一个移入该第一操作位2021A的采样数据。

如图5所示，在第一时间脉冲时，若采样数据X(0)在第六移位寄存单元2021的第一操作位L(0)处，那么在下一个第二时间脉冲时，该采样数据X(0)移动至第六移位寄存单元2021第一操作位L(1)处，此时，该第一操作位L(0)中移入采样数据X(1)，以此类推，直至该采样数据X(0)位于第六移位寄存单元中的最高的第一操作位上(即沿着第六移位寄存单元中数据移动方向位于第六移位寄存单元中优先级最高的第一操作位)，也即采样数据X(0)位于第六移位寄存单元中的L(N₁-1)上，且第六移位寄存单元中的每个第一操作位均存储有采样数据，如图5所示，然后本发明实施例在此不再赘述在N_CLK-N₁-2个系统时钟时，第六移位寄存单元2021将第六移位寄存单元中的每个第一操作位上的采样数据赋值给第七移位寄存单元2022。

第六移位寄存单元2021用于将采样数据移入第六移位寄存单元2021中的第一操作位，以及将每个采样数据按照移入该第六移位寄存单元2021的顺序存储，以及在第N_CLK-N₁-2个系统时钟时，将包含N₁个采样数据的第一采样数据序列赋值给第七移位寄存单元2022。

第七移位寄存单元2022，用于接收第一采样数据序列，以及在第N_CLK-N₁至第N_CLK-1个系统时钟内，将第一采样数据序列中的每个所述采样数据按照第三预设顺序依次输出至第一基本单元。

示例性的，如图6所示，移入第六移位寄存单元2021中的每个第一操作位2021A上的采样数据分别为:X(N₁-1)、X(N₁-2)…X(0)，则该采样数据:X(N₁-1)、X(N₁-2)…X(0)形成第一采样数据序列，第六移位寄存单元2021在第N_CLK-N₁-2个系统时钟时将第一采样数据序列中的采样数据:X(N₁-1)、X(N₁-2)…X(0)全部赋值给第七移位寄存单元2022，即在第N_CLK-N₁-2个系统时钟时第七移位寄存单元2022中的每个第一操作位2021A上的采样数据分别为:X(N₁-1)、X(N₁-2)…X(0)，其中，采样数据X(0)位于第六移位寄存单元2021中第L(N₁-1)操作位，并且在第N_CLK-N₁至第N_CLK-1个系统时钟内，每个系统时钟第七移位寄存单元2022输出第一采样数据序列中的一个采样数据至第一基本单元2011中的第一移位寄存单元20111。

需要说明的是，本发明实施例中第七移位寄存单元2022输出第一采样数据序列中的每个采样数据输出至第一基本单元的顺序按照采样数据所在操作位的标识从高至低的顺序，也即在第N_CLK-N₁至第N_CLK-1个系统时钟内的第N_CLK-N₁个系统时钟先将X(0)(由于第一个采样数据X(0)先输入到第七移位寄存单元2022中的最低操作位，但是由于第七移位寄存单元中的数据一直在做移位操作，因此，X(0)最终移动至第七移位寄存单元2022的最高操作位，因此，在第七移位寄存单元2022中采样数据X(0)第一个输出至第一基本单元中，也即将第七移位寄存单元2022中最高位所存储的采样数据先输出到第一基本单元中的)输出至第一基本单元，并将X(1)到X(N₁-1)中的每个采样数据分别向高位移动一个操作位，即X(1)移动至第七移位寄存单元2022中第L(N₁-1)操作位，然后在N_CLK-N₁+1个系统时钟再将X(1)输出至第一基本单元，将X(2)到X(N₁-1)中的每个采样数据分别向高位移动一个操作位，即X(2)移动至第七移位寄存单元2022中第L(N₁-1)操作位，以此类推，本发明实施例在此不再赘述，如图6所示。

如图4所示，第二移位寄存单元组203，包括：延迟单元2030，与上述延迟单元2030连接的第八移位寄存单元2031以及与第八移位寄存单元延迟单元2031连接的第九移位寄存单元延迟单元2032。其中，延迟单元2030，用于接收采样数据，并将采样数据延迟L个计算周期，获取延迟采样数据，以及将延迟采样数据输出至第八移位寄存单元中2031；第八移位寄存单元2031，用于移入延迟采样数据，并将延迟数据按照移入第八移位寄存单元2031的顺序存储，以及在第N_CLK-N₁-2个系统时钟时，将包含N₁个延迟采样数据的第二采样数据序列赋值给第九移位寄存单元2032；第九移位寄存单元2032，用于接收第二采样数据序列，以及在N_CLK-N₁到N_CLK-1个系统时钟内的每个系统时钟，将第二采样数据序列中的每个延迟采样数据按照第三预设顺序依次输出至第一基本单元2011。其中，第九移位寄存单元2032中的每个采样数据是先将最高位存储的采用数据先输出至第一基本单元2011中。

具体的，本发明实施例中的L为2。

示例性的，当第六移位寄存单元2021中的操作位按照由低至高分贝存储的采样数据为X(2N₁)…X(3N₁-1)时，第八移位寄存单元2031中的操作位按照由低至高分贝存储的采样数据分别为X(0)…X(N₁-1)。

由于基本单元组中任意一个基本单元所包括的结构和原理均相同，因此，本发明实施例仅以第二基本单元为例进行说明，该第二基本单元为基本单元组中的任意一个，并不具有任何指示性含义：

如图7所示，本发明实施例中的第二基本单元2012，包括：第一存储单元20121、第二存储单元20122、第一移位寄存单元20123A、第二移位寄存单元20123B、第三移位寄存单元20123C、第一乘法器组20124以及第一累加单元20125；第一存储单元20121具有至少M个第一存储位，一个第一存储位用于存储一个抽头的抽头系数；第二存储单元20122具有至少M个第二存储位，一个第二存储位用于存储一个采样数据以及与采样数据处于同一时刻的延迟采样数据；第一移位寄存单元20123A包括N₁个第一操作位，一个第一操作位用于存储一个移入该第一操作位的采样数据，第一移位寄存单元20123A用于在第一触发信号有效时，将第三采样数据序列中的每个采样数据依次移入第二存储单元20122中的第二存储位，以及将第一采样数据序列中的每个采样数据写入第一操作位；以及在当前计算周期的第零个系统时钟时，将第一采样数据序列包含的采样数据赋值给第二移位寄存单元；其中，第三采样数据序列中的采样数据为当前计算周期之前的一个计算周期存储在所述第一移位寄存单元中的采样数据；其中，一个计算周期包括N_CLK个系统时钟；第二移位寄存单元20123B包括N₁个第一操作位，该第二移位寄存单元20123B用于在第二触发信号有效时，写入上述第一采样数据序列中的每个所述采样数据，以及在第1至第M-1个系统时钟内每个所述系统时钟写入所述第二存储单元按照第一预设顺序输出的采样数据，以及在所述第一触发信号有效时，按照第二预设顺序将当前计算周期存储在第一移位寄存单元中的第一采样数据序列中的采样数据输出至第三基本单元，第三基本单元为与上述第二基本单元相连且位于上述第二基本单元之后的基本单元。

第一乘法器组20124，与第二移位寄存单元20123B相连，在任一计算周期的第0到第M-1个系统时钟内每个所述系统时钟，根据所述第二移位寄存单元20123B中每个第一操作位上的采样数据以及从第一存储单元20121中获取的抽头系数，确定每个抽头对应的相乘结果，以及将每个抽头对应的相乘结果输出至第一累加单元20125；其中，一个抽头对应的相乘结果指抽头的抽头系数分别与第二移位寄存单元20123B中每个第一操作位上的采样数据的乘积；

第一累加单元20125，具有N₁个第三操作位，一个第三操作位用于存储一个抽头的抽头系数与采样数据的乘积，第一累加单元20125具体用于，将所述计算周期内位于相同第三操作位上的每个抽头的抽头系数与采样数据的乘积相加，并将相同第三操作位上的每个抽头的抽头系数与采样数据的乘积相加之和确定为第二基本单元2012输出的乘加和，以及将第二基本单元2012输出的乘加和按照先后顺序依次输出至第三移位寄存单元；其中，第二基本单元对应N₁个乘加和；

第三移位寄存单元20123C具有N₁个第四操作位，一个第四操作位用于存储一个乘加和；第三移位寄存单元20123B具体用于，写入第一累加单元20125输出的N₁个乘加和，以及在当前计算周期的下一个计算周期按照乘加和写入第三移位寄存单元20123C的顺序将N₁个乘加和依次输出。

具体的，本发明实施例中的第一预设顺序为后进先出顺序，也即在一个计算周期内最后一个移入第一存储单元中的采样数据将被第一个从第一存储单元移出至第二移位寄存单元20123B中。

具体的，本发明实施例中的第二预设顺序为先进先出顺序，也即在一个计算周期内第一个移入第一移位寄存单元中的采样数据将被第一个从第一移位寄存单元中移出至第三基本单元中。

具体的，第一存储单元20121和第二存储单元20122均为具有两个端口的存储器，例如，RAM(Random Access Memory，随机存取存储器)，且第一存储单元20121和第二存储单元20122均具有至少M个存储位，一个存储位用于存储位于该存储位的数据。

如图8所示，在本发明实施例中，第一存储单元20121具有至少M个第一存储位20121A，一个第一存储位20121A与一个抽头对应，用于存储该抽头对应的抽头系数；第二存储单元20122具有至少M个第二存储位20122A，一个第二存储位20122A与一个抽头对应，用于存储该抽头对应的采样数据以及与采样数据处于同一时刻的延迟采样数据。

在该RAM的两个端口中一个端口为读端口，用于读取数据，也即通过读端口从该第一存储单元20121的第一存储位或第二存储单元20122的第二存储位中读取数据；在该RAM的两个端口中的另一个端口为写端口，用于写入数据，即通过该写端口向第一存储单元20121的第一存储位或第二存储单元20122的第二存储位中写入数据。

示例性的，第一基本单元包括M个抽头，该M个抽头与第一存储单元20121和第二存储单元20122之间的关系如图8所示，其中，第一存储单元20121中每个第一存储位用于存储一个抽头对应的抽头系数，例如，第一第一存储位(第一存储单元20121中的第一个第一存储位)用于存储第一个抽头的抽头系数C(0)；第二第一存储位用于存储第二个抽头的抽头系数C(1)…第M第一存储位(第一存储单元20121中的第M个第一存储位)用于存储第M个抽头的抽头系数C(M-1)。

第二存储单元20122中每个第二存储位20122A用于存储一个抽头对应的采样数据以及延迟采样数据，例如，第一个第二存储位20122A用于存储采样数据X(32)以及延迟采样数据X(0)。

示例性的，如图9所示，图9以第一基本单元2011为例进行说明，第三采样数据序列中的采样数据为X(3N₁)…X(4N₁-1)，那么在第一触发信号有效时，第一基本单元2011的第一移位寄存单元20123A将X(3N₁)…X(4N₁-1)依次写入第二存储单元20122中的每个第二存储位，也即在第一触发信号有效时，第一移位寄存单元20123A将第三采样数据序列中的采样数据从输入端口向输出端口移动，每个时刻输出一个采样数据至第二存储单元20122中，由于采样数据是一个个写入第二存储单元20122中的第二存储位中的，每当第一移位寄存单元20123A中的一个采样数据从第一移位寄存单元20123A中移出，并移入第二存储单元20122中的一个第二存储位时，第一移位寄存单元20123A中的剩余的采样数据均开始沿着该第一移位寄存单元20123A的数据移动方向移动一个操作位，因此，每当一个采样数据从第一移位寄存单元20123A中的移出，第一移位寄存单元20123A中将存在一个空闲的第一操作位，当第一移位寄存单元20123A中存在空闲的第一操作位时，第一移位寄存单元20123A接收第七移位寄存单元2022输出的包含采样数据的X(4N₁)-X(5N₁-1)的第一采样数据序列，并将第七移位寄存单元2022输出的包含采样数据的X(4N₁)-X(5N₁-1)的第一采样数据序列中的每个采样数据依次移入第一移位寄存单元20123A中空闲的第一操作位，并在当前计算周期的第零个系统时钟时，第一移位寄存单元20123A将第一采样数据序列包含的采样数据赋值给第二移位寄存单元20123B，也即第一移位寄存单元20123A将X(4N₁)-X(5N₁-1)赋值给第二移位寄存单元20123B。

由于，当第二基本单元2012为基本单元组201中的第一个基本单元与第二基本单元2012为基本单元组201中除第一基本单元之外的其余基本单元时，第二基本单元2012所接收的第一采样数据序列及第二采样数据序列由不同的输入来源，因此，以下结合详细情况分别说明：

一方面，当第二基本单元2012为基本单元组201中的第一个基本单元时，第一采样数据序列由第一移位寄存单元组202中的第七移位寄存单元2022输出。

示例性的，当第二基本单元2012为基本单元组201中的第一基本单元时，第二基本单元2012中的第一移位寄存单元20123A与第七移位寄存单元2022、第二存储单元，第二移位寄存单元20123B均相连。

另一方面，当第二基本单元2012为基本单元组201中除所述第一基本单元之外的任意一个基本单元时，第一采样数据序列由基本单元组201中与第二基本单元2012相连且位于第二基本单元2012之前的一个基本单元输出。第二采样数据序列由基本单元组201中与第二基本单元2012相连且位于第二基本单元2012之前的一个基本单元输出。

示例性的，例如，当第二基本单元2012为基本单元组201中的第二个基本单元时，则第二基本单元2012接收的第一采样数据序列中的采样数据由第一基本单元中的第二移位寄存单元输出，第二基本单元2012接收的第二采样数据序列中的采样数据由第一基本单元中的第四移位寄存单元输出。

如图10所示，在图10中本发明实施例提供的第一乘法器组20124包括N₁个乘法器，每个乘法器均具有两个输入端以及一个输出端，两个输入端分别为第一输入端和第二输入端，其中，第一输入端用于与第一存储单元的读端口连接，第二输入端用于与第二移位寄存单元20123B中的一个第一操作位对应相连，由于每个乘法器的第一输入端均接第一存储单元的读端口，因此，在同一时刻，每个乘法器的第一输入端均输入同一个抽头的抽头系数，而每个乘法器的第二输入端均对应第二移位寄存单元20123B中不同第一操作位上的采样数据。

每个乘法器的输出端均与第一累加单元20125的一个第三操作位相连，每个乘法器用于将第一输入端输入的第一存储单元的读端口读出的一个抽头系数以及该时刻该乘法器第二输入端所连接的第一操作位上的采样数据相乘，并将相乘的结果通过输出端输出至与该乘法器的输出端连接的第一累加单元20125的第三操作位上。

需要说明的是，本发明实施例中的第一累加单元20125可以包括N₁个累加器，每个累加器的输入端均与一个乘法器的输出端连接，同时每个累加器的输出端均与第三移位寄存单元连接。同一个累加器用于计算该累加器中所有抽头与采样数据相乘的结果累加。

示例性的，在计算周期的第0到第M-1个系统时钟内，第一存储单元从第一存储位(用于存储第1个抽头的抽头系数C(0))至第M-1个存储位(用于存储第M个抽头的抽头系数C(M-1))中每个系统时钟输出一个抽头系数C(i)至每个乘法器的第一输入端，其中，i∈[0,M-1]，例如，在第0个系统时钟时，第一存储单元输出的抽头系数为C(0)，第二移位寄存单元中的每个第一操作位上的采样数据为X(0)、X(1)…X(N₁-1)，则第一乘法器组20124在该第1个系统时钟获得的第一个抽头的相乘结果为C(0)×X(0)、C(0)×X(1)...C(0)×X(N₁-1)，第一乘法器组20124并将该第一个抽头的相乘结果C(0)×X(0)、C(0)×X(1)...C(0)×X(N₁-1)分别输出至第一累加单元中的一个第三操作位。由于第二移位寄存单元20123B中的采样数据每个时刻都在移位，因此，在第1个系统时钟时，第二移位寄存单元20123B中的每个第一操作位上的采样数据均会更新，示例性的，第二移位寄存单元20123B中的每个第一操作位上的采样数据更新为X(1)、X(2)…X(N₁)，而第一存储单元输出第二个抽头的抽头系数为C(1)，因此，第一乘法器组20124在第2个系统时钟确定的第二个抽头的相乘结果为C(1)×X(1)、C(1)×X(2)...C(1)×X(N₁)，并将该C(1)×X(1)、C(1)×X(2)...C(1)×X(N₁)输出至第一累加单元中的一个第三操作位，以此类推，第一乘法器组20124在第M个系统时钟时确定的第M个抽头的相乘结果为C(M)×X(M)、C(M)×X(M+1)...C(M)×X(N₁+M)，并输出至第一累加单元中的一个第三操作位，因此，如图11所示，第一累加单元20125在第M个系统时钟时，每个操作位上均具有M个乘积，同一个操作位上的抽头标识均不相同，在该计算周期内当第一存储单元20121存储的每个抽头的抽头系数均参与计算之后，第一累加单元20125将同一个操作位上的M个乘加相加，获得N₁个乘加和，并将该N₁个乘加和在该计算周期的最后一个系统时钟，写入第三移位寄存单元20123C中的操作位。

需要说明的是，在每个计算周期，每个基本单元的第一累加单元20125均获得每个基本单元输出的N₁个乘加和。

第三移位寄存单元20123C在第N_CLK-1个系统时钟时，获取到第一累加单元20125输出的N₁个乘加和，并在下一个计算周期按照该N₁个乘加和中每个乘加和写入该第三移位寄存单元20123C中的顺序每个时刻输出一个乘加和bs(n)，以bs(n)到bs(n+N₁-1)的顺序，作为时域均衡器的乘加和。

可选的，结合图7，如图12所示，本发明实施例中的第二基本单元2012，还包括：第四移位寄存单20123D以及第五移位寄存单元20123E。

具体的，第四移位寄存单元20123D具有N₁个第四操作位，一个第四操作位用于存储一个延迟采样数据，第四移位寄存单元20123D用于在第一触发信号有效时，将第四采样数据序列中的每个延迟采样数据写入第二存储单元中的第二存储位，其中，延迟采样数据和与延迟采样数据处于同一时刻的采样数据位于相同的第二存储位；以及将第二采样数据序列中的每个延迟采样数据写入第四操作位；以及在第二触发信号有效时，将所述第二采样数据序列中的延迟采样数据赋值给所述第五移位寄存单元20123E；其中，第四采样数据序列为当前计算周期之前的一个计算周期存储在所述第一移位寄存单元中的N₁个延迟采样数据；

第五移位寄存单元具有N₁个第四操作位，第五移位寄存单元用于在第二触发信号有效时写入第四采样数据序列中的每个延迟采样数据，以及在第1到M-1个系统时钟内每个系统时钟写入第二存储单元按照第一预设顺序输出的延迟采样数据。

结合图9以及图12，如图13所示，图13为第四移位寄存单20123D以及第五移位寄存单元20123E中的采样数据流向图，第四采样数据序列中的延迟采样数据为X(N₁)…X(2N₁-1)，那么在第一触发信号有效时，第一基本单元2011的第四移位寄存单元20123D将X(N₁)…X(2N₁-1)依次写入第二存储单元20122中的第二存储位，也即在第一触发信号有效时，第四移位寄存单元20123D将第四采样数据序列中的采样数据从输入端口向输出端口移动，由于采样数据是一个个写入第二存储单元20122中的第二存储位中的，当第四移位寄存单元20123D中存在空闲的第一操作位时，第四移位寄存单元20123D接收第九移位寄存单元2032输出的第二采样数据序列包含的延迟采样数据为X(2N₁)-X(3N₁-1)，并在当前计算周期的第零个系统时钟时，将第二采样数据序列包含的采样数据赋值给第五移位寄存单元20123E，也即将X(2N₁)-X(3N₁-1)赋值给第二移位寄存单元20123E。

如图14所示，本发明实施例提供一种时域均衡器，包括：反馈滤波器110，该反馈滤波器采用上述所描述的滤波器，用于接收第一采样数据，以及根据该第一采样数据确定反馈滤波器中每个基本单元输出的乘加和；反馈滤波器中包括M₁个依次连接的基本单元；第二累加单元111，与反馈滤波器110以及判决单元112相连，用于根据反馈滤波器110中每个基本单元输出的乘加和，获取当前计算周期内时域均衡器在每个时刻对应的乘加和，并将时域均衡器在每个时刻对应的乘加和输出至判决单元112；其中，任一时刻时域均衡器的乘加和至少为反馈滤波器中每个基本单元在该时刻输出的乘加和之和；判决单元112，与第二累加单元111相连，用于根据时域均衡器在每个时刻对应的乘加和，时域均衡器在每个时刻的判决结果，以及将时域均衡器在每个时刻的判决结果反馈至误差计算单元113；一个采样数据对应一个时刻；误差计算单元113，与判决单元连接，用于根据时域均衡器在每个时刻对应的乘加和以及在时刻的判决结果，获取时域均衡器在每个时刻的判决误差；第一抽头系数更新器114，与误差计算单元113相连，用于根据每个计算周期时域均衡器在每个所述时刻的判决误差、每个所述基本单的抽头对应的抽头系数以及预设步长，更新所述时域均衡器中每个基本单元的抽头系数。

本发明实施例提供一种时域均衡器，该滤波器中仅包含第一移位寄存器组以及第二移位寄存器组以及基本单元组，本发明实施例中通过第一移位寄存器组以及第二移位寄存器组为基本单元组中每个抽头提供采样数据，以使得滤波器根据每个抽头对应的采样数据以及每个抽头的抽头系数获取基本单元组中每个基本单元对应的乘加和，以及通过判决单元和第二累加单元与时域均衡器相互协作来计算每个采样时刻时域均衡器对应的乘加和，以使得时域均衡器中每个抽头的抽头系数在一个计算周期内的每个采样时刻均更新，由于在本发明实施例提供的时域均衡器中，每个基本单元共享计算逻辑，这样可以节省大量硬件资源。本发明实施例与现有技术相比能够降低所耗费的硬件资源。

结合图14，参见图15，本发明实施例提供的时域均衡器，还包括：后向反馈滤波器115，与判决单元112及第二累加单元111连接，用于接收判决单元112输出的判决结果，以及根据判决结果获取后向反馈滤波器输出的乘加和，以及将反馈滤波器输出的乘加和输出至第二累加单元111；第二累加单元111，还用于在一个计算周期内的第一时刻根据反馈滤波器中每个基本单元输出的乘加和以及后向反馈滤波器输出的乘加和，确定时域均衡器在第一时刻输出的乘加和，其中，第一时刻为计算周期内的任意一个时刻。

本发明实施例对上述后向反馈滤波器115的具体结构不进行限定，该后向反馈滤波器115可以采用现有技术中的结构，也可以采用如本发明实施例提供的反馈滤波器与额外的N个抽头组合而成的结构，本发明实施例对此不进行限定，当后向反馈滤波器115采用现有技术中的结构时或者包含额外的N个抽头时，本发明实施例中计算后向反馈滤波器115的乘加和或者该额外的N个抽头可以通过公式

其中，I₂为后向反馈滤波器的乘加和或者该额外的N个抽头的乘加和，I(n-i)为每个抽头对应的采样数据，f(n,i)为每个抽头对应的抽头系数。

如图16所示和图17所示，后向反馈滤波器115包括反馈滤波器1151以及N个抽头；后向反馈滤波器115中的反馈滤波器包括M₂个依次连接的基本单元；后向反馈滤波器在任一时刻的乘加和包括M₂个基本单元在所述时刻输出的乘加和之和以及N个抽头的乘加和；时域均衡器还包括第二抽头系数更新器，用于根据N个抽头中每个所述抽头当前计算周期对应的抽头系数，以及当前计算周期所述抽头对应的判决结果以及预设步长，更新所述后向反馈滤波器中N个抽头中每个抽头对应的抽头系数。

具体的，上述第二抽头系数更新器包括：第三计算单元，用于根据公式

获取上述时域均衡器在第q个时刻对应的乘加和，其中，

表示上述时域均衡器在第q个时刻对应的乘加和，

表示反馈滤波器的乘加和，

表示反馈滤波器中每个基本单元在第q个时刻的乘加和；

表示后向反馈滤波器中M₂个基本单元的乘加和，

表示后向反馈滤波器中N个抽头的乘加和；

第四计算单元，用于根据公式

确定该时域均衡器在第q个时刻的判决结果；其中，Slice()表示函数判决。

第五计算单元，用于根据公式

确定该时域均衡器在第q个时刻的判决误差；

需要说明的是，在每个计算周期内时域均衡器中的每个抽头均更新N₁次，每个时刻时域均衡器对应一个乘加和，以及判决结果和判决误差。

由于获取时域均衡器中每个时刻时域均衡器输出的乘加和的方式和原理均相同，因此，本发明实施例在此仅以第一时刻为例进行说明，并不具有任何指示性含义。

可选的，第二累加单元111具体用于：获取第一时刻，时域均衡器中每个基本单元中的第三移位寄存单元输出的乘加和；将每个基本单元中的第三移位寄存单元在第一时刻输出的乘加和与N个抽头的乘加和进行累加，获取第一时刻时域均衡器输出的乘加和。

需要说明的是，在一个计算周期内，时域均衡器总共输出N₁个乘加和，该N₁个乘加和为时域均衡器在一个计算周期内的每一个时刻对应乘加和，也即在一个计算周期的任意一个时刻，将反馈滤波器110中每个基本单元输出的一个乘加和进行相加，从而确定为该时域均衡器在该时刻输出的乘加和。

示例性的，第一时刻，获取反馈滤波器110中每个基本单元输出的一个乘加和分别为

那么在该第一时刻时域均衡器的乘加和为

因此，在该第一时刻时域均衡器输出的判决结果为

该时域均衡器在该时刻的判决误差为

因此，在一个计算周期内总共存在N₁个判决误差，该N₁个判决误差存储在误差计算单元。

可选的，第一抽头系数更新器，包括：

第一计算单元，与第五移位寄存单元相连，用于在当前计算周期的第1到第M个系统时钟内每个系统时钟，根据第五移位寄存单元中每个第四操作位上的延迟采样数据以及误差计算单元输出的判决误差，确定每个判决误差与第五移位寄存单元中相应的第四操作位上的延迟采样数据的乘积，并获取每个系统时钟对应的更新参数；其中，一个判决误差对应一个第四操作位上的延迟采样数据；其中，一个系统时钟对应的更新参数为每个所述判决误差与第五移位寄存单元中相应的第四操作位上的延迟采样数据的乘积之和；

本发明实施例中的第五移位寄存单元具有N₁个第四操作位，误差计算单元具有N₁个误差操作位，每个误差操作位用于存储一个移入该误差操作位的判决误差，且每个误差操作位均与第五移位寄存单元中的一个操作位对应，因此，在任一一个系统时钟时，由于第五移位寄存单元中存储的延迟采样数据会移动，导致第五移位寄存单元中每个第四操作位上的采样数据会发生变化，因此，在每个系统时钟，误差计算单元中的任意一个误差操作位上的判决误差均对应不同的延迟采样数据，因此，每个系统时钟，获取每个判决误差与第五移位寄存单元中相应的第四操作位上的延迟采样数据的乘积，并将该系统时钟内，所有判决误差与相应的延迟采样数据的乘积之和确定为该系统时钟对应的更新参数，由于每个系统时钟第一存储单元在第0到M-1个系统时钟内每个系统时钟读出一个抽头对应的抽头系数，因此，在第1到第M个系统时钟内每个系统时钟，将该系统时钟对应的更新参数可以确定为前一个系统时钟第一存储单元读出的抽头对应的更新参数。

示例性的，假设第五移位寄存单元中的最高第四操作位与误差计算单元中的最高误差操作位对应，当误差计算单元确定一个计算周期内的判决误差分别为err(0)、err(1)...err(N₁-1)，在第1到第M个系统时钟内的第1个系统时钟时，第五移位寄存单元中的延迟采样数据为X(0)、X(1)、X(2)、...、X(N₁-1)时，则该第1个系统时钟对应的更新参数为err(0)×X(0)+err(1)×X(1)+...+err(N₁-1)×X(N₁-1)；也即第一存储单元在第0到第M-1个系统时钟内的第0个系统时钟读出的抽头的更新参数为err(0)×X(0)+err(1)×X(1)+...+err(N₁-1)×X(N₁-1)；在第1到第M个系统时钟内的第2个系统时钟，第五移位寄存单元中的延迟采样数据为X(1)、X(2)、X(3)、...、X(N₁)时，则该第2个系统时钟对应的更新参数为err(0)×X(1)+err(1)×X(2)+...+err(N₁-1)×X(N₁)，也即第一存储单元在第0到第M-1个系统时钟内的第1个系统时钟读出的抽头的更新参数为err(0)×X(1)+err(1)×X(2)+...+err(N₁-1)×X(N₁)。以此类推，本发明实施例在此不再赘述。

第二计算单元，用于将每个系统时钟对应的更新参数与预设步长相乘，确定每个抽头对应的更新量；

本发明实施例对上述预设步长不进行限定，可以根据需要进行选择。

第一更新单元，用于根据每个抽头的抽头系数及所述抽头对应的更新量，获取所述抽头更新后的抽头系数；

示例性的，若第i个抽头对应的更新量为Δc(i)，第i抽头的更新前的抽头系数为c(i)，则i抽头更新后的抽头系数为c'(i)＝c(i)+Δc(i)。

第一替换单元，用于在第三触发信号有效时，将每个抽头更新后的抽头系数存储在抽头的抽头系数更新前所在的第二存储位中。

可选的，误差计算单元，包括：

第一计算模块，用于根据时域均衡器在每个时刻的乘加和以及在时刻的判决结果，获取每个所述时刻对应的判决误差；以及将每个时刻对应的判决误差依次输入至第三移位寄存器组中；

第三移位寄存单元组，用于接收所述第一计算模块依次输入的判决误差，以及根据移入所述第三移位寄存器组中的判决误差获取包含N₁个判决误差的判决误差序列，以及在每个计算周期内将判决误差序列中的判决误差依次输出给所述第一抽头系数更新器。

可选的，本发明实施例中的第三移位寄存单元组，包括：

第十移位寄存单元，具有N₁个第六操作位，一个所述第六操作位用于存储任一时刻所述时域均衡器输出的判决误差；

第十移位寄存单元，用于依次移入时域均衡器输出的判决误差，以及在第N_CLK-1个系统时钟时，将移入第十移位寄存单元中的判决误差赋值给十一移位寄存单元；

第十一移位寄存单元，与所述第十移位寄存单元相连，用于将当前计算周期移入所述第十一移位寄存单元中的每个判决误差依次输出至所述第一抽头系数更新器。

可选的，本发明实施例中的判决单元112，包括：

第一确定模块，用于根据时域均衡器每个时刻输出的乘加和，从预设星座点中确定与所述时域均衡器在每个所述时刻输出的乘加和最接近的星座点数值；

第二确定模块，用于将所述时域均衡器在每个所述时刻输出的乘加和最接近的星座点数值，确定为所述时域均衡器在每个所述时刻输出的判决结果。

具体的，可以将每个时刻时域均衡器输出的乘加和的实部映射到最近的星座，ATSC(Advanced Television Systems Committee，高级电视业务顾问委员会)的星座为(-7,-5,-3,-1,1,3,5,7)。

如图18示，在该实施例中以ATSC标准中的时域均衡器为例，其中，反馈滤波器中具有5个基本单元，后向反馈滤波器中具有5个基本单元以及33个抽头，每个基本单元具有128个抽头，一个计算周期包括16个采样数据，一个计算周期对应130个系统时钟。

反馈滤波器的输入数据为采样数据x(n)，该采样数据x(n)为复数信号，实部和虚部各10比特，后向反馈滤波器的输入数据为时域均衡器输出的判决结果I(n)，其中，判决结果I(n)为5比特的实数信号。

其中，反馈滤波器包括移位寄存器F0、移位寄存器F1；延迟单元fw_dly、移位寄存器G0、移位寄存器G1以及5个基本单元(图中所示的fw_bu(0)、…、fw_bu(4)构成的基本单元组；后向反馈滤波器中的包括移位寄存器H0、移位寄存器H1，延迟单元bw_dly、移位寄存器I0以及移位寄存器I1以及5个基本单元(图中所示的bw_bu(0)、…、bw_bu(4)构成的基本单元组；移位寄存器H0、移位寄存器F1和移位寄存器H1、移位寄存器G0、移位寄存器G1、移位寄存器I0以及移位寄存器I1均具有16个操作位，位宽均为20比特，移位寄存器F0、移位寄存器H0分别用于采样数据x(n)和I(n)移入，移位寄存器G0以及移位寄存器I0分别用于将经过延迟单元fw_dly及dw_dly延迟32个采样数据的采样数据x(n-32)和I(n-32)移入，例如，移位寄存器F0中的采样数据为X(32)、X(33)、X(34)…X(47)，移位寄存器G0中的采样数据为X(0)、X(1)、X(2)…X(15)；移位寄存器H0中的采样数据为I(32)、I(33)、I(34)…I(47)，移位寄存器I0中的采样数据为I(0)、I(1)、I(2)…I(15)；在第113个系统时钟时，移位寄存器F0将存储在其每个第一操作位上的采样数据X(32)、X(33)、X(34)…X(47)赋值给移位寄存器F1，移位寄存器G0将存储在其每个第一操作位上的采样数据X(0)、X(1)、X(2)…X(15)赋值给移位寄存器G1；移位寄存器H0将存储在其每个操作位上的采样数据I(32)、I(33)、I(34)…I(47)赋值给移位寄存器H1，移位寄存器I0将存储在其每个操作位上的采样数据I(0)、I(1)、I(2)…I(15)赋值给移位寄存器I1，在该计算周期的在第114到129个系统时钟中的每个系统时钟，移位寄存器F1将采样数据X(32)、X(33)、X(34)…X(47)每个系统时钟输出一个至反馈滤波器中的第一基本单元中第一移位寄存器；移位寄存器H1将采样数据I(32)、I(33)、I(34)…I(47)中的采样数据每个系统时钟输出一个至后向反馈滤波器中的第一基本单元中第一移位寄存器。

如图19所示，图19为反馈滤波器中每个基本单元中的采样数据移动图，在第112个系统时钟时，F0和G0赋值给F1和G1，H0和I0赋值给H1和I1。在第114到129个系统时钟内，F1和G1将采样数据移入fw_bu(0)中的第一移位寄存单元(即图中的第一移位寄存单元)和第四移位寄存单元(即图中的第四移位寄存单元)，H1和I1移入bw_bu(0)的第一移位寄存单元和第四移位寄存单元(其中后向反馈滤波器中每个基本单元中的采样数据移动图均和反馈滤波器中每个基本单元中的采样数据移动图相似，具体可以参考图19，本发明实施例在此不再赘述)。

在每个采样时刻，图18所示的时域均衡器在该采样时刻输出的乘加和减去该采样时刻的判决结果得到的判决误差，移入移位寄存器J0中。在第129个系统时钟，将J0赋值给移位寄存器J1，J0和J1长度均为16。J1将16个判决误差输出给反馈滤波器以及后向反馈滤波器中每个基本单元，用于时域均衡器根据判决误差以及每个抽头对应的采样数据以及抽头系数获取每个抽头更新后的抽头系数，时域均衡器在第3个系统时钟至第130个系统时钟根据更新后的抽头系数对每个抽头进行更新。N_T个后向抽头在每个符号根据判决误差、判决结果和步长更新一次，具体的N_T个后向抽头的更新方式可以参考现有技术中的方案，本发明实施例对此不进行限制。

每个采样时刻得到时域均衡器输出的乘加和，将该采样时刻得到时域均衡器输出的乘加和直接映射到最近的星座得到判决结果。

图19中所示的第一存储单元用于存储抽头系数，在每个计算周期的第0到第127个系统时钟，从地址0到地址127读出抽头系数c(i)，与第二移位寄存器单元中每个采样数据相乘累加，在一下个计算周期得到16个bs(n)到bs(n+15)个乘加和，当前计算周期得到bs(n-16)到bs(n-1)个乘加和。在第3到130个系统时钟周期内判决误差与延时采样数据及预设步长相乘得到每个抽头对应的抽头系数更新量Δc(i)，将每个抽头对应的抽头系数更新量与该抽头上一时刻的抽头系数相加，获取该抽头当前时刻的抽头系数，并将当前时刻每个抽头的抽头系数存储在该抽头的抽头系数在上一时刻在第一存储单元中所处的存储位中，即为每个抽头更新后的抽头系数。反馈滤波器中抽头为复数，实部和虚部各25比特，第一存储单元位宽为50比特。后向滤波器组抽头为实数，只有实部25比特，第一存储单元位宽为25比特。

第二存储单元，也即双端口第二存储单元用于存储采样数据及延时数据，当作移位寄存器使用，每16个符号周期移位16个地址，延时采样数据为延时32个符号周期的数据。在第0到126个系统时钟内读第二存储单元，按后进先出的顺序。第二存储单元输出的数据部分作为第二移位寄存单元的输入，延时采样数据部分作为第五移位寄存单元的输入。在bu_out_vld有效时，将第一移位寄存单元和第四移位寄存单元的输出写入第二存储单元中x(n)到x(n-15)所在的地址，分别作为第二存储单元的采样数据和延时采样数据部分。反馈滤波器中的采样数据和延时采样数据均为复数，实部和虚部各10比特，第二存储单元位宽为40比特，数据位于存储器输出的低20比特，延时采样数据位于第二存储单元输出的高20比特。后向反馈滤波器组数据及延时采样数据为实数判决结果，只有实部5比特，位宽为10比特，采样数据位于第二存储单元输出的低5比特，延时采样数据位于存储器输出的高5比特。

如图19所示，第一移位寄存单元在信号bu_out_vld有效时接收前一基本单元16个采样数据，(反馈滤波器的第一基本单元中的第一移位寄存单元接收移位寄存器F1依次发送的16个采样数据，后向反馈滤波器的第一基本单元的第一移位寄存单元接收H1依次发送的16个延迟采样数据；第二基本单元中的第一移位寄存单元接收第一基本单元依次发送的16个采样数据，后续基本单元之间接收的采样数据依次类推)。第一移位寄存单元在接收新的采样数据的同时，将前一个计算周期保存在第一移位寄存单元种的采样数据写入第二存储单元中，在每个计算周期内的第0个系统时钟将数据赋值给第二移位寄存单元。在反馈滤波器中第一移位寄存单元存储复数数据，位宽为20比特；在后向反馈滤波器组中第一移位寄存单元存储实数判决结果，位宽为5比特。在反馈滤波器中第一个基本单元中第一移位寄存单元接收移位寄存器F1的数据，在后向反馈滤波器组第一个基本单元中的第一移位寄存单元接收移位寄存器H1的采样数据。

第二移位寄存单元在bu_set_vld有效时初始化为第一移位寄存单元的值，在第1到127个系统时钟，每个时钟移入第二存储单元输出的采样数据部分。在第1到128个系统时钟周期内，第二移位寄存单元中16个数据分别与抽头系数相乘后各自累加。基本单元计算周期结束后将累加结果写入第三移位寄存单元。在信号bu_out_vld有效时，第二移位寄存单元依次输出16个采样数据(从x(n+15)到x(n)或从I(n+15-1)到I(n))给下一基本单元。第二存储单元与第一存储单元数据位宽相同。

第三移位寄存单元在第129个系统时钟获得乘加和实数部分截位后数据，在下一个计算周期内按时间先后顺序每个符号输出一个乘加和，以bs(n)到bs(n+15)的顺序，作为整个时域均衡器输出的一部分，第三移位寄存单元数据位宽为20比特实数。

第四移位寄存单元在信号bu_out_vld有效时接收前一基本单元16个延时采样数据(反馈滤波器的第一基本单元的第四移位寄存单元接收G1依次发送的16个延迟采样数据，后向反馈滤波器的第一基本单元的第四移位寄存单元接收I1依次发送的16个延迟采样数据，第二基本单元接收第一基本单元依次输出的16个采样数据或者延迟采样数据，后续的基本单元之间的采样数据或者延迟采样数据的移动均类似，本发明实施例再此不再赘述)，延时采样数据比数据滞后32个符号。第四移位寄存单元在接收新的延时数据的同时，将前一个计算周期保存的延时数据与第一移位寄存单元的数据以相同地址一起写入第二存储单元的高20比特和低20比特。在bu_set_vld有效时将延时数据赋值给第五移位寄存单元。第四移位寄存单元位宽与第一移位寄存单元相同。在反馈滤波器第一个基本单元，第四移位寄存单元接收移位寄存器G1的数据，在后向滤波器组第一个基本单元，第四移位寄存单元接收移位寄存器I1的数据。

第五移位寄存单元在bu_set_vld有效时初始化为第四移位寄存单元的值，在第1到127个系统时钟内移入第二存储单元中的延时数据部分。在第1到128个系统时钟周期内，第五移位寄存单元中16个数据分别与16个判决误差相乘后累加，累加结果乘上步长，更新抽头系数，一个抽头在一个计算周期更新一次。在信号bu_out_vld有效时第五移位寄存单元输出16个数据(x(n-32)到x(n-17)或I(n-32)到I(n-17))给下一基本单元。第五移位寄存单元位宽与第四移位寄存单元相同。

本发明实施例还提供一种接收机，该接收机包括上述实施例所描述的时域均衡器。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器执行本发明各个实施例所述方法的全部或部分步骤。所述存储介质是非短暂性(英文：non-transitory)介质，包括：快闪存储单元、移动硬盘、只读存储单元、随机存取存储单元、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (20)

1.一种滤波器，其特征在于，包括：第一移位寄存单元组、第二移位寄存单元组以及与所述第一移位寄存单元组和所述第二移位寄存单元组相连的基本单元组；所述基本单元组包括至少一个基本单元，每个所述基本单元包括M个抽头；

所述第一移位寄存单元组，用于接收采样数据，以及根据所述采样数据获取包含N₁个采样数据的第一采样数据序列，以及在每个计算周期内将所述第一采样数据序列中的采样数据移入第一基本单元；所述第一基本单元为所述基本单元组中的第一个基本单元；

所述第二移位寄存单元组，用于接收所述采样数据，以及根据所述采样数据获取延迟采样数据，以及根据所述延迟采样数据获取包括N₁个延迟采样数据的第二采样数据序列，以及在每个所述计算周期内将所述第二采样数据序列中的延迟采样数据移入所述第一基本单元；其中，所述第二采样数据序列中的任一延迟采样数据相对于所述第一采样数据序列中与所述延迟采样数据处于同一时刻的采样数据延迟L个计算周期；

当所述基本单元组包括两个或两个以上的基本单元时，所述基本单元组中除所述第一基本单元之外的任一所述基本单元用于接收与其相连的前一基本单元输出的采样数据以及延迟采样数据；

任一所述基本单元，用于根据任一所述计算周期，所述基本单元中每个抽头的抽头系数以及所述基本单元中每个所述抽头对应的采样数据，确定所述基本单元在任一所述计算周期对应的乘加和。

2.根据权利要求1所述的滤波器，其特征在于，对于第二基本单元，所述第二基本单元为所述基本单元组中的任意一个；

所述第二基本单元，包括：第一存储单元、第二存储单元、第一移位寄存单元、第二移位寄存单元、第三移位寄存单元、第一乘法器组以及第一累加单元；

其中，所述第一存储单元具有至少M个第一存储位，一个所述第一存储位与一个抽头对应，用于存储所述抽头的抽头系数；

所述第二存储单元具有至少M个第二存储位，一个所述第二存储位用于存储一个采样数据以及与所述采样数据处于同一时刻的延迟采样数据；

所述第一移位寄存单元包括N₁个第一操作位，一个所述第一操作位用于存储一个移入所述第一操作位的采样数据，所述第一移位寄存单元用于在第一触发信号有效时，将第三采样数据序列中的每个所述采样数据依次移入所述第二存储单元中的所述第二存储位，以及将所述第一采样数据序列中的每个所述采样数据写入所述第一操作位；以及在当前计算周期的第零个系统时钟时，将所述第一采样数据序列包含的采样数据赋值给第二移位寄存单元；其中，第三采样数据序列中的采样数据为当前计算周期之前的一个计算周期存储在所述第一移位寄存单元中的采样数据；其中，一个所述计算周期包括NCLK个系统时钟；

所述第二移位寄存单元包括N₁个第一操作位，所述第二移位寄存单元用于在第二触发信号有效时，写入所述第一采样数据序列中的每个所述采样数据，以及在第1至第M-1个系统时钟内每个所述系统时钟写入所述第二存储单元按照第一预设顺序输出的采样数据，以及在所述第一触发信号有效时，按照第二预设顺序将当前计算周期存储在所述第一移位寄存单元中的第一采样数据序列中的采样数据输出至第三基本单元；

所述第一乘法器组，与所述第二移位寄存单元相连，用于在任一所述计算周期的第0到第M-1个系统时钟内每个所述系统时钟，根据所述第二移位寄存单元中每个所述第一操作位上的采样数据以及从所述第一存储单元中获取的抽头系数，确定每个所述抽头对应的相乘结果，以及将每个抽头对应的相乘结果输出至第一累加单元；其中，一个所述抽头对应的相乘结果指所述抽头的抽头系数分别与所述第二移位寄存单元中每个所述第一操作位上的采样数据的乘积；

所述第一累加单元，具有N₁个第三操作位，一个所述第三操作位用于存储一个抽头的抽头系数与采样数据的乘积；所述第一累加单元具体用于，将所述计算周期内位于相同第三操作位上的每个所述抽头的抽头系数与采样数据的乘积相加，并将相同第三操作位上的每个所述抽头的抽头系数与采样数据的乘积相加之和确定为所述第二基本单元输出的乘加和，以及将所述第二基本单元输出的乘加和按照先后顺序依次输出至第三移位寄存单元；其中，所述第二基本单元对应N₁个乘加和。

3.根据权利要求2所述的滤波器，其特征在于，

当所述第二基本单元为所述基本单元组中的第一基本单元时，所述第一采样数据序列由所述第一移位寄存单元组输出；

当所述第二基本单元为所述基本单元组中除所述第一基本单元之外的任一基本单元时，所述第一采样数据序列由所述基本单元组中与所述第二基本单元相连且位于所述第二基本单元之前的一个基本单元输出。

4.根据权利要求2所述的滤波器，其特征在于，所述第二基本单元，还包括：第四移位寄存单元以及第五移位寄存单元；

其中，所述第四移位寄存单元具有N₁个第四操作位，一个所述第四操作位用于存储一个延迟采样数据，所述第四移位寄存单元用于在所述第一触发信号有效时，将第四采样数据序列中的每个延迟采样数据写入所述第二存储单元中的所述第二存储位，其中，所述延迟采样数据和与所述延迟采样数据处于同一时刻的采样数据位于相同的第二存储位；以及将所述第二采样数据序列中的每个所述延迟采样数据写入所述第四操作位；以及在所述第二触发信号有效时，将所述第二采样数据序列中的延迟采样数据赋值给所述第五移位寄存单元；其中，所述第四采样数据序列为当前计算周期之前的一个计算周期存储在所述第一移位寄存单元中的N₁个延迟采样数据；

所述第五移位寄存单元具有N₁个第四操作位，所述第五移位寄存单元用于在所述第二触发信号有效时，写入所述第四采样数据序列中的每个所述延迟采样数据，以及在第1到M-1个系统时钟内的每个所述系统时钟写入所述第二存储单元按照第一预设顺序输出的延迟采样数据。

5.根据权利要求3所述的滤波器，其特征在于，所述第二基本单元，还包括：第四移位寄存单元以及第五移位寄存单元；

其中，所述第四移位寄存单元具有N₁个第四操作位，一个所述第四操作位用于存储一个延迟采样数据，所述第四移位寄存单元用于在所述第一触发信号有效时，将第四采样数据序列中的每个延迟采样数据写入所述第二存储单元中的所述第二存储位，其中，所述延迟采样数据和与所述延迟采样数据处于同一时刻的采样数据位于相同的第二存储位；以及将所述第二采样数据序列中的每个所述延迟采样数据写入所述第四操作位；以及在所述第二触发信号有效时，将所述第二采样数据序列中的延迟采样数据赋值给所述第五移位寄存单元；其中，所述第四采样数据序列为当前计算周期之前的一个计算周期存储在所述第一移位寄存单元中的N₁个延迟采样数据；

所述第五移位寄存单元具有N₁个第四操作位，所述第五移位寄存单元用于在所述第二触发信号有效时，写入所述第四采样数据序列中的每个所述延迟采样数据，以及在第1到M-1个系统时钟内的每个所述系统时钟写入所述第二存储单元按照第一预设顺序输出的延迟采样数据。

6.根据权利要求1-5任意一项所述的滤波器，其特征在于，所述第一移位寄存单元组，包括：

第六移位寄存单元，具有N₁个第一操作位，所述第六移位寄存单元用于将采样数据移入所述第六移位寄存单元中的第一操作位，以及在第N_CLK-N₁-2个系统时钟时，将包含N₁个采样数据的第一采样数据序列赋值给第七移位寄存单元；

所述第七移位寄存单元，与所述第六移位寄存单元相连，用于接收所述第一采样数据序列，以及在第N_CLK-N₁至第N_CLK-1个系统时钟内每个所述系统时钟，将所述第一采样数据序列中的每个所述采样数据按照第三预设顺序依次输出至所述第一基本单元。

7.根据权利要求1-5任意一项所述的滤波器，其特征在于，所述第二移位寄存单元组，包括：

延迟单元，用于接收所述采样数据，并将所述采样数据延迟L个计算周期，获取延迟采样数据，以及将所述延迟采样数据输出至第八移位寄存单元中；

所述第八移位寄存单元，与所述延迟单元相连，用于移入所述延迟采样数据，并将所述延迟采样数据按照移入所述第八移位寄存单元的顺序存储，以及在第N_CLK-N₁-2个系统时钟时，将包含N₁个延迟采样数据的第二采样数据序列赋值给第九移位寄存单元；

所述第九移位寄存单元，与所述第八移位寄存单元相连，用于接收所述第二采样数据序列，以及在所述N_CLK-N₁到N_CLK-1个系统时钟内，将所述第二采样数据序列中的每个所述延迟采样数据按照第三预设顺序依次输出至所述第一基本单元。

8.一种时域均衡器，其特征在于，包括：

反馈滤波器，所述反馈滤波器采用如权利要求1-7任意一项所述的滤波器，用于接收第一采样数据，以及根据所述第一采样数据确定所述反馈滤波器中每个所述基本单元输出的乘加和；所述反馈滤波器中包括M₁个依次连接的基本单元；

第二累加单元，与所述反馈滤波器以及判决单元相连，用于根据所述反馈滤波器中每个所述基本单元输出的乘加和，获取当前计算周期内所述时域均衡器在每个时刻对应的乘加和，并将所述时域均衡器在每个时刻对应的乘加和输出至所述判决单元；其中，任一时刻所述时域均衡器的乘加和至少为所述反馈滤波器中每个所述基本单元在该时刻输出的乘加和之和；

所述判决单元，与所述第二累加单元相连，用于根据所述时域均衡器在每个时刻对应的乘加和，获取所述时域均衡器在每个所述时刻的判决结果，以及将所述时域均衡器在每个所述时刻的判决结果反馈至误差计算单元；

所述误差计算单元，与所述判决单元连接，用于根据所述时域均衡器在每个时刻对应的乘加和以及在所述时刻的判决结果，获取所述时域均衡器在每个所述时刻的判决误差；

第一抽头系数更新器，与所述误差计算单元相连，用于根据每个计算周期所述时域均衡器在每个所述时刻的判决误差、每个所述基本单的抽头对应的抽头系数以及预设步长，更新所述时域均衡器中每个所述基本单元的抽头系数。

9.根据权利要求8所述的时域均衡器，其特征在于，所述时域均衡器，还包括：

后向反馈滤波器，与所述判决单元及所述第二累加单元连接，用于接收所述判决单元输出的判决结果，以及根据所述判决结果获取所述后向反馈滤波器输出的乘加和，以及将所述反馈滤波器输出的乘加和输出至所述第二累加单元；

所述第二累加单元，还用于在一个计算周期内的第一时刻根据所述反馈滤波器中每个所述基本单元输出的乘加和以及所述后向反馈滤波器输出的乘加和，确定所述时域均衡器在第一时刻输出的乘加和，其中，所述第一时刻为所述计算周期内的任意一个时刻。

10.根据权利要求9所述的时域均衡器，其特征在于，所述后向反馈滤波器包括所述反馈滤波器以及N个抽头；所述后向反馈滤波器中的所述反馈滤波器包括M₂个依次连接的基本单元；所述后向反馈滤波器在任一时刻的乘加和包括所述M₂个基本单元在所述时刻输出的乘加和之和以及所述N个抽头的乘加和；

所述时域均衡器还包括第二抽头系数更新器，用于根据所述N个抽头中每个所述抽头当前计算周期对应的抽头系数，以及当前计算周期所述抽头对应的判决结果以及预设步长，更新所述后向反馈滤波器中所述N个抽头中每个所述抽头对应的抽头系数。

11.根据权利要求10所述的时域均衡器，其特征在于，第二基本单元还包括具有N₁个第四操作位的第三移位寄存单元，一个所述第四操作位用于存储一个乘加和；所述第三移位寄存单元具体用于，写入第一累加单元输出的N₁个乘加和，以及在所述当前计算周期的下一个计算周期按照所述乘加和写入所述第三移位寄存单元的顺序将所述N₁个乘加和依次输出；

所述第二累加单元具体用于：

获取所述第一时刻，所述时域均衡器中每个所述基本单元中的所述第三移位寄存单元输出的乘加和；

将每个所述基本单元中的第三移位寄存单元在所述第一时刻输出的乘加和与所述N个抽头的乘加和进行累加，获取第一时刻所述时域均衡器输出的乘加和。

12.根据权利要求11所述的时域均衡器，其特征在于，所述第一抽头系数更新器，包括：

第一计算单元，与第五移位寄存单元相连，用于在当前计算周期的第1到第M个系统时钟内每个所述系统时钟，根据所述第五移位寄存单元中每个所述第四操作位上的延迟采样数据以及所述误差计算单元输出的判决误差，确定每个所述判决误差与所述第五移位寄存单元中相应的第四操作位上的延迟采样数据的乘积，并获取每个所述系统时钟对应的更新参数；其中，一个所述判决误差对应一个所述第四操作位上的延迟采样数据；其中，一个所述系统时钟对应的更新参数为每个所述判决误差与所述第五移位寄存单元中相应的第四操作位上的延迟采样数据的乘积之和；

第二计算单元，用于将每个所述系统时钟对应的更新参数与预设步长相乘，确定每个抽头对应的更新量；

第一更新单元，用于根据每个抽头的抽头系数及所述抽头对应的更新量，获取所述抽头更新后的抽头系数；

第一替换单元，用于在第三触发信号有效时，将每个所述抽头更新后的抽头系数存储在所述抽头的抽头系数更新前所在的第二存储位中。

13.根据权利要求8所述的时域均衡器，其特征在于，所述误差计算单元，包括：

第一计算模块，用于根据所述时域均衡器在每个时刻的乘加和以及在所述时刻的判决结果，获取每个所述时刻对应的判决误差；以及将每个所述时刻对应的判决误差依次输入至第三移位寄存器组中；

第三移位寄存单元组，用于接收所述第一计算模块依次输入的判决误差，以及根据移入所述第三移位寄存器组中的判决误差获取包含N₁个判决误差的判决误差序列，以及在每个计算周期内将判决误差序列中的判决误差依次输出给所述第一抽头系数更新器。

14.根据权利要求9-12任意一项所述的时域均衡器，其特征在于，所述误差计算单元，包括：

第一计算模块，用于根据所述时域均衡器在每个时刻的乘加和以及在所述时刻的判决结果，获取每个所述时刻对应的判决误差；以及将每个所述时刻对应的判决误差依次输入至第三移位寄存器组中；

第三移位寄存单元组，用于接收所述第一计算模块依次输入的判决误差，以及根据移入所述第三移位寄存器组中的判决误差获取包含N₁个判决误差的判决误差序列，以及在每个计算周期内将判决误差序列中的判决误差依次输出给所述第一抽头系数更新器。

15.根据权利要求13所述的时域均衡器，其特征在于，所述第三移位寄存单元组，包括：

第十移位寄存单元，具有N₁个第六操作位，一个所述第六操作位用于存储任一时刻所述时域均衡器输出的判决误差；

所述第十移位寄存单元，用于依次移入所述时域均衡器输出的判决误差，以及在第N_CLK-1个系统时钟时，将移入所述第十移位寄存单元中的判决误差赋值给第十一移位寄存单元；

所述第十一移位寄存单元，与所述第十移位寄存单元相连，用于将当前计算周期移入所述第十一移位寄存单元中的每个判决误差依次输出至所述第一抽头系数更新器。

16.根据权利要求14所述的时域均衡器，其特征在于，所述第三移位寄存单元组，包括：

第十移位寄存单元，具有N₁个第六操作位，一个所述第六操作位用于存储任一时刻所述时域均衡器输出的判决误差；

所述第十移位寄存单元，用于依次移入所述时域均衡器输出的判决误差，以及在第N_CLK-1个系统时钟时，将移入所述第十移位寄存单元中的判决误差赋值给第十一移位寄存单元；

所述第十一移位寄存单元，与所述第十移位寄存单元相连，用于将当前计算周期移入所述第十一移位寄存单元中的每个判决误差依次输出至所述第一抽头系数更新器。

17.根据权利要求8所述的时域均衡器，其特征在于，所述判决单元，包括：

第一确定模块，用于根据时域均衡器每个时刻输出的乘加和，从预设星座点中确定与所述时域均衡器在每个所述时刻输出的乘加和最接近的星座点数值；

第二确定模块，用于将所述时域均衡器在每个所述时刻输出的乘加和最接近的星座点数值，确定为所述时域均衡器在每个所述时刻输出的判决结果。

18.根据权利要求9-13、15-16中任意一项所述的时域均衡器，其特征在于，所述判决单元，包括：

第一确定模块，用于根据时域均衡器每个时刻输出的乘加和，从预设星座点中确定与所述时域均衡器在每个所述时刻输出的乘加和最接近的星座点数值；

第二确定模块，用于将所述时域均衡器在每个所述时刻输出的乘加和最接近的星座点数值，确定为所述时域均衡器在每个所述时刻输出的判决结果。

19.根据权利要求14所述的时域均衡器，其特征在于，所述判决单元，包括：

第一确定模块，用于根据时域均衡器每个时刻输出的乘加和，从预设星座点中确定与所述时域均衡器在每个所述时刻输出的乘加和最接近的星座点数值；

第二确定模块，用于将所述时域均衡器在每个所述时刻输出的乘加和最接近的星座点数值，确定为所述时域均衡器在每个所述时刻输出的判决结果。

20.一种接收机，其特征在于，所述接收机包括如权利要求8-19任意一项所述的时域均衡器。

Images