KR20080040892A - 적응 등화기 및 적응 등화 방법 - Google Patents

적응 등화기 및 적응 등화 방법 Download PDF

Info

Publication number
KR20080040892A
KR20080040892A KR1020060108832A KR20060108832A KR20080040892A KR 20080040892 A KR20080040892 A KR 20080040892A KR 1020060108832 A KR1020060108832 A KR 1020060108832A KR 20060108832 A KR20060108832 A KR 20060108832A KR 20080040892 A KR20080040892 A KR 20080040892A
Authority
KR
South Korea
Prior art keywords
filtering
parallel
updating
filters
coefficients
Prior art date
Application number
KR1020060108832A
Other languages
English (en)
Inventor
이철희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060108832A priority Critical patent/KR20080040892A/ko
Priority to US11/746,882 priority patent/US20080107166A1/en
Priority to PCT/KR2007/003879 priority patent/WO2008056871A1/en
Publication of KR20080040892A publication Critical patent/KR20080040892A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03611—Iterative algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

본 발명은 고속으로 입력되는 데이터에 대해 적응적으로 동작하면서 필터링 계수를 정확하게 업데이트 할 수 있는 LMS 알고리즘을 이용하는 적응 등화기 및 적응 등화 방법에 관한 것으로, 본 발명의 한 유형에 따른 장치는, 병렬 구조를 갖는 n개의 필터; 병렬 구조를 갖고, n개의 필터로부터 각각 출력되는 신호에 대한 에러를 생성하는 n개의 에러 생성 유니트; 병렬 구조를 갖고, n개의 에러 생성 유니트로부터 각각 출력되는 에러와 n개의 필터로 입력되는 데이터를 이용하여 n개의 필터 각각에 대한 필터링 계수를 업데이트하는 n개의 필터링 계수 업데이트 유니트; 및 클록을 n분주하고, 서로 위상이 다른 n분주된 클록을 상기 n개의 필터, n개의 에러 생성 유니트, 및 n개의 필터링 계수 업데이트 유니트로 각각 제공하는 클록 분주기를 포함한다.

Description

적응 등화기 및 적응 등화 방법{Adaptive Equalizer and adaptive equalizing method}
도 1은 LMS 알고리즘을 사용하는 적응 등화기의 일반적인 기능 블록도이다.
도 2는 도 1에 도시된 필터의 상세한 회로도이다.
도 3은 본 발명의 일 실시 예에 따른 적응 등화기의 기능 블록도이다.
도 4는 도 3에 도시된 필터의 상세한 회로도이다.
도 5는 도 3에 도시된 필터링 계수 업데이트 유니트의 기능 블록도이다.
도 6은 도 5에 도시된 제 2 필터 계수 업데이트부의 상세한 회로도의 일 실시 예이다.
도 7은 도 5에 도시된 제 2 필터 계수 업데이트부의 상세한 회로도의 다른 실시 예이다.
도 8은 본 발명의 다른 실시 예에 따른 적응 등화 방법의 동작 흐름도이다.
도 9는 도 8에 도시된 필터링 계수를 병렬로 업데이터 하는 단계의 동작 흐름도이다.
본 발명은 적응 등화기에 관한 것으로, 특히, LMS(Least Mean Square, 이하 LMS라고 약함) 알고리즘을 사용하는 적응 등화기 및 적응 등화 방법에 관한 것이다.
등화기는 왜곡된 신호를 보상한다. 적응 등화기는 매 클록마다 채널 특성에 적응적으로 등화기의 계수를 업데이트하여 왜곡된 신호를 보상한다. 이러한 적응 등화기는 다양한 수신기 뿐 아니라 PRML(Partial Response Maximum Likelihood) 기술을 사용하는 하드디스크(HDD) 및 광 디스크(ODD)에 적용될 수 있다.
그러나 송수신기간에 데이터 전송 속도가 점차적으로 고속화되고, 하드디스크 및 광 디스크에 대한 재생속도가 고속화됨에 따라 고속으로 입력되는 신호의 왜곡을 보상할 수 있는 적응 등화기가 제안되고 있다.
LMS 알고리즘을 사용하는 적응 등화기는 등화기 계수를 업데이트 하는데 필요한 연산량을 줄여 고속으로 입력되는 신호의 왜곡을 보상한다.
도 1은 LMS 알고리즘을 사용하는 적응 등화기의 일반적인 기능 블록도이다. 도 1을 참조하면, LMS 알고리즘을 사용하는 적응 등화기는 필터(101), 에러 생성부(102), 및 필터링 계수 업데이트부(103)로 구성된다.
필터(101)는 도 2에 도시된 바와 같이 유한 임펄스 응답(Finite Impulse Response, FIR) 필터로 구성된다. 입력 데이터가 시스템 클록에 동기되어 들어오면, 필터(101)는 매 클록마다 필터링 계수 업데이트부(103)로부터 입력되는 업데이트된 n개의 필터링 계수 값((Ck+1)1 ∼(Ck+1)i)을 입력 데이터에 곱한다. 그리고, 각 탭(tap)마다 곱한 결과 값을 모두 더한 결과를 적응 등화기의 출력(Eq_out)으로서 출력한다.
에러 생성부(102)는 매 시스템 클록마다 필터(101)의 출력(Eq_out)과 사전에 설정한 기준 값(reference value)간의 차를 검출하고, 검출된 차를 에러로서 출력한다. 출력되는 에러는 필터링 계수 업데이트부(103)로 전송된다.
필터링 계수 업데이트부(103)는 LMS알고리즘에 의거하여 매 시스템 클록마다 필터(101)와 에러 생성부(102)로부터 입력되는 데이터를 이용하여 필터링 계수를 업데이트 한다. 즉, 필터링 계수 업데이트부(103)는 수학식 1에 의해 필터링 계수를 업데이트 한다.
Figure 112006081038448-PAT00001
수학식 1에서 C는 필터링 계수이다. Ck는 이전에 사용된 필터링 계수이고, Ck+1은 현재 사용될 필터링 계수이다. μ는 이득 상수(gain constant)로서, 채널 상태에 따라 사전에 설정된다. ε는 추정된 에러(estimation error)로서, 에러 생성부(102)에서 출력된 값이다. LMS 알고리즘은 상기 ε를 최소화하여 SNR(Signal to Noise Ratio)을 높인다. X는 입력 데이터이다.
그러나, 도 1과 같은 LMS 알고리즘을 사용하는 적응 등화기는 매 시스템 클록마다 필터링 계수를 업데이트 하기 위한 연산을 수행하여야 하므로, 입력되는 데이터에 대한 고속 처리에 한계가 있다. 따라서 적응 등화기로 입력되는 데이터의 전송 속도가 상기 필터링 계수를 업데이트 하기 위한 연산을 수행하지 못할 정도로 빠를 경우에, 상기 적응 등화기는 오동작하게 된다.
본 발명이 이루고자 하는 기술적 과제는 고속으로 입력되는 데이터에 대해 적응적으로 동작하면서 필터링 계수를 정확하게 업데이트 할 수 있는 LMS 알고리즘을 이용하는 적응 등화기 및 적응 등화 방법을 제공하는데 있다.
상술한 기술적 과제들을 달성하기 위하여 본 발명의 한 유형에 따른 장치는, 병렬 구조를 갖는 n개의 필터; 병렬 구조를 갖고, 상기 n개의 필터로부터 각각 출력되는 신호에 대한 에러를 생성하는 n개의 에러 생성 유니트; 병렬 구조를 갖고, 상기 n개의 에러 생성 유니트로부터 각각 출력되는 에러와 상기 n개의 필터로 입력되는 데이터를 이용하여 상기 n개의 필터 각각에 대한 필터링 계수를 업데이트하는 n개의 필터링 계수 업데이트 유니트; 및 클록을 n분주하고, 서로 위상이 다른 n분주된 클록을 상기 n개의 필터, 상기 n개의 에러 생성 유니트, 및 상기 n개의 필터링 계수 업데이트 유니트로 각각 제공하는 클록 분주기를 포함하고, 상기 n은 2이상의 자연수인 것을 특징으로 하는 적응 등화기를 제공한다.
상기 필터링 계수 업데이트 유니트는, 상기 n개의 에러 생성 유니트로부터 각각 출력되는 에러와 상기 n개의 필터로 입력되는 데이터를 이용하여 상기 n개의 필터 각각에 대한 필터링 계수를 업데이트 하는 제 1 필터링 계수 업데이트부; 상기 업데이트된 n개의 필터 각각에 대한 필터링 계수를 가산한 결과로 상기 n개의 필터중 대응되는 필터의 필터링 계수를 업데이트 하는 제 2 필터링 계수 업데이트부를 포함하는 것이 바람직하다.
상술한 기술적 과제들을 달성하기 위하여 본 발명의 한 유형에 따른 방법은, 입력 데이터를 병렬로 필터링하는 단계; 상기 병렬로 필터링된 결과와 기준값간의 에러를 병렬로 생성하는 단계; 및 상기 병렬로 생성된 에러와 상기 병렬로 필터링 되기 이전의 입력 데이터를 이용하여 필터링 계수를 병렬로 업데이트 하는 단계를 포함하고, 상기 필터링 단계, 에러를 병렬로 생성하는 단계 및 상기 필터링 계수를 병렬로 업데이트 하는 단계는 서로 위상이 다른 n분주된 클록 주기로 수행되는 것을 특징으로 하는 적응 등화 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시 예에 따른 적응 등화기(300)의 기능 블록도이다. 도 3을 참조하면, 적응 등화기(300)는 병렬 구조를 갖는 제 1 내지 제 n 필터(310_1∼310_n), 병렬 구조를 갖는 제 1 내지 제 n 에러 생성 유니트(320_1∼320_n), 병렬 구조를 갖는 제 1 내지 제 n 필터링 계수 업데이트 유니트(330_1∼330_n), 및 클록 분주기(340)를 포함한다. 따라서, 도 3은 n개의 경로로 운영되는 적응 등화기로 정의할 수 있다.
제 1 내지 제 n 필터(310_1∼310_n)는 각각 FIR(Finite Impulse Response) 필터로 구성된다. 각각 클록 분주기(340)로부터 제공되는 클록에 동기되어 입력 데이터가 입력되면, 제 1 내지 제 n 필터(310_1∼310_n)는 매 클록마다 제 1 내지 제 n 필터 계수 업데이트 유니트(330_1∼330_n)로부터 제공되는 업데이트된 필터링 계수를 각 탭마다 곱한다. 제 1 내지 제 n 필터(310_1∼310_n)는 각 탭마다 곱한 결과 값을 모두 가산하고, 가산한 결과를 출력한다.
즉, 클록 분주기(340)로부터 제공되는 클록(클록/n1)에 동기되어 입력 데이터 1이 입력되면, 제 1 필터(310_1)는 매 클록마다 제 1 필터링 계수 업데이트 유니트(330_1)로부터 제공되는 업데이트된 필터링 계수를 각 탭마다 곱한다. 제 1 필터(310_1)는 각 탭마다 곱한 결과 값을 모두 가산하고, 가산한 결과를 적응 등화기(300)의 출력신호(Eq_out1)로서 출력한다.
클록 분주기(340)로부터 제공되는 클록(클록/nn)에 동기되어 입력 데이터 n이 입력되면, 제 n 필터(310_n)는 매 클록마다 제 n 필터링 계수 업데이트 유니트(330_n)로부터 제공되는 업데이트된 필터링 계수를 곱한다. 제 n 필터(310_n)는 각 탭마다 곱한 결과 값을 모두 가산하고, 가산한 결과를 적응 등화기(300)의 출력신호(Eq_outn)로서 출력한다.
입력 데이터 1 내지 n은 병렬로 입력된다. 적응 등화기(300)의 n개의 출력신호(Eq_out1∼Eq_outn)는 병렬로 출력된다. 입력 데이터 1 내지 n이 입력되는 라인과 n개의 출력신호(Eq_out1∼Eq_outn)가 출력되는 라인은 각각 경로로 정의할 수 있다.
제 1 내지 제 n 필터(310_1∼310_n)는 도 4에 도시된 바와 같이 구성될 수 있다. 도 4는 제 1 필터(310_1)의 상세한 구성도이다. 도 4를 참조하면, 제 1 필 터(310_1)는 I개 시프트 레지스터(400), i개 곱셈기(401_1∼401_n), 및 가산기(402)를 포함한다.
시프트 레지스터(400)는 입력 데이터 1이 입력되면, 클록(클록/n1)에 동기되어 1개씩 시프트한다. 제 1 내지 제 i 곱셈기(401_1∼401_i)는 시프트 레지스터(400)로부터 출력되는 신호에 제 1 필터링 계수 업데이트 유니트(330_1)로부터 제공되는 업데이트된 필터링 계수((Ck')1 ∼ (Ck')i)를 곱한다. 가산기(402)는 제 1 내지 제 i 곱셈기(401_1∼401_i)로부터 출력되는 값을 가산한다. 가산기(402)에서 가산된 결과는 제 1 필터(310_1)의 출력(Eq_out1)이 된다. 제 1 필터(310_1)의 출력(Eq_out1)은 병렬 구조를 갖는 적응 등화기(300)의 한 경로를 통해 출력되는 등화기 출력이다.
제 1 필터(310_1)는 입력 데이터 1을 제 1 필터링 계수 업데이트 유니트(330_1)로 전송한다. 이 때, 입력 데이터 1에 대한 제 1 필터(310_1), 제 1 에러 생성 유니트(320_1)에서의 처리 시간을 토대로 제 1 필터(310_1)는 입력 데이터 1을 지연시킨 뒤, 제 1 필터링 계수 업데이트 유니트(330_1)로 전송하도록 지연기(미 도시됨)를 더 포함할 수 있다.
제 1 내지 n 에러 생성 유니트(320_1∼320_n)는 LMS(Least Mean Square) 알고리즘에 의거하여 매 클록마다 제 1 내지 n 필터(310_1∼310_n)로부터 각각 출력되는 신호에 대한 에러를 생성한다.
즉, 제 1 에러 생성 유니트(320_1)는 클록 분주기(340)로부터 제공되는 클 록(클록/n1)에 동기되어 제 1 필터(310_1)로부터 출력되는 신호(Eq_out1)와 사전에 설정된 기준값(reference value)간의 차를 구한다. 구해진 차는 제 1 필터(310_1)로부터 출력되는 신호에 대한 에러로서 생성된다.
제 n 에러 생성 유니트(320_n)는 클록 분주기(340)로부터 제공되는 클록(클록/nn)에 동기되어 제 n 필터(310_n)로부터 출력되는 신호(Eq_outn)와 사전에 설정된 기준값(reference value)간의 차를 구한다. 구해진 차는 제 n 필터(310_n)로부터 출력되는 신호에 대한 에러로서 생성된다.
제 1 내지 n 에러 생성 유니트(320_1∼320_n)에 사전에 설정된 기준값은 일정한 값을 가질 수도 있고, 채널 상태에 따라 매번 업데이트 되는 값을 가질 수도 있다.
제 1 내지 제 n 필터링 계수 업데이트 유니트(330_1∼330_n)는 LMS 알고리즘에 따라 제 1 내지 n 필터(310_1∼310_n)로부터 전송되는 입력 데이터 1 내지 n과 제 1 및 n 에러 생성 유니트(320_1∼320_n)로부터 각각 출력되는 에러를 이용하여 제 1 내지 n 필터(310_1∼310_n) 각각에 대한 필터링 계수를 업데이트 한다. 입력 데이터 1 내지 n은 제 1 내지 n 필터(310_1∼310_n)를 통하지 않고 제 1 내지 n 필터링 계수 업데이트 유니트(330_1∼330_n)로 직접 입력되도록 구현할 수 있다.
제 1 필터링 계수 업데이트 유니트(330_1)는 클록 분주기(340)로부터 제공되는 클록(클록/n1)에 동기되어 입력 데이터 1∼n과 제 1 내지 n 에러 생성 유니트(320_1)로부터 출력되는 에러를 이용하여 제 1 필터(310_1)의 필터링 계수를 업 데이트하고, 상기 클록(클록/n1)에 동기되어 업데이트된 필터링 계수를 제 1 필터(310_1)로 제공한다.
즉, 제 1 필터링 계수 업데이트 유니트(330_1)는 입력 데이터 1∼n과 제 1 내지 n 에러 생성 유니트(320_1)로부터 출력되는 에러를 이용하여 제 1 내지 n 필터(310_1∼310_n) 각각에 대한 필터링 계수를 업데이트 한다. 그 다음 제 1 필터링 계수 업데이트 유니트(330_1)는 업데이트된 제 1 내지 n 필터(310_1∼310_n)의 각각의 필터링 계수를 모두 가산하고, 가산한 결과로 제 1 필터(310_1)의 필터링 계수를 업데이트 한다.
이 때, 제 1 필터(310_1)의 탭 수가 i개이면, 제 1 필터링 계수 업데이트 유니트(330_1)는 i개의 업데이트된 필터링 계수를 제 1 필터(310_1)로 제공한다. 이를 위하여 제 1 필터링 계수 업데이트 유니트(330_1)는 상기 탭 수에 대응되는 처리 경로를 갖는다. 즉, 제 1 필터(310_1)의 탭 수가 i개이면, 필터링 계수를 업데이트하는 처리 경로를 i개 갖는다.
제 1 필터링 계수 업데이트 유니트(330_1)는 도 5에 도시된 바와 같이 구성될 수 있다. 도 5는 제 1 필터링 계수 업데이트 유니트(330_1)의 기능 블록도이다. 도 5를 참조하면, 제 1 필터링 계수 업데이트 유니트(330_1)는 제 1 필터링 계수 업데이트부(501) 및 제 2 필터링 계수 업데이트부(502)를 포함한다.
제 1 필터링 계수 업데이트부(501)는 클록 분주기(340)로부터 제공되는 클록(클록/n1)에 동기되어 제 1 내지 n 에러 생성 유니트(320_1∼320_n)로부터 각각 출력되는 에러와 입력 데이터 1 내지 n을 LMS 알고리즘에 적용하여 제 1 내지 n 필터(310_1∼310_n) 각각에 대한 필터링 계수를 업데이트 한다.
즉, 제 1 필터링 계수 업데이트부(501)는 하기 수학식 2에 의해 제 1 내지 n 필터(310_1∼310_n) 각각에 대한 필터링 계수를 업데이트 한다.
Figure 112006081038448-PAT00002
수학식 2에서 Ck는 제 1 필터(310_1)의 업데이트된 필터링 계수이고, Ck +1은 제 2 필터(310_2)의 업데이트된 필터링 계수이고, Ck+n-1은 제 n 필터(310_n)의 업데이트된 필터링 계수이다. 수학식 2에서 알 수 있는 바와 같이 제 1 내지 n 필터(310_1∼310_n)의 각각의 필터링 계수는 n의 배수로 증가한다.
제 2 필터링 계수 업데이트부(502)는 적어도 하나의 가산 단계를 이용하여 제 1 필터링 계수 업데이트부(501)로부터 전송되는 n개의 업데이트된 필터링 계수를 가산한다. 제 2 필터링 계수 업데이트부(502)는 가산 결과를 토대로 제 1 필터(310_1)의 필터링 계수를 업데이트 한다. 따라서 제 2 필터링 계수 업데이트부(502)로부터 출력되는 필터링 계수 Ck'는 제 1 필터(310_1)로 제공되는 업데이트 된 필터링 계수가 된다.
제 2 필터링 계수 업데이트부(502)는 도 6에 도시된 바와 같이 구성될 수 있다. 도 6은 제 2 필터링 계수 업데이트부의 상세한 회로도의 일 예이다. 도 6은 2단계의 가산 단계로 구현된다. 도 6을 참조하면, 제 2 필터링 계수 업데이트부(502)는 제 1 가산단계(610)와 제 2 가산 단계(620)를 포함한다.
제 1 가산 단계(610)는 제 1 필터링 계수 업데이트부(501)에서 전송되는 업데이트된 필터링 계수들의 1/2개의 가산기를 갖는다. 따라서, 제 1 가산 단계(610)에 포함된 가산기들(610_1∼610_(n/2))은 제 1 필터링 계수 업데이트부(501)로부터 출력되는 2개의 업데이트된 필터링 계수들을 가산한다. 도 6은 제 1 필터링 계수 업데이트부(501)에서 출력되는 n개의 업데이트된 필터링 계수를 1/2로 나누고, 1/2로 나누어진 업데이트된 필터링 계수의 배열 순서가 동일한 업데이트된 필터링 계수를 가산한다.
예를 들어, 첫 번째 업데이트된 필터링 계수 Ck와 1/2 지점에서 첫 번째 업데이트된 필터링 계수 Ck+(n/2+1)를 제 1 가산기(610_1)에서 가산하고, 1/2 지점 이전에 위치한 업데이트된 필터링 계수 Ck+(n/2-1)와 마지막 순서에 해당되는 업데이트된 필터링 계수 Ck+n-1을 제 n/2 가산기(610_(n/2))에서 가산한다.
그러나, 가산 대상이 되는 업데이트된 필터링 계수간의 관계는 다르게 설정될 수 있다. 예를 들어 첫 번째 업데이트된 필터링 계수 Ck와 두 번째 업데이트된 필터링 계수 Ck+1를 제 1 가산기(610_1)에서 가산할 수 있다. 제 1 가산 단계(610)는 3이상의 업데이트된 필터링 계수를 가산하도록 변형될 수 있다.
제 2 가산 단계(620)는 하나의 가산기(621)로 구성된다. 따라서, 제 1 가산 단계(610)에서 가산된 결과를 모두 가산한다. 가산 결과 Ck'는 제 1 필터(310_1)의 업데이트된 필터링 계수로서 제공된다. 제 1 필터(310_1)의 탭 수가 상술한 바와 같이 i개이면, 가산 결과 Ck'를 (Ck')1 내지 (Ck')i개 생성하기 위하여, 제 1 필터링 계수 업데이트 유니트(330_1)는 제 1 필터링 계수 업데이트부(501)와 제 2 필터링 계수 업데이트부(502)를 각각 i개씩 포함한다.
제 2 필터링 계수 업데이트부(502)가 도 6에 도시된 바와 같이 구성될 때, 제 1 필터링 계수 업데이트부(501)에서 사용되는 필터링 계수(C)의 초기치는 직렬 구조의 필터링 계수의 초기치의 1/n로 설정된다.
한편, 제 2 필터링 계수 업데이트부(502)는 도 7에 도시된 바와 같이 구성될 수 있다. 도 7은 제 2 필터링 계수 업데이트부(502)의 상세한 회로도의 다른 예이다. 도 7은 도 6과 같은 2단계의 가산 단계(710, 720)에 나눗셈기(730)를 더 포함한다. 2단계의 가산 단계(710, 720)는 도 6의 가산 단계(610, 620)와 유사하게 동작한다. 나눗셈기(730)는 가산 단계(720)에서 출력되는 가산 결과를 n으로 나누고, 나눈 결과로 제 1 필터(310_1)의 필터링 계수를 업데이트 한다. 즉, 상기 나눈 결과가 제 1 필터(310_1)로 제공되는 업데이트된 필터링 계수가 된다.
한편, 제 2 필터링 계수 업데이트부(502)는 하나의 가산기로 구현할 수 있 다. 즉, 하나의 가산기로 제 1 필터링 계수 업데이트부(501)로부터 제공되는 n개의 업데이트된 필터링 계수를 가산하도록 구현할 수 있다. 이 때, 제 1 필터링 계수 업데이트부(501)에서 사용되는 필터링 계수의 초기치가 직렬 구조의 필터링 계수의 초기치의 1/n으로 설정되지 않은 경우에, 제 2 필터링 계수 업데이트부(502)는 가산된 결과를 n으로 나누는 나눗셈기를 더 포함하도록 구현된다.
도 3의 클록 분주기(340)는 시스템 클록을 n분주하고, 서로 위상이 다른 n분주된 클록(클록/n1∼클록/nn)을 제 1 내지 n 필터(310_1∼310_n), 제 1 내지 n 에러 생성 유니트(320_1∼320_n), 및 제 1 내지 n 필터링 계수 업데이트 유니트(330_1∼330_n)로 각각 제공한다.
도 3은 병렬로 입력되는 데이터에 대한 적응 등화 출력을 병렬로 출력하는 적응 등화기의 예를 도시하고 있다. 그러나, 도 3에 도시된 적응 등화기는 직렬로 입력되는 데이터를 병렬로 변환하는 직/병렬 변환기 및 병렬로 출력되는 적응 등화 출력을 직렬로 변환하는 병/직렬 변환기를 더 포함하는 적응 등화기로 변형할 수 있다.
도 8은 본 발명의 다른 실시 예에 따른 적응 등화 방법의 동작 흐름도이다. 도 8을 참조하면, 본 발명에 따른 방법은, 병렬로 입력되는 입력 데이터를 병렬로 필터링한다(801). 즉, 도 3의 제 1 내지 제 n 필터(310_1∼310_n)와 유사하게 입력 데이터 1 내지 입력 데이터 n에 대해 n-병렬 구조로 필터링한다.
상기 방법은, 병렬로 필터링된 결과와 사전에 설정된 기준값간의 에러를 병 렬로 생성한다(802). 즉, 도 3의 제 1 내지 n 에러 생성 유니트(320_1∼320_n)와 유사하게 병렬로 입력되는 필터링된 결과와 사전에 설정된 기준값간의 차를 각각 검출하고, 검출된 차를 병렬로 생성한다. 상기 차는 상기 병렬로 필터링된 결과와 사전에 설정된 기준값간의 에러이다.
그 다음, 상기 방법은 병렬로 생성된 에러와 병렬로 필터링되기 이전의 입력 데이터를 이용하여 필터링 계수를 병렬로 업데이트 한다(803). 필터링 계수를 병렬로 업데이트 하는 단계는, 도 9에 도시된 바와 같이 수행될 수 있다. 도 9를 참조하면, 상기 필터링 계수를 병렬로 업데이트 하는 단계는, 도 5의 제 1 필터링 업데이트부(501)와 유사하게 병렬로 생성된 에러와 병렬로 필터링되기 이전의 입력 데이터를 LMS알고리즘에 적용하여 병렬 필터링을 위한 필터링 계수를 각각 업데이트 한다(901).
그 다음, 상기 필터링 계수를 병렬로 업데이트 하는 단계는, 도 5의 제 2 필터링 업데이트부(502)와 유사하게 업데이트된 필터링 계수를 적어도 하나의 가산 프로세스로 가산하고, 가산한 결과로 필터링 계수를 업데이트 한다(902). 만약 제 901 단계에서 사용되는 필터링 계수의 초기치가 직렬 구조의 필터링 계수의 초기치의 1/n으로 설정되지 않은 경우에, 제 902 단계는 상기 가산한 결과를 n으로 나누고, 나눈 결과로 대응되는 필터의 필터링 계수를 업데이트 하는 단계를 더 포함한다.
상기 도 8에서의 필터링 단계(801), 에러를 병렬로 생성하는 단계(802) 및 상기 필터링 계수를 병렬로 업데이트 하는 단계(803)는 서로 위상이 다른 n분주된 클록 주기로 수행된다.
본원 발명에 따른 적응 등화 방법을 수행하기 위한 프로그램은 컴퓨터로 읽을 수 있는 기록 매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록 매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 저장 장치를 포함한다. 컴퓨터가 읽을 수 있는 기록 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드로서 저장되고 실행될 수 있다.
이제까지 본 발명에 대하여 그 바람직한 실시 예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 즉, 상술한 본 발명은 필터가 n개 병렬 구조로 이루어진 적응 등화기에서 필터링 계수를 업데이트할 때, 각 경로의 필터링 계수를 가산한 결과를 토대로 각 필터의 필터링 계수를 업데이트하는 형태로 구현될 수 있다.
그러므로 개시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
상술한 바와 같이 본 발명은 LMS 알고리즘을 이용하는 적응 등화 시, 전 구간을 서로 위상이 다른 n분주된 클록 주기로 동작하는 병렬 구조로 구현함으로써, 적응 등화기의 처리 속도를 향상시킬 수 있다.
또한, 병렬 구조를 갖는 n개의 필터(또는 각 경로)별로 업데이트 된 필터링 계수를 모두 가산한 결과를 토대로 각 필터의 필터링 계수를 업데이트 함으로서, 병렬 구조를 갖는 필터들의 필터링 계수를 정확하게 업데이트 할 수 있다.

Claims (10)

  1. 병렬 구조를 갖는 n개의 필터;
    병렬 구조를 갖고, 상기 n개의 필터로부터 각각 출력되는 신호에 대한 에러를 생성하는 n개의 에러 생성 유니트;
    병렬 구조를 갖고, 상기 n개의 에러 생성 유니트로부터 각각 출력되는 에러와 상기 n개의 필터로 입력되는 데이터를 이용하여 상기 n개의 필터 각각에 대한 필터링 계수를 업데이트하는 n개의 필터링 계수 업데이트 유니트; 및
    클록을 n분주하고, 서로 위상이 다른 n분주된 클록을 상기 n개의 필터, 상기 n개의 에러 생성 유니트, 및 상기 n개의 필터링 계수 업데이트 유니트로 각각 제공하는 클록 분주기를 포함하고,
    상기 n은 2이상의 자연수인 것을 특징으로 하는 적응 등화기.
  2. 제 1 항에 있어서, 상기 필터링 계수 업데이트 유니트는,
    상기 n개의 에러 생성 유니트로부터 각각 출력되는 에러와 상기 n개의 필터로 입력되는 데이터를 이용하여 상기 n개의 필터 각각에 대한 필터링 계수를 업데이트 하는 제 1 필터링 계수 업데이트부;
    상기 업데이트된 n개의 필터 각각에 대한 필터링 계수를 가산한 결과로 상기 n개의 필터중 대응되는 필터의 필터링 계수를 업데이트 하는 제 2 필터링 계수 업데이트부를 포함하고,
    상기 대응되는 필터의 탭 수가 i개이면, 상기 필터링 계수 업데이트 유니트는 상기 제 1 필터링 계수 업데이트부와 상기 제 2 필터링 계수 업데이트부를 각각 i개씩 포함하는 것을 특징으로 하는 적응 등화기.
  3. 제 2 항에 있어서, 상기 제 1 필터링 계수 업데이트부는 상기 n개의 필터로부터 각각 출력되는 신호에 대한 에러와 상기 n개의 필터로 입력되는 데이터를 LMS(Least Mean Sqare) 알고리즘에 적용하여 상기 n개의 필터 각각에 대한 필터링 계수를 업데이트 하는 것을 특징으로 하는 적응 등화기.
  4. 제 2 항 또는 제 3 항에 있어서, 상기 제 2 필터링 계수 업데이트부는 적어도 하나의 가산 단계를 이용하여 상기 업데이트된 n개의 필터별 필터링 계수를 가산하는 것을 특징으로 하는 적응 등화기.
  5. 제 2 항에 있어서, 상기 제 2 필터링 계수 업데이트부는 상기 가산한 결과를 상기 n으로 나누고, 나눈 결과로 상기 대응되는 필터의 필터링 계수를 업데이트 하는 나눗셈기를 포함하는 것을 특징으로 하는 적응 등화기.
  6. 제 2 항에 있어서, 상기 제 1 필터링 계수 업데이트부에서 사용되는 필터링 계수의 초기치는 직렬 구조의 필터링 계수의 초기치의 1/n으로 설정된 것을 특징으로 하는 적응 등화기.
  7. 입력 데이터를 병렬로 필터링하는 단계;
    상기 병렬로 필터링된 결과와 기준값간의 에러를 병렬로 생성하는 단계; 및
    상기 병렬로 생성된 에러와 상기 병렬로 필터링 되기 이전의 입력 데이터를 이용하여 필터링 계수를 병렬로 업데이트 하는 단계를 포함하고,
    상기 필터링 단계, 에러를 병렬로 생성하는 단계 및 상기 필터링 계수를 병렬로 업데이트 하는 단계는 서로 위상이 다른 n분주된 클록 주기로 수행되는 것을 특징으로 하는 적응 등화 방법.
  8. 제 7 항에 있어서, 상기 필터링 계수를 병렬로 업데이트 하는 단계는,
    상기 병렬로 생성된 에러와 상기 병렬로 필터링되기 이전의 입력 데이터를 LMS 알고리즘에 적용하여 상기 병렬 필터링을 위한 필터링 계수를 각각 업데이트 하는 단계;
    상기 업데이트된 병렬 필터링을 위한 각 필터링 계수를 적어도 하나의 가산 프로세스로 가산하고, 상기 가산한 결과로 상기 필터링 계수를 업데이트 하는 단계를 포함하는 적응 등화 방법.
  9. 제 8 항에 있어서, 상기 병렬 필터링을 위한 필터링 계수를 각각 업데이트 하는 단계에서 사용되는 필터링 계수의 초기치는 직렬 구조의 필터링 계수의 초기치의 1/n으로 설정된 것을 특징으로 하는 적응 등화 방법.
  10. 제 8 항에 있어서, 상기 가산한 결과로 상기 필터링 계수를 업데이트 하는 단계는, 상기 가산한 결과를 상기 n으로 나누고, 나눈 결과로 상기 대응되는 필터의 필터링 계수를 업데이트 하는 단계를 더 포함하는 적응 등화 방법.
KR1020060108832A 2006-11-06 2006-11-06 적응 등화기 및 적응 등화 방법 KR20080040892A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060108832A KR20080040892A (ko) 2006-11-06 2006-11-06 적응 등화기 및 적응 등화 방법
US11/746,882 US20080107166A1 (en) 2006-11-06 2007-05-10 Adaptive equalizer and adaptive equalization method
PCT/KR2007/003879 WO2008056871A1 (en) 2006-11-06 2007-08-14 Adaptive equalizer and adaptive equalization method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060108832A KR20080040892A (ko) 2006-11-06 2006-11-06 적응 등화기 및 적응 등화 방법

Publications (1)

Publication Number Publication Date
KR20080040892A true KR20080040892A (ko) 2008-05-09

Family

ID=39359696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060108832A KR20080040892A (ko) 2006-11-06 2006-11-06 적응 등화기 및 적응 등화 방법

Country Status (3)

Country Link
US (1) US20080107166A1 (ko)
KR (1) KR20080040892A (ko)
WO (1) WO2008056871A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180122285A (ko) * 2017-05-01 2018-11-12 삼성디스플레이 주식회사 고속 통신을 유지하기 위한 시스템 및 방법
KR20200102670A (ko) * 2019-02-22 2020-09-01 주식회사 퀄리타스반도체 적응형 등화 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101597090B1 (ko) * 2008-06-19 2016-02-24 삼성전자주식회사 이동통신 시스템의 수신 장치 및 방법
US8548041B2 (en) * 2008-09-25 2013-10-01 Mediatek Inc. Adaptive filter
US20110116546A1 (en) * 2009-07-06 2011-05-19 Xun Guo Single pass adaptive interpolation filter
US8873615B2 (en) * 2012-09-19 2014-10-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and controller for equalizing a received serial data stream
US8964827B2 (en) * 2013-03-07 2015-02-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Adaptation of equalizer settings using error signals sampled at several different phases
CN105610507B (zh) * 2015-12-24 2018-02-16 武汉邮电科学研究院 一种适用于相干光通信系统的并行恒模算法简化实现方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243624A (en) * 1991-07-26 1993-09-07 General Instrument Corporation Method and apparatus for updating coefficients in a complex adaptive equalizer
KR960009808B1 (en) * 1993-09-20 1996-07-24 Lg Electronics Inc Coefficient updating circuit for adaptive channel equalizer
US6633894B1 (en) * 1997-05-08 2003-10-14 Legerity Inc. Signal processing arrangement including variable length adaptive filter and method therefor
KR100416265B1 (ko) * 2001-12-11 2004-01-24 삼성전자주식회사 출력신호의 부호와 절대값을 이용하여 그 동작을 제어하는적응형 등화기
KR100688510B1 (ko) * 2004-12-20 2007-03-02 삼성전자주식회사 계수 갱신 회로, 이를 포함하는 적응 등화기, 및 적응등화기의 계수 갱신 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180122285A (ko) * 2017-05-01 2018-11-12 삼성디스플레이 주식회사 고속 통신을 유지하기 위한 시스템 및 방법
KR20200102670A (ko) * 2019-02-22 2020-09-01 주식회사 퀄리타스반도체 적응형 등화 장치

Also Published As

Publication number Publication date
US20080107166A1 (en) 2008-05-08
WO2008056871A1 (en) 2008-05-15

Similar Documents

Publication Publication Date Title
KR20080040892A (ko) 적응 등화기 및 적응 등화 방법
CN107925641B (zh) 具有依赖符号转换的dfe抽头值的pam-4dfe架构
WO2012102258A1 (ja) 判定帰還型等化器
JP5484682B2 (ja) 無線通信装置、イコライザ、イコライザ重み係数演算プログラムおよびイコライザ重み係数演算方法
US8611762B2 (en) System and method for frequency-domain chromatic dispersion and polarization mode dispersion compensation with time-domain channel estimation
US20060133471A1 (en) Coefficient update circuit, adaptive equalizer including the coefficient update circuit, and coefficient update method of the adaptive equalizer
TWI777285B (zh) 時鐘及資料恢復電路及具有其的接收裝置
JP4492953B2 (ja) キャンセラ装置及びデータ伝送システム
TWI407735B (zh) 用於通訊接收機中的等化系統與執行等化的方法
CN115956346A (zh) 以低复杂度和循环延迟执行频域均衡的方法和装置
US11683093B2 (en) Wavelength dispersion compensation apparatus, optical receiving apparatus, wavelength dispersion compensation method and computer program
US9768883B2 (en) Low power equalizer for an optical receiver
CN117176118A (zh) 具有前光标消除的自适应接收器
JP5626215B2 (ja) 等化装置
KR20090051622A (ko) 데이터 재생 장치 및 방법
JPWO2008041612A1 (ja) 波形等化装置
US11611395B2 (en) Adaptive equalization device, adaptive equalization method, and communication device
US7327808B2 (en) Pipelined adaptive decision feedback equalizer
TWI435575B (zh) 接收器以及對接收訊號進行等化處理的方法
US20050154772A1 (en) Digital filter and digital broadcasting receiver having the same
JP2002522969A (ja) 計算を簡単にした周波数濾波用デジタル処理装置
US8259883B2 (en) Timing recovery circuit and method thereof
KR100667301B1 (ko) 생성된 필터링계수를 조정한 후 필터링에 이용하는 적응형필터 및 적응형 필터링방법
KR100519317B1 (ko) 주파수영역 적응 등화 방법
JP5099035B2 (ja) デジタルフィルタ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid