CN107925641B - 具有依赖符号转换的dfe抽头值的pam-4dfe架构 - Google Patents

具有依赖符号转换的dfe抽头值的pam-4dfe架构 Download PDF

Info

Publication number
CN107925641B
CN107925641B CN201680051179.0A CN201680051179A CN107925641B CN 107925641 B CN107925641 B CN 107925641B CN 201680051179 A CN201680051179 A CN 201680051179A CN 107925641 B CN107925641 B CN 107925641B
Authority
CN
China
Prior art keywords
sampler
error removal
voltage
data signal
decision
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680051179.0A
Other languages
English (en)
Other versions
CN107925641A (zh
Inventor
M·霍塞因
N·阮
Y·J·董
A·扎加兰-亚兹德
W·贝耶内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rambus Inc
Original Assignee
Rambus Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rambus Inc filed Critical Rambus Inc
Priority to CN202110458051.9A priority Critical patent/CN113114290B/zh
Priority to CN202211428357.0A priority patent/CN115865583A/zh
Publication of CN107925641A publication Critical patent/CN107925641A/zh
Application granted granted Critical
Publication of CN107925641B publication Critical patent/CN107925641B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H04L25/03076—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure not using decision feedback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H04L25/03133—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a non-recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Abstract

判决反馈均衡(DFE)被用于帮助降低来自经由带限(或非理想)信道接收的数据信号的符号间干扰(ISI)。第一PAM‑4 DFE架构从采样器的输出到将第一DFE抽头反馈应用到输入信号具有低时延。这是通过不对采样器输出进行解码来生成针对第一DFE抽头的反馈信号来实现的。相反，将原始采样器输出的加权版本直接应用到输入信号，而无需进一步的模拟或数字处理。附加PAM‑4 DFE架构除了使用(一个或多个)先前符号之外还使用当前符号来确定DFE反馈信号。另一种架构使用非均匀预加重来发射PAM‑4信令。非均匀预加重允许推测DFE接收器用较少的比较器/采样器来解析被发射的PAM‑4信号。

Description

具有依赖符号转换的DFE抽头值的PAM-4DFE架构
相关申请的交叉引用
本申请要求于2015年10月15日提交的标题为PAM-4 DFE ARCHITECTURES的美国临时专利申请序列号62/242,196的权益，并且要求于2015年10月30日提交的标题为PAM-4DFE ARCHITECTURES的美国临时专利申请序列号62/248,461的权益，并且要求于2016年6月17日提交的标题为PAM-4 DFE ARCHITECTURES WITH SYMBOL-TRANSITION DEPENDENT DFETAP VALUES的美国临时专利申请序列号62/351,557的权益，全部三个临时申请在此为了所有目的通过引用并入本文。
附图说明
图1是图示了具有判决反馈均衡(DFE)的通信系统的图。
图2是图示了存储器系统的图。
图3A图示了具有模拟前馈均衡(FFE)的非推测DFE四电平脉冲幅度调制(PAM-4)接收器。
图3B图示了具有模拟FFE的非推测DFE两电平脉冲幅度调制(PAM-2)接收器。
图4A图示了具有组合接收FFE和第一抽头DFE回路的非推测DFE PAM-4接收器。
图4B图示了具有组合接收FFE和第一抽头DFE回路的非推测DFE PAM-2接收器。
图5图示了具有模拟FFE和更高阶DFE抽头的非推测DFE接收器。
图6图示了具有接收FFE和更高阶DFE抽头的非推测DFE接收器。
图7图示了具有低延时DFE抽头反馈的非推测DFE接收器。
图8图示了具有低延时DFE反馈的PAM-4接收器。
图9图示了具有DFE反馈的PAM-4接收器。
图10图示了具有DFE反馈的接收器。
图11图示了具有更高阶DFE反馈的接收器。
图12图示了具有非均匀发射均衡和推测DFE的通信系统。
图13A至图13C图示了非均匀发射均衡的示例。
图14A图示了用于来自正号先前符号的非均匀均衡转换的PAM-4数据眼。
图14B图示了用于来自负号先前符号的非均匀均衡转换的PAM-4数据眼。
图15图示了具有五个比较器的PAM-4推测DFE接收器。
图16图示了具有第二抽头反馈的PAM-4推测DFE接收器。
图17图示了具有不带减法的第二抽头反馈的PAM-4推测DFE接收器。
图18是图示了判决反馈均衡的非推测无解码器方法的流程图。
图19A至图19B是图示了判决反馈均衡的非推测方法的流程图。
图20是图示了使用模拟FFE的非推测DFE的流程图。
图21是图示了使用组合接收FFE和第一抽头DFE回路的非推测DFE的流程图。
图22图示了具有基于模数转换器(ADC)的接收器的通信系统。
图23图示了在数字域中具有更高阶DFE反馈的接收器。
图24是图示了对数据信号进行均衡的方法的流程图。
图25是计算机系统的框图。
具体实施方式
判决反馈均衡(DFE)被用于帮助降低来自经由带限(或非理想)信道接收的数据信号的符号间干扰(ISI)。在一个实施例中，PAM-4 DFE架构从采样器的输出到将第一DFE抽头反馈应用到输入信号具有低时延。这是通过不对采样器输出进行解码以便生成用于第一DFE抽头的反馈信号来实现的。相反，将原始采样器输出的加权版本直接应用到输入信号，而无需进一步的模拟或数字处理。
在其他实施例中，除了先前的(一个或多个)符号之外，附加的PAM-4 DFE架构还使用当前符号来确定DFE反馈信号。例如，模拟采样和保持电路被用于捕获当符号是当前符号时该符号的电压电平。这个捕获的电压被保持直到下一符号周期，被加权，然后被模拟添加到当前输入电压的加权版本。这实现了利用当前符号的模拟前馈均衡器。在另一示例中，将当前输入电压的加权版本添加到第一DFE抽头电压。这些输入的总和被采样以产生用于下一符号周期的第一DFE抽头电压。
有限冲激响应(FIR)滤波器被用于向PAM-4输出信号提供非均匀预加重。非均匀预加重值被选择以使得在通过信道之后，几个接收到的电压电平大致具有相同值。换言之，非均匀预加重与信道所引起的ISI相结合，以允许使用相同的参考电压而非使用不同的参考电压对特定转换进行采样。这允许使用较少的比较器(例如，五个而不是十二个)来推测地采样接收到的PAM-4信号。
图1是图示了具有判决反馈均衡(DFE)的通信系统的图。通信系统100包括驱动集成电路、接收集成电路以及它们之间的互连。驱动集成电路包括发射器电路110(也称为驱动器)。发射器电路110可以使用基于有限冲激响应(FIR)的均衡。发射器电路110可以包括抽头驱动器113。抽头驱动器113可以包括一个或多个预抽头FFE驱动器、一个或多个后抽头FFE驱动器以及主抽头驱动器。
接收器集成电路包括接收器电路150。驱动集成电路和接收集成电路之间的互连包括互连系统140。互连系统140通常将包括印刷电路(PC)板、连接器、电缆、柔性电路、其他衬底和/或这些的组合。互连系统140可以是和/或包括一个或多个传输线。
接收器电路150通常会是接收由驱动集成电路发送的信号的集成电路的一部分。应该理解的是，端接(termination)(未在图1中示出)可以是集成电路或互连系统140的一部分。还应该理解的是，虽然系统100被图示为发射单端信号，但是由系统100的驱动集成电路发送的信号可以表示一对差分信号中的一个信号，或者表示发送多线编码数据的信号集合中的一个信号。
在图1中，发射器电路110的输出被连接到互连系统140的第一端。互连系统140的第二端被连接到接收器150的输入。在一个实施例中，发射器电路110可以被配置为驱动PAM-4信号电平。在另一个实施例中，发射器电路110可以被配置为驱动PAM-2(不归零——NRZ)信令电平。
在一个实施例中，接收器150使用从采样器的输出到将第一DFE抽头反馈应用到输入信号具有低时延的PAM-4 DFE架构。原始采样器输出的适当加权版本被直接应用到输入信号，而无需进一步的模拟或数字处理。通过将原始采样器输出的加权版本直接应用到输入信号，减少了与将采样器输出处理为单个DFE抽头值相关联的时延。
在一个实施例中，接收器150使用DFE架构，其将经由互连系统140接收的当前输入电压(符号)用作输入来帮助确定DFE反馈信号。接收器150将当前输入符号添加到较高(即，大于1)的DFE反馈抽头(如果有的话)以产生第一输入电压。接收器150可以使用模拟采样和保持电路来在当前符号周期期间捕获该第一输入电压。接收器150在下一符号周期期间保持所捕获的第一输入电压。接收器150对所捕获的第一输入电压进行加权。接收器150模拟地将该加权版本添加到当前输入电压(即，下一符号)的模拟加权版本。因此，接收器150实现利用当前符号的模拟前馈均衡器。
在一个实施例中，接收器150将当前输入符号添加到较高的(即，大于1)DFE反馈抽头(如果有的话)以产生第一输入电压。接收器150模拟地对该第一输入电压进行加权以产生第一输入电压的加权版本。接收器150模拟地将第一输入电压的该加权版本添加到从先前符号的采样(数字)版本产生的第一DFE抽头电压。这两个输入的总和由接收器150进行采样以产生用于下一(即，随后的)符号周期的第一DFE抽头电压。
在一个实施例中，接收器150是推测DFE接收器。发射器电路110使用有限冲激响应(FIR)滤波器来对PAM-4输出信号应用非均匀预加重。由发射器电路110应用的非均匀预加重被选择为使得在经过互连系统140之后，几个所接收的PAM-4电压电平实际上具有相同值。由发射器电路110应用的非均匀预加重与由互连系统140引起的ISI相结合，允许由发射器电路110发送的特定PAM-4转换由推测DFE接收器150使用五个比较器精确地进行采样。
可以向PAM-4电压电平分配值-3、-1、+1和+3。为了此处的讨论而假设了这些值。另外，为了此处的讨论，字母“a”被用于表明数字/整数形式的这些符号值(即，-3、-1、+1和+3)，而字母v被用于表明以其模拟形式的这些符号值和其他电压(例如-30mV、-10mV、+10mV、+30mV)。
期望的非推测DFE接收器(例如，接收器150)会根据以下等式1来实现基于当前符号的第一DFE抽头：
dfe1＝-0.5α1(a-1-a0) 等式1
其中，dfe1是用于第一后标记(post-cursor)DFE抽头的期望DFE抽头值；a-1是先前符号；a0是当前符号；并且α1是ISI的量，其与用于第一后标记ISI的两个相邻的关于信号/电压的PAM-4电平(例如，从+1到-1，-3到-1等)之间的转换相关联。因此，期望的非推测DFE接收器(例如，接收器150)将根据表1来实现第一DFE抽头。
Figure BDA0001587312170000051
Figure BDA0001587312170000061
对于第二和更高的DFE抽头值(例如，DFE抽头#n，其中，n＝2,3,4...)，可以示出先前符号a-n在当前符号a0上具有的ISI的量取决于两个相邻的符号a-n和a-(n-1)之间的轨迹。因此，对于较高DFE抽头的期望值可以根据等式2来表示：
Figure BDA0001587312170000062
其中，dfen是用于第n个后标记DFE抽头的期望DFE抽头值；a-(n-1)是紧接在第n个符号前面的先前符号；a-n是当前符号；而an是与用于第n个后标记ISI的单个PAM-4电平(例如，从+1到-1，-3到-1等)的转换量级相关联的ISI的量。
根据等式1和等式2，表2中的等式概括了用于所有抽头的期望DFE抽头值。在表2中，vm是接收电压；m是时间索引；h0、h1、h2等是信道(例如，互连系统140)单比特响应的离散时间电压值；而am是第m个被发射的符号。
Figure BDA0001587312170000063
应该理解的是，如本文所使用的，h是单比特响应(SBR)。换言之，当绘制单比特响应以使得Y轴以伏特为单位而x以时间为单位时，单比特响应通过用理想比特(即，方形信号)对信道冲激响应(例如，互连140的冲激响应)进行卷积而被获得。为了找到ISI对每个符号(比特)的影响，需要使用单比特响应。当h与下标(即，h0、h1、h2...hm)一起使用时，是指在均匀隔开的时刻获得的连续波形h的采样，其中每两个相邻的采样间隔分开1UI——单位间隔——等于1/(数据速率)。h具有其最大幅度的点可以被称为标记(cursor)，或h0。下标零(0)指的是标记被用作时间参考的事实。h0之后(从左到右的时间轴的右侧)的1UI到来的采样被称为第一后标记或h1。在h0之前(左侧)的采样被称为第一前标记或h-1。为了说明怎样计算ISI对当前比特电压幅度v0的影响，假设只有1个前标记和1个后标记的简化信道，在这种情况下，例如：
v0＝(当前符号)×h0+(下一符号)×h-1+(先前符号)×h1
注意，NRZ(即，PAM-2)信令中的符号可以具有-1或+1的值。对于PAM-4信令，符号可以具有-1、-1/3、+1/3或+1的值。
图2是图示了存储器系统的框图。在图2中，存储器系统200包括存储器控制器210和存储器220。存储器控制器210包括驱动器213和接收器214。存储器控制器210还包括N个信号端口Q[1：N]，N个信号端口Q[1：N]可以被驱动器213中的一个或多个驱动器驱动并且可以接收将由接收器214中的一个或多个接收器采样的信号。存储器220包括驱动器223和接收器224。存储器220还包括N个信号端口Q[1：N]，N个信号端口Q[1：N]可以被驱动器223中的一个或多个驱动器驱动并且可以接收将由接收器224中的一个或多个接收器采样的信号。存储器控制器210的信号端口Q[1：N]分别被可操作地耦合到存储器220的端口Q[1：N]。存储器220的接收器224可以从存储器控制器210接收Q[1：N]信号中的一个或多个信号。存储器控制器210的接收器214可以从存储器220接收Q[1：N]信号中的一个或多个信号。
驱动器213中的一个或多个驱动器当被配置并与对应的一个或多个接收器224耦合时可以形成PAM-2信令系统或PAM-4信令系统。因此，存储器控制器210的驱动器213中的一个或多个驱动器可以对应于先前讨论的发射器电路110，或者对应于随后在此讨论的发射器电路。存储器控制器210的驱动器213中的一个或多个驱动器可以应用预加重来驱动(两电平或四电平)信号。存储器控制器210的接收器214中的一个或多个接收器可以对应于先前讨论的接收器150，或者对应于随后在此讨论的接收器电路。存储器控制器210的接收器214中的一个或多个接收器可以使用DFE架构，DFE架构将经由存储器220接收到的当前输入电压(符号)用作输入来帮助确定DFE反馈信号。
驱动器223中的一个或多个驱动器当被配置并与对应的一个或多个接收器214耦合时可以形成PAM-2信令系统或PAM-4信令系统。因此，存储器220的驱动器223中的一个或多个驱动器可以对应于先前讨论的发射器电路110，或者对应于随后在此讨论的发射器电路。存储器220的驱动器223中的一个或多个驱动器可以应用预加重来驱动(两电平或四电平)信号。存储器220的接收器224中的一个或多个接收器可以对应于先前讨论的接收器150，或者对应于随后在此讨论的接收器电路。存储器220的接收器224中的一个或多个接收器可以使用DFE架构，DFE架构将从存储器控制器210接收的当前输入电压(符号)用作输入来帮助确定DFE反馈信号。
存储器控制器210和存储器220是集成电路类型的设备，诸如通常被称为“芯片”的设备。诸如存储器控制器210之类的存储器控制器管理去往和来自诸如存储器220之类的存储器设备的数据流。例如，存储器控制器可以是北桥芯片、专用集成电路(ASIC)器件、图形处理器单元(GPU)、片上系统(SoC)或包括诸如从图形核心、处理器核心和MPEG编码器/解码器等中选择的许多电路块的集成电路器件等。存储器220可以包括动态随机存取存储器(DRAM)核心或其他类型的存储器核心，例如，静态随机存取存储器(SRAM)核心或诸如闪存之类的非易失性存储器核心。另外，尽管这里呈现的实施例描述了存储器控制器和组件，但是本装置和方法也可以应用到完成分离的集成电路设备之间的信号传送的芯片接口。
应该理解的是，存储器控制器210和存储器220两者的信号端口Q[1：N]可以对应于存储器控制器210或存储器220的任何输入或输出引脚(或球引脚(ball))，其在存储器控制器210和存储器220之间发射信息。例如，信号端口Q[1：N]可以对应于被用于在存储器控制器210和存储器220之间传递读和写数据的双向数据引脚(或者焊盘部件)。数据引脚也可以被称为“DQ”引脚。因此，对于一次读取和写入数据高达16比特的存储器220，可以将信号端口Q[1：N]视为对应于引脚DQ[0：15]。在另一个示例中，信号端口Q[1：N]可以对应于一个或多个单向命令/地址(C/A)总线。信号端口Q[1：N]可以对应一个或多个单向控制引脚。因此，存储器控制器210和存储器220上的信号端口Q[1：N]可以对应于诸如CS(芯片选择)之类的引脚，包括诸如RAS和CAS的定时控制选通的命令接口，地址引脚A[0：P](即，携带地址比特的地址引脚)，DQ[0：X](即，携带数据比特的数据引脚)等，以及过去、现在或将来的设备中的其他引脚。
图3A图示了具有模拟前馈均衡(FFE)的非推测DFE四电平脉冲幅度调制(PAM-4)接收器。图3A中所图示的接收器300可以对应于接收器150、接收器214和/或接收器224中的一个或多个。在一个实施例中，接收器300可以被配置为实现如本文所述的DFE抽头值。特别地，接收器300可以实现在等式1、等式2、表1和/或表2中的一个或多个中给出的DFE抽头值。
接收器300包括模拟加法器311、采样和保持(S/H)电路340，加权缓冲器341、加权缓冲器342和PAM-4采样器320。PAM-4采样器320包括采样器321、采样器322和采样器323。采样器321-323输出可被解译为+1或-1的数字信号。加权缓冲器341-342接收和输出不需要解译的模拟信号。
输入信号(IN)被可操作地耦合到S/H 340的输入和加权缓冲器342的输入。例如，可以从互连系统140接收输入信号(IN)。加权缓冲器342将在加权缓冲器342的输入处的模拟电压乘以因子K0而输出。在一个实施例中，K0＝1+0.5α1，其中，α1可以被适配或被选择以移除第一后标记ISI分量。当α1被动态适配时，应该理解，K0在适配(即，训练)时段期间可以是可变的，但在它在正常操作期间通常是恒定的。
采样和保持340根据与符号周期同步的定时参考(CK)进行采样和保持，使得S/H340在PAM-4采样器320被控制以进行采样的同时将采用在S/H 340的输入上的电压的模拟采样。这个模拟采样在S/H 340的输出处被保持，直到在下一符号周期期间采用新的模拟采样。
S/H 340的输出被输入到加权缓冲器341。加权缓冲器341将在加权缓冲器341的输入处的模拟电压乘以因子K1而输出。在一个实施例中，K1＝-0.5α1。类似于K0，应该理解，K1在适配(即，训练)时段期间可以是可变的，但在正常操作期间通常是恒定的。
加权缓冲器341和加权缓冲器342的输出被输入到模拟加法器311。模拟加法器311的输出被输入到PAM-4采样器320。模拟加法器311的输出被输入到采样器321-323的非反相输入。采样器321的反相输入接收参考电压Vref1。采样器322的反相输入接收参考电压Vref2。采样器323的反相输入接收参考电压Vref3。参考电压Vref1、Vref2和Vref3通常被选择在PAM-4电压电平之间。例如，如果四个PAM-4电平是-3V、-1V、+1V和+3V，则可以选择Vref1为-2V，Vref2＝0V和Vref3＝+2V。
采样器321-323各自接收定时参考CK。CK确定采样器321-323将输入(即，加法器311的输出)与它们相应的参考电压(例如，Vref1等)进行比较以产生它们相应的数字输出信号的定时。
在PAM-4采样器320的输入处的电压可以由表3中的等式来表示。在表3中，vm是接收电压；m是时间索引；h0、h1，h2等是信道(例如，互连系统140)单比特响应的离散时间电压值；am是第m个被发射的符号；而β是S/H 340的输出处的ISI。
Figure BDA0001587312170000111
图3B图示了具有模拟FFE的非推测DFE两电平脉冲幅度调制(PAM-2)接收器。在图3B中图示的接收器302可以对应于接收器150、接收器214和/或接收器224中的一个或多个。在一个实施例中，接收器302可以被配置为实现如本文所述的DFE抽头值。特别地，接收器302可以实现在等式1、等式2、表1和/或表2中的一个或多个中给出的DFE抽头值。
接收器302包括模拟加法器311、采样和保持(S/H)电路340、加权缓冲器341、加权缓冲器342和采样器322。因此，从图3B应该明显看出，接收器302类似于接收器300，但是没有采样器321和采样器323。而且，接收器302具有被耦合到Vref4的采样器322的反相输入。在一个实施例中，Vref4＝Vref2＝0V。
图4A图示了具有组合接收FFE和第一抽头DFE回路的非推测DFE PAM-4接收器。在图4A中图示的接收器400可以对应于接收器150、接收器214和/或接收器224中的一个或多个。在一个实施例中，接收器400可以被配置为实现如本文所述的DFE抽头值。特别地，接收器400可以实现在等式1、等式2、表1和/或表2中的一个或多个中给出的DFE抽头值。
接收器400包括模拟加法器411、加权缓冲器441、加权缓冲器435、加权缓冲器436、加权缓冲器437和PAM-4采样器420。PAM-4采样器420包括采样器421、采样器422和采样器423。采样器421-423输出可以被解译为+1或-1的数字信号。加权缓冲器441接收不需要解译的模拟信号。
输入信号(IN)被可操作地耦合到加权缓冲器441的输入。例如，可以从互连系统140接收输入信号(IN)。加权缓冲器441将在加权缓冲器441的输入处的模拟电压乘以因子K0而输出。在一个实施例中，K0＝1+0.5α1，其中α1被适配或选择以移除第一后标记ISI分量。当α1被动态适配时，应该理解，K0在适配(即，训练)时段期间可以是可变的，但它在正常操作期间通常是恒定的。
加权缓冲器441和加权缓冲器435-437的输出被输入到模拟加法器411。模拟加法器411的输出被输入到PAM-4采样器420。模拟加法器411的输出被输入到采样器421-423的非反相输入。采样器421的反相输入接收参考电压Vref1。采样器422的反相输入接收参考电压Vref2。采样器423的反相输入接收参考电压Vref3。参考电压Vref1、Vref2和Vref3通常被选择为在PAM-4电压电平之间。例如，如果四个PAM-4电平是-3V、-1V、+1V和+3V，则可以选择Vref1为-2V，Vref2＝0V和Vref3＝+2V。
采样器421-423各自接收定时参考CK。CK确定采样器421-423将输入(即，加法器411的输出)与它们相应的参考电压(例如，Vref1等)进行比较以产生它们相应的数字输出信号的定时。加权缓冲器441、加法器411、PAM-4采样器420和加权缓冲器435-437形成组合ISI前置滤波器和第一DFE抽头回路。
在PAM-4采样器420的输入处的电压可以用表4中的等式来表示。在表4中，vm是接收电压；m是时间索引；h0、h1，h2等是信道(例如，互连系统140)单比特响应的离散时间电压值；am是第m个被发射的符号。请注意，表4中的等式是针对采样单抽头(即，h0是主抽头，h1是第一后标记)信道写的。
Figure BDA0001587312170000121
Figure BDA0001587312170000131
图4B图示了具有组合接收FFE和第一抽头DFE回路的非推测DFE PAM-2接收器。图4B中示出的接收器402可以对应于接收器150、接收器214和/或接收器224中的一个或多个。在一个实施例中，接收器402可以被配置为实现如本文所述的DFE抽头值。特别地，接收器402可以实现在等式1、等式2、表1和/或表2中的一个或多个中给出的DFE抽头值。
接收器402包括模拟加法器411、加权缓冲器441、加权缓冲器436和采样器422。因此，从图4B应该明显看出，接收器402类似于接收器400，但是没有采样器421、采样器423、加权缓冲器435和加权缓冲器437。另外，接收器402具有被耦合到Vref4的采样器322的反相输入。在一个实施例中，Vref4＝Vref2＝0V。
图5图示了具有模拟FFE和更高阶DFE抽头的非推测DFE接收器。图5中示出的接收器500可以对应于接收器150、接收器214和/或接收器224中的一个或多个。在一个实施例中，接收器500可以被配置为实现如本文所述的DFE抽头值。特别地，接收器500可以实现在等式1、等式2、表1和/或表2中的一个或多个中给出的DFE抽头值。
接收器500包括模拟加法器510、接收器前馈均衡器(RxFFE)545、采样器520、加权缓冲器532、加权缓冲器533、加权缓冲器534、抽头逻辑552、抽头逻辑553、抽头逻辑554、寄存器562、寄存器563和寄存器564。在实施例中，采样器520是PAM-4采样器(例如，与PAM-4采样器320或420相似或相同)并相应地输出多个判决比特。在另一个实施例中，采样器520是输出单个判决比特(例如，与采样器322或采样器422相似或相同)的PAM-2采样器。RxFFE545包括采样和保持(S/H)电路540、加权缓冲器541、加权缓冲器542和模拟加法器511。
输入信号(IN)被可操作地耦合到加法器510的输入。例如，可以从互连系统140接收输入信号(IN)。加法器510的输出被输入到采样和保持电路540和加权缓冲器542。加权缓冲器542将在加权缓冲器542的输入处的模拟电压乘以因子K0而输出。在一个实施例中，K0＝1+0.5α1，其中α1被适配或选择以移除第一后标记ISI分量。当al被动态适配时，应当理解，K0在适配(即，训练)时段期间可以是可变的，但它在正常操作期间通常是恒定的。
S/H 540的输出被输入到加权缓冲器541。加权缓冲器541将在加权缓冲器541的输入处的模拟电压乘以因子K1而输出。在一个实施例中，K1＝-0.5α1。类似于K0，应该理解，K1在适配(即，训练)时段期间可以是可变的，但它在正常操作期间通常是恒定的。
加权缓冲器541和加权缓冲器542的输出被输入到模拟加法器511。模拟加法器511的输出被输入到采样器520。采样器520和每个寄存器562-564接收定时参考(在图5中未示出)。该定时参考(例如，图3A和图3B的CK)确定采样器520将其输入(即，加法器511的输出)与参考(或阈值)电压进行比较以产生相应的(一个或多个)数字输出信号的定时。定时参考还确定每个寄存器何时锁存并将其输入上的值传播到其输出。寄存器562接收采样器520的输出。寄存器563-564各自分别串行接收先前寄存器562-564的输出，由此形成串行移位寄存器，串行移位寄存器对于每个连续阶段保持由采样器520采样的先前值。
采样器520的输出也被输入到抽头逻辑552。抽头逻辑552从寄存器562的输出中减去采样器520的输出。抽头逻辑552的输出被输入到加权缓冲器532。加权缓冲器532将在加权缓冲器532的输入处的模拟电压乘以因子-K2而输出。在一个实施例中，K2＝0.5α2。加权缓冲器532的输出被输入到加法器510，从而完成第二DFE抽头回路。寄存器562的输出也被输入到抽头逻辑553。抽头逻辑553从寄存器563的输出中减去寄存器562的输出。抽头逻辑553的输出被输入到加权缓冲器533。加权缓冲器533将在加权缓冲器533的输入处的模拟电压乘以因子-K3而输出。在一个实施例中，K3＝0.5α3。加权缓冲器533的输出被输入到加法器510，从而完成第三DFE抽头回路。寄存器563的输出也被输入到抽头逻辑554。抽头逻辑554从寄存器564的输出中减去寄存器563的输出。抽头逻辑554的输出被输入到加权缓冲器534。加权缓冲器534将在加权缓冲器534的输入处的模拟电压乘以因子-K4而输出。在一个实施例中，K4＝0.5α4。加权缓冲器534的输出被输入到加法器510，从而完成第四DFE抽头回路。附加的更高阶DFE抽头回路可以以类似的方式形成。
图6图示了具有接收FFE和更高阶DFE抽头的非推测DFE接收器。图6中图示的接收器600可以对应于接收器150、接收器214和/或接收器224中的一个或多个。在一个实施例中，接收器600可以被配置为实现如本文所述的DFE抽头值。特别地，接收器600可以实现在等式1、等式2、表1和/或表2中的一个或多个中给出的DFE抽头值。
接收器600包括模拟加法器610、ISI前置滤波器/第一DFE抽头646、加权缓冲器632、加权缓冲器633、加权缓冲器634、抽头逻辑652、抽头逻辑653、抽头逻辑654、寄存器662、寄存器663和寄存器664。ISI前置滤波器/第一DFE抽头646包括加权缓冲器641、加权缓冲器642、模拟加法器611和采样器620。在一个实施例中，采样器620是PAM-4采样器(例如，与PAM-4采样器320或420相似或相同)并相应地输出多个判决比特。在另一个实施例中，采样器620是输出单个判决比特(例如，与采样器322或采样器422相似或相同)的PAM-2采样器。
输入信号(IN)被可操作地耦合到加法器610的输入。例如，可以从互连系统140接收输入信号(IN)。加法器610的输出被输入到ISI前置滤波器/第一DFE抽头646。具体地说，加法器610的输出被输入到加权缓冲器641。加权缓冲器641将在加权缓冲器641的输入处的模拟电压乘以因子K0而输出。在一个实施例中，K0＝1+0.5α1，其中α1被适配或选择以移除第一后标记ISI分量。当α1被动态适配时，应当理解，K0在调整(即，训练)时段期间可以是可变的，但它在正常操作期间通常是恒定的。
加权缓冲器641和加权缓冲器642的输出被输入到模拟加法器611。模拟加法器611的输出被输入到采样器620。采样器620的输出被输入到加权缓冲器642。加权缓冲器642将在加权缓冲器642的输入处的模拟电压乘以因子-K1而输出。在一个实施例中，K1＝0.5α1。类似于K0，应该理解，K1在适配(即训练)时段期间可以是可变的，但它在正常操作期间通常是恒定的。
采样器620和寄存器662-664中的每一个接收定时参考(未在图6中示出)。该定时参考(例如图3A和图3B的CK)确定采样器620比较其输入(即，加法器611的输出)与参考(或阈值)电压以产生相应的数字输出信号的定时。寄存器662接收采样器620的输出。寄存器663-664分别串行接收先前的寄存器662-664的输出，由此形成串行移位寄存器，串行移位寄存器对于每个连续的阶段保持由采样器620采样的先前值。
采样器620的输出也输入到抽头逻辑652。抽头逻辑652从寄存器662的输出中减去采样器620的输出。抽头逻辑652的输出被输入到加权缓冲器632。加权缓冲器632将在加权缓冲器632的输入处的模拟电压乘以因子-K2而输出。在一个实施例中，K2＝0.5α2。加权缓冲器633的输出被输入到加法器610，从而完成第二DFE抽头回路。寄存器662的输出也被输入到抽头逻辑653。抽头逻辑653从寄存器663的输出中减去寄存器662的输出。抽头逻辑653的输出被输入到加权缓冲器633。加权缓冲器633将在加权缓冲器633的输入处的模拟电压乘以因子-K3而输出。在一个实施例中，K3＝0.5α3。加权缓冲器633的输出被输入到加法器610，从而完成第三DFE抽头回路。寄存器663的输出也被输入到抽头逻辑654。抽头逻辑654从寄存器664的输出中减去寄存器663的输出。抽头逻辑654的输出被输入到加权缓冲器634。加权缓冲器634将在加权缓冲器634的输入处的模拟电压乘以因子-K4而输出。在一个实施例中，K4＝0.5α4。加权缓冲器634的输出被输入到加法器610，从而完成第四DFE抽头回路。附加的更高阶DFE抽头回路可以以类似的方式形成。
图7图示了具有低时延DFE抽头反馈的非推测DFE接收器。图7中图示的接收器700可以对应于接收器150、接收器214和/或接收器224中的一个或多个。在一个实施例中，接收器700可以被配置为实现如本文所述的DFE抽头值。特别地，接收器700可以实现在等式1、等式2、表1和/或表2中的一个或多个中给出的DFE抽头值。
接收器700包括模拟加法器710、ISI前置滤波器/第一DFE抽头746、加权缓冲器732、加权缓冲器733、加权缓冲器734、加权缓冲器735、寄存器762和寄存器763。ISI前置滤波器/第一DFE抽头746包括加权缓冲器741、加权缓冲器742、模拟加法器711和采样器720。在实施例中，采样器720是PAM-4采样器(例如，与PAM-4采样器320或420相似或相同)并相应地输出多个判决比特。在另一个实施例中，采样器720是输出单个判决比特(例如，与采样器322或采样器422相似或相同)的PAM-2采样器。
输入信号(IN)被可操作地耦合到加法器710的输入。例如，可以从互连系统140接收输入信号(IN)。加法器710的输出被输入到ISI前置滤波器/第一DFE抽头746。特别地，加法器710的输出被输入到加权缓冲器741。加权缓冲器741将在加权缓冲器741的输入处的模拟电压乘以因子K0而输出。在一个实施例中，K0＝1+0.5α1，其中α1被适配或选择以移除第一后标记ISI分量。当α1被动态适配时，应该理解，K0在适配(即训练)时段期间可以是可变的，但它在正常操作期间通常是恒定的。
加权缓冲器741和加权缓冲器742的输出被输入到模拟加法器711。模拟加法器711的输出被输入到采样器720。采样器720的输出被输入到加权缓冲器742。在一个实施例中，K1＝0.5α1。类似于K0，应该理解，K1在适配(即训练)时段期间可以是可变的，但它在正常操作期间通常是恒定的。
采样器720和每个寄存器762-764接收定时参考(未在图7中示出)。该定时参考(例如，图3A和图3B的CK)确定采样器720将其输入(即，加法器711的输出)与(一个或多个)参考(或阈值)电压比较以产生相应的数字输出信号的定时。寄存器762接收采样器720的输出。寄存器763等各自分别串行接收先前寄存器762-763的输出，由此形成串行移位寄存器，串行移位寄存器对于每个连续的阶段保持由采样器720采样的先前值。
采样器720的输出也被输入到加权缓冲器732。加权缓冲器732将在加权缓冲器732的输入处的模拟电压乘以因子+K2而输出。寄存器762的输出被输入到加权缓冲器733。加权缓冲器733将在加权缓冲器733的输入处的模拟电压乘以因子-K2而输出。在一个实施例中，K2＝0.5α2。加权缓冲器732的输出和加权缓冲器732的输出被输入到加法器710，由此完成第二DFE抽头回路。寄存器762的输出也被输入到加权缓冲器734。加权缓冲器734将在加权缓冲器734的输入处的模拟电压乘以因子+K3而输出。加权缓冲器734的输出和加权缓冲器735的输出(加权缓冲器735接收寄存器763的输出，未在图7中示出)被输入到加法器710，由此完成第三DFE抽头回路。附加的更高阶DFE抽头回路可以以类似的方式形成。
图8图示了具有低时延DFE反馈的PAM-4接收器。图8中图示的接收器800可以对应于接收器150、接收器214和/或接收器224中的一个或多个。在一个实施例中，接收器800可以被配置为实现如本文所述的DFE抽头值。特别地，接收器800可以实现在等式1、等式2、表1和/或表2中的一个或多个中给出的DFE抽头值。
接收器800包括模拟加法器810、采样器821、采样器822、采样器823、加权缓冲器831、加权缓冲器832和加权缓冲器833。加权缓冲器831-833接收被解译为+1或-1的数字信号。加权缓冲器831-833将加权因子(-α)应用(例如，乘以)到输入值，并且输出对应于加权输入信号的模拟电压。例如，当加权缓冲器831接收到逻辑“0”(被解译为指代-1)时，加权缓冲器831应用-α的加权因子并输出对应于-1×-α＝α伏的模拟信号。当加权缓冲器831接收逻辑“1”(其被解译为指代+1)时，加权缓冲器831应用-α的加权因子并输出对应于+1×-α＝-αV的模拟信号。
输入信号(IN)被可操作地耦合到加法器810的输入。例如，可以从互连系统140接收输入信号(IN)。加法器810的输出被输入到PAM-4采样器820。模拟加法器810的输出被输入到采样器821-823的非反相输入。采样器821的反相输入接收参考电压Vref1。采样器822的反相输入接收参考电压Vref2。采样器823的反相输入接收参考电压Vref3。参考电压Vref1、Vref2和Vref3通常被选择为在PAM-4电压电平之间。例如，如果四个PAM-4电平是-3V、-1V、+1V和+3V，则可以选择Vref1为-2V，Vref2＝0V和Vref3＝+2V。
采样器821-823各自接收定时参考CK。CK确定采样器821-823将输入(即，加法器811的输出)与它们相应的参考电压(例如，Vref1等)进行比较以产生它们相应的数字输出信号的定时。采样器821的输出被输入到加权缓冲器831。采样器822的输出被输入到加权缓冲器832。采样器823的输出被输入到加权缓冲器833。加权缓冲器831-833各自应用(例如，乘以)相同的加权因子(即，-α)到它们相应的输入值，并输出对应于加权输入信号的相应的模拟电压。注意，当Vref3>Vref2>Vref1时，PAM-4采样器820的输出OUT[1:3]被编码为3比特的温度计码。这个3比特的温度计码在被应用到加权缓冲器831-833的输入之前不被解码。这种解码逻辑的缺乏有助于降低从引起采样器821-823进行采样的CK定时参考到将DFE抽头值应用到加法器810的时延。
图9图示了具有DFE反馈的PAM-4接收器。图9中图示的接收器900可以对应于接收器150、接收器214和/或接收器224中的一个或多个。在一个实施例中，接收器900可以被配置为实现如本文所述的DFE抽头值。特别地，接收器900可以实现在等式1、等式2、表1和/或表2中的一个或多个中给出的DFE抽头值。
接收器900包括模拟加法器910、采样器921、采样器922、采样器923、采样器924、采样器925、采样器926、加权缓冲器931、加权缓冲器932、加权缓冲器933、加权缓冲器935、加权缓冲器936、加权缓冲器937以及采样和保持(S/H)990。
输入信号(IN)被可操作地耦合到S/H 990的输入和采样器925-927的非反相输入。例如，可以从互连系统140接收输入信号(IN)。S/H 990的输出被输入到加法器910。模拟加法器910的输出被输入到采样器921-923的非反相输入。采样器921的反相输入接收参考电压Vref1。采样器922的反相输入接收参考电压Vref2。采样器923的反相输入接收参考电压Vref3。采样器925的反相输入接收参考电压Vref5。采样器926的反相输入接收参考电压Vref6。采样器923的反相输入接收参考电压Vref7。参考电压Vref1、Vref2、Vref3、Vref5、Vref6和Vref7通常被选择为在PAM-4电压电平之间。例如，如果四个PAM-4电平是-3V、-1V、+1V和+3V，则Vref1和Vref5可以被选择为-2V，Vref2＝Vref6＝0V，并且Vref3＝Vref7＝+2V。
采样器921-923和925-927各自接收定时参考CK。CK确定采样器921-923和925-927将输入(即，加法器910的输入电压和输出)与它们相应的参考电压(例如，Vref1等)进行比较以产生它们相应的数字输出信号的定时。采样器921的输出被输入到加权缓冲器931。采样器922的输出被输入到加权缓冲器932。采样器923的输出被输入到加权缓冲器933。采样器925的输出被输入到加权缓冲器935。采样器926的输出被输入到加权缓冲器936。采样器927的输出被输入到加权缓冲器937。加权缓冲器931-933各自将相同的加权因子(即-K1)应用(例如，乘以)到它们相应的输入值，并且输出对应于加权输入信号的相应模拟电压。在图9中，加权缓冲器935-937各自将相同的加权因子(即+Kc)应用于(例如，乘以)它们相应的输入值，并输出对应于加权输入信号的相应模拟电压。然而，应该理解，在一些实施例中，加权缓冲器935-937应用(例如，乘以)互不相同的加权因子。另外，在一个实施例中，Kc＝K1。在另一个实施例中，Kc≠K1。
采样器931-933的输入处的电压可以由表5中的等式来表示。在表5中，vm是接收电压；m是时间索引；h0、h1、h2等是信道(例如，互连系统140)单比特响应的离散时间电压值；am是第m个发射的符号。
Figure BDA0001587312170000211
图10图示了具有DFE反馈的接收器。在图10中图示的接收器1000可以对应于接收器150、接收器214和/或接收器224中的一个或多个。接收器1000包括模拟加法器1010、采样器1021、采样器1022、加权缓冲器1031、加权缓冲器1032以及采样和保持(S/H)1090。在一个实施例中，采样器1021-1022可以是PAM-2采样器。在另一个实施例中，采样器1021-1022可以是PAM-4采样器。
输入信号(IN)被可操作地耦合到S/H 1090的输入和采样器1021的输入。例如，可以从互连系统140接收输入信号(IN)。S/H 1090的输出被输入到加法器1010。模拟加法器1010的输出被输入到采样器1022。
采样器1021-1023和1025-1027各自接收定时参考(未在图10中示出)。采样器1021的输出被输入到加权缓冲器1031。采样器1022的输出被输入到加权缓冲器1032。采样器1022的输出是接收器1000的输出OUT。加权缓冲器1031将第一加权因子(即，+K)应用于(例如，乘以)其相应的输入值，并输出对应于加权输入信号的相应模拟电压。加权缓冲器1022将第二加权因子(即，-K)应用于(例如，乘以)其相应的输入值，并输出对应于加权输入信号的相应模拟电压。
图11图示了具有更高阶DFE反馈的接收器。图11所示的接收器1100可以对应于接收器150、接收器214和/或接收器224中的一个或多个。接收器1100包括模拟加法器1110、第一DFE抽头1146、加权缓冲器1132、加权缓冲器1133、加权缓冲器1134、抽头逻辑1152，抽头逻辑1153、抽头逻辑1154、寄存器1162、寄存器1163和寄存器1164。第一DFE抽头1146包括模拟加法器1111、采样器1121、采样器1122、加权缓冲器1131、加权缓冲器1132以及采样和保持(S/H)1190。在一个实施例中，采样器1120是PAM-4采样器(例如，与PAM-4采样器320或420相似或相同)并相应地输出多个判决比特。在另一个实施例中，采样器1120是输出单个判决比特(例如，与采样器322或采样器422相似或相同)的PAM-2采样器。
输入信号(IN)被可操作地耦合到加法器1110的输入。例如，可以从互连系统140接收输入信号(IN)。加法器1110的输出被输入到第一DFE抽头1146。特别地，加法器1110的输出被输入到S/H1190和采样器1121。
加权缓冲器1131和加权缓冲器1132的输出被输入到模拟加法器1111。模拟加法器1111的输出被输入到采样器1122。采样器1122的输出被输入到抽头逻辑1152。
采样器1122、采样器1121和每个寄存器1162-1164接收定时参考(未在图11中示出)。该定时参考(例如，图3A和图3B的CK)确定采样器1122将其输入(即，加法器1111的输出)与参考(或阈值)电压比较以产生相应的数字输出信号的定时。寄存器1163-1164各自分别串行接收先前寄存器1162-1163的输出，由此形成串行移位寄存器，串行移位寄存器对于每个连续的阶段保持由采样器1122采样的先前值。
采样器1122的输出也被输入到抽头逻辑1152。抽头逻辑1152从采样器1122的输出中减去寄存器1162的输出。抽头逻辑1152的输出被输入到加权缓冲器1132。加权缓冲器1132将在加权缓冲器1132的输入处的模拟电压乘以因子-K2而输出。在一个实施例中，K2＝0.5α2。加权缓冲器1132的输出被输入到加法器1110，从而完成第二DFE抽头回路。寄存器1162的输出也被输入到抽头逻辑1153。抽头逻辑1153从寄存器1162的输出中减去寄存器1163的输出。抽头逻辑1153的输出被输入到加权缓冲器1133。加权缓冲器1133将在加权缓冲器1133的输入处的模拟电压乘以因子-K3而输出。在一个实施例中，K3＝0.5α3。加权缓冲器1133的输出被输入到加法器1110，从而完成第三DFE抽头回路。寄存器1163的输出也被输入到抽头逻辑1154。抽头逻辑1154从寄存器1163的输出中减去寄存器1164的输出。抽头逻辑1154的输出被输入到加权缓冲器1134。加权缓冲器1134将在加权缓冲器1132的输入处的模拟电压乘以因子-K4而输出。在一个实施例中，K4＝0.5α4。加权缓冲器1134的输出被输入到加法器1110，从而完成第四DFE抽头回路。附加的更高阶DFE抽头回路可以以类似的方式形成。
图12图示了具有非均匀发射均衡和推测DFE的通信系统。通信系统1200包括驱动集成电路、接收集成电路以及它们之间的互连。驱动集成电路包括发射器电路1210(也称为驱动器)。发射有限冲激响应(FIR)逻辑1275控制发射器电路1210以实现非均匀发射均衡。
接收器集成电路包括接收器电路1250。驱动集成电路和接收集成电路之间的互连包括互连系统1240。互连系统1240通常将包括印刷电路(PC)板、连接器、电缆、柔性电路、其他衬底和/或这些的组合。互连系统1240可以是和/或包括一个或多个传输线。
接收器电路1250通常将是接收由驱动集成电路发送的信号的集成电路的一部分。应该理解的是，端接(未在图12中示出)可以是集成电路或互连系统1240的一部分。还应该理解的是，尽管系统1200被示出为发射单端信号，但由系统1200的驱动集成电路发送的信号可以表示一对差分信号中的一个信号，或者表示发送多线编码数据的信号集合中的一个信号。
在图12中，发射器电路1210的输出被连接到互连系统1240的第一端。互连系统1240的第二端被连接到接收器1250的输入。发射器电路1210被配置为驱动PAM-4信号电平。
在一个实施例中，接收器1250是推测DFE接收器。FIR逻辑1275对PAM-4输出信号应用非均匀预加重。发射器电路1210在FIR逻辑1275的控制下输出的非均匀预加重被选择为使得在经过互连系统1420之后，即使先前符号不同，多个接收到的PAM-4电压电平实际上也具有相同值。例如，通过均匀预加重(或不预加重)，互连系统1240的非理想特性(例如，ISI)可能导致多达13个电压电平(但仍仅表示4个PAM-4符号)到达接收器1250。由FIR逻辑1275应用的非均匀加重减少了到达接收器1250的输入的不同电压电平的数量。因此，在一个实施例中，非均匀预加重允许推测DFE接收器1250通过使用减少数量的比较器准确地采样由发射器电路1210发送的特定PAM-4转换。例如，通过应用适当的非均匀预加重，到达接收器1250的电压电平的数量可以从13个电压电平(其需要12个比较器来采样)降低到6个电压电平(其可以用5个比较器来采样)。
图13A图示了非均匀发射均衡的示例。在图13A中，对于两个示例PAM-4转换——从-1到+3和从-3到+3，示出了由发射器1210(在FIR逻辑1275的控制下)输出的信号的分段线性近似。从-3到+3的经均衡的PAM-4转换被示出为从-3电压电平到a+3+α电压电平的转换。从-1到+3的经均衡的PAM-4转换被示为从-1电压电平到+3电压电平的简单转换。因此，由于在这两个转换之后的符号是+3PAM-4符号，所以可以看出FIR逻辑1275正在应用非均匀预加重。
在经过信道(即，互连系统1240)之后，互连系统1240的带宽限制、非线性和其他非理想性质在图13A右侧上示出的图示草图。尽管这两个草图均图示出相同的波形，然而其中一个波形被描绘成分段线性近似。这样做是为了更好地说明在接收器处的非线性均衡的结果。特别地，即使两个转换均从先前符号周期中的不同状态(即-1和-3)开始，两个转换(即，-1到+3和-3到+3)也都导致在下一符号周期中在采样时间处的基本上相同的电压。在图13A中，该电压是+3-2α。
还如图13A中所示的是将被用于确定所得符号是否对应于PAM-4+3电平的合适的参考(或阈值)电压(V+2b)。V+2b被图示为+2-2α。
图13B图示了非均匀发射均衡的另一示例。在图13B中，对于两个另外的示例PAM-4转换——从-1到+1和从-3到+1，示出了发射器1210(在FIR逻辑1275的控制下)输出的信号的分段线性近似。从-3到+1的经均衡的PAM-4转换被示出为从-3电压电平到+1+2α电压电平的转换。从-1到+1的经均衡的PAM-4转换被示为从-1电压电平到a+1+α电压电平的转换。因此，由于在这两个转换之后的符号为+3PAM-4符号，所以可以看出FIR逻辑1275正在应用非均匀预加重。
在经过信道(即，互连系统1240)之后，互连系统1240的带宽限制、非线性和其他非理想性质导致图13B右侧上示出的图示草图。即使两个转换从先前符号周期中的不同状态(即，-1和-3)开始，两个转换(即-1到+3和-3到+3)在用于下一符号周期的采样时间处也都导致基本上相同的电压。在图13B中，该电压是+1。在图13B中还示出了用于确定所得到的符号是对应于正的(+1还是+3)还是负的(-1或-3)的PAM-4电平的合适的参考(或阈值)电压(V0)。V0被图示为0V。
图13C是图示了从所有可能的PAM-4转换、对应的接收电平以及区分接收电平的合适阈值电平得到的发射电平(电压)的图。在图13C中图示的转换和电平也在表6中被给出。从图13C和表6中可以看出，阈值电平的适当数量是5个。因此，对于这些具有非均匀预加重的信号，将只需要五个比较器/采样器来实现推测PAM-4 DFE接收器。
Figure BDA0001587312170000251
Figure BDA0001587312170000261
应当注意，对于正的先前符号(即+1或+3)，仅给出了三个合适的阈值电压：V-2b＝-2+2α；V0＝0，而V+2＝+2。图14A图示了从正号的先前符号的非均匀均衡转换的PAM-4数据眼。对于负的先前符号(即，-1或-3)，只给出了三个合适的阈值电压：V-2＝-2，V0＝0和V-2b＝+2-2α。图14B图示了从负号的先前符号的非均匀均衡转换的PAM-4数据眼。还要注意，阈值电压V0＝0被用于正和负的先前符号二者。因此，具有V0＝0的阈值电压的采样器可以被用来确定采样器或阈值电压的哪一组(即，具有V-2b、V0和V-2的那一组，或具有V-2、V0和V+2b的那一组)应该被用来确定当前符号。
图15图示了具有五个比较器的PAM-4推测DFE接收器。图15中图示的接收器1500可以对应于接收器150、接收器214和/或接收器224中的一个或多个。接收器1500包括采样器1523-1527、寄存器1560、复用器(MUX)1580、MUX 1581和解码逻辑1585。在图15中，输入信号(IN)被可操作地耦合到采样器1523-1527的非反相输入。采样器1523的反相输入(即，参考或阈值电压输入)接收参考电压V-2。采样器1524的反相输入接收参考电压V-2b。采样器1525的反相输入接收参考电压V0。采样器1526的反相输入接收参考电压V+2b。采样器1527的反相输入接收参考电压V+2。
采样器1523-1527各自接收定时参考CK。CK确定采样器1523-1527将输入(即，IN)与它们相应的参考电压(例如，V-2、V-2b等)进行比较以产生它们相应的数字输出信号的定时。定时参考还确定寄存器1560何时锁存并将其输入上的值传播到其输出。采样器1523的输出(OUT-2)被输入到MUX 1580的“0”输入。采样器1524(OUT-2B)的输出被输入到MUX 1580的“1”输入。采样器1525(OUT0)的输出被输入到逻辑1585和寄存器1560的输入。采样器1526(OUT+2B)的输出被输入到MUX 1581的“0”输入。采样器1527(OUT+2)的输出被输入到MUX1581的“1”输入。
MUX 1580和MUX 1581的选择输入(“S”)从寄存器1560的输出被接收。因此，寄存器1560的输出是由采样器1525将输入信号与参考电压V0进行比较的结果。由于V0是在+1和-1的PAM-4电平之间，所以寄存器1560的输出对应于先前符号的符号。换言之，当先前符号是a-1或a-3时，寄存器1560的输出控制MUX 1580-1581以选择它们的“0”输入。当先前符号是a+1或a+3时，寄存器1560的输出控制MUX 1580-1581以选择它们的“1”输入。MUX 1580-1581的输出被逻辑1585接收以产生接收值OUT[0:1]。
当先前符号是a-1或a-3(基于寄存器1560的输出)时，逻辑1585解码IN和参考电压V-2、V0和V+2b之间的比较结果。当先前符号是a-1或a-3(基于寄存器1560的输出)时，逻辑1585解码IN和参考电压V-2b、V0和V+2之间的比较结果。在一个实施例中，根据V-2＝-2、V-2b＝-2+2α；V0＝0、V-2b＝+2-2α和V+2＝+2的相对(彼此)电压电平来选择V-2b、V-2、V0、V+2b和V-2。
图16图示了具有第二抽头反馈的PAM-4推测DFE接收器。图16所示的接收器1600可以对应于接收器150、接收器214和/或接收器224中的一个或多个。接收器1600包括模拟加法器1611、采样器1623-1627、抽头逻辑1652、加权缓冲器1651、寄存器1660、寄存器1661、复用器(MUX)1680、MUX 1681和解码逻辑1685。在图16中，输入信号(IN)被输入到模拟加法器1611。模拟加法器1611的输出被输入到采样器1623-1627的非反相输入。采样器1623的反相输入(即参考或阈值电压输入)接收参考电压V-2。采样器1624的反相输入接收参考电压V-2b。采样器1625的反相输入接收参考电压V0。采样器1626的反相输入接收参考电压V+2b。采样器1627的反相输入接收参考电压V+2。
采样器1623-1627各自接收定时参考CK。CK确定采样器1623-1627将输入(即，IN)与它们相应的参考电压(例如，V-2、V-2b等)进行比较以产生它们相应的数字输出信号的定时。定时参考还确定寄存器1660和1661何时将其相应输入上的值锁存并传播到其相应的输出。采样器1623的输出(OUT-2)被输入到MUX 1680的“0”输入。采样器1624的输出(OUT-2B)被输入到MUX 1680的“1”输入。采样器1625的输出(OUT0)被输入到逻辑1685和寄存器1660的输入。采样器1626的输出(OUT+2B)被输入到MUX 1681的“0”输入。采样器1627的输出(OUT+2)被输入到MUX 1681的“1”输入。
MUX 1680和MUX 1681的选择输入(“S”)从寄存器1660的输出被接收。因此，寄存器1660的输出是由采样器1625将输入信号与参考电压V0进行比较的结果。由于V0在+1和-1的PAM-4电平之间，所以寄存器1660的输出对应于先前符号的符号。换言之，当先前符号是a-1或a-3时，寄存器1660的输出控制MUX 1680-1581以选择它们的“0”输入。当先前符号是a+1或a+3时，寄存器1660的输出控制MUX 1680-1681选择它们的“1”输入。逻辑1685接收MUX1680-1681的输出以产生接收值OUT[0:1]。
逻辑1685的输出OUT[0:1]被输入到寄存器1661和抽头逻辑1652。寄存器1661的输出被输入到抽头逻辑1652。抽头逻辑1652从逻辑1685的输出中减去寄存器1661的输出。抽头逻辑1652的输出被输入到加权缓冲器1651。加权缓冲器1651的输出被输入到加法器1611，由此完成第二抽头DFE回路。在一个实施例中，根据V-2＝-2、V-2b＝-2+2α；V0＝0、V-2b＝+2-2α和V+2＝+2的相对(彼此)电压电平来选择V-2b、V-2、V0、V+2b和V-2。
图17图示具有不带减法的第二抽头反馈的PAM-4推测DFE接收器。图17中图示的接收器1700可以对应于接收器150、接收器214和/或接收器224中的一个或多个。接收器1700包括采样器模拟加法器1711、1723-1727、寄存器1763、寄存器1765、寄存器1767、寄存器1768、多路复用器(MUX)1780、MUX 1781、解码器逻辑1785、抽头逻辑1788和(一个或多个)数模转换器1798。在图17中，输入信号(IN)被输入到模拟加法器1711。模拟加法器1711的输出被输入到采样器1723-1727的非反相输入。采样器1723的反相输入(即，参考或阈值电压输入)接收参考电压V-2。采样器1724的反相输入接收参考电压V-2b。采样器1725的反相输入接收参考电压V0。采样器1726的反相输入接收参考电压V+2b。采样器1727的反相输入接收参考电压V+2。
采样器1723-1727各自接收定时参考CK。CK确定采样器1723-1727将输入(即，IN)与它们相应的参考电压(例如，V-2、V-2b等)进行比较以产生它们相应的数字输出信号的定时。定时参考还确定寄存器1760何时锁存并将其输入上的值传播到其输出。采样器1723的输出(OUT-2)被输入到MUX 1780的“0”输入。采样器1724的输出(OUT-2B)被输入到MUX 1780的“1”输入。采样器1725的输出(OUT0)被输入到逻辑1785和寄存器1765的输入。采样器1726的输出(OUT+2B)被输入到MUX 1781的“0”输入。采样器1727的输出(OUT+2)被输入到MUX1781的“1”输入。
MUX 1780和MUX 1781的选择输入(“S”)从寄存器1765的输出被接收。因此，寄存器1765的输出是由采样器1725将输入信号与参考电压V0进行比较的结果。由于V0是在+1和-1的PAM-4电平之间，所以寄存器1760的输出对应于先前符号的符号。换言之，当先前符号是a-1或a-3时，寄存器1760的输出控制MUX 1780-1781以选择它们的“0”输入。当先前符号是a+1或a+3时，寄存器1760的输出控制MUX 1780-1781以选择它们的“1”输入。
当先前符号是a-1或a-3(基于寄存器1760的输出)时，逻辑1785对IN与参考电压V-2、V0和V+2b之间的比较结果进行解码。当先前符号是a-1或a-3(基于寄存器1765的输出)时，逻辑1785对IN与参考电压V-2b、V0和V+2之间的比较结果(由寄存器1763、1765和1767延迟一个符号周期)进行解码。在一个实施例中，根据V-2＝-2、V-2b＝-2+2α；V0＝0、V-2b＝+2-2α和V+2＝+2的相对(彼此)电压电平来选择V-2b、V-2、V0、V+2b和V-2。
MUX 1780的输出被输入到寄存器1763。MUX 1781的输出被输入到寄存器1767。采样器1725的输出被输入到寄存器1765。因此，寄存器1763、寄存器1765和寄存器1767的输出对应于(以温度计码)经由IN接收的先前PAM-4符号。由逻辑1785接收的寄存器1763、寄存器1765和寄存器1767的输出产生接收值OUT[0:1]。寄存器1763、寄存器1765和寄存器1767的输出也被抽头逻辑1788接收，以从当前采样的结果和先前符号产生抽头值。来自逻辑1788的抽头值被输入到寄存器1768。寄存器1768的输出被输入到DAC 1798。DAC 1798的模拟输出被输入到模拟加法器1711，从而完成至少第二抽头DFE回路。
图18是图示了判决反馈均衡的非推测无解码器的方法的流程图。图18中图示的步骤可以由通信系统100、存储器系统200和/或通信系统1200的一个或多个元件来执行。基于经均衡的数据信号与第一参考电压之间的比较来产生第一采样器判决指示符(1802)。举例来说，采样器821可以将加法器810的输出与阈值或参考电压Vref1进行比较以在OUT[1]上产生值。
基于经均衡的数据信号与第二参考电压之间的比较来产生第二采样器判决指示符(1804)。举例来说，采样器822可以将加法器810的输出与阈值或参考电压Vref2进行比较以在OUT[2]上产生值。基于经均衡的数据信号和第三参考电压之间的比较来产生第三采样器判决指示符(1806)。举例来说，采样器823可以将加法器810的输出与阈值或参考电压Vref3进行比较以在OUT[3]上产生值。
基于第一采样器判决指示符，产生第一误差移除电压(1808)。例如，基于OUT[1]，加权缓冲器831可以产生被提供给加法器810的模拟误差移除电压。基于第二采样器判决指示符，产生第二误差移除电压(1810)。例如，基于OUT[2]，加权缓冲器831可以产生被提供给加法器810的模拟误差移除电压。基于第三采样器判决指示符，产生第三误差移除电压(1812)。例如，基于OUT[3]，加权缓冲器831可以产生被提供给加法器810的模拟误差移除电压。
所接收的数据信号与第一移除误差电压、第二移除误差电压和第三移除误差电压相加以产生经均衡的数据信号(1814)。例如，加权缓冲器831的输出、加权缓冲器832的输出以及加权缓冲器833的输出与输入IN相加，以产生提供给采样器821-823的经均衡的数据信号。
图19A至图19B是图示了判决反馈均衡的非推测方法的流程图。在图19A至图19B中图示的步骤可以由通信系统100和/或存储器系统200的一个或多个元件来执行。基于经均衡的数据信号与第一参考电压之间的比较来产生第一先前符号采样器判决指示符(1902)。例如，采样器921可以将加法器910的输出与阈值或参考电压Vref1进行比较以在OUT[1]上产生值。基于经均衡的数据信号与第二参考电压之间的比较来产生第二先前符号采样器判决指示符(1904)。举例来说，采样器922可以将加法器910的输出与阈值或参考电压Vref2进行比较以在OUT[2]上产生值。基于均衡的数据信号与第三参考电压之间的比较来产生第三先前符号采样器判决指示符(1906)。例如，采样器923可以将加法器910的输出与阈值或参考电压Vref3进行比较以在OUT[3]上产生值。
基于接收到的数据信号和第一参考电压之间的比较来产生第一当前符号采样器判决指示符(1908)。例如，采样器925可以将输入电压IN与阈值或参考电压Vref1进行比较，以产生被输入到加权缓冲器935的值。基于接收到的数据信号与第二参考电压之间的比较来产生第二当前符号采样器判决指示符(1910)。例如，采样器926可以将输入电压IN与阈值或参考电压Vref2进行比较，以产生被输入到加权缓冲器936的值。基于接收到的数据信号与第三参考电压之间的比较来产生第三当前符号采样器判决指示符(1912)。例如，采样器927可以将输入电压IN与阈值或参考电压Vref3进行比较以产生被输入到加权缓冲器937的值。
基于第一先前符号采样器判决指示符，产生第一先前符号误差移除电压(1914)。举例来说，基于来自采样器921的输入，加权缓冲器931可以产生要被提供给加法器910的误差移除电压。基于第二先前符号采样器判决指示符，产生第二先前符号误差移除电压(1916)。例如，基于来自采样器922的输入，加权缓冲器932可以产生要被提供给加法器910的误差移除电压。基于第三先前符号采样器判决指示符，产生第三先前符号误差移除电压(1918)。例如，基于来自采样器923的输入，加权缓冲器933可以产生要被提供给加法器910的误差移除电压。
基于第一当前符号采样器判决指示符，产生第一当前符号误差移除电压(1920)。例如，基于来自采样器921的输入，加权缓冲器931可以产生要被提供给加法器910的误差移除电压。基于第二当前符号采样器判决指示符，产生第二当前符号误差移除电压(1922)。例如，基于来自采样器922的输入，加权缓冲器932可以产生要被提供给加法器910的误差移除电压。基于第三当前符号采样器判决指示符，产生第三当前符号误差移除电压(1924)。例如，基于来自采样器923的输入，加权缓冲器933可以产生要被提供给加法器910的误差移除电压。
接收到的数据信号的延迟版本与第一先前符号误差移除电压、第二先前符号误差移除电压、第三先前符号误差移除电压、第一当前符号误差移除电压、第二当前符号移除误差电压以及第三当前符号误差移除电压相加，以产生经均衡的数据信号(1926)。例如，加法器910将来自S/H 990、加权缓冲器931-933和加权缓冲器935-937的输入相加，以产生被提供给采样器921-933的经均衡的数据信号。
应该理解的是，接收到的数据信号IN在其被输入到采样器925-937时没有被充分均衡。在一个实施例中，使用连续时间均衡器(CTLE)和可变增益放大器(VGA)已经可以均衡信号“IN”，连续时间均衡器(CTLE)和可变增益放大器(VGA)这两者都存在于接收器模拟前端(AFE)中(未在图9中示出)。因此，加权缓冲器935-937的输出可以基于采样器925-927的不正确判决。然而，采样器925-927的输出可以被看作是当前符号的估计以及对相应选择的加权缓冲器935-937的加权的选择。
图20是图示了使用模拟FFE的非推测DFE的流程图。图20中图示的步骤可以由通信系统100、存储器系统200和/或通信系统1200的一个或多个元件来执行。通过由接收经均衡的数据信号的模拟前馈均衡器对第一模拟输出进行采样来产生第一采样器判决(2002)。举例来说，由S/H 540、加权缓冲器541、加权缓冲器542和加法器511形成的RxFFE 545可以由采样器522采样以产生采样器判决。
通过对第一采样器判决进行加权来产生第一误差移除电压(2004)。例如，加权缓冲器532可以对抽头逻辑552的输出进行加权，以产生被输入到加法器510的误差移除电压，抽头逻辑552的输出基于从采样器520中减去采样器判决。
接收到的数据信号和第一误差移除电压被相加以产生经均衡的数据信号(2006)。举例来说，加法器510可以将IN和加权缓冲器532的输出相加以产生对S/H 540及加权缓冲器542的输入。
图21是图示了使用组合接收FFE和第一抽头DFE回路的非推测DFE的流程图。图21中图示的步骤可以由通信系统100、存储器系统200和/或通信系统1200的一个或多个元件来执行。通过使用第一DFE回路，基于第一误差移除电压和将已加权的经均衡的数据信号来产生第一采样器判决(2102)。例如，采样器620可以基于来自加权缓冲器642的误差移除电压来产生采样器判决，其中，加权缓冲器642是由加法器611、采样器620和加权缓冲器642形成的DFE回路的一部分。
通过对经均衡的数据信号进行加权来产生已加权的经均衡的数据信号(2104)。例如，加权缓冲器641可以对加法器610输出的经均衡的数据信号进行加权。通过对第一采样器判决进行加权来产生第二误差移除电压(2106)。举例来说，基于抽头逻辑652的输出，加权缓冲器632可以产生被输入到加法器610的误差移除电压，抽头逻辑652的输出基于从采样器620减去采样器判决。
输入数据信号和第二误差移除电压被相加以产生经均衡的数据信号(2108)。例如，加法器610可以接收加权缓冲器632的输出，并将其与输入信号IN相加以产生加权缓冲器641的输入。
图22图示了具有基于模数转换器(ADC)的接收器的通信系统。通信系统2200包括驱动集成电路、接收集成电路以及它们之间的互连。驱动集成电路包括发射器电路2210(也称为驱动器)。接收器集成电路包括可变增益放大器(VGA)2251、连续时间均衡器(CTLE)2252、模数转换器2290、数字FFE+DFE 2295、时钟数据恢复2291、相位调整器2293和锁相回路2292。驱动集成电路与接收集成电路之间的互连包括互连系统2240。互连系统2240通常会包括印刷电路板(PC)板、连接器、电缆、柔性电路、其它衬底和/或这些的组合。互连系统2240可以是和/或包括一个或多个传输线。
接收器集成电路通常会是接收由驱动集成电路发送的信号的集成电路的一部分。应该理解的是，端接(未在图22中示出)可以是集成电路或互连系统2240的一部分。还应该理解的是，虽然系统2200被示出为发射单端信号，但是由系统2200的驱动集成电路可以表示一对差分信号中的一个信号，或者表示发送多线编码数据的信号集合中的一个信号。
在图22中，发射器电路2210的输出被连接到互连系统2240的第一端。互连系统2240的第二端被连接到VGA 2251的输入。VGA 2251的输出被输入到CTLE 2252。CTLE 2252的输出被输入到ADC 2290。ADC 2290的多比特和/或多采样数字输出被输入到数字FFE+DFE2295。数字FFE+DFE 2295是多比特判决OUT[1:N]。数字FFE+DFE 2295的输出被输入到CDR2291。由CDR 2291输出的恢复时钟被输入到相位调整器2293。相位调整器2293还接收来自PLL 2292的时钟信号。相位调整器2293的输出被用于控制ADC 2290对CTLE 2290的输出进行采样的定时。发射器电路2210可以被配置为驱动PAM-4信令电平。
图23图示了具有数字域中的更高阶DFE反馈的接收器。图23所示的数字FFE+DFE2300可以对应数字FFE+DFE 2295。数字FFE+DFE 2300包括数字加法器2310、FFE 2346、第一DFE抽头2347、加权缓冲器2332、加权缓冲器2333、加权缓冲器2334、抽头逻辑2352、抽头逻辑2353、抽头逻辑2354、寄存器2362、寄存器2363和寄存器2364。FFE 2346包括数字加法器2311、离散时间导数2371和加权缓冲器2331。第一DFE抽头2347包括采样器寄存器2361和加权缓冲器2332。在一个实施例中，数字FFE+DFE 2300被配置为处理PAM-4信号的采样，并因此经由IN接收多个数字比特/采样(来自例如ADC 2290)并且对应地输出多个判决比特。在另一个实施例中，数字FFE+DFE 2300被配置为处理PAM-2信号的采样，因此可以仅输出单个判决比特(例如，OUT[1])。
可以是多个比特和/或多个采样的数字输入信号(IN)被可操作地耦合到加法器2310的输入。加法器2310的输出被输入到FFE 2346。特别地，加法器2310的输出被输入到加法器2311和离散时间导数2371。在一个实施例中，离散时间导数2371实现延迟和减法，使得离散时间导数2371根据以下等式输出：ffeout＝1-z-1，其中，z-1是先前迭代期间在到离散时间导数2371的输入处的值(即，z-1表示输入到离散时间导数2371的先前符号)。在一个实施例中，K1＝0.5α1。因此，应该理解的是，K1在适配(即，训练)时段期间可以是可变的，但它在正常操作期间通常是恒定的。
加权缓冲器2331、加权缓冲器2332和加法器2310的输出被输入到数字加法器2311。加法器2311的输出被输入到寄存器2361。寄存器2361的输出被输入到抽头逻辑2352和加权缓冲器2332。
离散时间导数2371和每个寄存器2361-2364接收定时参考(未在图23中示出)。寄存器2362-2364各自串行接收先前寄存器2361-2264的输出，从而形成串行移位寄存器，串行移位寄存器对于每个连续的阶段保持由加法器2311输出的先前值。
寄存器2361的输出也被输入到抽头逻辑2352。抽头逻辑2352从寄存器2361的输出中减去寄存器2362的输出。抽头逻辑2352的输出被输入到加权缓冲器2332。加权缓冲器2332将在加权缓冲器2332的输入处的值乘以因子-K2而输出。在一个实施例中，K2＝0.5α2。加权缓冲器2332的输出被输入到加法器2310，从而完成第二DFE抽头回路。寄存器2362的输出也被输入到抽头逻辑2353。抽头逻辑2353从寄存器2362的输出中减去寄存器2363的输出。抽头逻辑2353的输出被输入到加权缓冲器2333。加权缓冲器2333将在加权缓冲器2333的输入处的值乘以因子-K3而输出。在一个实施例中，K3＝0.5α3。加权缓冲器2333的输出被输入到加法器2310，从而完成第三DFE抽头回路。寄存器2363的输出也被输入到抽头逻辑2354。抽头逻辑2354从寄存器2363的输出中减去寄存器2364的输出。抽头逻辑2354的输出被输入到加权缓冲器2334。加权缓冲器2334将在加权缓冲器2334的输入处的值乘以因子-K4而输出。在一个实施例中，K4＝0.5α4。加权缓冲器2334的输出被输入到加法器2310，由此完成第四DFE抽头回路。附加的更高阶DFE抽头回路可以以类似的方式形成。
图24是图示了对数据信号进行均衡的方法的流程图。在图24中图示的步骤可以由通信系统100、存储器系统200和/或通信系统1200的一个或多个元件来执行。数据信号被接收(2402)。例如，接收器300可以在节点IN处接收输入数据信号。该数据信号可以由接收器300的S/H 340和加权缓冲器342接收。
基于经由数据信号接收的当前符号和经由数据信号接收的先前符号，生成经均衡的数据信号(2404)。例如，基于在节点IN处接收到的当前符号，并且基于S/H 340的输出(其对应于在节点IN处接收到的先前符号)，加法器311可以输出将要被PAM-4采样器320采样的经均衡的数据信号。
在一个实施例中，一种用于接收数据信号并输出经均衡的数据信号的电路包括接收所述数据信号并输出所述经均衡的数据信号的加法器。所述电路还包括第一误差信号发生器，用于向所述加法器提供第一误差移除信号，使得所述经均衡的数据信号基于经由所述数据信号接收的当前符号和经由所述数据信号接收的先前符号。所述经均衡的数据信号可以基于所述当前符号和所述先前符号之间的差异。所述第一误差信号发生器和所述加法器可以被配置为形成模拟前馈均衡电路。所述第一误差信号发生器和所述加法器可以被配置为形成模拟符号间干扰前置滤波器和第一后标记判决反馈均衡回路。所述第一误差信号发生器和所述加法器可以被配置为形成模拟前馈均衡电路和第一后标记判决反馈均衡回路。
该电路还可以包括第二误差信号发生器，用于向所述加法器提供第二误差移除信号，使得所述经均衡的数据信号还基于在所述当前符号之前经由所述数据信号接收到的第一在先符号，以及在所述第一在先符号之后连续接收到的第二在先符号。所述第二误差信号发生器可以被配置为使所述第二误差移除信号基于所述第一在先符号和所述第二在先符号，而不使用存储所述第一在先符号的第一存储元件与所述加法器之间的组合逻辑。可以由所述加法器接收数字形式的所述数据信号，并且所述第一误差信号发生器和所述加法器可以被配置为形成离散时间数字前馈均衡电路。
在一个实施例中，一种对数据信号进行均衡的方法包括：接收所述数据信号，并基于经由所述数据信号接收的当前符号和经由所述数据信号接收的先前符号，生成经均衡的数据信号。所述经均衡的数据信号可以基于所述当前符号和所述先前符号之间的差异。所述经均衡的数据信号可以由模拟前馈均衡电路产生。所述经均衡的数据信号可以由被配置为形成模拟符号间干扰前置滤波器和第一后标记判决反馈均衡回路的电路来产生。所述经均衡的数据信号可以由被配置为形成模拟前馈均衡电路和第一后标记判决反馈均衡回路的电路来产生。所述经均衡的数据信号可以进一步基于在所述当前符号之前经由所述数据信号接收到的第一在先符号和在所述第一在先符号之后连续接收到的第二在先符号。
所述经均衡的数据信号可以进一步基于所述第一在先符号和所述第二在先符号，而不使用在用于产生所述经均衡的数据信号的加法器与至少存储所述第一在先符号和第二在先符号的多个存储元件之间的组合逻辑。由离散时间数字前馈均衡电路可以接收数字形式的数据信号并且可以产生数字形式的经均衡的数据信号。
在一个实施例中，通信系统包括发送具有非均匀预加重的数据信号的发射器。该非均匀预加重被应用到从第一多个输出状态到第一输出状态的转换。该非均匀预加重也被应用到从第二多个输出状态到第二输出状态的转换。所述非均匀预加重被应用以使得在穿过带限信道之后将要在接收器采样时间处以基本上第一电压电平接收来自所述第一多个第一输出状态中的相应状态的所述数据信号的转换。类似地，所述非均匀预加重还被应用以使得在穿过所述带限信道之后将要在所述接收器采样时间处以基本上第二电压电平接收来自所述第二多个输出状态中的相应状态的所述数据信号的转换。所述通信系统还包括接收器，用于在所述数据信号已经穿过所述带限信道之后接收具有非均匀预加重的所述数据信号。该接收器基于在先前接收器采样时间处采样的第一比较器输出来在第一组比较器输出和第二组比较器输出之间选择。所选择的一组比较器输出被用来确定与所述接收器采样时间对应的所述接收器的输出。
在所述第一组比较器输出和所述第二组比较器输出中的每组比较器输出中可以存在三个比较器输出。所述第一比较器输出可以基于第一参考电压。所述所选择的一组比较器输出中的第一个比较器输出可以基于所述第一参考电压。所述所选择的一组比较器输出中的第二个比较器输出可以基于第二参考电压。所述所选择的一组比较器输出中的第三个比较器输出可以基于第三参考电压。所述第三参考电压可以大于所述第一参考电压。所述第二参考电压可以小于所述第一参考电压。
在一个实施例中，一种通信系统包括发送具有非均匀预加重的数据信号的发射器。所述非均匀预加重被应用到从第一输出状态、第二输出状态和第三输出状态到第四输出状态的转换。所述非均匀预加重被应用以使得所述数据信号从至少所述第一输出状态和所述第二输出状态到第四输出状态的转换将在穿过带限信道之后在接收器采样时间处以基本上相同的电压电平被接收。所述通信系统还包括接收器。在所述数据信号已经穿过所述带限信道之后，所述接收器用于接收具有非均匀预加重的所述数据信号。所述接收器在从所述第一输出状态和所述第二输出状态到所述第四输出状态的转换之后使用第一参考电压来检测所述第四输出状态。所述接收器还在从所述第三输出状态到所述第四输出状态的转换之后使用所述第二参考电压来检测所述第四输出状态。
所述接收器可以包括第一采样器，用于基于在先前符号时间期间所述数据信号与第一参考电压的比较来产生先前符号采样器判决指示符。该第一采样器还基于在当前符号时间期间所述数据信号与所述第一参考电压的比较来产生第一采样器判决。所述接收器还可以包括第二采样器，用于基于在所述当前符号时间期间所述数据信号与第二参考电压的比较来产生第二采样器判决。所述接收器还可以包括第三采样器，用于基于在所述当前符号时间期间所述数据信号与第三参考电压的比较来产生第一采样器判决。所述接收器还可以包括第四采样器，用于基于在所述当前符号时间期间所述数据信号与第四参考电压的比较来产生第二采样器判决。所述接收器还可以包括第五采样器，用于基于在所述当前符号时间期间所述数据信号与第五参考电压的比较来产生第二采样器判决。所述接收器还可以包括选择逻辑，用于基于所述先前符号采样器判决指示符的第一值，使用所述第二采样器判决和所述第四采样器判决来产生输出比特，并且基于所述先前符号采样器判决指示符的第二值，使用所述第三采样器判决和所述第五采样器判决来产生所述输出比特。
所述第三参考电压可以大于所述第二参考电压。所述第一参考电压可以大于所述第三参考电压。所述第四参考电压可以大于所述第一参考电压。所述第五参考电压可以大于所述第四参考电压。所述选择逻辑可以包括在所述第二采样器判决和所述第三采样器判决之间进行选择的第一复用器以及在所述第四采样器判决和所述第五采样器判决之间进行选择的第二复用器。所述输出比特可以对应于四电平脉冲幅度调制(PAM-4)信令电平。所述非均匀预加重可以被应用到所述被发射的数据信号，使得在穿过带限信道之后将要在所述接收器采样时间处以基本上相同的电压电平接收所述被发射的数据信号从至少第一输出状态和第二输出状态到第三输出状态的转换。
在一个实施例中，一种接收器电路可以包括：数据信号输入，用于接收以非均匀预加重发射的数据信号；第一采样器，用于基于先前符号时间期间所述数据信号与第一参考电压的比较来产生先前符号采样器判决指示符，其中所述第一采样器还基于在当前符号时间期间所述数据信号与所述第一参考电压的比较来产生第一采样器判决；第二采样器，用于基于在所述当前符号时间期间所述数据信号与第二参考电压的比较来产生第二采样器判决；第三采样器，用于基于在所述当前符号时间期间所述数据信号与第三参考电压的比较来产生第一采样器判决；第四采样器，用于基于在所述当前符号时间期间所述数据信号与第四参考电压的比较来产生第二采样器判决；第五采样器，用于基于在所述当前符号时间期间所述数据信号与第五参考电压的比较来产生第二采样器判决；以及选择逻辑，用于基于所述先前符号采样器判决指示符的第一值，使用所述第二采样器判决和所述第四采样器判决来产生输出比特。所述选择逻辑还基于所述先前符号采样器判决指示符的第二值，使用所述第三采样器判决和所述第五采样器判决来产生输出比特。
所述第三参考电压可以大于所述第二参考电压。所述第一参考电压可以大于所述第三参考电压。所述第四参考电压可以大于所述第一参考电压。所述第五参考电压可以大于所述第四参考电压。所述选择逻辑可以包括用于在所述第二采样器判决和所述第三采样器判决之间进行选择的第一复用器以及用于在所述第四采样器判决和所述第五采样器判决之间进行选择的第二复用器。所述输出比特可以对应于四电平脉冲幅度调制(PAM-4)信令电平。
所述非均匀预加重可以被应用到所述被发射的数据信号，使得在穿过带限信道之后将要在所述接收器采样时间处以基本上相同的电压电平接收所述被发射的数据信号从至少第一输出状态和第二输出状态到第三输出状态的转换。可以由发射集成电路使用有限冲激响应滤波器来应用所述非均匀预加重。可以由所述发送集成电路将所述非均匀预加重应用到四电平脉冲幅度调制(PAM-4)信令电平。所述接收器电路可以被包括在存储器设备中。所述接收器电路可以被包括在存储器控制器中。
在一个实施例中，一种集成电路可以包括用于耦合到带限信道的输出；以及用于经由所述带限信道发送数据信号的发射器。所述数据信号具有非均匀预加重。所述非均匀预加重被应用到从第一输出状态、第二输出状态和第三输出状态到第四输出状态的转换。由所述发射器应用所述非均匀预加重使得在穿过所述带限信道之后将要在接收器采样时间处以基本上相同的电压电平接收所述数据信号从至少所述第一输出状态和所述第二输出状态到所述第四输出状态的转换。
所述数据信号可以由接收集成电路接收，在从所述第一输出状态和所述第二输出状态到所述第四输出状态的转换之后所述接收集成电路使用第一参考电压来检测所述第四输出状态。在从所述第三输出状态到所述第四输出状态的转换之后所述集成电路还使用第二参考电压来检测所述第四输出状态。
所述集成电路还可以包括第一采样器，用于基于在先前符号时间期间所述数据信号与第一参考电压的比较来产生先前符号采样器判决指示符。所述第一采样器还基于在当前符号时间期间所述数据信号与所述第一参考电压的比较来产生第一采样器判决。所述集成电路还可以包括第二采样器，用于基于在所述当前符号时间期间所述数据信号与第二参考电压的比较来产生第二采样器判决。所述集成电路还可以包括第三采样器，用于基于在所述当前符号时间期间所述数据信号与第三参考电压的比较来产生第一采样器判决。第四采样器用于基于在所述当前符号时间期间所述数据信号与第四参考电压的比较来产生第二采样器判决。所述集成电路还可以包括第五采样器，用于基于在所述当前符号时间期间所述数据信号与第五参考电压的比较来产生第二采样器判决。所述集成电路还可以包括选择逻辑，用于基于所述先前符号采样器判决指示符的第一值，使用所述第二采样器判决和所述第四采样器判决来产生输出比特，并且基于所述先前符号采样器判决指示符的第二值，使用所述第三采样器判决和所述第五采样器判决来产生所述输出比特。
所述第三参考电压可以大于所述第二参考电压。所述第一参考电压可以大于所述第三参考电压。所述第四参考电压可以大于所述第一参考电压。所述第五参考电压可以大于所述第四参考电压。所述接收集成电路可以是存储器设备。
在一个实施例中，一种判决反馈均衡器包括：第一先前符号采样器，用于将经均衡的数据信号与第一参考电压进行比较以产生第一先前符号采样器判决；第二先前符号采样器，用于将所述经均衡的数据信号与第二参考电压进行比较以产生第二先前符号采样器判决；第一当前符号采样器，用于将接收到的数据信号与第一参考电压进行比较以产生第一当前符号采样器判决；第二当前符号采样器，用于将所述接收到的数据信号与第二参考电压进行比较以产生第二当前符号采样器判决；以及模拟加法器电路，用于接收基于所述第一先前符号采样器判决的第一先前符号误差移除电压，并且接收基于所述第二先前符号采样器判决的第二先前符号误差移除电压，并且接收基于所述第一当前符号采样器判决的第一当前符号误差移除电压，并且接收基于所述第二当前符号采样器判决的第二当前符号误差移除电压，并且基于所述接收到的数据信号的延迟版本、所述第一先前符号误差移除电压、所述第二先前符号误差移除电压、所述第一当前符号误差移除电压以及所述第二当前符号误差移除电压来产生所述经均衡的数据信号。
所述第一数据采样器和所述第二数据采样器可以是PAM-4采样器的一部分。所述第一先前符号误差移除电压、所述第二先前符号误差移除电压、所述第一当前符号误差移除电压及所述第二当前符号误差移除电压可以具有基本上相等的量级。所述第一先前符号采样器判决可以确定所述第一先前符号误差移除电压的第一符号。所述第一当前符号采样器判决可以确定所述第一当前符号误差移除电压的第二符号。当所述第一先前符号采样器判决和所述第一当前符号采样器判决指示与所述第一参考电压的相应比较结果相同时，所述第一符号和第二符号可以是相反的符号。可以由接收所述接收到的数据信号的模拟采样和保持电路产生所述接收到的数据信号的延迟版本。
所述判决反馈均衡器还可以包括：第三先前符号采样器，用于将所述经均衡的数据信号与第三参考电压进行比较以产生第三先前符号采样器判决；第三当前符号采样器，用于将所述接收到的数据信号与所述第三参考电压进行比较以产生第三当前符号采样器判决，其中模拟加法器用于进一步接收基于所述第三先前符号采样器判决的第三先前符号误差移除电压，并且接收基于所述第三当前符号采样器判决的第三当前符号误差移除电压，并且所述经均衡的数据信号进一步基于所述第三先前符号误差移除电压和所述第三当前符号误差移除电压。
所述第一先前符号误差移除电压、所述第二先前符号误差移除电压、以及所述第三先前符号误差移除电压、所述第一当前符号误差移除电压、所述第二当前符号误差移除电压、并且第三当前符号误差移除电压可以具有基本相等的量级。所述第一参考电压和所述第二参考电压之间的第一差异以及所述第二参考电压和所述第三参考电压之间的第二差异可以大致相等。所述第一先前符号误差移除电压和第二先前符号误差移除电压可以具有基本上不同的量级，由此针对所述第一先前符号采样器判决和所述第二先前采样器判决实现唯一判决反馈加权。所述第一当前符号误差移除电压和第二当前符号误差移除电压可以具有基本上不同的量级，由此针对所述第一当前符号采样器判决和所述第二当前采样器判决实现唯一判决反馈加权。
一种接收数据信号的方法包括：基于经均衡的数据信号与第一参考电压之间的比较来产生第一先前符号采样器判决指示符；基于所述经均衡的数据信号与第二参考电压之间的比较来产生第二先前符号采样器判决指示符；基于接收到的数据信号与所述第一参考电压之间的比较来产生第一当前符号采样器判决指示符；基于所述接收到的数据信号与所述第二参考电压之间的比较来产生第二当前符号采样器判决指示符；基于所述第一先前符号采样器判决指示符，产生第一先前符号误差移除电压；基于所述第二先前符号采样器判决指示符，产生第二先前符号误差移除电压；基于所述第一当前符号采样器判决指示符，产生第二先前符号误差移除电压；基于所述第二当前符号采样器判决指示符，产生第二当前符号误差移除电压；以及将接收到的数据信号的至少一个延迟版本与所述第一先前符号误差移除电压、所述第二先前符号误差移除电压、所述第一当前符号误差移除电压、所述第二当前符号误差移除电压相加以产生所述经均衡的数据信号。
所述第一先前符号误差移除电压和所述第二先前符号误差移除电压可以具有基本上不同的量级，由此针对所述第一先前符号采样器判决指示符和所述第二先前符号采样器判决指示符实现唯一判决反馈加权。所述第一先前符号误差移除电压和所述第二先前符号误差移除电压可以具有与所述第一当前符号误差移除电压和所述第二个当前符号误差移除电压基本上不同的量级。
所述方法还可以包括：基于所述经均衡的数据信号与第三参考电压之间的比较来产生第三先前符号采样器判决指示符；基于接收到的数据信号与所述第三参考电压之间的比较来产生第三当前符号采样器判决指示符；基于所述第三先前符号采样器判决指示符，产生第三先前符号误差移除电压；并且基于所述第三当前符号采样器判决指示符，产生第三当前符号误差移除电压；所述第三先前符号误差移除电压和所述第三当前符号误差移除电压与所述接收到的数据信号、所述第一先前符号误差移除电压、所述第二先前符号误差移除电压、所述第一当前符号误差移除电压、所述第二当前误差移除电压相加以产生所述经均衡的数据信号。
所述第一参考电压和所述第二参考电压之间的第一差异以及所述第二参考电压和所述第三参考电压之间的第二差异可以是基本相等的。所述第一先前符号误差移除电压、所述第二先前符号误差移除和所述第三先前符号误差移除电压可以具有基本上不相等的量级，由此针对所述第一先前符号采样器判决指示符、所述第二先前符号采样器判决指示符、以及所述第三先前符号采样器判决指示符实现唯一判决反馈加权。所述第一当前符号误差移除电压、所述第二当前符号误差移除及所述第三当前符号误差移除电压具有基本上不相等的量级，由此针对所述第一当前符号采样器判决指示符、所述第二当前符号采样器判决指示符、以及所述第三当前符号采样器判决指示符实现唯一判决反馈加权。所述方法还可以进一步包括将所述接收到的数据信号延迟一个符号时间以产生所述接收到的数据信号的延迟版本。
在一个实施例中，一种集成电路包括：第一先前符号采样器，用于将经均衡的数据信号与第一参考电压进行比较以产生第一先前符号采样器判决；第二先前符号采样器，用于将所述经均衡的数据信号与第二参考电压进行比较以产生第二先前符号采样器判决；第三先前符号采样器，用于将所述经均衡的数据信号与所述第二参考电压进行比较以产生第二先前符号采样器判决；第一当前符号采样器，用于将接收到的数据信号与所述第一参考电压进行比较以产生第一当前符号采样器判决；第二当前符号采样器，用于将所述接收到的数据信号与所述第二参考电压进行比较以产生第二当前符号采样器判决；第三当前符号采样器，用于将所述接收到的数据信号与所述第二参考电压进行比较以产生第二当前符号采样器判决；模拟加法器电路，用于接收基于所述第一先前符号采样器判决的第一先前符号误差移除电压，并且接收基于所述第二先前符号采样器判决的第二先前符号误差移除电压，并且接收基于所述第三先前符号采样器判决的第三先前符号误差移除电压，并且接收基于所述第一当前符号采样器判决的第一当前符号误差移除电压，并且接收基于所述第二当前符号采样器判决的第二当前符号误差移除电压，并且接收基于所述第三当前符号采样器判决的第三当前符号误差移除电压，并基于所述接收到的数据信号的延迟版本、所述第一先前符号误差移除电压、所述第二先前符号误差移除电压、所述第三先前符号误差移除电压、所述第一当前符号误差移除电压、所述第二当前符号误差移除电压和所述第三当前符号误差移除电压，来产生所述经均衡的数据信号。所述第一先前符号采样器、所述第二先前符号采样器和所述第二先前符号采样器可以被配置为PAM-4采样器。
在一个实施例中，一种用于接收数据信号的电路包括：第一数据采样器，用于将经均衡的数据信号与第一参考电压进行比较以产生第一采样器判决；第二数据采样器，用于将所述经均衡的数据信号与第二参考电压进行比较以产生第二采样器判决；模拟加法器电路，用于接收基于所述第一采样器判决的第一误差移除电压，并且接收基于所述第二采样器判决的第二误差移除电压，并且基于所述接收到的数据信号、所述第一误差移除电压和所述第二误差移除电压，来产生所述经均衡的数据信号。
所述第一数据采样器和所述第二数据采样器可以是PAM-4采样器的一部分。所述第一误差移除电压和所述第二误差移除电压可以具有基本相等的量级。所述第一采样器判决可以确定所述第一误差移除电压的第一符号，并且所述第二采样器判决可以确定所述第二误差移除电压的第二符号。
所述集成电路还可以包括：第三数据采样器，用于将所述经均衡的数据信号与第三参考电压进行比较以产生第三采样器判决；以及所述加法器电路，用于进一步接收基于所述第三采样器判决的第三误差移除电压并且基于所述第三误差移除电压来产生所述经均衡的数据信号。所述第一误差移除电压、所述第二误差移除电压及所述第三误差移除电压可以具有基本上相等的量级。所述第一采样器判决、所述第二采样器判决和所述第三采样器判决可以确定相应的所述第一误差移除电压、所述第二误差移除电压和所述第三误差移除电压的符号。所述第一参考电压与所述第二参考电压之间的第一差异以及所述第二参考电压与所述第三参考电压之间的第二差异可以大致相等。
在一个实施例中，一种接收数据信号的方法包括：基于经均衡的数据信号与第一参考电压之间的比较来产生第一采样器判决指示符；基于所述经均衡的数据信号与第二参考电压之间的比较来产生第二采样器判决指示符；基于所述第一采样器判决指示符，产生第一误差移除电压；基于所述第二采样器判决指示符，产生第二误差移除电压；至少将接收到的数据信号与所述第一误差移除电压和所述第二误差移除电压相加以产生所述经均衡的数据信号。
所述第一误差移除电压和所述第二误差移除电压可以具有基本上不同的量级，由此针对所述第一采样器判决指示符和所述第二采样器判决指示符实现唯一判决反馈加权。所述第一采样器判决指示符的第一值可以致使所述第一误差移除电压有助于增大所述接收到的数据信号的电压以产生所述经均衡的数据信号。所述第一采样器判决指示符的第二值可以致使所述第一误差移除电压有助于减小所述接收到的数据信号的电压以产生所述经均衡的数据信号。
所述方法还可以包括：基于经均衡的数据信号与第三参考电压之间的比较来产生第三采样器判决指示符；基于所述第三采样器判决指示符，产生第三误差移除电压；以及所述第三误差移除电压与所述接收到的数据信号、所述第一误差移除电压和所述第二误差移除电压相加，以产生所述经均衡的数据信号。
所述第一参考电压与所述第二参考电压之间的第一差异以及所述第二参考电压与所述第三参考电压之间的第二差异可以是基本上相等的。所述第一误差移除电压、所述第二误差移除及所述第三误差移除电压可以具有基本上不相等的量级，由此针对所述第一采样器判决指示符、所述第二采样器判决指示符及所述第三采样器判决指示符实现唯一判决反馈加权。所述第一判决指示符、所述第二判决指示符和所述第三判决指示符可以确定相应的第一误差移除电压、第二误差移除电压和第三误差移除电压是分别有助于增大还是减小所述经均衡的数据信号。
在一个实施例中，一种集成电路包括：第一数据采样器，用于将经均衡的数据信号与第一参考电压进行比较以产生第一采样器判决；第二数据采样器，用于将所述经均衡的数据信号与第二参考电压进行比较以产生第二采样器判决；第三数据采样器，用于将所述经均衡的数据信号与第三参考电压进行比较以产生第三采样器判决；模拟加法器电路，用于接收基于所述第一采样器判决的第一误差移除电压，并且接收基于所述第二采样器判决的第二误差移除电压，并且接收基于所述第三采样器判决的第三误差移除电压，并且基于接收到的数据信号、所述第一误差移除电压和所述第二误差移除电压来产生所述经均衡的数据信号。
所述第一误差移除电压、所述第二误差移除电压及所述第三误差移除电压可以具有基本上相等的量级。所述第一采样器判决、所述第二采样器判决以及所述第三采样器判决可以确定相应的所述第一误差移除电压、所述第二误差移除电压和所述第三误差移除电压的符号。所述第一参考电压与所述第二参考电压之间的第一差异以及所述第二参考电压与所述第三参考电压之间的第二差异可以大致相等。所述第一数据采样器和所述第二数据采样器可以包括PAM-4采样器。
在一个实施例中，一种判决反馈均衡器(DFE)包括：模拟前馈均衡器(FFE)，所述FFE用于接收经均衡的数据信号并产生第一模拟抽头输出；第一采样器，用于接收所述第一模拟抽头输出并产生第一采样器判决；以及模拟加法器，用于至少接收接收到的数据信号和基于所述第一采样器判决的第一误差移除电压，所述加法器用于产生所述经均衡的数据信号。
所述FFE还可以包括：模拟采样和保持，用于产生所述经均衡的数据信号的延迟版本；以及用于产生所述第一模拟抽头输出的加法器，所述加法器用于接收当前符号误差移除电压和先前符号误差移除电压，所述当前符号误差移除电压基于所述经均衡的数据信号，所述先前符号误差移除电压基于所述经均衡的数据信号的延迟版本。
所述判决反馈均衡器还可以包括抽头反馈电路装置，用于至少接收所述第一采样器判决并产生所述第一误差移除电压。所述抽头反馈电路装置可以接收包括所述第一采样器判决的多个采样器判决，并且产生与所述多个采样器判决相对应的对应多个误差移除电压，所述多个采样器判决对应于所述第一采样器判决的先前值。
在一个实施例中，一种接收数据信号的方法包括：通过由接收经均衡的数据信号的模拟前馈均衡器对第一模拟输出进行采样来产生第一采样器判决；通过对所述第一采样器判决进行加权来产生第一误差移除电压；以及至少将接收到的数据信号和所述第一误差移除电压相加以产生所述经均衡的数据信号。
所述方法还可以包括：保持所述经均衡的数据信号以产生所述经均衡的数据信号的延迟模拟版本；对所述经均衡的数据信号的延迟模拟版本进行加权以产生先前符号误差移除电压；对所述经均衡的数据信号进行加权以产生当前符号误差移除电压；以及通过将当前符号误差移除电压和先前符号误差移除电压相加来产生所述第一模拟输出。
所述方法还可以包括：对第二采样器判决进行加权以产生与所述第一采样器判决的先前值相对应的对应第二误差移除电压，其中将所述第二采样器判决至少与所述接收到的数据信号和所述第一误差移除电压相加以产生所述经均衡的数据信号。
在一个实施例中，一种判决反馈均衡器(DFE)包括：第一抽头DFE回路，所述第一抽头DFE回路进行接收以接收经均衡的数据信号并且基于先前符号采样器判决和所述经均衡的数据信号来产生第一采样器判决；以及第一模拟加法器，用于至少接收接收到的数据信号和基于所述第一采样器判决的第一误差移除电压，所述加法器用于产生所述经均衡的数据信号。
所述第一抽头DFE回路还可以包括：第一抽头加权电路装置，用于接收所述先前采样器判决并且产生第一抽头误差移除电压；经均衡的数据信号加权电路装置，用于接收所述经均衡的数据信号并产生已加权的当前符号电压；第二模拟加法器，用于接收所述已加权的当前符号电压和所述第一抽头误差移除电压；以及采样器，用于接收所述第二模拟加法器的输出并产生所述第一采样器判决。
所述判决反馈均衡器还可以包括：抽头反馈电路装置，用于接收包括所述第一采样器判决的多个采样器判决，并产生与所述多个采样器判决相对应的对应多个误差移除电压。所述多个采样器判决可以对应于所述第一采样器判决的先前值。
所述判决反馈均衡器还可以包括：抽头反馈电路装置，用于接收不包括所述第一采样器判决的多个采样器判决，并产生与所述多个采样器判决相对应的对应多个误差移除电压。所述多个采样器判决对应于所述第一采样器判决的先前值。
在一个实施例中，一种判决反馈均衡器(DFE)包括：第一抽头DFE回路，所述第一抽头DFE回路进行接收以接收经均衡的数据信号并且基于先前符号采样器判决和所述经均衡的数据信号产生第一采样器判决；以及第一模拟加法器，用于至少接收接收到的数据信号和基于所述第一采样器判决的第一误差移除电压，所述加法器用于产生所述经均衡的数据信号。
第一抽头DFE回路还可以包括：第一抽头加权电路装置，用于接收所述先前采样器判决并且产生第一抽头误差移除电压；经均衡的数据信号加权电路装置，用于接收所述经均衡的数据信号并产生已加权的当前符号电压；第二模拟加法器，用于接收所述已加权的当前符号电压和所述第一抽头误差移除电压；以及采样器，用于接收所述第二模拟加法器的输出并产生所述第一采样器判决。
判决反馈均衡器还可以包括：抽头反馈电路装置，用于接收包括所述第一采样器判决的多个采样器判决，并产生与所述多个采样器判决相对应的对应多个误差移除电压，所述多个采样器判决对应于所述第一采样器判决的先前值。所述判决反馈还可以包括：抽头反馈电路装置，用于接收不包括所述第一采样器判决的多个采样器判决，并产生与所述多个采样器判决相对应的对应多个误差移除电压，所述多个采样器判决对应于所述第一采样器判决的先前值。
上述系统和设备可以在计算机系统、集成电路中实现，或者由计算机系统存储。上述系统也可以被存储在非瞬态计算机可读介质上。此处描述的设备、电路和系统可以使用本领域中可用的计算机辅助设计工具来实现，并且通过包含这种电路的软件描述的计算机可读文件来体现。这包括但不限于以下中的一个或多个元件：系统100、系统200、接收器300、接收器302、接收器400、接收器402、接收器500、接收器600、接收器700、接收器800、接收器900、接收器1000、接收器1100、系统1200、接收器1500、接收器1600、接收器1700、系统2200、数字FFE+DFE 2295及其组件。这些软件描述可能是：行为、寄存器传送、逻辑组件、晶体管和布局几何级描述。而且，软件描述可以被存储在非瞬态存储介质上或通过载波传递。
在其中可以实现这样的描述的数据格式包括但不限于：支持像C的行为语言的格式、支持像Verilog和VHDL的寄存器传送级(RTL)语言的格式、支持几何描述语言(诸如GDSII、GDSIII、GDSIV、CIF和MEBES)的格式以及其他合适的格式和语言。此外，在机器可读介质上的这些文件的数据传送可以通过互联网上的各种介质电子地完成，或者例如通过电子邮件来完成。注意，物理文件可以在机器可读介质上实现，诸如：4mm磁带、8mm磁带、3-1/2英寸软盘介质、CD、DVD、蓝光等等。
图25图示出了计算机系统的框图。计算机系统2500包括通信接口2520、处理系统2530、存储系统2540和用户接口2560。处理系统2530可操作地耦合到存储系统2540。存储系统2540存储软件2550和数据2570。计算机系统2500可以包括以下中的一个或多个：系统100、系统200、接收器300、接收器302、接收器400、接收器402、接收器500、接收器600、接收器700、接收器800、接收器900、接收器1000、接收器1100、系统1200、接收器1500、接收器1600、1700、系统2200、数字FFE+DFE 2295或者实现在此描述的方法、电路和/或波形的组件。处理系统2530可操作地耦合到通信接口2520和用户接口2560。计算机系统2500可以包括编程的通用计算机。计算机系统2500可以包括微处理器。计算机系统2500可以包括可编程或专用电路装置。计算机系统2500可以被分布于一起包括元件2520-2570的多个设备、处理器、存储装置和/或接口中。
通信接口2520可以包括网络接口、调制解调器、端口、总线、链路、收发器或其他通信设备。通信接口2520可以被分布在多个通信设备中。处理系统2530可以包括微处理器、微控制器、逻辑电路或其他处理设备。处理系统2530可以被分布在多个处理设备中。用户接口2560可以包括键盘、鼠标、语音识别接口、麦克风和扬声器、图形显示器、触摸屏或其他类型的用户接口设备。用户接口2560可以被分布在多个接口设备中。存储系统2540可以包括磁盘、磁带、集成电路、RAM、ROM、EEPROM、闪存、网络存储装置、服务器或其他存储器功能。存储系统2540可以包括计算机可读介质。存储系统2540可以被分布在多个存储器设备中。
处理系统2530从存储系统2540获取软件2550并执行软件2550。处理系统2530可以获取数据2570并存储数据2570。处理系统2530还可以经由通信接口2520获取数据和存储数据。处理系统2530可以创建或修改软件2550或数据2570以实现有形的结果。处理系统2530可以控制通信接口2520或用户接口2560以实现有形的结果。处理系统2530可以经由通信接口2520获取和执行远程存储的软件。
软件2550和远程存储的软件可以包括通常由计算机系统执行的操作系统、实用程序、驱动器、联网软件和其他软件。软件2550可以包括通常由计算机系统执行的应用程序、小应用程序、固件或其他形式的机器可读处理指令。当由处理系统2530执行时，软件2550或远程存储的软件可以引导计算机系统2500进行操作。
已经出于说明和描述的目的呈现了本发明的前述描述。这并不意味着穷举或将本发明限制为所公开的精确形式，并且根据上述教导，其他修改和变化也是可能的。选择并描述实施例是为了最好地解释本发明的原理及其实际应用，从而使得本领域的其他技术人员能够以适合于预期的特定用途的各种实施例和各种修改来最好地利用本发明。旨在于将所附权利要求解释为包括除了现有技术所限定之外的本发明的其他替代实施例。

Claims (40)

1.一种判决反馈均衡器，包括：
第一先前符号采样器，用于将经均衡的数据信号与第一参考电压进行比较以产生第一先前符号采样器判决；
第二先前符号采样器，用于将所述经均衡的数据信号与第二参考电压进行比较以产生第二先前符号采样器判决；
第一当前符号采样器，用于将接收到的数据信号与第一参考电压进行比较以产生第一当前符号采样器判决；
第二当前符号采样器，用于将所述接收到的数据信号与第二参考电压进行比较以产生第二当前符号采样器判决；
模拟加法器电路，用于接收基于所述第一先前符号采样器判决的第一先前符号误差移除电压，并且接收基于所述第二先前符号采样器判决的第二先前符号误差移除电压，并且接收基于所述第一当前符号采样器判决的第一当前符号误差移除电压，并且接收基于所述第二当前符号采样器判决的第二当前符号误差移除电压，并且基于所述接收到的数据信号的延迟版本、所述第一先前符号误差移除电压、所述第二先前符号误差移除电压、所述第一当前符号误差移除电压以及所述第二当前符号误差移除电压来产生所述经均衡的数据信号。
2.根据权利要求1所述的判决反馈均衡器，其中，所述第一先前符号采样器、所述第二先前符号采样器、所述第一当前符号采样器和所述第二当前符号采样器是PAM-4采样器的一部分。
3.根据权利要求1所述的判决反馈均衡器，其中，所述第一先前符号误差移除电压、所述第二先前符号误差移除电压、所述第一当前符号误差移除电压及所述第二当前符号误差移除电压具有相等的量级。
4.根据权利要求1所述的判决反馈均衡器，其中，所述第一先前符号采样器判决确定所述第一先前符号误差移除电压的第一符号，所述第一当前符号采样器判决确定所述第一当前符号误差移除电压的第二符号，并且当所述第一先前符号采样器判决和所述第一当前符号采样器判决指示与所述第一参考电压的相应比较结果相同时，所述第一符号和所述第二符号是相反的符号。
5.根据权利要求1所述的判决反馈均衡器，其中，由接收所述接收到的数据信号的模拟采样和保持电路来产生所述接收到的数据信号的延迟版本。
6.根据权利要求1所述的判决反馈均衡器，还包括：
第三先前符号采样器，用于将所述经均衡的数据信号与第三参考电压进行比较以产生第三先前符号采样器判决；
第三当前符号采样器，用于将所述接收到的数据信号与所述第三参考电压进行比较以产生第三当前符号采样器判决；
所述模拟加法器，用于进一步接收基于所述第三先前符号采样器判决的第三先前符号误差移除电压，并且接收基于所述第三当前符号采样器判决的第三当前符号误差移除电压，并且所述经均衡的数据信号进一步基于所述第三先前符号误差移除电压和所述第三当前符号误差移除电压。
7.根据权利要求6所述的判决反馈均衡器，其中，所述第一先前符号误差移除电压、所述第二先前符号误差移除电压、以及所述第三先前符号误差移除电压、所述第一当前符号误差移除电压、所述第二当前符号误差移除电压、并且第三当前符号误差移除电压具有相等的量级。
8.根据权利要求6所述的判决反馈均衡器，其中，所述第一参考电压与所述第二参考电压之间的第一差异以及所述第二参考电压与所述第三参考电压之间的第二差异相等。
9.根据权利要求6所述的判决反馈均衡器，其中，所述第一先前符号误差移除电压和所述第二先前符号误差移除电压具有不同的量级，由此针对所述第一先前符号采样器判决和所述第二先前符号采样器判决实现唯一判决反馈加权。
10.根据权利要求6所述的判决反馈均衡器，其中，所述第一当前符号误差移除电压和所述第二当前符号误差移除电压具有不同的量级，由此针对所述第一当前符号采样器判决和所述第二当前符号采样器判决实现唯一判决反馈加权。
11.一种接收数据信号的方法，包括：
基于经均衡的数据信号与第一参考电压之间的比较来产生第一先前符号采样器判决指示符；
基于所述经均衡的数据信号与第二参考电压之间的比较来产生第二先前符号采样器判决指示符；
基于接收到的数据信号与所述第一参考电压之间的比较来产生第一当前符号采样器判决指示符；
基于所述接收到的数据信号与所述第二参考电压之间的比较来产生第二当前符号采样器判决指示符；
基于所述第一先前符号采样器判决指示符，产生第一先前符号误差移除电压；
基于所述第二先前符号采样器判决指示符，产生第二先前符号误差移除电压；
基于所述第一当前符号采样器判决指示符，产生第一当前符号误差移除电压；
基于所述第二当前符号采样器判决指示符，产生第二当前符号误差移除电压；
将接收到的数据信号的至少一个延迟版本与所述第一先前符号误差移除电压、所述第二先前符号误差移除电压、所述第一当前符号误差移除电压、所述第二当前符号误差移除电压相加以产生所述经均衡的数据信号。
12.根据权利要求11所述的方法，其中，所述第一先前符号误差移除电压与所述第二先前符号误差移除电压具有不同的量级，由此针对所述第一先前符号采样器判决指示符和所述第二先前符号采样器判决指示符实现唯一判决反馈加权。
13.根据权利要求11所述的方法，其中，所述第一先前符号误差移除电压和所述第二先前符号误差移除电压具有与所述第一当前符号误差移除电压和所述第二当前符号误差移除电压不同的量级。
14.根据权利要求11所述的方法，还包括：
基于所述经均衡的数据信号与第三参考电压之间的比较来产生第三先前符号采样器判决指示符；
基于接收到的数据信号与所述第三参考电压之间的比较来产生第三当前符号采样器判决指示符；
基于所述第三先前符号采样器判决指示符，产生第三先前符号误差移除电压；
基于所述第三当前符号采样器判决指示符，产生第三当前符号误差移除电压；
所述第三先前符号误差移除电压和所述第三当前符号误差移除电压与所述接收到的数据信号的所述延迟版本、所述第一先前符号误差移除电压、所述第二先前符号误差移除电压、所述第一当前符号误差移除电压、所述第二当前符号误差移除电压相加以产生所述经均衡的数据信号。
15.根据权利要求14所述的方法，其中，所述第一参考电压与所述第二参考电压之间的第一差异以及所述第二参考电压与所述第三参考电压之间的第二差异相等。
16.根据权利要求14所述的方法，其中，所述第一先前符号误差移除电压、所述第二先前符号误差移除及所述第三先前符号误差移除电压具有不相等的量级，由此针对所述第一先前符号采样器判决指示符、所述第二先前符号采样器判决指示符以及所述第三先前符号采样器判决指示符实现唯一判决反馈加权。
17.根据权利要求14所述的方法，其中，所述第一当前符号误差移除电压、所述第二当前符号误差移除及所述第三当前符号误差移除电压具有不相等的量级，由此针对所述第一当前符号采样器判决指示符、所述第二当前符号采样器判决指示符以及所述第三当前符号采样器判决指示符实现唯一判决反馈加权。
18.根据权利要求11所述的方法，还包括：
将所述接收到的数据信号延迟一个符号时间以产生所述接收到的数据信号的所述延迟版本。
19.一种集成电路，包括：
第一先前符号采样器，用于将经均衡的数据信号与第一参考电压进行比较以产生第一先前符号采样器判决；
第二先前符号采样器，用于将所述经均衡的数据信号与第二参考电压进行比较以产生第二先前符号采样器判决；
第三先前符号采样器，用于将所述经均衡的数据信号与所述第二参考电压进行比较以产生第二先前符号采样器判决；
第一当前符号采样器，用于将接收到的数据信号与所述第一参考电压进行比较以产生第一当前符号采样器判决；
第二当前符号采样器，用于将所述接收到的数据信号与所述第二参考电压进行比较以产生第二当前符号采样器判决；
第三当前符号采样器，用于将所述接收到的数据信号与所述第二参考电压进行比较以产生第二当前符号采样器判决；
模拟加法器电路，用于接收基于所述第一先前符号采样器判决的第一先前符号误差移除电压，并且接收基于所述第二先前符号采样器判决的第二先前符号误差移除电压，并且接收基于所述第三先前符号采样器判决的第三先前符号误差移除电压，并且接收基于所述第一当前符号采样器判决的第一当前符号误差移除电压，并且接收基于所述第二当前符号采样器判决的第二当前符号误差移除电压，并且接收基于所述第三当前符号采样器判决的第三当前符号误差移除电压，并基于所述接收到的数据信号的延迟版本、所述第一先前符号误差移除电压、所述第二先前符号误差移除电压、所述第三先前符号误差移除电压、所述第一当前符号误差移除电压、所述第二当前符号误差移除电压和所述第三当前符号误差移除电压，来产生所述经均衡的数据信号。
20.根据权利要求19所述的集成电路，其中，第一先前符号采样器、所述第二先前符号采样器和所述第二先前符号采样器被配置为PAM-4采样器。
21.一种用于接收数据信号的电路，包括：
第一数据采样器，用于在符号周期期间将第一均衡数据信号与第一参考电压进行比较以产生第一采样器判决；
第二数据采样器，用于在所述符号周期期间将所述第一均衡数据信号与第二参考电压进行比较以产生第二采样器判决；
模拟加法器电路，用于接收基于所述第一采样器判决的第一误差移除电压，并且接收基于所述第二采样器判决的第二误差移除电压，并且基于接收到的数据信号、所述第一误差移除电压和所述第二误差移除电压，来产生第二均衡数据信号。
22.根据权利要求21所述的电路，其中，所述第一数据采样器和所述第二数据采样器是PAM-4采样器的一部分。
23.根据权利要求21所述的电路，其中，所述第一误差移除电压和所述第二误差移除电压具有相等的量级。
24.根据权利要求21所述的电路，其中，所述第一采样器判决确定所述第一误差移除电压的第一符号，并且所述第二采样器判决确定所述第二误差移除电压的第二符号。
25.根据权利要求21所述的电路，还包括：
第三数据采样器，用于将所述第一均衡数据信号与第三参考电压进行比较以产生第三采样器判决；
所述加法器电路，用于进一步接收基于所述第三采样器判决的第三误差移除电压并且基于所述第三误差移除电压来产生所述第二均衡数据信号。
26.根据权利要求25所述的电路，其中，所述第一误差移除电压、所述第二误差移除电压及所述第三误差移除电压具有相等的量级。
27.根据权利要求25所述的电路，其中，所述第一采样器判决、所述第二采样器判决和所述第三采样器判决确定相应的所述第一误差移除电压、所述第二误差移除电压和所述第三误差移除电压的符号。
28.根据权利要求25所述的电路，其中，所述第一参考电压与所述第二参考电压之间的第一差异以及所述第二参考电压与所述第三参考电压之间的第二差异相等。
29.一种接收数据信号的方法，包括：
基于在符号周期期间进行的、在第一均衡数据信号与第一参考电压之间的比较来产生第一采样器判决指示符；
基于在所述符号周期期间进行的、在所述第一均衡数据信号与第二参考电压之间的比较来产生第二采样器判决指示符；
基于所述第一采样器判决指示符，产生第一误差移除电压；
基于所述第二采样器判决指示符，产生第二误差移除电压；
至少将接收到的数据信号与所述第一误差移除电压和所述第二误差移除电压相加以产生第二均衡数据信号。
30.根据权利要求29所述的方法，其中，所述第一误差移除电压和所述第二误差移除电压具有不同的量级，由此针对所述第一采样器判决指示符和所述第二采样器判决指示符实现唯一判决反馈加权。
31.根据权利要求29所述的方法，其中，所述第一采样器判决指示符的第一值致使所述第一误差移除电压有助于增大所述接收到的数据信号的电压以产生所述第二均衡数据信号，并且所述第一采样器判决指示符的第二值致使所述第一误差移除电压有助于减小所述接收到的数据信号的电压以产生所述第二均衡数据信号。
32.根据权利要求29所述的方法，还包括：
基于所述第一均衡数据信号与第三参考电压之间的比较来产生第三采样器判决指示符；
基于所述第三采样器判决指示符，产生第三误差移除电压；
所述第三误差移除电压与所述接收到的数据信号、所述第一误差移除电压和所述第二误差移除电压相加，以产生所述第二均衡数据信号。
33.根据权利要求32所述的方法，其中，所述第一参考电压与所述第二参考电压之间的第一差异以及所述第二参考电压与所述第三参考电压之间的第二差异相等。
34.根据权利要求32所述的方法，其中，所述第一误差移除电压、所述第二误差移除及所述第三误差移除电压具有不相等的量级，由此针对所述第一采样器判决指示符、所述第二采样器判决指示符及所述第三采样器判决指示符实现唯一判决反馈加权。
35.根据权利要求32所述的方法，其中，所述第一采样器判决指示符、所述第二采样器判决指示符和所述第三采样器判决指示符确定相应的第一误差移除电压、第二误差移除电压和第三误差移除电压是分别有助于增大还是减小所述第二均衡数据信号。
36.一种集成电路，包括：
第一数据采样器，用于在符号周期期间将第一均衡数据信号与第一参考电压进行比较以产生第一采样器判决；
第二数据采样器，用于在所述符号周期期间将所述第一均衡数据信号与第二参考电压进行比较以产生第二采样器判决；
第三数据采样器，用于在所述符号周期期间将所述第一均衡数据信号与第三参考电压进行比较以产生第三采样器判决；
模拟加法器电路，用于接收基于所述第一采样器判决的第一误差移除电压，并且接收基于所述第二采样器判决的第二误差移除电压，并且接收基于所述第三采样器判决的第三误差移除电压，并且基于接收到的数据信号、所述第一误差移除电压、所述第二误差移除电压和所述第三误差移除电压来产生第二均衡数据信号。
37.根据权利要求36所述的集成电路，其中，所述第一误差移除电压、所述第二误差移除电压及所述第三误差移除电压具有相等的量级。
38.根据权利要求36所述的集成电路，其中，所述第一采样器判决、所述第二采样器判决以及所述第三采样器判决确定相应的所述第一误差移除电压、所述第二误差移除电压和所述第三误差移除电压的符号。
39.根据权利要求36所述的集成电路，其中，所述第一参考电压与所述第二参考电压之间的第一差异以及所述第二参考电压与所述第三参考电压之间的第二差异相等。
40.根据权利要求36所述的集成电路，其中，所述第一数据采样器和所述第二数据采样器包括PAM-4采样器。
CN201680051179.0A 2015-10-15 2016-10-12 具有依赖符号转换的dfe抽头值的pam-4dfe架构 Active CN107925641B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110458051.9A CN113114290B (zh) 2015-10-15 2016-10-12 具有依赖符号转换的dfe抽头值的pam-4dfe架构
CN202211428357.0A CN115865583A (zh) 2015-10-15 2016-10-12 具有依赖符号转换的dfe抽头值的pam-4dfe架构

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201562242196P 2015-10-15 2015-10-15
US62/242,196 2015-10-15
US201562248461P 2015-10-30 2015-10-30
US62/248,461 2015-10-30
US201662351557P 2016-06-17 2016-06-17
US62/351,557 2016-06-17
PCT/US2016/056542 WO2017066251A1 (en) 2015-10-15 2016-10-12 Pam-4 dfe architectures with symbol-transition dependent dfe tap values

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202211428357.0A Division CN115865583A (zh) 2015-10-15 2016-10-12 具有依赖符号转换的dfe抽头值的pam-4dfe架构
CN202110458051.9A Division CN113114290B (zh) 2015-10-15 2016-10-12 具有依赖符号转换的dfe抽头值的pam-4dfe架构

Publications (2)

Publication Number Publication Date
CN107925641A CN107925641A (zh) 2018-04-17
CN107925641B true CN107925641B (zh) 2021-05-07

Family

ID=58518540

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202110458051.9A Active CN113114290B (zh) 2015-10-15 2016-10-12 具有依赖符号转换的dfe抽头值的pam-4dfe架构
CN201680051179.0A Active CN107925641B (zh) 2015-10-15 2016-10-12 具有依赖符号转换的dfe抽头值的pam-4dfe架构
CN202211428357.0A Pending CN115865583A (zh) 2015-10-15 2016-10-12 具有依赖符号转换的dfe抽头值的pam-4dfe架构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110458051.9A Active CN113114290B (zh) 2015-10-15 2016-10-12 具有依赖符号转换的dfe抽头值的pam-4dfe架构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202211428357.0A Pending CN115865583A (zh) 2015-10-15 2016-10-12 具有依赖符号转换的dfe抽头值的pam-4dfe架构

Country Status (4)

Country Link
US (5) US10516427B2 (zh)
EP (1) EP3363170B1 (zh)
CN (3) CN113114290B (zh)
WO (1) WO2017066251A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110651455B (zh) 2017-08-07 2023-08-29 拉姆伯斯公司 脉冲幅度调制链路中的电压电平的协同校准的设备和方法
US10411917B2 (en) * 2017-12-04 2019-09-10 Credo Technology Group Limited Linear feedback equalization
WO2019203993A1 (en) * 2018-04-18 2019-10-24 Rambus Inc. Serial-link receiver using time-interleaved discrete time gain
US10841138B2 (en) * 2018-06-22 2020-11-17 Rambus Inc. PAM-4 calibration
WO2020005592A1 (en) * 2018-06-27 2020-01-02 Rambus Inc. Methods and circuits for decision-feedback equalization using compensated decision regions
CN111919424A (zh) 2018-07-02 2020-11-10 拉姆伯斯公司 利用早期高阶符号检测用于判决反馈均衡的方法和电路
US10454723B1 (en) * 2018-07-12 2019-10-22 International Business Machines Corporation Decision feedback equalizer
US10998011B2 (en) 2018-08-21 2021-05-04 Micron Technology, Inc. Drive strength calibration for multi-level signaling
US10972319B2 (en) * 2018-09-12 2021-04-06 Texas Instruments Incorporated Clockless decision feedback equalization (DFE) for multi-level signals
US10887137B2 (en) 2019-03-15 2021-01-05 Rambus Inc. Edge enhancement for signal transmitter
TWI690178B (zh) * 2019-05-30 2020-04-01 瑞昱半導體股份有限公司 等化電路
CN110300076B (zh) * 2019-07-24 2022-05-31 南方科技大学 Pam-4调制格式的前馈均衡器
WO2021026104A1 (en) * 2019-08-02 2021-02-11 Sitrus Technology Corporation Methods, systems and apparatus for hybrid signal processing for pulse amplitude modulation
KR102257233B1 (ko) * 2020-01-31 2021-05-28 고려대학교 산학협력단 접지 신호 전송법 기반의 3레벨 펄스 진폭 송수신 장치
US11095487B1 (en) * 2020-04-16 2021-08-17 International Business Machines Corporation Operating a wireline receiver with a tunable timing characteristic
US11063793B1 (en) * 2020-05-18 2021-07-13 Texas Instruments Incorporated Serial receiver equalization circuit
KR20220030001A (ko) 2020-09-02 2022-03-10 삼성전자주식회사 멀티 레벨 신호 수신기 및 이를 포함하는 메모리 시스템
KR20220050663A (ko) 2020-10-16 2022-04-25 삼성전자주식회사 펄스 진폭 변조에 기반된 데이터 신호를 수신하는 수신기 및 이를 포함하는 전자 장치
US11469928B2 (en) 2020-12-09 2022-10-11 Texas Instruments Incorporated Offset correction in high-speed serial link receivers
US11483184B2 (en) * 2020-12-11 2022-10-25 Intel Corporation Multi pulse amplitude modulation signaling decision feedback equalizer having power differentiating modes and tap-weight re-configuration
US11044124B1 (en) * 2020-12-21 2021-06-22 Faraday Technology Corporation Dynamic module and decision feedback equalizer
US11973622B2 (en) 2021-05-21 2024-04-30 Lx Semicon Co., Ltd. Adaptive non-speculative DFE with extended time constraint for PAM-4 receiver
US11765002B2 (en) * 2021-05-28 2023-09-19 Tektronix, Inc. Explicit solution for DFE optimization with constraints
US11888656B2 (en) * 2021-06-11 2024-01-30 Samsung Electronics Co., Ltd. Equalizer, operating method of equalizer and system including equalizer
CN114217561B (zh) * 2021-12-15 2024-03-01 江苏集萃智能集成电路设计技术研究所有限公司 用于dp接口的控制电路装置及其自适应均衡方法
US11936504B1 (en) * 2022-05-31 2024-03-19 Ceremorphic, Inc. System for a decision feedback equalizer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655483A (zh) * 2003-12-19 2005-08-17 美国博通公司 连续时间滤波器－用于光信道均衡的决策反馈均衡器
CN102870386A (zh) * 2012-06-21 2013-01-09 华为技术有限公司 判决反馈均衡器和接收机
CN103081422A (zh) * 2010-09-03 2013-05-01 阿尔特拉公司 用于判决反馈均衡器的自适应电路和方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7627029B2 (en) 2003-05-20 2009-12-01 Rambus Inc. Margin test methods and circuits
WO2006078845A2 (en) * 2005-01-20 2006-07-27 Rambus Inc. High-speed signaling systems with adaptable pre-emphasis and equalization
CN101106386B (zh) * 2006-07-14 2012-01-04 上海高清数字科技产业有限公司 时域自适应均衡器
US9215112B2 (en) * 2010-02-23 2015-12-15 Rambus Inc. Decision feedback equalizer
US8457190B2 (en) 2010-07-30 2013-06-04 Broadcom Corporation Summer block for a decision feedback equalizer
WO2012134083A2 (en) * 2011-03-25 2012-10-04 Lg Electronics Inc. Plasma enhanced chemical vapor deposition apparatus and method for controlling the same
US8576903B2 (en) * 2011-10-18 2013-11-05 Transwitch Corporation Techniques for adaptively adjusting decision levels of a PAM-N decision feedback equalizer
US8879616B2 (en) 2011-10-31 2014-11-04 Hewlett-Packard Development Company, L.P. Receiver with decision feedback equalizer
US8966353B2 (en) 2011-10-31 2015-02-24 Hewlett-Packard Development Company L.P. Receiver with tap-coefficient adjustments
US9166844B2 (en) 2012-11-16 2015-10-20 Rambus Inc. Receiver with duobinary mode of operation
US20150256363A1 (en) * 2014-03-04 2015-09-10 Lsi Corporation Integrated PAM4/NRZ N-Way Parallel Digital Unrolled Decision Feedback Equalizer (DFE)
CN109873777B (zh) * 2017-12-01 2021-12-17 华为技术有限公司 一种纠错方法和纠错装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655483A (zh) * 2003-12-19 2005-08-17 美国博通公司 连续时间滤波器－用于光信道均衡的决策反馈均衡器
CN103081422A (zh) * 2010-09-03 2013-05-01 阿尔特拉公司 用于判决反馈均衡器的自适应电路和方法
CN102870386A (zh) * 2012-06-21 2013-01-09 华为技术有限公司 判决反馈均衡器和接收机

Also Published As

Publication number Publication date
US20180248577A1 (en) 2018-08-30
US20230353177A1 (en) 2023-11-02
CN107925641A (zh) 2018-04-17
US11211960B2 (en) 2021-12-28
CN113114290A (zh) 2021-07-13
US20220149876A1 (en) 2022-05-12
WO2017066251A1 (en) 2017-04-20
US20200153468A1 (en) 2020-05-14
US10516427B2 (en) 2019-12-24
US20210152205A1 (en) 2021-05-20
EP3363170A1 (en) 2018-08-22
CN115865583A (zh) 2023-03-28
US10892791B2 (en) 2021-01-12
EP3363170B1 (en) 2021-03-17
EP3363170A4 (en) 2019-06-19
US11683057B2 (en) 2023-06-20
CN113114290B (zh) 2023-05-30

Similar Documents

Publication Publication Date Title
CN107925641B (zh) 具有依赖符号转换的dfe抽头值的pam-4dfe架构
JP4718451B2 (ja) パーシャルレスポンス受信機
US9571309B1 (en) Decision feedback equalizer and receiver circuit
US8391350B2 (en) Adaptation circuitry and methods for decision feedback equalizers
US8477834B2 (en) Partial response decision-feedback equalization with adaptation based on edge samples
US8711922B2 (en) Partial response decision feedback equalizer with distributed control
US8121186B2 (en) Systems and methods for speculative signal equalization
US9432227B2 (en) Partial response decision feedback equalizer with selection circuitry having hold state
JP2018137551A (ja) Ｃｄｒ回路及び受信回路
JP4947053B2 (ja) 判定負帰還型波形等化器
WO2005086441A1 (en) Bit-edge zero forcing equalizer
US20070147491A1 (en) Transmitter equalization
KR20080040892A (ko) 적응 등화기 및 적응 등화 방법
CN112751552B (zh) 具有前光标消除的自适应接收器
Iijima et al. Double-rate equalization using tomlinson-harashima precoding for multi-valued data transmission
JP5626215B2 (ja) 等化装置
TWI838590B (zh) 具有前游標消除之自適應接收器
EP0724262A2 (en) Class 4 partial response using peak sampling
Chen et al. A 10-Gb/s backplane transmitter with a FIR pre-emphasis equalizer to suppress ISI at data centers and edges simultaneously
KR20130107639A (ko) 이퀄라이져 및 이를 포함하는 리시버 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant