CN112751552B - 具有前光标消除的自适应接收器 - Google Patents
具有前光标消除的自适应接收器 Download PDFInfo
- Publication number
- CN112751552B CN112751552B CN202011187643.3A CN202011187643A CN112751552B CN 112751552 B CN112751552 B CN 112751552B CN 202011187643 A CN202011187643 A CN 202011187643A CN 112751552 B CN112751552 B CN 112751552B
- Authority
- CN
- China
- Prior art keywords
- signal
- samples
- data symbol
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
- H04L25/03146—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a recursive structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/86—Generating pulses by means of delay lines and not covered by the preceding subgroups
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0058—Detection of the synchronisation error by features other than the received signal transition detection of error based on equalizer tap values
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
Abstract
本公开涉及具有前光标消除的自适应接收器。一种数据接收器电路包含加法器电路,所述加法器电路被配置成接收对多个数据符号进行编码的输入信号并将所述输入信号与反馈信号组合以产生均衡的输入信号,所述均衡的输入信号用于产生时钟信号。所述数据接收器电路还包含多个数据截剪器电路,所述数据截剪器电路使用所述时钟信号和多个电压偏移进行采样以产生特定数据符号的多个样本。包含在所述数据接收器电路中的前光标补偿电路可以使用所述多个样本产生所述特定数据符号的输出值。所述数据接收器电路还包含后光标补偿电路,所述后光标补偿电路使用所述多个样本中的至少一个和先前接收的样本的值产生所述反馈信号。
Description
技术领域
本文描述的实施例涉及高速接口设计领域,更具体地说,涉及消除符号间干扰。
背景技术
计算系统通常包含许多互连的集成电路。在一些情况下,集成电路可以使用通信信道或链路进行通信以传输和接收数据位。通信信道可以支持并行通信,其中并行传输多个数据位,或者支持串行通信,其中以串行方式一次传输一位数据位。
可以对集成电路之间传输的数据进行编码以帮助传输。例如,在串行通信的情况下,可以对数据进行编码以提供逻辑状态之间的足以允许时钟和数据恢复电路工作的转换。可替代地,在并行通信的情况下,数据可以被编码成降低开关噪声或提高信号完整性。
在数据传输期间,通信信道的物理特性可以使与特定数据符号相关联的发射信号衰减。例如,包含在通信信道或链路中的线路阻抗可能会使发射信号的某些频率范围衰减。此外,包含在通信信道中的布线和耦接到通信信道的装置之间的阻抗不匹配可能引起发射信号的反射,这也可能使对应于其它数据符号的后续发射信号降级。
发明内容
公开了用于在串行数据传输中消除符号间干扰的设备和方法的各个实施例。广义地说,设想了一种方法和设备,其中,加法器电路可以被配置成接收对多个数据符号进行编码的输入信号,并将所述输入信号与反馈信号组合以产生均衡的信号。时钟发生器电路可以被配置成使用所述均衡的信号产生时钟信号。数据截剪器电路可以被配置成使用多个电压偏移和所述时钟信号对均衡信号进行采样,以产生多个数据符号中的特定数据符号的多个样本。前光标(precursor)补偿电路可以被配置成使用所述多个样本产生特定数据符号的输出值,后光标(post cursor)补偿电路可以被配置成使用所述多个样本中的至少一个样本和先前接收的数据符号的值产生所述反馈信号。在另一个非限制性实施例中,所述数据截剪器电路还可以被配置成使用所述多个电压偏移对均衡的输入信号进行采样以产生多个误差样本。
附图说明
下面的具体实施方式参考了附图,现在对附图进行简要描述。
图1是展示具有前光标消除的接收器电路的实施例的框图。
图2展示了输入信号波形。
图3是展示后光标补偿电路的实施例的框图。
图4是展示数据截剪器电路的实施例的框图。
图5是展示数据截剪器电路的不同实施例的框图。
图6是展示数据截剪器电路的另一个实施例的框图。
图7是展示前光标补偿电路的实施例的框图。
图8是描述用于操作包含前光标消除的数据接收器电路的方法的实施例的流程图。
图9A是描述用于调适时钟恢复的方法的实施例的流程图。
图9B是描述用于调适时钟恢复的方法的另一个实施例的流程图。
图10是描述用于执行时钟恢复的方法的实施例的流程图。
图11是描绘通过通信信道耦接的两个装置的框图。
图12展示了计算机系统的实施例。
尽管本公开易于有各种修改和替换形式,但是其特定实施例通过举例示出在附图中并且将在本文中详细描述。然而,应理解,本公开的附图和实施方式并不意欲将本公开限制于所公开的特定形式,而是相反,目的是涵盖由所附权利要求书限定的本公开的精神和范围内的所有修改、等效物和替代方案。本文使用的标题仅用于组织目的,并不意欲用于限制说明书的范围。如在整个本申请中所使用的,词语“可以”以允许的意义使用(即,意指有可能),而不是强制意义(即,意指必须)。类似地,词语“包含(nclude、including和includes)”意味着包含但不限于。
各种单元、电路或其它组件可以被描述为“被配置成”执行一项或多项任务。在这样的上下文中,“配置成”是对通常意味着“具有在操作期间执行一个或多个任务的电路系统”结构的广义表述。这样,单元/电路/组件可以被配置成执行任务,即使单元/电路/组件当前未接通时,也是如此。一般而言,形成与“被配置成”的结构对应的电路系统可以包含硬件电路。类似地,为了便于描述,各种单元/电路/组件可以被描述为执行一个或多个任务。此类描述应被解释为包含词语“被配置成”。对被配置成执行一项或多项任务的单元/电路/组件的列举明确不打算援引35U.S.C.§112第(f)段对所述单元/电路/组件的解释。更广泛地说,对任何要素的叙述都明确不打算援引35U.S.C.§112第(f)段对所述要素的解释,除非具体存在叙述“用于……的装置”或“用于……的步骤”。
如本文所用,术语“基于”用于描述影响决定的一个或多个因素。这一术语不排除另外的因素可能影响决定的可能性。也就是说,决定可以仅仅基于指定的因素或者基于指定的因素以及其它未指定的因素。在考虑词语“基于B决定A”时,这一词语指定B是用于确定A或影响A的决定的因素。这一词语不排除A的决定也可以基于一些其它因素,例如C。这一词语还旨在涵盖仅基于B来决定A的实施例。词语“基于”因此与词语“至少部分基于”同义。
具体实施方式
计算系统可以包含一个或多个装置或集成电路,如例如中央处理单元(CPU)和存储器。计算系统的每个集成电路可以通过串行或并行接口进行通信。在并行接口中,多个数据位同时通信,而在串行接口中,数据作为一系列连续的单个数据位(通常称为“符号”)进行通信。当使用串行接口在包含在计算系统中的两个装置或集成电路之间传送数据时,可以根据不同的协议来传输数据。例如,可以使用归零(RZ)、不归零(NRZ)、脉冲幅度调制(PAM)或其任何合适的组合来传输数据。
当传输符号时,对符号进行编码的信号可能会失真。在某些情况下,失真会从信号以线性可预测形式传播的介质中累积,这种线性可预测形式被称为“符号间干扰”或“ISI”。如本文所使用的,ISI是由先前的和将来的符号导致的对当前传输符号的损害。先前的符号导致后光标的ISI,将来的符号导致前光标的ISI。
为了减少计算机系统中ISI的影响,可以采用各种技术,如使用判决反馈均衡器(DFE)。DFE通过对输入信号进行采样来产生一系列数据符号。可以所述一系列数据符号(其中一些可以被缩放)用于产生与输入信号组合的信号,以消除后光标ISI。这种类型的DFE存在因果关系,其阻止前光标ISI的消除。通过仅消除后光标的ISI,前光标的ISI仍然对发射器电路和接收器电路之间的信道性能有显著影响。
可以采用各种技术(例如前光标预加重)来减少前光标ISI的影响,但是这些技术使得接收器电路内的调适变得困难,因为发射器电路在没有来自接收器电路的通信的情况下不具有关于信道响应的信息。在附图中示出并在本文中描述的实施例可以提供用于减轻前光标效应的技术,同时提供在接收器电路内进行调适。
图1展示了数据接收器电路的实施例。如图所示,数据接收器电路100包含加法器电路101、数据采样电路102、时钟发生器电路103、前光标补偿电路104和后光标补偿电路105。
加法器电路101被配置成接收对多个数据符号107进行编码的输入信号106,并将输入信号106与反馈信号113组合以产生均衡的信号109。在各个实施例中,加法器电路101可以是加法放大器的特定实施例,所述加法放大器被配置成将两个或更多个输入信号的电压水平组合成输出信号上的单个电压水平。在各个实施例中,加法器电路101可以包含差分放大器电路或可以用作加法放大器中的增益级的任何其它合适的放大器电路。
时钟发生器电路103被配置成使用均衡的信号109来产生时钟信号110。在一些实施例中,时钟发生器电路103可以被配置成使用均衡的信号109来执行通常被称为“时钟恢复”的过程,以便产生时钟信号110。在各个实施例中,时钟发生器电路103可以采用鉴相器电路,以及锁相环或延迟锁定环电路、锁存电路、触发器电路以及模拟或数字电路的任何其它合适的组合。
时钟发生器电路(如时钟发生器电路103)所采用的鉴相器电路可以是线性的或非线性的。例如,时钟发生器电路103可以使用非线性bang-bang鉴相器,所述鉴相器被配置成将时钟信号110的负沿与当前数据符号的均衡信号109上的特定转变和先前数据符号的均衡信号109上的不同转变进行比较。使用比较的结果,可以使用延迟锁定或锁相环来调整时钟信号110的定时。可替代地,时钟发生器电路103可以采用Mueller-Muller鉴相器电路,所述穆勒-穆勒鉴相器电路被配置成通过调整时钟信号110的定时来均衡在时钟信号110的脉冲之前和之后获取的样本的相应幅度。注意,尽管仅描述了两种类型的鉴相器电路,但是在其它实施例中,可以采用任何合适的鉴相器电路。
数据采样电路102被配置成使用电压偏移108和时钟信号110对均衡的信号109进行采样,以产生数据符号107的特定数据符号的样本111。注意,一些样本111可用于确定输出数据位112(数据样本),而其它样本111(误差样本)可用于在数据接收器电路100内执行调适。如下文更详细描述的,数据采样电路102可以包含多个数据截剪器电路,每个数据截剪器电路耦接到相应的一个电压偏移108。特定的数据截剪器电路可以是差分放大器或其它合适电路的特定实施例,其可以被配置成当时钟信号110被置位时,将均衡信号109的电压水平与数据截剪器电路的相应电压偏移信号的电压水平进行比较。
前光标补偿电路104被配置成使用样本111产生数据符号107的特定数据符号的输出数据位112。如下文更详细描述的,前光标补偿电路104可以是在不同样本111之间进行选择的展开环路判决反馈均衡器电路的特定实施例。在一些情况下,使用来自在特定数据符号之前接收的一个或多个数据符号107的样本进行选择。
后光标补偿电路105被配置成使用与特定数据符号相关联的样本111中的至少一个样本和与在特定数据符号之前接收的数据符号107中的不同数据符号相关联的不同样本来产生反馈信号113。在各个实施例中,后光标补偿电路105可以是判决反馈均衡器(DFE)或被配置成使用先前接收的数据符号的值来调整反馈信号113的电压水平的其它合适电路的特定实施例。
注意,图1所示的实施例仅是一个实例。在其它实施例中,可以采用不同的电路块或不同的电路块布置。
如上所述,当特定数据符号从发射器电路传输到接收器电路时,对所述特定数据符号进行编码的信号可能受到先前传输的数据符号以及在所述特定数据符号之后传输的数据符号的影响。前光标符号和后光标符号的合成效果在图2所描绘的示例波形中示出。
如图所示,描绘了输入信号200的电压水平随时间的变化。在各个实施例中,输入信号200可以对应于如图1所示的输入信号106。来自前光标符号的贡献由hm1偏移202表示,并且来自后光标符号的贡献由h1偏移203表示。
在一些情况下,在发射之前,可以使用有限脉冲响应(FIR)滤波器来修改输入信号200,以消除对输入信号200的前光标贡献。这种滤波的有用性是有限的,因为它可以将发射器电路处的输入信号200的动态范围减小,以及向输入信号200引入其它前光标贡献。
残留的前光标贡献可能会对通信信道或链路的性能产生不利影响。输入信号200可以由FIR滤波器修改以消除前光标效应的量是有限的,因为用于第一前光标符号的更多加重为其它前光标符号产生了更大的残差。剩余前光标贡献可能导致时钟数据恢复电路过早锁定,或者产生小于单位间隔(UI)204的一半的边沿/数据偏移。
后光标补偿电路105可以是FIR滤波器的特定实施例。图3中描绘了展示后光标补偿电路105的实施例的框图。如图所示,后光标补偿电路105包含延迟电路301、加权电路302和加法器电路303。
延迟电路301接收样本111并产生分接信号304。每个分接信号304是样本111的复制品,被延迟特定的时间段。例如,分接信号304中的初始分接信号从样本111延迟所述特定的时间段。在初始分接信号304之后的下一个分接信号从初始分接信号304延迟所述特定的时间段。延迟电路301可以包含多个锁存电路、触发器电路或任何其它适于在分接信号之间产生期望延迟的电路。
加权电路302被配置成使用分接信号304和电压偏移108来产生加权信号305。在各个实施例中,加权电路302可以使用相应的一个分接信号304的值和相应的一个电压偏移108在给定的一个加权信号305上产生特定的电压。加权电路302可以包含多个放大器电路,其可以被配置成至少部分地基于分接信号304、电压偏移108的相应电压水平来缓冲。
加法器电路303可以是被配置成将权重信号305的相应电压水平相加以产生反馈信号113的加法放大器电路的特定实施例。在各个实施例中,加法器电路303可以被实施为被配置成产生电压水平是两个或更多个输入信号的相应电压水平的总和的输出信号的运算放大器或其它合适的放大器电路。
数据采样电路102可以根据采用不同数量的数据截剪器电路(或简称为“截剪器电路”)和偏移电压的各种电路拓扑来实施。图4-6示出了可以用于数据采样电路102的不同电路拓扑。
转向图4,描绘了数据采样电路102的实施例的框图。如图所示,数据采样电路102包含截剪器电路401-410。截剪器电路401-410中的每一个耦接到均衡的信号109和偏移413-422中相应的一个。截剪器电路401-406被配置成分别使用偏移413-418来分别产生样本423-428。截剪器电路407-410被配置成分别使用偏移419-422来分别产生样本429-432。注意,偏移413-422可以包含在电压偏移108中,并且样本423-432可以包含在样本111中。
可以结合图4所示的实施例使用各种偏移值。表1展示了一组特定的电压偏移值。如本文所使用的,H0是对应于均衡信号109的目标幅度的电压水平,H1是对应于第一后光标值的有效幅度的电压水平,Hm1是对应于第一前光标值的有效幅度的电压水平。
表1—图4的偏移值
偏移 | 值 |
413 | H1 |
414 | -H1 |
415 | H1+Hm1 |
416 | -H1-Hm1 |
417 | H1-Hm1 |
418 | -H1+Hm1 |
419 | -H0+H1+Hm1 |
420 | -H0+H1-Hm1 |
421 | H0+H1+Hm1 |
422 | H0+H1-Hm1 |
使用表1中列出的偏移值,样本423和424可用于在前光标补偿电路104内生成原始位判决。此外,截剪器电路407-410为特定符号的值提供50%可能的投票模式(votingpattern)的覆盖,这允许为了时钟/数据恢复的目的而良好地跟踪信道响应的变化。
截剪器电路401-406中的每一个可以是被配置成当时钟信号被置位时使用输入信号的比较结果来产生数字值的时钟控制的差分放大器电路的特定实施例。例如,截剪器电路401可以被配置成当时钟信号110被置位时通过将均衡信号109与偏移413进行比较来产生样本423。如果在时钟信号110被置位时,均衡信号109的电压水平大于偏移413的电压水平,则样本423可以被设置为特定的逻辑值。可替代地,如果在时钟信号110被置位时,均衡信号109的电压水平小于偏移413的电压水平,则样本423可以是不同的逻辑值。在一些实施例中,截剪器电路401-406可以包含配置成将样本的特定值存储至时钟信号110发生下一次置位的锁存器或其它合适的存储电路。
截剪器电路407-410可以是被配置成使用相应输入信号和均衡信号109的比较结果来产生数字值的差分放大器电路的特定实施例。与截剪器电路401-406不同,截剪器电路407-410不使用时钟信号110,由此提供随着均衡的信号109的电压水平相对于偏移419-422的变化而变化的样本。
图5中描绘了数据采样电路102的另一个实施例。在此实施例中,数据采样电路102包含截剪器电路501-507。注意,截剪器电路501-505可以被配置成以类似于图4所示的截剪器电路401-406的方式操作,并且截剪器电路506和507可以被配置成以类似于截剪器电路407-410的方式操作。
在图5的实施例的情况下,时钟发生器电路103被配置成当H1等于Hm1时锁定,这导致锁定点接近从通信链路接收的脉冲响应中的峰值。因为H1和Hm1相等,所以需要较少的截剪器电路。例如,采用数据截剪器电路少一个,以及误差截剪器电路少两个。此外,可以取消基准电压数模转换器(DAC)。通过采用更少的截剪器电路和基准DAC,可以降低电路复杂性、面积和功耗。
表2展示了图5所描绘的数据采样电路102的实施例的电压偏移。如上所述,偏移510-516可以包含在电压偏移108中。
表2—图5的偏移值
偏移 | 值 |
510 | H1 |
511 | -H1 |
512 | H1+Hm1 |
513 | -H1-Hm1 |
514 | 0 |
515 | -H0 |
516 | -H0+H1+Hm1 |
在一些情况下,可以以性能为代价来进一步简化数据采样电路102。这种修改的一个实例在图6所示的数据采样电路102的实施例中示出。如图所示,图6的数据采样电路102的实施例包含截剪器电路601-605。注意,截剪器电路601-602可以被配置成以类似于图4所示的截剪器电路401-406的方式操作,并且截剪器电路604和605可以被配置成以类似于截剪器电路407-410的方式操作。
如下表3所示,原始位截剪器电路(即截剪器电路601和602)中使用的偏移是H1和Hm1的函数。虽然从图4的实施例中减少了对三另外的数据截剪器电路的需要,但是对于由前光标补偿电路104处理的某些模式,误差是2Hm1的H1分接误差。
表3展示了图6所描绘的数据采样电路102的实施例的电压偏移。如上所述,偏移606-610可以包含在电压偏移108中。
偏移 | 值 |
606 | H1+Hm1 |
607 | -H1-Hm1 |
608 | 0 |
609 | -H0 |
610 | -H0+H1-Hm1 |
转向图7,描绘了前光标体补偿电路104的实施例的框图。如图所示,前光标补偿电路104包含锁存电路701-703和N位超前进位处理电路704。
锁存电路701-703中的每一个表示锁存电路的多个实例,每个实例耦接到不同的时钟信号,以捕获Hm1样本<7:0>705、-Hm1样本<7:0>706和0样本<7:0>707中的相应一个,所有这些样本都可以包含在样本111中。Hm1样本<7:0>705中的每一个在相应的单位间隔期间使用对应于Hm1的电压水平进行采样。以类似的方式,-Hm1样本<7:0>706和0样本<7:0>707以类似的方式分别使用对应于Hm1的电压的负版本和处于或接近地电位的电压水平进行采样。注意,尽管图7描绘了对每个输入使用八个样本,但是在各个实施例中,可以使用任何合适数量的样本。
N位超前进位处理电路704可以被配置成基于将来的数据符号的值来选择特定数据符号的值。在各个实施例中,N位超前进位处理电路704在确定特定数据符号的值时可以使用不同数量的将来的位。
在一种情况下,N位超前进位处理电路704可以采用1位超前进位,其中,紧接的将来的数据符号用于选择前光标位中的哪一个,即,选择Hm1样本<7:0>705中的一个或-Hm1样本<7:0>706中的一个。可替代地,N位超前进位处理电路704可以采用2位将来的数据符号来选择Hm1样本<7:0>705或-Hm1样本<7:0>中的合适的一个作为输出。注意,可以采用任何合适数量的将来的数据符号。
在各个实施例中,N位超前进位处理电路704可以包含耦接到Hm1样本<7:0>705,-Hm1样本<7:0>706和0样本<7:0>707以及信号708-710的多个选择电路。选择电路可以并联、串联或其任何合适的组合来布置。
在各个实施例中,选择电路可以是被配置成通过使用各自的控制信号选择多个输入中的特定一个来产生输出信号的多路复用器或其它合适电路的特定实施例。在一些实施例中,给定选择电路可以包含一个或多个传输门,或多个逻辑门,或其任何合适的组合。
如图1-7中所示的用于消除符号间干扰的结构可以使用功能性语言来引用。在一些实施例中,这些结构可以被描述为包含“用于接收对多个数据符号进行编码的输入信号的装置”、“用于将输入信号与反馈信号组合以产生均衡信号的装置”、“用于使用均衡信号产生时钟信号的装置”以及“用于使用多个电压偏移和时钟信号进行采样的装置”,均衡信号以产生多个数据符号中的特定数据符号的多个样本,“使用多个样本产生特定数据符号的输出值的装置”,以及“使用多个样本中的至少一个和先前接收的数据符号的值产生反馈信号的装置”。
“用于接收对多个数据符号进行编码的输入信号的装置”的相应结构是加法器电路101及其等效物。“用于组合输入信号和反馈信号以产生均衡信号的装置”的相应结构是加法器电路101和其它等效电路。“使用均衡信号产生时钟信号的装置”的相应结构是时钟发生器电路103及其等效物。数据采样电路102及其等效物是“用于使用多个电压偏移和时钟信号对均衡信号进行采样以产生多个数据符号中的特定数据符号的多个样本的装置”的相应结构。“用于使用多个样本产生特定数据符号的输出值的装置”的对应结构是锁存电路701-703和N位超前进位处理电路704及其等效物。延迟电路301、加权电路302和加法器电路303及其等效物是“用于使用多个样本中的至少一个和先前接收的数据符号的值来产生反馈信号的装置”的相应结构。
转向图8,示出了描述用于操作包含前光标补偿的数据接收器电路的方法的实施例的流程图。这一方法可应用于如图1所示的接收器电路100,开始于框801。
这一方法包含接收对多个数据符号进行编码的输入信号(框802)。在各个实施例中,这一方法可以包含通过信道从发射器电路接收输入信号。在一些实施例中,多个数据符号中的特定一个的值可以对应于多个位。
这一方法还包含将输入信号与反馈信号组合以产生均衡的信号(框803)。在各个实施例中,这一方法还可以包含将输入信号和反馈信号的相应电压水平相加,以产生均衡的信号。
这一方法还包含使用均衡信号产生时钟信号(框804)。在各个实施例中,这一方法还可以包含接收基准时钟信号,并使用基准时钟信号产生时钟信号。在一些情况下,这一方法可以包括将时钟信号锁相到均衡信号中包含的一个或多个转换。
这一方法还包含使用多个电压偏移和时钟信号对均衡的信号进行采样,以产生多个数据符号中的特定数据符号的多个样本(框805)。在各个实施例中,这一方法还可以包含使用多个电压偏移对均衡的输入信号进行采样,以产生多个误差样本。在一些情况下,这一方法可以包含使用均衡的信号和多个误差样本产生时钟信号。
这一方法还包含使用所述多个样本产生特定数据符号的输出值(框806)。在一些实施例中,这一方法可以包含使用多个样本预测一个或多个将来的数据符号。在各个实施例中,这一方法可以包含使用一个或多个将来的数据符号中的至少一个将来的数据符号来调适多个电压偏移。
在各个实施例中,多个电压偏移可以包含与由一个或多个将来的数据符号众的特定的将来的数据符号产生的对输入信号的电压水平的贡献对应的电压偏移。在一些情况下,与特定的将来的数据符号对输入信号的电压水平的贡献的对应的电压偏移等于特定的过去的数据符号对输入信号的电压水平的贡献。
这一方法还包含使用多个样本中的至少一个和先前接收的数据符号的值来产生反馈信号(框807)。在一些实施例中,这一方法可以包含将均衡的信号与由特定的将来的数据符号产生的对输入信号的电压水平的贡献对应的电压偏移和与由特定的过去的数据符号产生的对输入信号的电压水平的贡献对应的电压偏移之和进行比较。在这种情况下,这一方法还可以包含将均衡的信号与由特定的将来的数据符号产生的对输入信号的电压水平的贡献对应的电压偏移的负版本和与由特定的过去的数据符号产生的对输入信号的电压水平的贡献对应的电压偏移之间的差进行比较。这一方法在框808结束。
如上所述,当接收数据时,时钟发生器电路103的操作参数可以根据成均衡信号109在单位间隔期间被采样的时间进行调整或调适。这种调适过程可以允许调整采样点,以将采样点保持在通过通信信道或链路接收的脉冲响应的峰值处或峰值附近。图9A示出了用于调适时钟发生器电路的方法的实施例。这一方法可应用于数据接收器电路100,并与图8所示的方法结合使用,这一方法开始于框901。
这一方法包含使用利用与第一后光标符号相关联的电压水平产生的样本来调适时钟数据恢复(框902)。如上所述,不同的截剪器电路使用不同的比较电压水平来产生各自的样本。各种样本不仅可以用于确定接收符号的值,还可以用于调整时钟数据恢复操作。在本实施例中,可以仅使用利用与第一后光标符号相关联的电压水平产生的样本。可以忽略使用其它电压水平产生的符号(其可以与其它前光标或后光标符号相对应)。
在一些实施例中,这一方法可以包含调整时钟发生器电路103的一个或多个操作参数。调整这些参数可以包含将一个或多个值写入时钟发生器电路103中包含的相应控制寄存器。这一方法在框903结束。
可以使用多种方法来调适数据接收器电路中的时钟数据恢复。在图9B的流程图中描述了用于调整时钟数据恢复的另一种方法的实施例。这一方法可应用于数据接收器电路100,并与图8所示的方法结合使用,这一方法开始于框904。
这一方法包含收集后DFE误差样本(框905)。如上所述,数据采样电路102不仅产生数据样本,还产生误差样本。在一些情况下,后光标补偿电路105对数据样本和误差样本进行进一步的处理,以便产生反馈信号113。已经由后光标补偿电路105处理的误差样本可以存储在锁存器、寄存器或其它合适的存储电路中,以供以后使用。
这一方法还包含使用后DFE误差样本来调适时钟数据恢复(框906)。在这种情况下,可以使用在后光标补偿电路105操作之后操作的误差样本对时钟发生器电路103的操作参数进行调整。可以忽略其它已处理的样本或者没有被后光标补偿电路105处理的其它样本。
如同图9A所示的方法,这一方法可以包含调整时钟发生器电路103的一个或多个操作参数。在一些情况下,所述调整可以包含将一个或多个值写入包含在时钟发生器电路103中的相应控制寄存器。这一方法在框907结束。
转向图10,描绘了说明用于执行时钟数据恢复的方法的实施例的流程图。这一方法可应用于数据接收器电路100,开始于框1001。
这一方法包含将边沿/数据偏移设置为单位间隔的一半(框1002)。在各个实施例中,边沿/数据偏移用于对均衡信号109进行采样,并且基于均衡信号109在特定符号的单位间隔的中途将处于特定符号的最大值的假设而被选择为单位间隔的一半。
这一方法还包含调适时钟/数据恢复电路系统参数(方框1003)。当通信链路或信道的特性改变时,均衡信号109的峰值位置可能从特定符号的单位间隔的中间移开。当这种情况发生时,可以调整边沿/数据偏移,使其向均衡信号109的峰值移动。在各个实施例中,这一方法可以包含将一个或多个值写入由时钟发生器电路103使用或包含在其中的寄存器。注意,框1003可以对应于图9A或图9B中所描绘的方法中的任一个。这一方法在框1004结束。
图11描述了在计算机网络中通过通信信道耦接的两个计算机系统的实例。如图所示,计算机网络1100包含计算机系统1101和1102,每个都耦接到通信信道1105。注意,尽管在图11所示的实施例中仅描绘了两个计算机系统,但是在其它实施例中,计算机网络1100中可以包含任何合适数量的计算机系统。
计算机系统1101包含发射器电路1103。在各个实施例中,发射器电路可以使用通信信道1105向计算机系统1102传输数据。发射器电路1103可以在传输之前重新格式化数据。这种重新格式化可以包含将并行数据转换成数据符号的串行流,以及添加误差检测和纠正数据位。
通信信道1105可以包含一条或多条导线、电路板迹线、光缆或能够传播对多个数据符号进行编码的信号的任何其它合适的介质。在一些情况下,可以选择在两个计算机系统之间提供特定阻抗的介质。在这种情况下,发射器电路1103和数据接收器电路100可以包含电路元件,以匹配通信信道1105中使用的介质的阻抗。尽管在图11的实施例中仅描绘了单个通信信道,但是在其它实施例中,可以采用任何合适数量的计算机系统1101与1102之间的通信信道。
如上所述,数据接收器电路100可以被配置成经由通信信道1105接收由发射器电路1103发射的信号。数据接收器电路100还可以被配置成补偿由通过通信信道1105的信号发射导致的前光标和后光标干扰,以便恢复在信号中编码的数据位。
图12示出了计算机系统的框图。在所展示的实施例中,计算机系统1200包含处理器电路1202、存储器电路1203、输入/输出电路1204和模拟/混合信号电路1205,每个电路可以被配置成使用通信总线1206发送和接收数据。在各个实施例中,计算机系统1200可以被配置用于台式计算机、服务器或移动计算应用(如平板电脑或膝上型计算机),并且可以对应于如图11所示的计算机系统1101或计算机系统1102中的任一个。
在各个实施例中,处理器电路1202可以代表执行计算操作的通用处理器。例如,处理器电路1202可以是中央处理单元(CPU)(如微处理器)、微控制器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它合适的处理电路。
在各个实施例中,存储器电路1203可以包含任何合适类型的存储器,如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)或非易失性存储器。注意,在图12所示的实施例中,描绘了单个存储电路。在其它实施例中,可以采用任何合适数量的存储电路。
输入/输出电路1204包含数据接收器电路100,并且可以被配置成使用通信信道1207来协调计算机系统1200和一个或多个装置之间的数据传送。在各个实施例中,通信信道1207可以采用串行数据传送协议,并且数据接收器电路100可以如上所述确定接收的数据符号的值。这种装置可以包含但不限于存储设备(例如,基于磁性或光学介质的存储装置,包含硬盘驱动器、磁带驱动器、CD驱动器、DVD驱动器等)、音频处理子系统或任何其它合适类型的外围装置。在一些实施例中,输入/输出电路1204可以被配置成实施通用串行总线(USB)协议或IEEE 1394()协议的版本。在各个实施例中,通信信道1207可以对应于如图11所示的通信信道1105。
输入/输出电路1204还可以被配置成协调计算机系统1200与经由网络耦接到计算机系统1200的其它计算机系统或集成电路之间的数据传送。在一个实施例中,输入/输出电路1204可以被配置成执行实施以太网(IEEE 802.3)网络标准(如千兆以太网或万兆以太网)所需的数据处理,尽管可以设想可以实施任何合适的网络标准。在一些实施例中,输入/输出电路1204可以被配置成实施多个分立的网络接口端口。
模拟/混合信号电路1205可以包含各种电路,包含例如晶体振荡器、锁相环(PLL)、模数转换器(ADC)和数模转换器(DAC)(均未示出)。在其它实施例中,模拟/混合信号电路1205可以被配置成执行包括片上电源和电压调节器的电源管理任务。
应注意,图12中所描绘的计算机系统的实施例仅是一个实例。在其它实施例中,可采用不同数量的电路块,以及不同的电路块布置。
尽管上文已经描述了特定实施例,但这些实施例并不意欲限制本公开的范围,即使在关于特定特征仅描述了单个实施例的情况下也是如此。除非另有说明,否则本公开中提供的特征的实例旨在是说明性的而非限制性的。以上描述旨在涵盖对于受益于本公开的本领域技术人员显而易见的这些替代、修改和等效物。
本公开的范围包含本文公开的任何特征或特征组合(明确地或隐含地)或其任何泛化,无论其是否减轻本文所解决的任何或所有问题。因此,在本申请(或要求其优先权的申请)的审查期间,可以对任何这样的特征组合制定新的权利要求书。明确地说,参考所附权利要求、附属权利要求的特征可以与独立权利要求的特征组合,并且相应独立权利要求的特征可以按任何适当方式组合,而不仅仅是在所附权利要求中列举的特定组合。
Claims (20)
1.一种用于信号处理的设备,其包括:
加法器电路,所述加法器电路被配置成:
接收对多个数据符号进行编码的输入信号;以及
将所述输入信号与反馈信号组合以产生均衡的信号;
时钟发生器电路,所述时钟发生器电路被配置成使用所述均衡的信号产生时钟信号;
数据采样电路,所述数据采样电路被配置成使用所述时钟信号将所述均衡的信号与多个电压偏移进行比较,以产生所述多个数据符号中的特定数据符号的对应多个样本;
前光标补偿电路,所述前光标补偿电路被配置成:
确定至少一个将来的数据符号值;
使用所述至少一个将来的数据符号值选择所述对应多个样本中的一个给定样本以产生所述特定数据符号的输出值;以及
后光标补偿电路,所述后光标补偿电路被配置成使用所述对应多个样本中的至少一个样本和先前接收的数据符号的值产生所述反馈信号。
2.根据权利要求1所述的设备,其中所述数据采样电路包含多个误差截剪器电路,所述误差截剪器电路被配置成使用所述多个电压偏移中的一个或多个电压偏移对所述均衡的信号进行采样,以产生多个误差样本。
3.根据权利要求1所述的设备,其中所述时钟发生器电路被进一步配置成使用所述均衡的信号和多个误差样本中的至少一个误差样本产生所述时钟信号。
4.根据权利要求1所述的设备,其中为了产生所述特定数据符号的所述输出值,所述前光标补偿电路被进一步配置成使用所述对应多个样本预测将来的符号的给定值。
5.根据权利要求4所述的设备,其中为了产生所述反馈信号,所述后光标补偿电路被进一步配置成使用至少一个先前产生的样本选择所述多个样本中的特定样本。
6.根据权利要求4所述的设备,其中所述多个电压偏移进一步包含特定的电压偏移和不同的电压偏移,所述特定的电压偏移与由过去的数据符号产生的对所述输入信号的电压水平的第一贡献相对应,所述不同的电压偏移与由所述将来的符号产生的对所述输入信号的电压水平的第二贡献相对应,并且其中所述不同的电压偏移与所述特定的电压偏移相同。
7.一种用于信号处理的方法,其包括:
接收对多个数据符号进行编码的输入信号;
将所述输入信号与反馈信号组合以产生均衡的信号;
使用所述均衡的信号产生时钟信号;
使用所述时钟信号将所述均衡的信号与多个电压偏移进行比较,以产生所述多个数据符号中的特定数据符号的对应多个样本;
确定至少一个将来的数据符号值;
使用所述至少一个将来的数据符号值选择所述对应多个样本中的一个给定样本以产生所述特定数据符号的输出值;以及
使用所述对应多个样本中的至少一个样本和先前接收的数据符号的值产生所述反馈信号。
8.根据权利要求7所述的方法,其进一步包括:使用所述多个电压偏移对所述均衡的信号进行采样以产生多个误差样本。
9.根据权利要求8所述的方法,其进一步包括:使用所述均衡的信号和所述多个误差样本产生所述时钟信号。
10.根据权利要求7所述的方法,其中产生所述输出值包含使用所述对应多个样本预测一个或多个将来的数据符号。
11.根据权利要求10所述的方法,其进一步包括:使用所述一个或多个将来的数据符号中的至少一个将来的数据符号来调适所述多个电压偏移中的至少一个电压偏移的值。
12.根据权利要求10所述的方法,其中所述多个电压偏移进一步包含特定的电压偏移和不同的电压偏移,所述特定的电压偏移与由过去的数据符号产生的对所述输入信号的电压水平的第一贡献相对应,所述不同的电压偏移与由所述一个或多个将来的数据符号中的特定的将来的数据符号产生的对所述输入信号的所述电压水平的第二贡献相对应,并且其中所述不同的电压偏移与所述特定的电压偏移相同。
13.根据权利要求12所述的方法,其中对所述均衡的信号进行采样包含:
将所述均衡的信号与所述特定的电压偏移和所述不同的电压偏移之和进行比较;以及
将所述均衡的信号与所述不同的电压偏移的负版本和所述特定的电压偏移之间的差进行比较。
14.一种用于信号处理的设备,其包括:
第一计算机装置,所述第一计算机装置被配置成发射对多个数据符号进行编码的信号;以及
第二计算机装置,所述第二计算机装置被配置成:
接收所述信号;
将所述信号与反馈信号组合以产生均衡的信号;
使用所述均衡的信号产生时钟信号;
使用所述时钟信号将所述均衡的信号与多个电压偏移进行比较,以产生所述多个数据符号中的特定数据符号的对应多个样本;
确定至少一个将来的数据符号值;
使用所述至少一个将来的数据符号值选择所述对应多个样本中的一个给定样本以产生所述特定数据符号的输出值;以及
使用所述对应多个样本中的至少一个样本和先前接收的数据符号的值产生所述反馈信号。
15.根据权利要求14所述的设备,其中所述第二计算机装置被进一步配置成使用所述多个电压偏移对所述均衡的信号进行采样以产生多个误差样本。
16.根据权利要求15所述的设备,其中所述第二计算机装置被进一步配置成使用所述均衡的信号和所述多个误差样本产生所述时钟信号。
17.根据权利要求14所述的设备,其中所述第二计算机装置被进一步配置成使用所述对应多个样本预测一个或多个将来的数据符号。
18.根据权利要求17所述的设备,其中所述第二计算机装置被进一步配置成使用所述一个或多个将来的数据符号中的至少一个将来的数据符号修改所述多个电压偏移中的至少一个电压偏移的值。
19.根据权利要求17所述的设备,其中所述多个电压偏移进一步包含特定的电压偏移和不同的电压偏移,所述特定的电压偏移与由过去的数据符号产生的对所述信号的电压水平的第一贡献相对应,所述不同的电压偏移与由所述一个或多个将来的数据符号中的特定的将来的数据符号产生的对所述信号的所述电压水平的第二贡献相对应,并且其中所述不同的电压偏移与所述特定的电压偏移相同。
20.根据权利要求19所述的设备,其中所述第二计算机装置被进一步配置成:
将所述均衡的信号与所述特定的电压偏移和所述不同的电压偏移之和进行比较;以及
将所述均衡的信号与所述不同的电压偏移的负版本和所述特定的电压偏移之间的差进行比较。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311129935.5A CN117176118A (zh) | 2019-10-31 | 2020-10-30 | 具有前光标消除的自适应接收器 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/671,146 US11240073B2 (en) | 2019-10-31 | 2019-10-31 | Adapative receiver with pre-cursor cancelation |
US16/671,146 | 2019-10-31 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311129935.5A Division CN117176118A (zh) | 2019-10-31 | 2020-10-30 | 具有前光标消除的自适应接收器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112751552A CN112751552A (zh) | 2021-05-04 |
CN112751552B true CN112751552B (zh) | 2023-09-15 |
Family
ID=75647796
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011187643.3A Active CN112751552B (zh) | 2019-10-31 | 2020-10-30 | 具有前光标消除的自适应接收器 |
CN202311129935.5A Pending CN117176118A (zh) | 2019-10-31 | 2020-10-30 | 具有前光标消除的自适应接收器 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311129935.5A Pending CN117176118A (zh) | 2019-10-31 | 2020-10-30 | 具有前光标消除的自适应接收器 |
Country Status (2)
Country | Link |
---|---|
US (3) | US11240073B2 (zh) |
CN (2) | CN112751552B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11240073B2 (en) * | 2019-10-31 | 2022-02-01 | Oracle International Corporation | Adapative receiver with pre-cursor cancelation |
US11196593B1 (en) * | 2020-07-30 | 2021-12-07 | Hewlett Packard Enterprise Development Lp | Feedback circuit for a decision feedback equalizer |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1706143A (zh) * | 2002-09-16 | 2005-12-07 | 希格纳尔集成产品公司 | 突发通信的时钟恢复方法 |
CN101578807A (zh) * | 2007-01-09 | 2009-11-11 | 拉姆伯斯公司 | 具有时钟恢复电路以及自适应采样和均衡器定时的接收器 |
Family Cites Families (104)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8855255B2 (en) * | 2002-03-29 | 2014-10-07 | U.S. Robotics Corp. | Systems and methods for optimizing timing phase in modem devices |
US7031383B2 (en) * | 2002-04-05 | 2006-04-18 | Scintera Networks, Inc. | Compensation circuit for reducing intersymbol interference products caused by signal transmission via dispersive media |
US7130366B2 (en) * | 2002-04-05 | 2006-10-31 | Scintera Networks, Inc. | Compensation circuit and method for reducing intersymbol interference products caused by signal transmission via dispersive media |
US7339988B1 (en) * | 2003-07-03 | 2008-03-04 | Scintera Networks, Inc. | Channel monitoring and identification and performance monitoring in a flexible high speed signal processor engine |
US7782932B2 (en) * | 2004-04-23 | 2010-08-24 | Texas Instruments Incorporated | Circuit and method for evaluating the performance of an adaptive decision feedback equalizer-based serializer deserializer and serdes incorporating the same |
US7639736B2 (en) * | 2004-05-21 | 2009-12-29 | Rambus Inc. | Adaptive receive-side equalization |
US7623600B2 (en) * | 2004-06-02 | 2009-11-24 | Broadcom Corporation | High speed receive equalizer architecture |
US9137063B2 (en) * | 2005-01-20 | 2015-09-15 | Rambus Inc. | High-speed signaling systems with adaptable pre-emphasis and equalization |
KR100674953B1 (ko) * | 2005-02-05 | 2007-01-26 | 학교법인 포항공과대학교 | 반도체 메모리의 등화 수신기 |
US7526023B1 (en) * | 2005-09-08 | 2009-04-28 | Altera Corporation | Programmable cross-talk cancellation in programmable logic device |
US7630466B2 (en) * | 2005-11-15 | 2009-12-08 | Broadcom Corporation | Search engine for a receive equalizer |
US20070177702A1 (en) * | 2006-01-23 | 2007-08-02 | Sanders Anthony F | Receiving data over channels with intersymbol interference |
US7525470B2 (en) * | 2006-08-25 | 2009-04-28 | Broadcom Corporation | Phase control for interleaved analog-to-digital conversion for electronic dispersion compensation |
GB2446513B (en) * | 2007-02-09 | 2011-09-28 | Texas Instruments Ltd | Clock and data recovery which selects between over-sampling and baud-rate recovery |
GB0702576D0 (en) * | 2007-02-09 | 2007-03-21 | Texas Instruments Ltd | An analogue signal modelling routine for a hardware description language |
GB0702629D0 (en) * | 2007-02-09 | 2007-03-21 | Texas Instruments Ltd | Clock generator |
GB0702573D0 (en) * | 2007-02-09 | 2007-03-21 | Texas Instruments Ltd | Data transfer circuit |
US20090154626A1 (en) * | 2007-12-15 | 2009-06-18 | Anderson Warren R | Continuous receiver clock alignment and equalization optimization |
US8270464B2 (en) * | 2008-06-20 | 2012-09-18 | Fujitsu Limited | Decision feedback equalizer (DFE) |
US8848774B2 (en) * | 2008-08-19 | 2014-09-30 | Lsi Corporation | Adaptation of a linear equalizer using a virtual decision feedback equalizer (VDFE) |
US8102910B2 (en) * | 2008-09-29 | 2012-01-24 | Lsi Corporation | Re-adaption of equalizer parameter to center a sample point in a baud-rate clock and data recovery receiver |
US8385401B2 (en) * | 2008-10-20 | 2013-02-26 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd | Equalizer and method for performing equalization |
US8401063B2 (en) * | 2008-10-24 | 2013-03-19 | Stmicroelectronics S.R.L. | Decision feedback equalization scheme with minimum correction delay |
US8837626B2 (en) * | 2011-12-09 | 2014-09-16 | Lsi Corporation | Conditional adaptation of linear filters in a system having nonlinearity |
US8229020B2 (en) * | 2009-03-23 | 2012-07-24 | Oracle America, Inc. | Integrated equalization and CDR adaptation engine with single error monitor circuit |
US8379754B2 (en) * | 2009-03-31 | 2013-02-19 | Infineon Technologies Ag | Method and device for predicting a figure of merit from a distribution |
US8325793B2 (en) * | 2009-05-05 | 2012-12-04 | Lsi Corporation | Precursor ISI cancellation using adaptation of negative gain linear equalizer |
US9843309B2 (en) * | 2009-11-19 | 2017-12-12 | Rambus Inc. | Receiver with time-varying threshold voltage |
US8181058B2 (en) * | 2010-01-06 | 2012-05-15 | Oracle America, Inc. | Clock-data-recovery technique for high-speed links |
US8737542B1 (en) * | 2010-01-12 | 2014-05-27 | Marvell International Ltd. | Method and apparatus for data reception in high-speed applications |
US8599909B2 (en) * | 2010-08-04 | 2013-12-03 | Oracle International Corporation | Serial link voltage margin determination in mission mode |
US8737491B1 (en) * | 2010-08-20 | 2014-05-27 | Cadence Design Systems, Inc. | Analog-to-digital converter based decision feedback equalization |
US8553754B2 (en) * | 2010-12-20 | 2013-10-08 | Advanced Micro Devices, Inc. | Method and apparatus for using DFE in a system with non-continuous data |
WO2012102258A1 (ja) * | 2011-01-26 | 2012-08-02 | ルネサスエレクトロニクス株式会社 | 判定帰還型等化器 |
US9191245B2 (en) * | 2011-03-08 | 2015-11-17 | Tektronix, Inc. | Methods and systems for providing optimum decision feedback equalization of high-speed serial data links |
US8649476B2 (en) * | 2011-04-07 | 2014-02-11 | Lsi Corporation | Adjusting sampling phase in a baud-rate CDR using timing skew |
US8693596B1 (en) * | 2011-07-20 | 2014-04-08 | Pmc-Sierra, Inc. | Gain calibration for a Mueller-Muller type timing error detector |
US8744024B2 (en) * | 2011-09-26 | 2014-06-03 | Oracle International Corporation | Clock-data recovery with non-zero h(−1) target |
US20150049798A1 (en) * | 2011-12-06 | 2015-02-19 | Rambus Inc. | Receiver with enhanced isi mitigation |
US8615062B2 (en) * | 2012-02-07 | 2013-12-24 | Lsi Corporation | Adaptation using error signature analysis in a communication system |
US8582635B2 (en) * | 2012-03-02 | 2013-11-12 | Lsi Corporation | Sparse and reconfigurable floating tap feed forward equalization |
US8787439B2 (en) * | 2012-03-13 | 2014-07-22 | Lsi Corporation | Decision feedforward equalization |
US8929497B2 (en) * | 2012-03-16 | 2015-01-06 | Lsi Corporation | Dynamic deskew for bang-bang timing recovery in a communication system |
US9166844B2 (en) * | 2012-11-16 | 2015-10-20 | Rambus Inc. | Receiver with duobinary mode of operation |
US8837570B2 (en) * | 2012-11-27 | 2014-09-16 | Lsi Corporation | Receiver with parallel decision feedback equalizers |
US9036764B1 (en) * | 2012-12-07 | 2015-05-19 | Rambus Inc. | Clock recovery circuit |
US8831142B2 (en) * | 2012-12-18 | 2014-09-09 | Lsi Corporation | Adaptive cancellation of voltage offset in a communication system |
US8804889B2 (en) * | 2013-01-10 | 2014-08-12 | Lsi Corporation | Receiver with dual clock recovery circuits |
US9246452B2 (en) * | 2013-02-13 | 2016-01-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Extended variable gain amplification bandwidth with high-frequency boost |
US8817867B1 (en) * | 2013-03-12 | 2014-08-26 | Lsi Corporation | Adaptive continuous time linear equalizer |
US9143369B2 (en) * | 2013-03-15 | 2015-09-22 | Intel Corporation | Adaptive backchannel equalization |
US9215107B1 (en) * | 2013-05-29 | 2015-12-15 | Marvell International Ltd. | Dual loop clock and data recovery |
US9385898B2 (en) * | 2013-05-30 | 2016-07-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Pipelined programmable feed forward equalizer (FFE) for a receiver |
US9210008B2 (en) * | 2013-08-07 | 2015-12-08 | Texas Instruments Incorporated | SerDes communications with retiming receiver supporting link training |
US20150085914A1 (en) * | 2013-09-25 | 2015-03-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Modal PAM2/4 Pipelined Programmable Receiver Having Feed Forward Equalizer (FFE) And Decision Feedback Equalizer (DFE) Optimized For Forward Error Correction (FEC) Bit Error Rate (BER) Performance |
US9025655B1 (en) * | 2013-10-17 | 2015-05-05 | Lsi Corporation | Transmitter training using receiver equalizer coefficients |
US9325489B2 (en) * | 2013-12-19 | 2016-04-26 | Xilinx, Inc. | Data receivers and methods of implementing data receivers in an integrated circuit |
US9294260B2 (en) * | 2013-12-27 | 2016-03-22 | Intel Corporation | Phase adjustment circuit for clock and data recovery circuit |
US9813227B2 (en) * | 2014-01-02 | 2017-11-07 | Oracle International Corporation | At-rate SERDES clock data recovery with controllable offset |
US8976854B1 (en) * | 2014-01-22 | 2015-03-10 | Lsi Corporation | Method and apparatus for feed forward equalizer with variable cursor position |
US9215106B2 (en) * | 2014-02-17 | 2015-12-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and apparatus for pre-cursor intersymbol interference correction |
US20150256363A1 (en) * | 2014-03-04 | 2015-09-10 | Lsi Corporation | Integrated PAM4/NRZ N-Way Parallel Digital Unrolled Decision Feedback Equalizer (DFE) |
US9077574B1 (en) * | 2014-03-04 | 2015-07-07 | Avago Technologies General Ip (Singapore) Pte. Ltd. | DSP SerDes receiver with FFE-DFE-DFFE data path |
US9083366B1 (en) * | 2014-03-12 | 2015-07-14 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Alignment of sampling phases in a multi-channel time-interleaved analog-to-digital converter |
TWI519119B (zh) * | 2014-04-17 | 2016-01-21 | 創意電子股份有限公司 | 時脈資料回復電路與方法 |
US9596108B2 (en) * | 2014-05-30 | 2017-03-14 | Intel Corporation | Method and apparatus for baud-rate timing recovery |
US9252821B2 (en) * | 2014-06-27 | 2016-02-02 | Freescale Semiconductor, Inc. | Adaptive high-order nonlinear function approximation using time-domain volterra series to provide flexible high performance digital pre-distortion |
US9628119B2 (en) * | 2014-06-27 | 2017-04-18 | Nxp Usa, Inc. | Adaptive high-order nonlinear function approximation using time-domain volterra series to provide flexible high performance digital pre-distortion |
US20160065394A1 (en) * | 2014-08-26 | 2016-03-03 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Serializer/deserializer with independent equalization adaptation for reducing even/odd eye disparity |
US9036757B1 (en) * | 2014-09-23 | 2015-05-19 | Oracle International Corporation | Post-cursor locking point adjustment for clock data recovery |
US9479366B2 (en) * | 2015-01-28 | 2016-10-25 | Texas Instruments Incorporated | IIR DFE updating gain and time constants using LMS equations |
KR102222449B1 (ko) * | 2015-02-16 | 2021-03-03 | 삼성전자주식회사 | 탭이 내장된 데이터 수신기 및 이를 포함하는 데이터 전송 시스템 |
EP3068044A1 (en) * | 2015-03-11 | 2016-09-14 | Nxp B.V. | Module for a radio receiver |
US9882795B1 (en) * | 2015-04-17 | 2018-01-30 | Xilinx, Inc. | Signal loss detector |
US9276782B1 (en) * | 2015-04-28 | 2016-03-01 | Xilinx, Inc. | Precursor inter-symbol interference reduction |
US9654327B2 (en) * | 2015-05-27 | 2017-05-16 | Xilinx, Inc. | Channel adaptive ADC-based receiver |
US9313017B1 (en) * | 2015-06-11 | 2016-04-12 | Xilinx, Inc. | Baud-rate CDR circuit and method for low power applications |
US9438409B1 (en) * | 2015-07-01 | 2016-09-06 | Xilinx, Inc. | Centering baud-rate CDR sampling phase in a receiver |
US9401800B1 (en) * | 2015-07-14 | 2016-07-26 | Global Unichip Corporation | Clock data recovery system for Serdes |
US9455848B1 (en) * | 2015-08-18 | 2016-09-27 | Xilinx, Inc. | DFE-skewed CDR circuit |
US9553742B1 (en) * | 2015-09-15 | 2017-01-24 | Inphi Corporation | Method and apparatus for independent rise and fall waveform shaping |
US9350572B1 (en) * | 2015-11-06 | 2016-05-24 | Global Unichip Corporation | Apparatus for clock and data recovery |
US9565037B1 (en) * | 2015-12-21 | 2017-02-07 | Intel Corporation | Adaptive serdes receiver |
US9705708B1 (en) * | 2016-06-01 | 2017-07-11 | Altera Corporation | Integrated circuit with continuously adaptive equalization circuitry |
US11038768B1 (en) * | 2016-09-15 | 2021-06-15 | Xilinx, Inc. | Method and system for correlation of a behavioral model to a circuit realization for a communications system |
US10467366B2 (en) * | 2016-10-14 | 2019-11-05 | Oracle International Corporation | Methods and systems for simulating high-speed link designs |
US10200218B2 (en) * | 2016-10-24 | 2019-02-05 | Kandou Labs, S.A. | Multi-stage sampler with increased gain |
US9800438B1 (en) * | 2016-10-25 | 2017-10-24 | Xilinx, Inc. | Built-in eye scan for ADC-based receiver |
US9654310B1 (en) * | 2016-11-19 | 2017-05-16 | Nxp Usa, Inc. | Analog delay cell and tapped delay line comprising the analog delay cell |
US10374785B2 (en) * | 2016-12-27 | 2019-08-06 | Intel Corporation | Clock phase adjustment using clock and data recovery scheme |
US10236892B2 (en) * | 2017-05-01 | 2019-03-19 | Samsung Display Co., Ltd. | System and method for maintaining high speed communication |
US10135643B1 (en) * | 2017-07-20 | 2018-11-20 | Oracle International Corporation | Decision feedback equalizer with distributed R-C network |
US10742458B2 (en) * | 2017-08-09 | 2020-08-11 | Toshiba Memory Corporation | Equalizer circuit and control method of equalizer circuit |
US10833898B2 (en) * | 2017-12-29 | 2020-11-10 | Oracle International Corporation | Baseline wander correction in AC coupled communication links using equalizer with active feedback |
US10348535B1 (en) * | 2018-04-16 | 2019-07-09 | Oracle International Corporation | Fast-settling voltage reference generator for serdes applications |
US10833895B2 (en) * | 2018-09-19 | 2020-11-10 | Texas Instruments Incorporated | Receiver with selectable digital equalization filter options |
US10911272B2 (en) * | 2019-01-31 | 2021-02-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-tap decision feed-forward equalizer with precursor and postcursor taps |
DE102020100926A1 (de) * | 2019-01-31 | 2020-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Serdes-empfänger mit optimierter cdr-impulsformung |
DE102020100751A1 (de) * | 2019-01-31 | 2020-08-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mehrfachabgriff-entscheidungsvorwärtsentzerrer mitpräcursor- und postcursorabgriffen |
US10547475B1 (en) * | 2019-02-22 | 2020-01-28 | Cadence Design Systems, Inc. | System and method for measurement and adaptation of pulse response cursors to non zero values |
CN111786669B (zh) * | 2019-04-04 | 2023-09-12 | 智原微电子(苏州)有限公司 | 用来进行决策反馈均衡器自适应控制的装置 |
US11240073B2 (en) * | 2019-10-31 | 2022-02-01 | Oracle International Corporation | Adapative receiver with pre-cursor cancelation |
US10791009B1 (en) * | 2019-11-13 | 2020-09-29 | Xilinx, Inc. | Continuous time linear equalization (CTLE) adaptation algorithm enabling baud-rate clock data recovery(CDR) locked to center of eye |
US10892763B1 (en) * | 2020-05-14 | 2021-01-12 | Credo Technology Group Limited | Second-order clock recovery using three feedback paths |
-
2019
- 2019-10-31 US US16/671,146 patent/US11240073B2/en active Active
-
2020
- 2020-10-30 CN CN202011187643.3A patent/CN112751552B/zh active Active
- 2020-10-30 CN CN202311129935.5A patent/CN117176118A/zh active Pending
-
2022
- 2022-01-25 US US17/648,899 patent/US11558223B2/en active Active
-
2023
- 2023-01-13 US US18/154,248 patent/US11784855B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1706143A (zh) * | 2002-09-16 | 2005-12-07 | 希格纳尔集成产品公司 | 突发通信的时钟恢复方法 |
CN101578807A (zh) * | 2007-01-09 | 2009-11-11 | 拉姆伯斯公司 | 具有时钟恢复电路以及自适应采样和均衡器定时的接收器 |
Also Published As
Publication number | Publication date |
---|---|
TW202135480A (zh) | 2021-09-16 |
US11784855B2 (en) | 2023-10-10 |
US20220191071A1 (en) | 2022-06-16 |
US20210135907A1 (en) | 2021-05-06 |
US11240073B2 (en) | 2022-02-01 |
CN112751552A (zh) | 2021-05-04 |
US11558223B2 (en) | 2023-01-17 |
US20230155867A1 (en) | 2023-05-18 |
CN117176118A (zh) | 2023-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111510405B (zh) | 时钟数据恢复系统、SerDes接收器以及用于数据传输的方法 | |
JP4956840B2 (ja) | 判定帰還等化装置及び方法 | |
US7792187B2 (en) | Multi-tap decision feedback equalizer (DFE) architecture eliminating critical timing path for higher-speed operation | |
US11784855B2 (en) | Adaptive receiver with pre-cursor cancelation | |
US8121186B2 (en) | Systems and methods for speculative signal equalization | |
US20080187036A1 (en) | Decision feedback equalizer (dfe) architecture | |
WO2012030606A2 (en) | Adaptation circuitry and methods for decision feedback equalizers | |
US11962441B2 (en) | Multi-tap decision feed-forward equalizer with precursor and postcursor taps | |
JP5510297B2 (ja) | 受信回路 | |
US11240075B2 (en) | SerDes receiver with optimized CDR pulse shaping | |
EP1538797A2 (en) | Electrical backplane transmission using duobinary signaling | |
CN109417399B (zh) | 均衡电路、接收电路以及半导体集成电路 | |
CN113973033B (zh) | 具有基于扰动影响的自适应的均衡器 | |
TWI838590B (zh) | 具有前游標消除之自適應接收器 | |
US6940924B1 (en) | Signal detection based on channel estimation | |
US20230308314A1 (en) | Methods and systems for performing adaptive equalization of data |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |