TW202135480A - 具有前游標消除之自適應接收器 - Google Patents

具有前游標消除之自適應接收器 Download PDF

Info

Publication number
TW202135480A
TW202135480A TW109137806A TW109137806A TW202135480A TW 202135480 A TW202135480 A TW 202135480A TW 109137806 A TW109137806 A TW 109137806A TW 109137806 A TW109137806 A TW 109137806A TW 202135480 A TW202135480 A TW 202135480A
Authority
TW
Taiwan
Prior art keywords
signal
generate
circuit
samples
specific
Prior art date
Application number
TW109137806A
Other languages
English (en)
Other versions
TWI838590B (zh
Inventor
張勳
恰坦亞 帕魯薩
大為 黃
穆蘇庫瑪 法拉凡
江輝 蘇
Original Assignee
美商甲骨文國際公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商甲骨文國際公司 filed Critical 美商甲骨文國際公司
Publication of TW202135480A publication Critical patent/TW202135480A/zh
Application granted granted Critical
Publication of TWI838590B publication Critical patent/TWI838590B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H04L25/03146—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a recursive structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/86—Generating pulses by means of delay lines and not covered by the preceding subgroups
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0058—Detection of the synchronisation error by features other than the received signal transition detection of error based on equalizer tap values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dc Digital Transmission (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

一種資料接收器電路包含一加法器電路，該加法器電路經組態以接收對多個資料符號進行編碼之一輸入信號並將該輸入信號與一回饋信號組合以產生一均衡輸入信號，該均衡輸入信號用於產生一時脈信號。該資料接收器電路亦包含多個資料截剪器電路，該資料截剪器電路使用該時脈信號及多個電壓偏移進行取樣以產生一特定資料符號之多個樣本。包含在該資料接收器電路中之一前游標補償電路可使用該多個樣本產生該特定資料符號之一輸出值。該資料接收器電路亦包含一後游標補償電路，該後游標補償電路使用該多個樣本中之至少一個及一先前接收之樣本之一值產生該回饋信號。

Description

具有前游標消除之自適應接收器
本文描述之實施例係關於高速介面設計領域，更具體而言，係關於消除符號間干擾。
計算系統通常包含許多互連的積體電路。在一些情況下，積體電路可使用通信通道或鏈路進行通信以傳輸及接收資料位元。通信通道可支援並列通信，其中並列傳輸多個資料位元，或者支援串列通信，其中以串列方式一次一個位元地傳輸資料位元。
可對積體電路之間傳輸之資料進行編碼以幫助傳輸。例如，在串列通信之情況下，可對資料進行編碼以提供邏輯狀態之間的足以允許時鐘及資料恢復電路工作之轉換。可替代地，在並列通信之情況下，資料可被編碼成降低開關雜訊或提高信號完整性。
在資料傳輸期間，通信通道之實體特性可使與特定資料符號相關聯之傳輸信號衰減。例如，包含在通信通道或鏈路中之線路阻抗可能會使傳輸信號之某些頻率範圍衰減。此外，包含在通信通道中之佈線及耦接至通信通道之裝置之間的阻抗不匹配可能引起傳輸信號之反射，此亦可能使對應於其他資料符號之後續傳輸信號降級。
揭示了用於在串列資料傳輸中消除符號間干擾之設備及方法之各個實施例。概括地說，設想了一種方法及設備，其中，一加法器電路可經組態以接收對複數個資料符號進行編碼之一輸入信號，並將該輸入信號與一回饋信號組合以產生一均衡信號。一時鐘產生器電路可經組態以使用該均衡信號產生一時脈信號。一資料截剪器電路可經組態以使用複數個電壓偏移及該時脈信號對該均衡信號進行取樣，以產生複數個資料符號中之一特定資料符號之複數個樣本。一前游標（precursor）補償電路可經組態以使用該複數個樣本產生該特定資料符號之一輸出值，一後游標（post cursor）補償電路可經組態以使用該複數個樣本中之至少一個樣本及一先前接收之資料符號之一值產生該回饋信號。在另一個非限制性實施例中，該資料截剪器電路亦可經組態以使用該複數個電壓偏移對該均衡輸入信號進行取樣以產生複數個誤差樣本。
計算系統可包含一個或多個裝置或積體電路，如例如中央處理單元（CPU）及記憶體。計算系統之每個積體電路可藉由串列或並列介面進行通信。在並列介面中，多個資料位元同時通信，而在串列介面中，資料作為一系列連續的單一資料位元（通常稱為「符號」）進行通信。當使用串列介面在包含在計算系統中之兩個裝置或積體電路之間傳送資料時，可根據不同協定來傳輸資料。例如，可使用歸零（RZ）、不歸零（NRZ）、脈幅調變（PAM）或其任何合適的組合來傳輸資料。
當傳輸符號時，對符號進行編碼之信號可能會失真。在某些情況下，失真會自信號以線性可預測形式傳播之介質中累積，此類線性可預測形式被稱為「符號間干擾」或「ISI」。如本文所使用，ISI為由先前及未來符號導致的對當前傳輸符號之損害。先前之符號導致後游標之ISI，未來符號導致前游標之ISI。
為了減少電腦系統中ISI之影響，可採用各種技術，如使用決策回饋均衡器（DFE）。DFE藉由對輸入信號進行取樣來產生一系列資料符號。該一系列資料符號（其中一些可被縮放）可用於產生與輸入信號組合之信號，以消除後游標ISI。此類型之DFE存在因果關係，其阻止前游標ISI之消除。藉由僅消除後游標之ISI，前游標之ISI仍然對傳輸器電路及接收器電路之間的通道效能有顯著影響。
可採用各種技術（例如前游標預增強）來減少前游標ISI之影響，但此等技術使得接收器電路內之調適變得困難，因為傳輸器電路在沒有來自接收器電路之通信之情況下不具有關於通道回應之資訊。在附圖中示出並在本文中描述之實施例可提供用於減輕前游標效應之技術，同時提供在接收器電路內進行調適。
圖1展示了資料接收器電路之實施例。如圖所示，資料接收器電路100包含加法器電路101、資料取樣電路102、時鐘產生器電路103、前游標補償電路104及後游標補償電路105。
加法器電路101經組態以接收對複數個資料符號107進行編碼之輸入信號106，並將輸入信號106與回饋信號113組合以產生均衡信號109。在各個實施例中，加法器電路101可為加法放大器之特定實施例，該加法放大器經組態以將兩個或更多個輸入信號之電壓位準組合成輸出信號上之單一電壓位準。在各個實施例中，加法器電路101可包含差分放大器電路或可用作加法放大器中之增益級之任何其他合適的放大器電路。
時鐘產生器電路103經組態以使用均衡信號109來產生時脈信號110。在一些實施例中，時鐘產生器電路103可經組態以使用均衡信號109來執行通常被稱為「時鐘恢復」之過程，以便產生時脈信號110。在各個實施例中，時鐘產生器電路103可採用相位偵測器電路，以及鎖相環或延遲鎖定環電路、鎖存電路、正反器電路以及類比或數位電路之任何其他合適的組合。
時鐘產生器電路（如時鐘產生器電路103）所採用之相位偵測器電路可為線性的或非線性的。例如，時鐘產生器電路103可使用非線性起停式（bang-bang）相位偵測器，該相位偵測器經組態以將時脈信號110之負緣與當前資料符號之均衡信號109上之特定轉變及先前資料符號之均衡信號109上之不同轉變進行比較。使用比較之結果，可使用延遲鎖定或鎖相環來調整時脈信號110之定時。可替代地，時鐘產生器電路103可採用Mueller-Muller相位偵測器電路，該穆勒-穆勒相位偵測器電路經組態以藉由調整時脈信號110之定時來均衡在時脈信號110之脈衝之前及之後獲取之樣本的各別幅度。注意，儘管僅描述了兩種類型之相位偵測器電路，但在其他實施例中，可採用任何合適的相位偵測器電路。
資料取樣電路102經組態以使用電壓偏移108及時脈信號110對均衡信號109進行取樣，以產生資料符號107中之特定資料符號之樣本111。注意，一些樣本111可用於判定輸出資料位元112（資料樣本），而其他樣本111（誤差樣本）可用於在資料接收器電路100內執行調適。如下文更詳細描述，資料取樣電路102可包含多個資料截剪器電路，每個資料截剪器電路耦接至電壓偏移108中之各別者。特定資料截剪器電路可為差分放大器或其他合適電路之特定實施例，其可經組態以當時脈信號110被宣告（asserted）時，將均衡信號109之電壓位準與資料截剪器電路之對應電壓偏移信號之電壓位準進行比較。
前游標補償電路104經組態以使用樣本111產生資料符號107中之特定資料符號之輸出資料位元112。如下文更詳細描述，前游標補償電路104可為在不同樣本111之間進行選擇之展開環路決策回饋均衡器電路之特定實施例。在一些情況下，使用來自在特定資料符號之前接收之一個或多個資料符號107之樣本進行選擇。
後游標補償電路105經組態以使用與特定資料符號相關聯之樣本111中的至少一個樣本及與在特定資料符號之前接收之資料符號107中之不同資料符號相關聯的不同樣本來產生回饋信號113。在各個實施例中，後游標補償電路105可為決策回饋均衡器（DFE）或經組態以使用先前接收之資料符號之值來調整回饋信號113之電壓位準之其他合適電路之特定實施例。
注意，圖1所示之實施例僅為一個實例。在其他實施例中，可採用不同電路塊或不同電路塊配置。
如上所述，當特定資料符號自傳輸器電路傳輸至接收器電路時，對該特定資料符號進行編碼之信號可能受至先前傳輸之資料符號以及在該特定資料符號之後傳輸之資料符號之影響。前游標符號及後游標符號之合成效果在圖2所描繪之示例波形中示出。
如圖所示，描繪了輸入信號200之電壓位準隨時間之變化。在各個實施例中，輸入信號200可對應於如圖1所示之輸入信號106。來自前游標符號之貢獻由hm1偏移202表示，且來自後游標符號之貢獻由h1偏移203表示。
在一些情況下，在傳輸之前，可使用有限脈衝回應（FIR）濾波器來修改輸入信號200，以消除對輸入信號200之前游標貢獻。此類濾波之有用性為有限的，因為其可將傳輸器電路處之輸入信號200之動態範圍減小，以及向輸入信號200引入其他前游標貢獻。
殘留之前游標貢獻可能會對通信通道或鏈路之效能產生不利影響。輸入信號200可由FIR濾波器修改以消除前游標效應之量為有限的，因為用於第一前游標符號之更多增強為其他前游標符號產生了更大之殘差。剩餘前游標貢獻可能導致時鐘資料恢復電路過早鎖定，或者產生小於單位間隔（UI）204之一半之邊緣/資料偏移。
後游標補償電路105可為FIR濾波器之特定實施例。圖3中描繪了展示後游標補償電路105之實施例之方塊圖。如圖所示，後游標補償電路105包含延遲電路301、加權電路302及加法器電路303。
延遲電路301接收樣本111並產生分接信號304。每個分接信號304為樣本111之複製品，被延遲特定時間段。例如，分接信號304中之初始分接信號自樣本111延遲該特定時間段。在初始分接信號304之後之下一個分接信號自初始分接信號304延遲該特定時間段。延遲電路301可包含多個鎖存電路、正反器電路或任何其他適於在分接信號之間產生期望延遲之電路。
加權電路302經組態以使用分接信號304及電壓偏移108來產生加權信號305。在各個實施例中，加權電路302可使用對應一個分接信號304之值及對應一個電壓偏移108在給定之一個加權信號305上產生特定電壓。加權電路302可包含多個放大器電路，其可經組態以至少部分地基於分接信號304、電壓偏移108之各別電壓位準來緩衝。
加法器電路303可為經組態以將權重信號305之各別電壓位準相加以產生回饋信號113之加法放大器電路之特定實施例。在各個實施例中，加法器電路303可被實施為經組態以產生電壓位準為兩個或更多個輸入信號之各別電壓位準之總和之輸出信號的運算放大器或其他合適的放大器電路。
資料取樣電路102可根據採用不同數量之資料截剪器電路（或簡稱為「截剪器電路」）及偏移電壓之各種電路拓樸來實施。圖4-6示出了可用於資料取樣電路102之不同電路拓樸。
轉向圖4，描繪了資料取樣電路102之實施例之方塊圖。如圖所示，資料取樣電路102包含截剪器電路401-410。截剪器電路401-410中之每一個耦接至均衡信號109及偏移413-422中之各別者。截剪器電路401-406經組態以分別使用偏移413-418來分別產生樣本423-428。截剪器電路407-410經組態以分別使用偏移419-422來分別產生樣本429-432。注意，偏移413-422可包含在電壓偏移108中，且樣本423-432可包含在樣本111中。
可結合圖4所示之實施例使用各種偏移值。表1展示了一組特定電壓偏移值。如本文所使用，H0為對應於均衡信號109之目標幅度之電壓位準，H1為對應於第一後游標值之有效幅度之電壓位準，Hm1為對應於第一前游標值之有效幅度之電壓位準。 表1—圖4之偏移值
偏移 值
413 H1
414 -H1
415 H1 + Hm1
416 -H1 - Hm1
417 H1 - Hm1
418 -H1 + Hm1
419 -H0 + H1 + Hm1
420 -H0 + H1 - Hm1
421 H0 + H1 + Hm1
422 H0 + H1 - Hm1
使用表1中列出之偏移值，樣本423及424可用於在前游標補償電路104內生成原始位元決策。此外，截剪器電路407-410為特定符號之值提供50%可能之投票模式（voting pattern）之覆蓋，此允許為了時鐘/資料恢復之目的而良好地追蹤通道回應之變化。
截剪器電路401-406中之每一個可為經組態以當時脈信號被宣告時使用輸入信號之比較結果來產生數位值之時鐘控制之差分放大器電路之特定實施例。例如，截剪器電路401可經組態以當時脈信號110被宣告時藉由將均衡信號109與偏移413進行比較來產生樣本423。若在時脈信號110被宣告時，均衡信號109之電壓位準大於偏移413之電壓位準，則樣本423可被設置為特定邏輯值。可替代地，若在時脈信號110被宣告時，均衡信號109之電壓位準小於偏移413之電壓位準，則樣本423可為不同邏輯值。在一些實施例中，截剪器電路401-406可包含經組態以將樣本之特定值儲存至時脈信號110發生下一次宣告之鎖存器或其他合適的儲存電路。
截剪器電路407-410可為經組態以使用各別輸入信號及均衡信號109之比較結果來產生數位值之差分放大器電路之特定實施例。與截剪器電路401-406不同，截剪器電路407-410不使用時脈信號110，由此提供隨著均衡信號109之電壓位準相對於偏移419-422之變化而變化之樣本。
圖5中描繪了資料取樣電路102之另一個實施例。在此實施例中，資料取樣電路102包含截剪器電路501-507。注意，截剪器電路501-505可經組態以按類似於圖4所示之截剪器電路401-406之方式操作，且截剪器電路506及507可經組態以按類似於截剪器電路407-410之方式操作。
在圖5之實施例之情況下，時鐘產生器電路103經組態以當H1等於Hm1時鎖定，此導致鎖定點接近自通信鏈路接收之脈衝回應中之峰值。因為H1及Hm1相等，所以需要的截剪器電路較少。例如，採用的資料截剪器電路少一個，且誤差截剪器電路少兩個。此外，可取消基準電壓數位類比轉換器（DAC）。藉由採用更少的截剪器電路及基準DAC，可降低電路複雜性、面積及功耗。
表2展示了圖5所描繪之資料取樣電路102之實施例的電壓偏移。如上所述，偏移510-516可包含在電壓偏移108中。 表2—圖5之偏移值
偏移 值
510 H1
511 -H1
512 H1 + Hm1
513 -H1 - Hm1
514 0
515 -H0
516 -H0 + H1 + Hm1
在一些情況下，可以效能為代價來進一步簡化資料取樣電路102。此類修改之一個實例在圖6所示之資料取樣電路102之實施例中示出。如圖所示，圖6之資料取樣電路102之實施例包含截剪器電路601-605。注意，截剪器電路601-602可經組態以按類似於圖4所示之截剪器電路401-406之方式操作，且截剪器電路604及605可經組態以按類似於截剪器電路407-410之方式操作。
如下表3所示，原始位元截剪器電路（亦即截剪器電路601及602）中使用之偏移為H1及Hm1之函數。雖然自圖4之實施例中減少了對三另外之資料截剪器電路之需要，但對於由前游標補償電路104處理之某些模式，誤差為2Hm1之H1分接誤差。
表3展示了圖6所描繪之資料取樣電路102之實施例之電壓偏移。如上所述，偏移606-610可包含在電壓偏移108中。
偏移 值
606 H1 + Hm1
607 -H1 - Hm1
608 0
609 -H0
610 -H0 + H1 - Hm1
轉向圖7，描繪了前游標體補償電路104之實施例之方塊圖。如圖所示，前游標補償電路104包含鎖存電路701-703及N位元預看處理電路704。
鎖存電路701-703中之每一個表示鎖存電路之多個實例，每個實例耦接至不同時脈信號，以捕獲Hm1樣本＜7:0＞ 705、-Hm1樣本＜7:0＞ 706及0樣本＜7:0＞ 707中之各別者，所有此等樣本都可包含在樣本111中。Hm1樣本＜7:0＞ 705中之每一個在各別單位間隔期間使用對應於Hm1之電壓位準進行取樣。以類似之方式，-Hm1樣本＜7:0＞ 706及0樣本＜7:0＞ 707以類似之方式分別使用對應於Hm1之電壓之負版本及處於或接近地電位之電壓位準進行取樣。注意，儘管圖7描繪了對每個輸入使用八個樣本，但在各個實施例中，可使用任何合適數量之樣本。
N位元預看處理電路704可經組態以基於未來資料符號之值來選擇特定資料符號之值。在各個實施例中，N位元預看處理電路704在判定特定資料符號之值時可使用不同數量之未來位元。
在一種情況下，N位元預看處理電路704可採用1位元預看，其中，緊接的未來資料符號用於選擇前游標位元中之哪一個，亦即，選擇Hm1樣本＜7:0＞ 705中之一個或-Hm1樣本＜7:0＞ 706中之一個。可替代地，N位元預看處理電路704可採用2位元未來資料符號來選擇Hm1樣本＜ 7:0＞ 705或-Hm1樣本＜ 7:0 ＞中之合適的一個作為輸出。注意，可採用任何合適數量之未來資料符號。
在各個實施例中，N位元預看處理電路704可包含耦接至Hm1樣本＜7:0＞ 705，-Hm1樣本＜7:0＞ 706及0樣本＜7:0＞ 707以及信號708-710之多個選擇電路。選擇電路可並聯、串聯或其任何合適的組合來配置。
在各個實施例中，選擇電路可為經組態以藉由使用各自的控制信號選擇多個輸入中之特定者來產生輸出信號之多工器或其他合適電路之特定實施例。在一些實施例中，給定選擇電路可包含一個或多個傳輸閘，或多個邏輯閘，或其任何合適的組合。
如圖1-7中所示之用於消除符號間干擾之結構可使用功能性語言來引用。在一些實施例中，此等結構可被描述為包含「用於接收對複數個資料符號進行編碼之輸入信號之裝置」、「用於將輸入信號與回饋信號組合以產生均衡信號之裝置」、「用於使用均衡信號產生時脈信號之裝置」以及「用於使用複數個電壓偏移及時脈信號進行取樣之裝置」，均衡信號以產生複數個資料符號中之特定資料符號之複數個樣本，「使用複數個樣本產生特定資料符號之輸出值之裝置」，以及「使用複數個樣本中之至少一個及先前接收之資料符號之值產生回饋信號之裝置」。
「用於接收對複數個資料符號進行編碼之輸入信號之裝置」之對應結構為加法器電路101及其等效物。「用於組合輸入信號及回饋信號以產生均衡信號之裝置」之對應結構為加法器電路101及其他等效電路。「使用均衡信號產生時脈信號之裝置」之對應結構為時鐘產生器電路103及其等效物。資料取樣電路102及其等效物為「用於使用複數個電壓偏移及時脈信號對均衡信號進行取樣以產生複數個資料符號中之特定資料符號之複數個樣本之裝置」之對應結構。「用於使用複數個樣本產生特定資料符號之輸出值之裝置」之對應結構為鎖存電路701-703及N位元預看處理電路704及其等效物。延遲電路301、加權電路302及加法器電路303及其等效物為「用於使用複數個樣本中之至少一個及先前接收之資料符號之值來產生回饋信號之裝置」之對應結構。
轉向圖8，示出了描述用於操作包含前游標補償之資料接收器電路之方法之實施例的流程圖。此方法可應用於如圖1所示之接收器電路100，開始於區塊801。
此方法包含接收對複數個資料符號進行編碼之輸入信號（區塊802）。在各個實施例中，此方法可包含藉由通道自傳輸器電路接收輸入信號。在一些實施例中，複數個資料符號中之特定者之值可對應於複數個位元。
此方法亦包含將輸入信號與回饋信號組合以產生均衡信號（區塊803）。在各個實施例中，此方法亦可包含將輸入信號及回饋信號之各別電壓位準相加，以產生均衡信號。
此方法亦包含使用均衡信號產生時脈信號（區塊804）。在各個實施例中，此方法亦可包含接收基準時脈信號，並使用基準時脈信號產生時脈信號。在一些情況下，此方法可包含將時脈信號鎖相至均衡信號中包含之一個或多個轉換。
此方法亦包含使用複數個電壓偏移及時脈信號對均衡信號進行取樣，以產生複數個資料符號中之特定資料符號之複數個樣本（區塊805）。在各個實施例中，此方法亦可包含使用複數個電壓偏移對均衡輸入信號進行取樣，以產生複數個誤差樣本。在一些情況下，此方法可包含使用均衡信號及複數個誤差樣本產生時脈信號。
此方法亦包含使用該複數個樣本產生特定資料符號之輸出值（區塊806）。在一些實施例中，此方法可包含使用複數個樣本預測一個或多個未來資料符號。在各個實施例中，此方法可包含使用一個或多個未來資料符號中之至少一個未來資料符號來調適複數個電壓偏移。
在各個實施例中，複數個電壓偏移可包含與由一個或多個未來資料符號眾之特定未來資料符號產生之對輸入信號之電壓位準之貢獻對應之電壓偏移。在一些情況下，與特定未來資料符號對輸入信號之電壓位準之貢獻之對應之電壓偏移等於特定過去資料符號對輸入信號之電壓位準之貢獻。
此方法亦包含使用複數個樣本中之至少一個及先前接收之資料符號之值來產生回饋信號（區塊807）。在一些實施例中，此方法可包含將均衡信號與由特定未來資料符號產生之對輸入信號之電壓位準之貢獻對應之電壓偏移及與由特定過去資料符號產生之對輸入信號之電壓位準之貢獻對應之電壓偏移之和進行比較。在此類情況下，此方法亦可包含將均衡信號與由特定未來資料符號產生之對輸入信號之電壓位準之貢獻對應之電壓偏移之負版本及與由特定過去資料符號產生之對輸入信號之電壓位準之貢獻對應之電壓偏移之間的差進行比較。此方法在區塊808結束。
如上所述，當接收資料時，時鐘產生器電路103之操作參數可根據成均衡信號109在單位間隔期間被取樣之時間進行調整或調適。此類調適過程可允許調整取樣點，以將取樣點保持在藉由通信通道或鏈路接收之脈衝回應之峰值處或峰值附近。圖9A示出了用於調適時鐘產生器電路之方法之實施例。此方法可應用於資料接收器電路100，並與圖8所示之方法結合使用，此方法開始於區塊901。
此方法包含使用利用與第一後游標符號相關聯之電壓位準產生的樣本來調適時鐘資料恢復（區塊902）。如上所述，不同截剪器電路使用不同比較電壓位準來產生各自的樣本。各種樣本不僅可用於判定接收符號之值，亦可用於調整時鐘資料恢復操作。在本實施例中，可僅使用利用與第一後游標符號相關聯之電壓位準產生的樣本。可忽略使用其他電壓位準產生之符號（其可與其他前游標或後游標符號相對應）。
在一些實施例中，此方法可包含調整時鐘產生器電路103之一個或多個操作參數。調整此等參數可包含將一個或多個值寫入時鐘產生器電路103中包含之各別控制暫存器。此方法在區塊903結束。
可使用多種方法來調適資料接收器電路中之時鐘資料恢復。在圖9B之流程圖中描述了用於調整時鐘資料恢復之另一種方法之實施例。此方法可應用於資料接收器電路100，並與圖8所示之方法結合使用，此方法開始於區塊904。
此方法包含收集後DFE誤差樣本（區塊905）。如上所述，資料取樣電路102不僅產生資料樣本，亦產生誤差樣本。在一些情況下，後游標補償電路105對資料樣本及誤差樣本進行進一步之處理，以便產生回饋信號113。已經由後游標補償電路105處理之誤差樣本可儲存在鎖存器、暫存器或其他合適的儲存電路中，以供以後使用。
此方法亦包含使用後DFE誤差樣本來調適時鐘資料恢復（區塊906）。在此類情況下，可使用在後游標補償電路105操作之後操作之誤差樣本對時鐘產生器電路103之操作參數進行調整。可忽略其他已處理之樣本或者沒有被後游標補償電路105處理之其他樣本。
如同圖9A所示之方法，此方法可包含調整時鐘產生器電路103之一個或多個操作參數。在一些情況下，該調整可包含將一個或多個值寫入包含在時鐘產生器電路103中之各別控制暫存器。此方法在區塊907結束。
轉向圖10，描繪了說明用於執行時鐘資料恢復之方法之實施例的流程圖。此方法可應用於資料接收器電路100，開始於區塊1001。
此方法包含將邊緣/資料偏移設置為單位間隔之一半（區塊1002）。在各個實施例中，邊緣/資料偏移用於對均衡信號109進行取樣，且基於均衡信號109在特定符號之單位間隔之中途將處於特定符號之最大值之假設而被選擇為單位間隔之一半。
此方法亦包含調適時鐘/資料恢復電路系統參數（方區塊1003）。當通信鏈路或通道之特性改變時，均衡信號109之峰值位置可能自特定符號之單位間隔之中間移開。當此類情況發生時，可調整邊緣/資料偏移，使其向均衡信號109之峰值移動。在各個實施例中，此方法可包含將一個或多個值寫入由時鐘產生器電路103使用或包含在其中之暫存器。注意，區塊1003可對應於圖9A或圖9B中所描繪之方法中之任一個。此方法在區塊1004結束。
圖11描述了在電腦網路中藉由通信通道耦接之兩個電腦系統之實例。如圖所示，電腦網路1100包含電腦系統1101及1102，每個都耦接至通信通道1105。注意，儘管在圖11所示之實施例中僅描繪了兩個電腦系統，但在其他實施例中，電腦網路1100中可包含任何合適數量之電腦系統。
電腦系統1101包含傳輸器電路1103。在各個實施例中，傳輸器電路可使用通信通道1105向電腦系統1102傳輸資料。傳輸器電路1103可在傳輸之前重新格式化資料。此類重新格式化可包含將並列資料轉換成資料符號之串列流，以及添加誤差偵測及校正資料位元。
通信通道1105可包含一條或多條導線、電路板跡線、光纜或能夠傳播對多個資料符號進行編碼之信號之任何其他合適的介質。在一些情況下，可選擇在兩個電腦系統之間提供特定阻抗之介質。在此類情況下，傳輸器電路1103及資料接收器電路100可包含電路元件，以匹配通信通道1105中使用之介質之阻抗。儘管在圖11之實施例中僅描繪了單一通信通道，但在其他實施例中，可採用任何合適數量之電腦系統1101與1102之間的通信通道。
如上所述，資料接收器電路100可經組態以經由通信通道1105接收由傳輸器電路1103傳輸之信號。資料接收器電路100亦可經組態以補償由藉由通信通道1105之信號傳輸導致之前游標及後游標干擾，以便恢復在信號中編碼之資料位元。
圖12示出了電腦系統之方塊圖。在所展示之實施例中，電腦系統1200包含處理器電路1202、記憶體電路1203、輸入/輸出電路1204及類比/混合信號電路1205，每個電路可經組態以使用通信匯流排1206發送及接收資料。在各個實施例中，電腦系統1200可被組態用於台式電腦、伺服器或移動計算應用（如平板電腦或膝上型電腦），且可對應於如圖11所示之電腦系統1101或電腦系統1102中之任一個。
在各個實施例中，處理器電路1202可代表執行計算操作之通用處理器。例如，處理器電路1202可為中央處理單元（CPU）（如微處理器）、微控制器、特殊應用積體電路（ASIC）、場可程式化閘陣列（FPGA）或其他合適的處理電路。
在各個實施例中，記憶體電路1203可包含任何合適類型之記憶體，如動態隨機存取記憶體（DRAM）、靜態隨機存取記憶體（SRAM）、唯讀記憶體（ROM）、電可抹除可程式化唯讀記憶體（EEPROM）或非揮發性記憶體。注意，在圖12所示之實施例中，描繪了單一儲存電路。在其他實施例中，可採用任何合適數量之儲存電路。
輸入/輸出電路1204包含資料接收器電路100，且可經組態以使用通信通道1207來協調電腦系統1200及一個或多個裝置之間的資料傳送。在各個實施例中，通信通道1207可採用串列資料傳送協定，且資料接收器電路100可如上該判定接收之資料符號之值。此類裝置可包含但不限於儲存設備（例如，基於磁性或光學介質之儲存裝置，包含硬盤驅動器、磁帶驅動器、CD驅動器、DVD驅動器等）、音訊處理子系統或任何其他合適類型之周邊裝置。在一些實施例中，輸入/輸出電路1204可經組態以實施通用串列匯流排（USB）協定或IEEE 1394（Firewire® ）協定之版本。在各個實施例中，通信通道1207可對應於如圖11所示之通信通道1105。
輸入/輸出電路1204亦可經組態以協調電腦系統1200與經由網路耦接至電腦系統1200之其他電腦系統或積體電路之間的資料傳送。在一個實施例中，輸入/輸出電路1204可經組態以執行實施乙太網路（IEEE 802.3）網路標準（如吉位元乙太網路或10吉位元乙太網路）所需之資料處理，儘管可設想可實施任何合適的網路標準。在一些實施例中，輸入/輸出電路1204可經組態以實施多個分立之網路介面埠。
類比/混合信號電路1205可包含各種電路，包含例如晶體振盪器、鎖相環（PLL）、類比數位轉換器（ADC）及數位類比轉換器（DAC）（均未示出）。在其他實施例中，類比/混合信號電路1205可經組態以執行包括片上電源及電壓調節器之電源管理任務。
應注意，圖12中所描繪之電腦系統之實施例僅為一個實例。在其他實施例中，可採用不同數量之電路塊，以及不同電路塊配置。
儘管上文已經描述了特定實施例，但此等實施例並不意欲限制本揭示案之範疇，即使在關於特定特徵僅描述了單一實施例之情況下亦如此。除非另有說明，否則本揭示案中提供之特徵之實例旨在為說明性的而非限制性的。以上描述旨在涵蓋對於受益於本揭示案之本領域中熟習此項技術者顯而易見之此等替代、修改及等效物。
本揭示案之範疇包含本文揭示之任何特徵或特徵組合（明確地或隱含地）或其任何泛化，無論其是否減輕本文所解決之任何或所有問題。因此，在本申請案（或要求其優先權之申請案）之審查期間，可對任何此類特徵組合制定新之申請專利範圍。明確而言，參考所附權利要求、附屬權利要求之特徵可與獨立權利要求之特徵組合，且各別獨立權利要求之特徵可按任何適當方式組合，而不僅僅為在所附權利要求中列舉之特定組合。
100:資料接收器電路 101:加法器電路 102:資料取樣電路 103:時鐘產生器電路 104:前游標補償電路 105:後游標補償電路 106:輸入信號 107:資料符號 108:電壓偏移 109:均衡信號 110:時脈信號 111:樣本 112:輸出資料位元 113:回饋信號 200:輸入信號 202:hm 1偏移 203:h 1偏移 204:單位間隔 301:延遲電路 302:加權電路 303:加法器電路 304:分接信號 305:經加權信號 401:截剪器電路 402:截剪器電路 403:截剪器電路 404:截剪器電路 405:截剪器電路 406:截剪器電路 407:截剪器電路 408:截剪器電路 409:截剪器電路 410:截剪器電路 413:偏移 414:偏移 415:偏移 416:偏移 417:偏移 418:偏移 419:偏移 420:偏移 421:偏移 422:偏移 423:樣本 424:樣本 425:樣本 426:樣本 427:樣本 428:樣本 429:樣本 430:樣本 431:樣本 432:樣本 501:截剪器電路 502:截剪器電路 503:截剪器電路 504:截剪器電路 505:截剪器電路 506:截剪器電路 507:截剪器電路 510:偏移 511:偏移 512:偏移 513:偏移 514:偏移 515:偏移 516:偏移 601:截剪器電路 602:截剪器電路 603:截剪器電路 604:截剪器電路 605:截剪器電路 606:偏移 607:偏移 608:偏移 609:偏移 610:偏移 701:鎖存電路 702:鎖存電路 703:鎖存電路 704:N位元預看處理電路 705:Hm1樣本＜7:0＞ 706:-Hm1樣本＜7:0＞ 707:0樣本＜7:0＞ 801:區塊 802:區塊 803:區塊 804:區塊 805:區塊 806:區塊 807:區塊 808:區塊 901:區塊 902:區塊 903:區塊 904:區塊 905:區塊 906:區塊 907:區塊 1001:區塊 1002:區塊 1003:區塊 1004:區塊 1101:電腦系統 1102:電腦系統 1103:傳輸器電路 1105:通信通道 1200:電腦系統 1202:處理器電路 1203:記憶體電路 1204:輸入/輸出電路 1205:類比/混合信號電路 1206:通信匯流排 1207:通信通道
以下具體實施方式參考了附圖，現在對附圖進行簡要描述。
圖1為展示具有前游標消除之接收器電路之實施例之方塊圖。
圖2展示了輸入信號波形。
圖3為展示後游標補償電路之實施例之方塊圖。
圖4為展示資料截剪器電路之實施例之方塊圖。
圖5為展示資料截剪器電路之不同實施例之方塊圖。
圖6為展示資料截剪器電路之另一個實施例之方塊圖。
圖7為展示前游標補償電路之實施例之方塊圖。
圖8為描述用於操作包含前游標消除之資料接收器電路之方法之實施例的流程圖。
圖9A為描述用於調適時鐘恢復之方法之實施例的流程圖。
圖9B為描述用於調適時鐘恢復之方法之另一個實施例的流程圖。
圖10為描述用於執行時鐘恢復之方法之實施例的流程圖。
圖11為描繪藉由通信通道耦接之兩個裝置之方塊圖。
圖12展示了電腦系統之實施例。
儘管本揭示案易於有各種修改及替換形式，但其特定實施例藉由舉例示出在附圖中且將在本文中詳細描述。然而，應理解，本揭示案之附圖及實施方式並不意欲將本揭示案限制於所揭示之特定形式，而相反，目的為涵蓋由所附申請專利範圍界定之本揭示案之精神及範疇內之所有修改、等效物及替代方案。本文使用之標題僅用於組織目的，並不意欲用於限制說明書之範疇。如在整個本申請案中所使用，詞語「可」以允許之意義使用（亦即，意指有可能），而並非強制意義（亦即，意指必須）。類似地，詞語「包含（include、including及includes）」意謂包含但不限於。
各種單元、電路或其他組件可被描述為「經組態以」執行一項或多項任務。在此類上下文中，「經組態以」為對通常意謂「具有在操作期間執行一個或多個任務之電路系統」結構之廣義表述。由此，單元/電路/組件可經組態以執行任務，即使單元/電路/組件當前未接通時亦如此。一般而言，形成與「經組態以」對應之結構之電路系統可包含硬體電路。類似地，為了便於描述，各種單元/電路/組件可被描述為執行一個或多個任務。此類描述應被解釋為包含詞語「經組態以」。對經組態以執行一項或多項任務之單元/電路/組件之列舉明確不意欲援引35 U.S.C. § 112第（f）段對該單元/電路/組件之解釋。更廣泛而言，對任何要素之敍述都明確不意欲援引35 U.S.C. § 112第（f）段對該要素之解釋，除非具體存在敍述「用於……之裝置」或「用於……之步驟」。
如本文所用，術語「基於」用於描述影響判定之一個或多個因素。此術語不排除另外之因素可能影響判定之可能性。亦即，判定可僅僅基於指定之因素或者基於指定之因素以及其他未指定之因素。在考慮詞語「基於B判定A」時，此詞語指定B為用於判定A或影響A之判定之因素。此詞語不排除A之判定亦可基於一些其他因素，例如C。此詞語亦旨在涵蓋僅基於B來判定A之實施例。詞語「基於」因此與詞語「至少部分基於」同義。
100:資料接收器電路
101:加法器電路
102:資料取樣電路
103:時鐘產生器電路
104:前游標補償電路
105:後游標補償電路
106:輸入信號
107:資料符號
108:電壓偏移
109:均衡信號
110:時脈信號
111:樣本
112:輸出資料位元
113:回饋信號

Claims (20)

  1. 一種設備，其包括： 一加法器電路，該加法器電路經組態以： 接收對複數個資料符號進行編碼之一輸入信號；且 將該輸入信號與一回饋信號組合以產生一均衡信號； 一時鐘產生器電路，該時鐘產生器電路經組態以使用該均衡信號產生一時脈信號； 一資料取樣電路，該資料取樣電路經組態以使用複數個電壓偏移及該時脈信號對該均衡信號進行取樣，以產生該複數個資料符號中之一特定資料符號之複數個樣本； 一前游標補償電路，該前游標補償電路經組態以使用該複數個樣本產生該特定資料符號之一輸出值；以及 一後游標補償電路，該後游標補償電路經組態以使用該複數個樣本中之至少一個樣本及一先前接收之資料符號之一值產生該回饋信號。
  2. 如請求項1之設備，其中該資料取樣電路包含複數個誤差截剪器電路，該誤差截剪器電路經組態以使用該複數個電壓偏移中之一個或多個電壓偏移對該均衡信號進行取樣，以產生複數個誤差樣本。
  3. 如請求項1之設備，其中該時鐘產生器電路進一步經組態以使用該均衡信號及複數個誤差樣本中之至少一個樣本產生該時脈信號。
  4. 如請求項1之設備，其中為了產生該特定資料符號之該輸出值，該前游標補償電路進一步經組態以使用該複數個樣本預測一未來符號之一給定值。
  5. 如請求項4之設備，其中為了產生該回饋信號，該後游標補償電路進一步經組態以使用至少一個先前產生之樣本選擇該複數個樣本中之一特定樣本。
  6. 如請求項4之設備，其中該複數個電壓偏移進一步包含一特定電壓偏移及一不同電壓偏移，該特定電壓偏移與由一過去資料符號產生的對該輸入信號之一電壓位準之一第一貢獻相對應，該不同電壓偏移與由該未來符號產生的對該輸入信號之該電壓位準之一第二貢獻相對應，且其中該不同電壓偏移與該特定電壓偏移相同。
  7. 一種方法，其包括： 接收對複數個資料符號進行編碼之一輸入信號； 將該輸入信號與回饋信號組合以產生一均衡信號； 使用該均衡信號產生一時脈信號； 使用複數個電壓偏移及該時脈信號對該均衡信號進行取樣，以產生該複數個資料符號中之一特定資料符號之複數個樣本； 使用該複數個樣本產生該特定資料符號之一輸出值；以及 使用該複數個樣本中之至少一個樣本及一先前接收之資料符號之一值產生該回饋信號。
  8. 如請求項7之方法，其進一步包括：使用該複數個電壓偏移對該均衡信號進行取樣以產生複數個誤差樣本。
  9. 如請求項8之方法，其進一步包括：使用該均衡信號及該複數個誤差樣本產生該時脈信號。
  10. 如請求項7之方法，其中產生該輸出值包含使用該複數個樣本預測一個或多個未來資料符號。
  11. 如請求項10之方法，其進一步包括：使用該一個或多個未來資料符號中之至少一個未來資料符號來調適該複數個電壓偏移中之至少一個電壓偏移之一值。
  12. 如請求項10之方法，其中該複數個電壓偏移進一步包含一特定電壓偏移及一不同電壓偏移，該特定電壓偏移與由一過去資料符號產生的對該輸入信號之一電壓位準之一第一貢獻相對應，該不同電壓偏移與由該一個或多個未來資料符號中之一特定未來資料符號產生的對該輸入信號之該電壓位準之一第二貢獻相對應，且其中該不同電壓偏移與該特定電壓偏移相同。
  13. 如請求項12之方法，其中對該均衡信號進行取樣包含： 將該均衡信號與該特定電壓偏移及該不同電壓偏移之一和進行比較；以及 將該均衡信號與該不同電壓偏移之一負版本與該特定電壓偏移之間的一差進行比較。
  14. 一種設備，其包括： 一第一電腦裝置，該第一電腦設備經組態以傳輸對複數個資料符號進行編碼之一信號；以及 一第二電腦裝置，該第二電腦裝置經組態以： 接收該信號； 將該信號與一回饋信號組合以產生一均衡信號； 使用該均衡信號產生一時脈信號； 使用複數個電壓偏移及該時脈信號對該均衡信號進行取樣，以產生該複數個資料符號中之一特定資料符號之複數個樣本； 使用該複數個樣本產生該特定資料符號之一輸出值；以及 使用該複數個樣本中之至少一個樣本及一先前接收之資料符號之一值產生該回饋信號。
  15. 如請求項14之設備，其中該第二電腦裝置進一步經組態以使用該複數個電壓偏移對該均衡信號進行取樣以產生複數個誤差樣本。
  16. 如請求項15之設備，其中該第二電腦裝置進一步經組態以使用該均衡信號及該複數個誤差樣本產生該時脈信號。
  17. 如請求項14之設備，其中該第二電腦裝置進一步經組態以使用該複數個樣本預測一個或多個未來資料符號。
  18. 如請求項17之設備，其中該第二電腦裝置進一步經組態以使用該一個或多個未來資料符號中之至少一個未來資料符號修改該複數個電壓偏移中之至少一個電壓偏移之一值。
  19. 如請求項17之設備，其中該複數個電壓偏移進一步包含一特定電壓偏移及一不同電壓偏移，該特定電壓偏移與由一過去資料符號產生的對該信號之一電壓位準之一第一貢獻相對應，該不同電壓偏移與由該一個或多個未來資料符號中之一特定未來資料符號產生的對該信號之該電壓位準之一第二貢獻相對應，且其中該不同電壓偏移與該特定電壓偏移相同。
  20. 如請求項19之設備，其中該第二電腦裝置進一步經組態以： 將該均衡信號與該特定電壓偏移及該不同電壓偏移之一和進行比較；以及 將該均衡信號與該不同電壓偏移之一負版本與該特定電壓偏移之間的一差進行比較。
TW109137806A 2019-10-31 2020-10-30 具有前游標消除之自適應接收器 TWI838590B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/671,146 US11240073B2 (en) 2019-10-31 2019-10-31 Adapative receiver with pre-cursor cancelation
US16/671,146 2019-10-31

Publications (2)

Publication Number Publication Date
TW202135480A true TW202135480A (zh) 2021-09-16
TWI838590B TWI838590B (zh) 2024-04-11

Family

ID=75647796

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109137806A TWI838590B (zh) 2019-10-31 2020-10-30 具有前游標消除之自適應接收器

Country Status (3)

Country Link
US (3) US11240073B2 (zh)
CN (2) CN117176118A (zh)
TW (1) TWI838590B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11240073B2 (en) * 2019-10-31 2022-02-01 Oracle International Corporation Adapative receiver with pre-cursor cancelation
US11196593B1 (en) * 2020-07-30 2021-12-07 Hewlett Packard Enterprise Development Lp Feedback circuit for a decision feedback equalizer

Family Cites Families (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8855255B2 (en) * 2002-03-29 2014-10-07 U.S. Robotics Corp. Systems and methods for optimizing timing phase in modem devices
US7130366B2 (en) * 2002-04-05 2006-10-31 Scintera Networks, Inc. Compensation circuit and method for reducing intersymbol interference products caused by signal transmission via dispersive media
US7031383B2 (en) * 2002-04-05 2006-04-18 Scintera Networks, Inc. Compensation circuit for reducing intersymbol interference products caused by signal transmission via dispersive media
US6917658B2 (en) * 2002-09-16 2005-07-12 Silicon Labs Cp, Inc. Clock recovery method for bursty communications
US7339988B1 (en) * 2003-07-03 2008-03-04 Scintera Networks, Inc. Channel monitoring and identification and performance monitoring in a flexible high speed signal processor engine
US7782932B2 (en) * 2004-04-23 2010-08-24 Texas Instruments Incorporated Circuit and method for evaluating the performance of an adaptive decision feedback equalizer-based serializer deserializer and serdes incorporating the same
US7639736B2 (en) * 2004-05-21 2009-12-29 Rambus Inc. Adaptive receive-side equalization
US7623600B2 (en) * 2004-06-02 2009-11-24 Broadcom Corporation High speed receive equalizer architecture
EP2367330B1 (en) * 2005-01-20 2017-08-09 Rambus Inc. High-speed signaling systems with adaptable pre-emphasis and equalization
KR100674953B1 (ko) * 2005-02-05 2007-01-26 학교법인 포항공과대학교 반도체 메모리의 등화 수신기
US7526023B1 (en) * 2005-09-08 2009-04-28 Altera Corporation Programmable cross-talk cancellation in programmable logic device
US7630466B2 (en) * 2005-11-15 2009-12-08 Broadcom Corporation Search engine for a receive equalizer
US20070177702A1 (en) * 2006-01-23 2007-08-02 Sanders Anthony F Receiving data over channels with intersymbol interference
US7525470B2 (en) * 2006-08-25 2009-04-28 Broadcom Corporation Phase control for interleaved analog-to-digital conversion for electronic dispersion compensation
US8548110B2 (en) * 2007-01-09 2013-10-01 Rambus Inc. Receiver with clock recovery circuit and adaptive sample and equalizer timing
GB0702573D0 (en) * 2007-02-09 2007-03-21 Texas Instruments Ltd Data transfer circuit
GB0702629D0 (en) * 2007-02-09 2007-03-21 Texas Instruments Ltd Clock generator
GB0702576D0 (en) * 2007-02-09 2007-03-21 Texas Instruments Ltd An analogue signal modelling routine for a hardware description language
US20080219390A1 (en) * 2007-02-09 2008-09-11 Simpson Richard D Receiver Circuit
US20090154626A1 (en) * 2007-12-15 2009-06-18 Anderson Warren R Continuous receiver clock alignment and equalization optimization
US8270464B2 (en) * 2008-06-20 2012-09-18 Fujitsu Limited Decision feedback equalizer (DFE)
US8848774B2 (en) * 2008-08-19 2014-09-30 Lsi Corporation Adaptation of a linear equalizer using a virtual decision feedback equalizer (VDFE)
US8102910B2 (en) * 2008-09-29 2012-01-24 Lsi Corporation Re-adaption of equalizer parameter to center a sample point in a baud-rate clock and data recovery receiver
US8385401B2 (en) * 2008-10-20 2013-02-26 Avago Technologies Fiber Ip (Singapore) Pte. Ltd Equalizer and method for performing equalization
US8401063B2 (en) * 2008-10-24 2013-03-19 Stmicroelectronics S.R.L. Decision feedback equalization scheme with minimum correction delay
US8837626B2 (en) * 2011-12-09 2014-09-16 Lsi Corporation Conditional adaptation of linear filters in a system having nonlinearity
US8229020B2 (en) * 2009-03-23 2012-07-24 Oracle America, Inc. Integrated equalization and CDR adaptation engine with single error monitor circuit
US8379754B2 (en) * 2009-03-31 2013-02-19 Infineon Technologies Ag Method and device for predicting a figure of merit from a distribution
US8325793B2 (en) * 2009-05-05 2012-12-04 Lsi Corporation Precursor ISI cancellation using adaptation of negative gain linear equalizer
WO2011062823A2 (en) * 2009-11-19 2011-05-26 Rambus Inc. Receiver with time-varying threshold voltage
US8181058B2 (en) * 2010-01-06 2012-05-15 Oracle America, Inc. Clock-data-recovery technique for high-speed links
US8737542B1 (en) * 2010-01-12 2014-05-27 Marvell International Ltd. Method and apparatus for data reception in high-speed applications
US8599909B2 (en) * 2010-08-04 2013-12-03 Oracle International Corporation Serial link voltage margin determination in mission mode
US8737491B1 (en) * 2010-08-20 2014-05-27 Cadence Design Systems, Inc. Analog-to-digital converter based decision feedback equalization
US8553754B2 (en) * 2010-12-20 2013-10-08 Advanced Micro Devices, Inc. Method and apparatus for using DFE in a system with non-continuous data
US8953669B2 (en) * 2011-01-26 2015-02-10 Renesas Electronics Corporation Decision feedback equalizer
US9191245B2 (en) * 2011-03-08 2015-11-17 Tektronix, Inc. Methods and systems for providing optimum decision feedback equalization of high-speed serial data links
US8649476B2 (en) * 2011-04-07 2014-02-11 Lsi Corporation Adjusting sampling phase in a baud-rate CDR using timing skew
US8693596B1 (en) * 2011-07-20 2014-04-08 Pmc-Sierra, Inc. Gain calibration for a Mueller-Muller type timing error detector
US8744024B2 (en) * 2011-09-26 2014-06-03 Oracle International Corporation Clock-data recovery with non-zero h(−1) target
WO2013085811A1 (en) * 2011-12-06 2013-06-13 Rambus Inc. Receiver with enhanced isi mitigation
US8615062B2 (en) * 2012-02-07 2013-12-24 Lsi Corporation Adaptation using error signature analysis in a communication system
US8582635B2 (en) * 2012-03-02 2013-11-12 Lsi Corporation Sparse and reconfigurable floating tap feed forward equalization
US8787439B2 (en) * 2012-03-13 2014-07-22 Lsi Corporation Decision feedforward equalization
US8929497B2 (en) * 2012-03-16 2015-01-06 Lsi Corporation Dynamic deskew for bang-bang timing recovery in a communication system
US9166844B2 (en) * 2012-11-16 2015-10-20 Rambus Inc. Receiver with duobinary mode of operation
US8837570B2 (en) * 2012-11-27 2014-09-16 Lsi Corporation Receiver with parallel decision feedback equalizers
US9036764B1 (en) * 2012-12-07 2015-05-19 Rambus Inc. Clock recovery circuit
US8831142B2 (en) * 2012-12-18 2014-09-09 Lsi Corporation Adaptive cancellation of voltage offset in a communication system
US8804889B2 (en) * 2013-01-10 2014-08-12 Lsi Corporation Receiver with dual clock recovery circuits
US9246452B2 (en) * 2013-02-13 2016-01-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Extended variable gain amplification bandwidth with high-frequency boost
US8817867B1 (en) * 2013-03-12 2014-08-26 Lsi Corporation Adaptive continuous time linear equalizer
US9143369B2 (en) * 2013-03-15 2015-09-22 Intel Corporation Adaptive backchannel equalization
US9215107B1 (en) * 2013-05-29 2015-12-15 Marvell International Ltd. Dual loop clock and data recovery
US9385898B2 (en) * 2013-05-30 2016-07-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Pipelined programmable feed forward equalizer (FFE) for a receiver
US9210008B2 (en) * 2013-08-07 2015-12-08 Texas Instruments Incorporated SerDes communications with retiming receiver supporting link training
US20150085914A1 (en) * 2013-09-25 2015-03-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Modal PAM2/4 Pipelined Programmable Receiver Having Feed Forward Equalizer (FFE) And Decision Feedback Equalizer (DFE) Optimized For Forward Error Correction (FEC) Bit Error Rate (BER) Performance
US9025655B1 (en) * 2013-10-17 2015-05-05 Lsi Corporation Transmitter training using receiver equalizer coefficients
US9325489B2 (en) * 2013-12-19 2016-04-26 Xilinx, Inc. Data receivers and methods of implementing data receivers in an integrated circuit
US9294260B2 (en) * 2013-12-27 2016-03-22 Intel Corporation Phase adjustment circuit for clock and data recovery circuit
US9813227B2 (en) * 2014-01-02 2017-11-07 Oracle International Corporation At-rate SERDES clock data recovery with controllable offset
US8976854B1 (en) * 2014-01-22 2015-03-10 Lsi Corporation Method and apparatus for feed forward equalizer with variable cursor position
US9215106B2 (en) * 2014-02-17 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for pre-cursor intersymbol interference correction
US20150256363A1 (en) * 2014-03-04 2015-09-10 Lsi Corporation Integrated PAM4/NRZ N-Way Parallel Digital Unrolled Decision Feedback Equalizer (DFE)
US9077574B1 (en) * 2014-03-04 2015-07-07 Avago Technologies General Ip (Singapore) Pte. Ltd. DSP SerDes receiver with FFE-DFE-DFFE data path
US9083366B1 (en) * 2014-03-12 2015-07-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Alignment of sampling phases in a multi-channel time-interleaved analog-to-digital converter
TWI519119B (zh) * 2014-04-17 2016-01-21 創意電子股份有限公司 時脈資料回復電路與方法
US9596108B2 (en) * 2014-05-30 2017-03-14 Intel Corporation Method and apparatus for baud-rate timing recovery
US9252821B2 (en) * 2014-06-27 2016-02-02 Freescale Semiconductor, Inc. Adaptive high-order nonlinear function approximation using time-domain volterra series to provide flexible high performance digital pre-distortion
US9628119B2 (en) * 2014-06-27 2017-04-18 Nxp Usa, Inc. Adaptive high-order nonlinear function approximation using time-domain volterra series to provide flexible high performance digital pre-distortion
US20160065394A1 (en) * 2014-08-26 2016-03-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Serializer/deserializer with independent equalization adaptation for reducing even/odd eye disparity
US9036757B1 (en) * 2014-09-23 2015-05-19 Oracle International Corporation Post-cursor locking point adjustment for clock data recovery
US9614659B2 (en) * 2015-01-28 2017-04-04 Texas Instruments Incorporated CTLE gear shifting to enable CDR frequency lock in wired communication
KR102222449B1 (ko) * 2015-02-16 2021-03-03 삼성전자주식회사 탭이 내장된 데이터 수신기 및 이를 포함하는 데이터 전송 시스템
EP3068044A1 (en) * 2015-03-11 2016-09-14 Nxp B.V. Module for a radio receiver
US9882795B1 (en) * 2015-04-17 2018-01-30 Xilinx, Inc. Signal loss detector
US9276782B1 (en) * 2015-04-28 2016-03-01 Xilinx, Inc. Precursor inter-symbol interference reduction
US9654327B2 (en) * 2015-05-27 2017-05-16 Xilinx, Inc. Channel adaptive ADC-based receiver
US9313017B1 (en) * 2015-06-11 2016-04-12 Xilinx, Inc. Baud-rate CDR circuit and method for low power applications
US9438409B1 (en) * 2015-07-01 2016-09-06 Xilinx, Inc. Centering baud-rate CDR sampling phase in a receiver
US9401800B1 (en) * 2015-07-14 2016-07-26 Global Unichip Corporation Clock data recovery system for Serdes
US9455848B1 (en) * 2015-08-18 2016-09-27 Xilinx, Inc. DFE-skewed CDR circuit
US9553742B1 (en) * 2015-09-15 2017-01-24 Inphi Corporation Method and apparatus for independent rise and fall waveform shaping
US9350572B1 (en) * 2015-11-06 2016-05-24 Global Unichip Corporation Apparatus for clock and data recovery
US9565037B1 (en) * 2015-12-21 2017-02-07 Intel Corporation Adaptive serdes receiver
US9705708B1 (en) * 2016-06-01 2017-07-11 Altera Corporation Integrated circuit with continuously adaptive equalization circuitry
US11038768B1 (en) * 2016-09-15 2021-06-15 Xilinx, Inc. Method and system for correlation of a behavioral model to a circuit realization for a communications system
US10467366B2 (en) * 2016-10-14 2019-11-05 Oracle International Corporation Methods and systems for simulating high-speed link designs
US10200218B2 (en) * 2016-10-24 2019-02-05 Kandou Labs, S.A. Multi-stage sampler with increased gain
US9800438B1 (en) * 2016-10-25 2017-10-24 Xilinx, Inc. Built-in eye scan for ADC-based receiver
US9654310B1 (en) * 2016-11-19 2017-05-16 Nxp Usa, Inc. Analog delay cell and tapped delay line comprising the analog delay cell
US10374785B2 (en) * 2016-12-27 2019-08-06 Intel Corporation Clock phase adjustment using clock and data recovery scheme
US10236892B2 (en) * 2017-05-01 2019-03-19 Samsung Display Co., Ltd. System and method for maintaining high speed communication
US10135643B1 (en) * 2017-07-20 2018-11-20 Oracle International Corporation Decision feedback equalizer with distributed R-C network
US10742458B2 (en) * 2017-08-09 2020-08-11 Toshiba Memory Corporation Equalizer circuit and control method of equalizer circuit
TWI656743B (zh) * 2017-10-19 2019-04-11 創意電子股份有限公司 取樣相位調整裝置及其調整方法
US10833898B2 (en) * 2017-12-29 2020-11-10 Oracle International Corporation Baseline wander correction in AC coupled communication links using equalizer with active feedback
US10348535B1 (en) * 2018-04-16 2019-07-09 Oracle International Corporation Fast-settling voltage reference generator for serdes applications
US10833895B2 (en) * 2018-09-19 2020-11-10 Texas Instruments Incorporated Receiver with selectable digital equalization filter options
US10904044B2 (en) * 2019-01-31 2021-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Serdes receiver with optimized CDR pulse shaping
DE102020100751A1 (de) * 2019-01-31 2020-08-06 Taiwan Semiconductor Manufacturing Co., Ltd. Mehrfachabgriff-entscheidungsvorwärtsentzerrer mitpräcursor- und postcursorabgriffen
DE102020100926A1 (de) * 2019-01-31 2020-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Serdes-empfänger mit optimierter cdr-impulsformung
US10547475B1 (en) * 2019-02-22 2020-01-28 Cadence Design Systems, Inc. System and method for measurement and adaptation of pulse response cursors to non zero values
CN111786669B (zh) * 2019-04-04 2023-09-12 智原微电子(苏州)有限公司 用来进行决策反馈均衡器自适应控制的装置
US11240073B2 (en) * 2019-10-31 2022-02-01 Oracle International Corporation Adapative receiver with pre-cursor cancelation
US10791009B1 (en) * 2019-11-13 2020-09-29 Xilinx, Inc. Continuous time linear equalization (CTLE) adaptation algorithm enabling baud-rate clock data recovery(CDR) locked to center of eye
US10892763B1 (en) * 2020-05-14 2021-01-12 Credo Technology Group Limited Second-order clock recovery using three feedback paths

Also Published As

Publication number Publication date
US20220191071A1 (en) 2022-06-16
CN117176118A (zh) 2023-12-05
CN112751552B (zh) 2023-09-15
US20230155867A1 (en) 2023-05-18
TWI838590B (zh) 2024-04-11
CN112751552A (zh) 2021-05-04
US11784855B2 (en) 2023-10-10
US11240073B2 (en) 2022-02-01
US11558223B2 (en) 2023-01-17
US20210135907A1 (en) 2021-05-06

Similar Documents

Publication Publication Date Title
KR102252008B1 (ko) 프리커서 및 포스트커서 탭들이 있는 멀티 탭 결정 피드포워드 등화기
US7715474B2 (en) Decision feedback equalizer (DFE) architecture
US7792187B2 (en) Multi-tap decision feedback equalizer (DFE) architecture eliminating critical timing path for higher-speed operation
US11784855B2 (en) Adaptive receiver with pre-cursor cancelation
US8121186B2 (en) Systems and methods for speculative signal equalization
US7443913B2 (en) High speed decision feedback equalizer
US20090252215A1 (en) Sampled current-integrating decision feedback equalizer and method
US20150103876A1 (en) Partial response decision feedback equalizer with selection circuitry having hold state
US11962441B2 (en) Multi-tap decision feed-forward equalizer with precursor and postcursor taps
JP2009225018A (ja) 判定帰還等化装置及び方法
US11239991B2 (en) Systems and methods for timing recovery with bandwidth extension
TWI777285B (zh) 時鐘及資料恢復電路及具有其的接收裝置
US20080195363A1 (en) Analogue Signal Modelling Routine for a Hardware Description Language
WO2018003057A1 (ja) 等化回路、受信回路、及び半導体集積回路
US20080212718A1 (en) Multi-Rate Tracking Circuit