CN101180796A - 插补处理电路 - Google Patents

插补处理电路 Download PDF

Info

Publication number
CN101180796A
CN101180796A CNA2006800176322A CN200680017632A CN101180796A CN 101180796 A CN101180796 A CN 101180796A CN A2006800176322 A CNA2006800176322 A CN A2006800176322A CN 200680017632 A CN200680017632 A CN 200680017632A CN 101180796 A CN101180796 A CN 101180796A
Authority
CN
China
Prior art keywords
tap
tap fir
data
interpolation
numerical value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800176322A
Other languages
English (en)
Inventor
小柳裕喜生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Neuro Solution Corp
Original Assignee
Neuro Solution Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Neuro Solution Corp filed Critical Neuro Solution Corp
Publication of CN101180796A publication Critical patent/CN101180796A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/026—Averaging filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0294—Variable filters; Programmable filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/0657—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is higher than the input sampling frequency, i.e. interpolation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Picture Signal Circuits (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Complex Calculations (AREA)

Abstract

本发明公开一种插补处理电路，其具备有：以利用由″－1，m，－1″这样比率的数值列所组成的滤波系数，将从附有分接头的延迟线的3个分接头所输出的数据分别乘以数倍的方式而构成的3分接头FIR运算部(2)；以及以利用特定的数值列所组成之滤波器系数，将从附有分接头的延迟线的3个分接头所输出的数据分别乘以数倍的方式而构成的n分接头FIR运算部。藉由更改m和n的值，可以通过应用种种的系数列之积和运算来求出插补值，并且3分接头FIR运算部(2)，可以恒常地通过只应用3个值之积和运算来求出插补值，而缩小电路规模，且能够将运算处理简单化，实现高速的插补处理。

Description

插补处理电路
技术领域
本发明是关于插补处理电路，特别是适合用在如下那样类型的应用FIR数字滤波器的插补处理电路：即利用所提供的滤波系数，将由多个延迟器所组成的附有分接头的延迟线的各分接头的信号分别乘以数倍之后加上这些乘算结果而输出。
技术领域
以往，作为使电视图像的品质提高的手法，已知有藉由插补来增加像素数，以使水平方向和垂直方向的分辨率提高的方法。此处，提案了不经过处理器进行运算处理，藉由简单构成的硬件就能高速进行水平方向的插补处理及垂直方向的插补处理之图像处理电路(例如，参考日本专利文献1)。
日本专利公开2000-148061号公报
该日本专利文献1中所记载之图像处理电路，在频率为线频率的整数倍之图像中，将着眼像素和2个近接像素的各像素值平均化，来求出隔着着眼像素被配置在斜向的最近接位置之2个近接像素相连结的直线上的插补像素之像素值。即为了要进行插补处理，而形成为只应用3个像素值，而且藉由简单的移动平均值算出，就能求出插补像素的像素值。
具体上，着眼像素的像素值为a，位于其周边的4个近接像素之像素数据，沿着周边方向依次为b、c、d、e时，4个插补像素的像素值a0、a1、a2、a3由a0＝(8a+b-e)/8、a1＝(8a+c-d)/8、a2＝(8a+d-c)/8、a3＝(8a+e-b)/8来求出。藉由此方式，可高速化处理，用简单的电路构成就可以将水平解像度及垂直解像度分别提高到2倍。
然而，上述日本专利文献1中所记载的技术，只应用3个像素值经过简单的移动平均值运算就能求出插补像素的像素值，会受限于使用上述特殊系数的组合{-1、8、1}而进行移动平均运算的情况。
该特殊系数的组合{-1，8，1}，相当于日本专利WO 2004/079905号公报中图1所记载之滤波系数列{-1，1，8，8，1，-1}的一部分。该滤波系数列的移动平均运算如同图1(a)所示。从第1(a)图得知，用{-1，1，8，8，1，-1}的系数列来进行插补运算的情况，随时都能应用3个系数的组合{-1，8，1}，也就是只应用3个像素值，经过移动平均运算，求出插补像素值。
对于此点，例如考虑用{-1，0，9，16，9，0，-1}这一系数列来进行插补运算。用该系数列进行之移动平均运算如同第1(b)图所示。从图1(b)得知，用{-1，0，9，16，9，0，-1}的系数列来进行插补运算的情况下，必须使用4个系数的组合{-1，9，9，-1}，也就是使用4个像素值，才能经过移动平均运算，求出插补像素值。
使用日本专利WO 2004/079905号公报中图1所记载之其它的滤波系数列来进行移动平均运算的情况，也会有必须要使用更多的像素值的情形，为了将包含某一着眼像素及位于其周边的多个附近像素之像素值用于移动平均运算，必须要有容量很大的帧(フレ一ム)内存。并且，该帧内存必须要有用于移动平均运算之像素值的数量，从而导致电路规模因而变大的问题点。另外，还存在运算处理的内容也变复杂而无法高速进行插补处理的问题。
本发明为了解决这种问题而形成，其目的是当要应用各种的系数列来进行插补运算时，可高速化处理，并用简单的构成就能实现该运算。
为了要解决上述的课题，本发明的插补处理电路中，具备：3分接头FIR运算部，其以如下方式构成：即利用由″-1，m，-1″这样的比率的数值列所组成的滤波系数，将从该附有分接头的延迟线的3个分接头所输出的数据分别乘以数倍之后，将这些乘算结果相加而输出；以及n分接头FIR运算部，其以如下方式构成：即利用由将″1″经过(n-1)次移动平均运算而取得的数值列所组成之滤波系数，将从该附有分接头的延迟线之n个分接头所输出的数据分别乘以数倍之后，将这些乘算结果相加而输出，3分接头FIR运算部的后段级联连接n分接头FIR运算部。
本发明的其它方式中，具备：强调运算部，其基于所输入的强调系数α(α为任意数)，对由上述3分接头FIR运算部中的上述″-1，m，-1″这样的比率的数值列所组成的滤波系数，进行″-1+kα，m-2kα，-1+kα″(k为任意数)这样的关系的强调运算。强调运算部也可以对从上述3分接头FIR运算部所依序输出的3个数据″x，y，z″，进行″x+kα，y-2kα，z+kα″(k为任意数)这样的关系的强调运算。
依据上述那样而构成的本发明，藉由3分接头FIR运算部与n分接头FIR运算部的组合，可以通过应用了各种系数列的积和运算，求出插补值。即，通过变更m和n的值，不仅应用特殊的系数列还可应用各种的系数列的积和运算，来求出插补值。
而且，输入段中的3分接头FIR运算部，能够恒常地通过只应用3个值之积和运算，求出插补值，所以该运算电路以小规模即可实现。再者，即使为了要延迟而必须要有大容量的内存，该内存最多也只要3个即可。因而，可以缩小电路规模。另外，使用的分接头数极少，所以运算处理变简单，而可以实现高速的插补处理。
依据本发明的其它特征，藉由强调系数α，就能够简单地改变针对在3分接头FIR运算部中进行积和运算时所用的3个值的强调度，又经过应用更加丰富的系数列之积和运算，就可以轻易地求出插补值。
附图说明
图1为表示系数列的移动平均运算的内容的图。
图2为表示第1实施方式的插补处理电路的一构成例子的图。
图3为表示适用于第1～第3实施方式的n分接头FIR运算部之滤波系数的例子的图。
图4为表示将振幅值″1″的单元脉冲输入到图2所示的插补处理电路时的运算内容的图。
图5为表示第1实施方式之插补处理电路的其它构成例子的图。
图6为表示将振幅值″1″的单元脉冲输入到图5所示的插补处理电路时的运算内容的图。
图7为表示第1实施方式的插补处理电路的其它构成例子的图。
图8为表示将振幅值″1″的单元脉冲输入到图7所示的插补处理电路时的运算内容的图。
图9为表示第1～第3实施方式的插补处理电路所用之系数列的例子的图。
图10为表示图9所示之系数列的脉冲波响应的图。
图11为表示第2实施方式之插补处理电路的一构成例的图。
图12为表示将振幅值″1″的单元脉冲输入到图11所示的插补处理电路时的运算内容的图。
图13为表示将矩形波输入到图11所示的插补处理电路时所取得的响应波形的强调特性的图。
图14为表示变更图11所示的插补处理电路的n分接头FIR运算部的构成来输入振幅值″1″的单元脉冲时的运算内容的图。
图15为表示第3实施方式的插补处理电路的一构成例子的图。
图16为用来说明第3实施方式的2维插补处理电路所用的各种时钟的图。
图17为表示第3实施方式的2维插补处理电路中用于插补运算的输入数据的位置关系的图。
图18为表示没有过度取样输入时的运算内容的一个例子的图。
【实施方式】
(第1实施方式)
以下，根据附图来说明本发明的一个实施方式。图2为表示第1实施方式之插补处理电路的构成例子的图。如图2所示，第1实施方式的插补处理电路，具备有D型双稳态多谐振荡器1、3分接头FIR运算部2、及n分接头FIR运算部3而构成。
输入段的D型双稳态多谐振荡器1具有仅以1时钟CK量来保持输入数据之缓冲器的功能。3分接头FIR运算部2，利用由多个延迟器所组成的附有分接头的延迟线，使从D型双稳态多谐振荡器1所输出的输入数据依序延迟，再利用由″-1，m，-1″(m为任意数)之比率的数值列构成的滤波系数，将从附有分接头的延迟线的3个分接头所输出的数据分别乘以数倍之后，将这些的乘算结果相加而输出。
即，3分接头FIR运算部2，由被级联连接的2个D型双稳态多谐振荡器2a-1～2a-2、3个系数器2b-1～2b-3、及2个加法器2c-1～2c-2所构成。2个D型双稳态多谐振荡器2a-1～2a-2，逐一使输入数据依序延迟1时钟(2CK)。时钟(2CK)为对于时钟CK来说持有2倍的频率之时钟。逐一使输入数据依序延迟1时钟(2CK)是指对输入数据进行2倍过度取样。
3个系数器2b-1～2b-3，对于从各D型双稳态多谐振荡器2a-1～2a-2的输入输出分接头所取出的3个数据，分别乘以由″-1，m，-1″之比率的数值列所组成的滤波系数。2个加法器2c-1～2c-2将从各系数器2b-1～2b-3所输出的数据全部加算而输出。此外，图2中，作为系数器2b-1～2b-3之滤波系数的例子，使用{-1，4，-1}的值。
n分接头FIR运算部3，利用由多个延迟器所组成的附有分接头的延迟线，使上述3分接头FIR运算部2的输出数据依序延迟，再利用由特定的数值列所组成的滤波系数，对从该附有分接头的延迟线的n个(n为自然数)分接头所输出的数据分别乘以数倍之后，将这些的乘算结果相加而输出。此处，上述规定的数值列，最好是将″1″经过(n-1)次移动平均运算而取得的数值列。图2的例子则是用将″1″经过2次(n＝3)移动平均运算而取得的数值列{0，25，0，5，0，25}来作为滤波系数(参考图3)。
这里，求出第n列的数值列时的移动平均运算，是指对第(n-1)列的数值列和将该数值列偏移1样本(1时钟)的数值列经过加权相加的运算(加权的合计值为″1″)。也就是说，经过移动平均运算来求出第n列从上到第j项的滤波系数时，对第(n-1)列的数据列中从上面起第j项的数据和将其偏移1样本的数据列中从上面起第j项的数据进行加权相加。
例如，第2列从上面起第1项的数值″0.5″是藉由将第1列的第1项的原来数据″1″与该1样本前的之前数据″0″相加并除以2而取得，第2项的数值″0.5″则是藉由将第1列的第2项的原来数据″0″与该1样本前的之前数据″1″相加起来除以2而取得。另外，第3列从上面起第1项的数值″0.25″是藉由将第2列的第1项的原本数据″0.5″与该1样本前的之前数据″0″相加起来除以2而取得，第2项的数值″0.5″是藉由第2列的第2项的原来数据″0.5″与其1样本前的之前数据″0.5″相加起来除以2而取得，第3项的数值″0.25″则是藉由将第2列的第2项的原来数据″0″与其1样本前的之前数据″0.5″相加起来除以2而取得。
n分接头FIR运算部3，由被级联连接的2个D型双稳态多谐振荡器3a-1～3a-2、及3个系数器3b-1～3b-3、及2个加法器3c-1～3c-2所构成。2个D型双稳态多谐振荡器3a-1～3a-2逐一使从3分接头FIR运算部所输入数据依序延迟1时钟(2CK)。3个系数器3b-1～3b-3，对于从各D型双稳态多谐振荡器3a-1～3a-2的输入输出分接头所输出的3个数据，分别乘以{0.25，0.5，0.25}这些滤波系数。2个加法器3c-1～3c-2，将从各系数器3b-1～3b-3所输出的数据全部相加而输出。
图4为表示将振幅值″1″的单元脉冲输入到图2所示的插补处理电路时的运算内容之图。如图4(a)所示，单元脉冲过度取样并被输入到3分接头FIR运算部2，则会在该输入数据″1、1″与滤波系数{-1，4，-1}之间进行积和运算，且输出{-1，3，3，-1}这4个数值列。
若具体表示这里进行的积和运算，则如图4(b)所示那样。也就是说，关于3分接头FIR运算部2的滤波系数，将{-1，4，-1}这3个数值列，恒常固定地作为乘加算的对象。另外，有关输入数据，假定在″1，1″的数值列前后有″0″的数值列，则将该0值也包括的3个(与3分接头FIR运算部2的滤波系数相同数量)数值列，作为积和运算的对象。求出3分接头FIR运算部2之输出数据的第i项(i＝1，2，3，4)的数值时，将包括输入数据之第i项的数值的位在更前的3个数值列，作为乘加算的对象。
例如，求出3分接头FIR运算部2的输出数据的第1项的数值时，将3分接头FIR运算部2的3个滤波系数{-1，4，-1}(标号31所示的点线围成的排列)、及包括输入数据之第1项的数值而位于比其更前的3个数值列{0、0、1}(标号32所示的点线围成的排列)作为对象，进行将排列所对应之要素的积进行加和的运算。即，此情况的运算结果为(0×(-1)+0×4+1×(-1))＝-1。
另外，求出3分接头FIR运算部2之输出数据的第2项的数值时，将3分接头FIR运算部2的3个滤波系数{-1、4、-1}(标号31所示的点线围成的排列)、及包括输入数据的第2项的数值而位于比其更靠前的3个数值列{0、1、1}(标号33所示的点线围成的排列)作为对象，进行将排列所对应之要素的积加和起来的运算。也就是说，此情况的运算结果为(0×(-1)+1×4+1×(-1))＝3。同样，求出3分接头FIR运算部2之输出数据的第3项的数值为(1×(-1)+1×4+0×(-1))＝3，求出第4项的数值为(1×(-1)+0×4+0×(-1))＝-1。
另外，若将该4个数据值{-1，3，3，-1}输入到n分接头FIR运算部3，则会在该4个数据值与滤波系数{0.25，0.5，0.25}之间进行积和运算，且输出由{-1，1，8，8，1，-1}之比率所组成的数值列(在图4中将实际所取得的数值列乘以4倍来整数化而进行表示)。此处所进行的积和运算也是与图4(b)所示的同样。
也就是说，有关n分接头FIR运算部3的滤波系数，将{0.25，0.5，0.25}这3个数值列，恒常固定地作为乘加算的对象。另外，有关3分接头FIR运算部2的输出数据，假定在″-1，3，3，-1″的数值列前后有″0″的数值列，则将该0值也包括的3个(与3分接头FIR运算部2的滤波系数相同数量)数值列，作为积和运算的对象。在求出n分接头FIR运算部3之输出数据的第i项的数值时，将包括3分接头FIR运算部2的输出数据的第i项的数值而位于比其更前的3个数值列，作为乘加算的对象。
由以上得知，图2所示的插补处理电路，相当于用{-1，1，8，8，1，-1}之比率的系数列来执行插补运算之电路(输入数据为单元脉冲时，将该数据值″1″变更为插补值{-1，1，8，8，1，-1}/4而输出的电路)，用于该插补运算的输入数据恒常为3个。该{-1，1，8，8，1，-1}系数列，相当于WO2004/079905号公报中图1(本申请中则改为表示在图9中)所示之L4a3的系数列。
此处，试着将n分接头FIR运算部3的内部构成稍微变更。例如，如图5所示，分别各多出一个D型双稳态多谐振荡器、系数器、加法器，而以被级联连接的3个D型双稳态多谐振荡器4a-1～4a-3、及4个系数器4b-1～4b-4、及3个加法器4c-1～4c-3，构成n分接头FIR运算部4。然后，用{0.125、0.375、0.375、0.125}的数值列，作为4个系数器4b-1～4b-4的滤波系数。该数值列为如图3所示，将″1″经过3次(n＝4)移动平均运算而取得的数值列。
图6为表示将振幅值″1″的单元脉冲输入到图5所示的插补处理电路时的运算内容之图。如图6所示，若将单元脉冲过度取样并输入到3分接头FIR运算部2，则会在该输入数据″1，1″与滤波系数{-1，4，-1}之间进行积和运算，且输出{-1，3，3，-1}这4个数值列。至此为止，与利用n分接头FIR运算部3的图2的情况相同。
另外，从3分接头FIR运算部2所输出的4个数据值{-1，3，3，-1}输入到下一段的n分接头FIR运算部4，则会在该4个数据值与滤波系数{0.125，0.375，0.375，0.125}之间进行积和运算，结果是输出由{-1，0，9，16，9，0，-1}的比率构成的数值列(图6中，是将实际取得的数值列乘以8倍来整数化而表示)。
从以上得知，图5所示的插补处理电路，相当于用{-1，0，9，16，9，0，-1}之比率的数值列来进行插补运算之电路，该插补运算时所用的输入数据，也是与图2所示的插补处理电路同样恒常为3个。该{-1，0，9，16，9，0，-1}的数值列，相当于图9所示之L4a4的数值列。因此，若用图5所示的插补处理电路的话，则与图2的情况同样仅用3个数据值，就能够根据与图2不相同的系数列进行插补运算。
此外，考虑如图7所示那样构成n分接头FIR运算部5时的情况。在图7的例子中，分别各省却1个D型双稳态多谐振荡器、系数器、加法器，而以1个D型双稳态多谐振荡器5a-1、及2个系数器5b-1～5b-2、及1个加法器5c-1来构成n分接头FIR运算部5。然后，用{0.5、0.5}的数值列，作为2个系数器5b-1～5b-2的滤波系数。该数值列为如图3所示，将″1″经过1次(n＝2)移动平均运算而取得的数值列。
图8为表示将振幅值″1″的单元脉冲输入到图7所示的插补处理电路时的运算内容之图。如图8所示，单元脉冲过度取样输入到3分接头FIR运算部2，则会在该输入数据″1，1″与滤波系数{-1，4，-1}之间进行积和运算，且输出{-1，3，3，-1}这4个数值列。至此为止，与利用n分接头FIR运算部3的图2的情况相同。
另外，从3分接头FIR运算部2所输出的4个数据值{-1，3，3，-1}输入到下一段的n分接头FIR运算部5，则会在该4个数据值与滤波系数{0.5，0.5}之间进行积和运算，结果是输出由{-1，2，6，2，-1}之比率所组成的数值列(图8则是表示将实际取得的数值列乘以2倍来整数化)。从这点得知，图7所示的插补处理电路，相当于用{-1，2，6，2，-1}之比率的数值列来执行插补运算之电路，该插补运算时所用的输入数据也随时为3个。
如同以上所详细说明的那样，依据第1实施方式，可以任何情况都经过只应用3个输入数据值之积和运算，进行应用图9所示的各种系数列之数据插补。也就是说，也可以在将图9所示的任一系数列应用在插补运算时，3分接头FIR运算部2恒常地固定应用3个输入数据值来进行插补运算，仅通过变更后段的n分接头FIR运算部的分接头数(n的值)和滤波系数值，就可以利用各种的系数列进行插补。
图10为表示图9所示之系数列的脉冲波响应(插补函数的波形)的图。具有如同该图10所示那样的波形的脉冲波响应，为在延着横轴的标本位置在一定之间时仅仅具有″0″以外之有限的值，除此之外的区域值全部成为″0″之函数，也就是在特定的标本位置上，值收敛为″0″之函数(这点称为「有限范围」的函数)。图9所示的任一滤波系数列的脉冲波响应也成为有限数量范围。
这种有限数量范围的脉冲波响应中，仅具有″0″以外之有限的值之局部区域内的数据有意义，至于该区域以外的数据，并非在插补运算时本来就应该将该数据予以考虑却忽略了，而是理论上不必考虑。因而，若用图9所示的系数列来作为插补函数的话，则与过去一般用来作为插补函数的sinc函数(±∞，收敛为0)不相同，所取得的插补值中不会含有计算中断误差，并可以求出正确的插补值。
另外，按照第1实施方式，通过变更m的值，利用与图9所示的不相同的各种系数列的数据插补，也可以经过只应用3个输入数据值之积和运算来进行。在变更m的值的情况下，取得的系数列的脉冲波响应亦成为有限范围。因此，用这种系数列来作为插补函数，就可以求出正确的插补值。
另外，依据第1实施方式，要求出插补值只应用3个输入数据值即可，插补运算所要求的分接头数极少，所以能够缩小电路规模。另外，处理非常简单，所以也能够高速进行插补处理。
以上所示的第1实施方式的插补处理电路，能够作为由连续输入的3个数据值求出插补值的插补处理电路而使用。例如，用本实施方式的插补处理电路来作为用来使电视图像的品质提升之图像高画质化电路时，连续存在于1水平线上的3个像素值经积和运算，就能求出插补像素值。也就是用第1实施方式的插补处理电路，可以进行电视图像的1维插补处理。
(第2实施方式)
接下来，说明本发明的第2实施方式。图11为表示第2实施方式的插补处理电路的构成例子的图。如图11所示，第2实施方式的插补处理电路，具备有D型双稳态多谐振荡器11，及3分接头FIR运算部12，及n分接头FIR运算部13，及强调运算部20而构成。
输入段的D型双稳态多谐振荡器11，作为仅以1时钟CK量来保持输入数据之缓冲器而发挥功能。3分接头FIR运算部12，利用由多个延迟器所组成的附有分接头的延迟线，使从D型双稳态多谐振荡器11所输出的输入数据顺次延迟，再利用由″-1，m，-1″(m为任意数)的比率的数值列所组成的滤波系数，将从该附有分接头的延迟线的3个分接头所输出的数据分别乘以数倍之后，将这些的乘算结果相加而输出。
第2实施方式的3分接头FIR运算部12，由被级联连接的2个D型双稳态多谐振荡器12a-1～12a-2、2个系数器12b-1～12b-2、及2个加法器12c-1～12c-2所构成。如此而构成的3分接头FIR运算部12，与第1实施方式所示的3分接头FIR运算部2作比较，构成上有若干的不同，实施积和运算的内容则完全相同。
构成上不同的点如以下所述。也就是说，在上述的第1实施方式中，在从第1段的D型双稳态多谐振荡器12a-1的输入分接头所输出的数据及从第2段的D型双稳态多谐振荡器12a-2的输出分接头所输出的数据的每个上，分别乘以-1的滤波系数之后，加算这些的乘算结果。相对于此，在第2实施方式中，用加法器12c-1对从第1段的D型双稳态多谐振荡器12a-1的输入分接头所输出的数据和从第2段的D型双稳态多谐振荡器12a-2的输出分接头所输出的数据进行初始相加，再利用系数器12b-1来对于该加算结果乘以-1这一滤波系数。
也就是说，图11所示的系数器12b-1兼作为图2所示的2个系数器2b-1、2b-3。以这种方式，可以减少系数器的使用数目，又可以更加缩小电路规模。此外，上述的第1实施方式，也可以与图1所示的3分接头FIR运算部12同样来构成3分接头FIR运算部2。
强调运算部20，具备有系数器20a、20b、减法器20c以及加法器20d而构成，并基于所输入的强调系数α(α为任意数)，对3分接头FIR运算部12的由″-1，m，-1″的比率的数值列所组成的滤波系数，进行″-1+α/8，m-α/4，-1+α/8″的关系的强调运算。该强调运算的意思，是代表对两侧的系数值加上相同值(上述的情况为α/8)，再从中间的系数值减去该加算值的总和(上述的情况为α/4)。以这种方式，使强调前与强调后，系数列的合计值都没有改变(-1+m+(-1)＝m-2，(-1+α/8)+(m-α/4)+
(-1+α/8)＝m-2)。
强调运算部20的构成中，系数器20a对被输入的强调系数α乘以1/4的系数。另外，减法器20c从由乘算与″m″相当的滤波系数的系数器12b- 2所输出的数据中，减去由系数器20a所输出的数据，就会得到m-α/4的运算结果。另外，系数器20b对被输入的强调系数α乘以1/8的系数。另外，加法器20d对由乘算与″-1，m，-1″当中″-1，-1″相当的滤波系数的系数器12b-1所输出的数据，加上由系数器20b所输出的数据，而得到-1+α/8的运算结果。
n分接头FIR运算部13，利用由多个延迟器所组成的附有分接头的延迟线，使通过强调运算部20而施加了基于强调系数α的强调运算后而从3分接头FIR运算部12输出的数据依序延迟，再利用由图3所示的{0.125，0.375，0.375，0.125}的数值列所组成之滤波系数，将从该附有分接头的延迟线之4个分接头所输出的数据分别乘以数倍之后，加上这些的乘算结果而输出。
该n分接头FIR运算部13的构成，与图5所示的n分接头FIR运算部4完全相同。此外，关于该n分接头FIR运算部13，也是与3分接头FIR运算部12同样，设成先加上滤波系数再进行乘算的构成，从而能够削减系数器的使用数目。另外，在上述的第1实施方式中，关于n分接头FIR运算部3、4、5，也可以与3分接头FIR运算部12同样，设置成减少1个系数器的构成。
图12为表示将振幅值″1″的单元脉冲输入到图11所示的插补处理电路时的运算内容的图。此处激昂强调系数α的值设为″1″。如图12所示，强调系数α的值为″1″时，3分接头FIR运算部12的滤波系数{-1，4，-1}，以″-1+α/8，4-α/4，-1+α/8″的关系来进行强调运算，而成为{-0.875，3.75，-0.875}。
在3分接头FIR运算部12中，在该被强调过的滤波系数{-0.875，3.75，-0.875}和过度取样输入数据″1，1″之间进行积和运算，且输出{-0.875，2.875，2.875，-0.875}这样的4个数值列。该4个数值列输入到n分接头FIR运算部13，则会在该4个数据值与滤波系数{0.125，0.375，0.375，0.125}之间进行积和运算，且输出由{-0.875，0.25，8.875，15.5，8.875，0.25，-0.875}的比率所组成的数值列。此外，若设α＝0，则会取得与图6同样的由{-1，0，9，16，9，0，-1}这一比率所组成的数值列。
从以上得知，图11所示的插补处理电路中，当α＝1时相当于用{-0.875，0.25，8.875，15.5，8.875，0.25，-0.875}这样的比率的系数列来执行插补运算。此处，虽省略图标，但若变更强调系数α的值，则取得的系数列也会改变。如此，依据第2实施方式，变更强调系数α的值，插补处理电路的电路构成则完全没有改变，任何的情况都可以经过只应用3个输入数据值之积和运算，进行应用各种系数之数据插补。
图13为表示将矩形波输入到图11所示的插补处理电路时所取得的响应波形的强调特性的图。图13(a)为表示响应波形的全体。图13(b)为扩大表示该响应波形的一部分。如图13所示，强调系数α的值为″0″时，取得过度调整、不足调整都几乎不存在之矩形波的响应。对于此点，若比″0″加大地逐渐强调系数α的值，则会发生过度调整或不足调整。强调系数α的值愈大，过度调整或不足调整的大小则会愈大。
此外，如上所述，关于″-1，m，-1″这样的数值列，该脉冲波响应成为有限数量范围。利用强调系数α来对具有这种特性的数值列进行强调运算所取得之数值列″-1+α/8，m-α/4，-1+α/8″的脉冲波响应，其振幅随着强调系数α的值而变化(参考13图)，但并没有改变其为有限范围。
第2实施方式中，也可以藉由变更n分接头FIR运算部13的构成，来改变用于插补运算之系数列。此时，3分接头FIR运算部12为固定，可以随时只应用3个输入数据值，进行各种系数列的插补。图14中表示将n分接头FIR运算部13的构成，变更成与图2同样的n分接头FIR运算部3、与图7同样的n分接头FIR运算部5时的运算内容。该图14的例子中，强调系数α的值也是″1″。
图14(a)为表示变更成n分接头FIR运算部3时的运算内容，图14(b)为表示变更成n分接头FIR运算部5时的运算内容。如图14(a)所示，在图11所示的插补处理电路中，将n分接头FIR运算部13变更成n分接头FIR运算部3，且设α＝1的情况下，可以应用{-0.875，1.125，7.75，7.75，1.125，-0.875}的系数列，进行插补运算。另外，如图14(b)所示，在图11所示的插补处理电路中，将n分接头FIR运算部13变更成n分接头FIR运算部5，且α＝1的情况，可以应用{-0.875，2，5.75，2，-0.875}的系数列，进行插补运算。
如同以上所详细说明过，依据第2实施方式，任何的情况都可以利用只应用3个输入数据值的积和运算，进行应用各种系数之数据插补。另外，根据强调系数α，能够简单地改变对在3分接头FIR运算部进行积和运算时所用的3个值之强调度，通过应用更加丰富的系数列之积和运算，轻易地就可以求出插补值。再者，达到分接头数极少，所以能够缩小电路规模。另外，处理非常简单，所以也能够高速进行插补处理。
此外，此处已针对对3分接头FIR运算部12中由″-1，m，-1″之比率的数值列所组成之滤波系数，进行″-1+α/8，m-α/4，-1+α/8″的关系之强调运算的例子作过说明，但本发明并不局限于此。若在强调前与强调后系数列的合计值都没有改变，则也可以藉由上述以外的运算来进行强调。例如，能进行″-1+kα，m-2kα，-1+kα″(k为任意数)的关系之强调运算。另外，从3分接头FIR运算部起依序输出的3个数据为″x，y，z″的情况，也可以对该输出数据″x，y，z″，进行″x+kα，y-2kα，z+kα″的关系之强调运算。
(第3实施方式)
其次，说明本发明的第3实施方式。上述过的第1和第2实施方式中表示从连续输入的3个数据值来求出插补值的1维插补处理电路的例子。以下所说明的第3实施方式则是表示从离散的3个数据来求出插补值之2维插补处理电路的例子。例如，作为用来使电视图像的品质提升之图像高画质化电路使用本实施方式的插补处理电路的情况，可以从离散存在于3个水平线上的3个像素值，求出插补像素值。
图15为表示第3实施方式的2维插补处理电路的构成例子的图，也是表示应用于电视图像的高画质化时的电路构成例子的图。图16为用来说明第3实施方式的2维插补处理电路所用的各种时钟之图。另外，图17为表示第3实施方式的2维插补处理电路中用于插补运算的输入数据的位置关系的图。
如图15所示，第3实施方式的2维插补处理电路，具备有附有分接头的延迟线21；D型双稳态多谐振荡器(缓冲器)11-1、11-2；3分接头FIR运算部12-1、12-2；n分接头FIR运算部13-1、13-2；强调运算部20-1、20-2；3个数据选择器22、23、24；以及1H(1水平线)延迟电路25而构成。
附有分接头的延迟线21，具备有多个延迟器而构成，使所输入的数据依序延迟。然后，以从位于该延迟线上的特定的分接头输出数据的方式而形成。从附有分接头的延迟线21所取出的数据值，为将图17所示的像素位置e为着眼像素时，该着眼像素e和夹着该像素e被配置在斜向的最近接位置的4个近接像素a、c、g、i的像素值。附有分接头的延迟线21之延迟量，以从特定的分接头取出像素值a、c、e、g、i的数据的方式来调整。
从附有分接头的延迟线21所取出的数据值当中，像素值a、e、i输入到第1数据选择器22，并逐一依序通过D型双稳态多谐振荡器11-1，输出到3分接头FIR运算部12-1。另外，像素值c、e、g输入到第2数据选择器23，逐一顺次通过1H延迟电路25和D型双稳态多谐振荡器11-2，输出到3分接头FIR运算部12-2。
D型双稳态多谐振荡器11-1、11-2具有与图11所示的D型双稳态多谐振荡器11相同的功能。3分接头FIR运算部12-1、12-2具有与图11所示的3分接头FIR运算部12相同的功能。n分接头FIR运算部13-1、13- 2具有与图11所示n分接头FIR运算部13相同的功能。另外，强调运算部20-1、20-2具有与图11所示的强调运算部20相同的功能。因此，这些的详细说明则省略。
此外，此处是表示用n分接头FIR运算部13-1、13-2的例子(n＝4的例子)，不过也可以用图2所示的n分接头FIR运算部3(n＝3)，或图7所示的n分接头FIR运算部3(n＝2)，或者未图标的其它n值的n分接头FIR运算部。
第3数据选择器24，选择从第1n分接头FIR运算部13-1所输出的数据、从第2n分接头FIR运算部13-2所输出的数据的其中一个而输出。具体来说，奇数线(ライン)的奇数时钟和偶数线的奇数时钟中，选择从第1的n分接头FIR运算部13-1所输出的数据、奇数线的偶数时钟和偶数线的偶数时钟中，选择从第2的n分接头FIR运算部13-2所输出的数据。
如此构成的第3实施方式的2维插补处理电路，基本上也是与第1实施方式同样，能够以附有分接头的延迟线，3分接头FIR运算部以及n分接头FIR运算部来构成。因此，藉由变更m、n的值，任何的情况都是通过只应用3个输入数据之积和运算，就可以进行应用各种系数列之2维图像插补处理。另外，能够简单地藉由强调系数α改变针对3分接头FIR运算部中进行积和运算时所用的3个值的强调度，并经过应用更加丰富的系数列的积和运算，可以地轻易求出插补值。再者，由于将分接头数减为极少，所以能够缩小电路规模。另外，处理非常简单，所以也能够高速进行插补处理。
此外，上述第1～第3实施方式中，已就针对输入数据2倍过度取样来进行插补的例子作了说明，不过本发明并不局限于此，也可以例如如同4倍、8倍、…等2倍以上过度取样来进行插补；相反地也可以不过度取样来进行插补。
即使没有过度取样输入数据的情况，仍能实现应用图9所示的数值列之插补运算。图18为表示实现应用由{-1，0，9，16，9，0，-1}之比率所组成的数值列之插补运算时的运算内容。从图18得知，若将图2所示的3分接头FIR运算部2与n＝5的n分接头FIR运算部(本说明书中没有图标)级联连接，用{0.0625，0.25，0.375，0.25，0.0625}的数值列来作为n分接头FIR运算部的滤波系数，则可以进行应用由{-1，0，9，16，9，0，-1}之比率所组成的数值列的插补运算。
只是，若与该图18及图6作比较的话，则会更明白，对输入数据2倍过度取样，可以减少n分接头FIR运算部所用的滤波系数量。藉由此方式，插补运算所要求的分接头数进一步减少也可，从而可以更缩小电路规模，因此比较理想。
另外，在上述第1～第3实施方式中，已针对应用本实施方式的插补处理电路来作为用来使电视图像的品质提升之图像高画质化电路的例子进行了说明，不过应用例并不局限于此。例如，也能应用于用来使声音讯号的品质提升之电路，或用来将被压缩的数据解压缩之电路。此外对于必须数据插补之电路都能应用。
此外，上述第1～第3实施方式中，都只不过是表示针对实施本发明之具体化的一个例子而已，因此并不是限定范围来解释本发明的技术。即本发明只要不脱离该精神或是该主要的特征，都可以用各种的形式来实施。
本发明适宜用于利用如下类型的FIR数字滤波器的插补处理电路：即利用所提供的滤波系数将由多个延迟器所组成的附有分接头的延迟线的各分接头的信号分别乘以数倍之后，将这些乘算结果相加而输出。本发明的插补处理电路，对于必须要数据插补的电路或装置都能适用。
1、(删除)
2、(修改后)一种插补处理电路，其特征在于，
具备：
3分接头FIR运算部，其以如下方式构成：即利用由多个延迟器所组成的附有分接头的延迟线，使输入数据顺次延迟，再利用由″-1，m，-1″(m为任意数)这样的比率的数值列所组成的滤波系数，将从该附有分接头的延迟线的3个分接头所输出的数据分别乘以数倍之后，将这些乘算结果相加而输出；
强调运算部，其基于所输入的强调系数α(α为任意数)，对由上述3分接头FIR运算部中的上述″-1，m，-1″这样的比率的数值列所组成的滤波系数，进行″-1+kα，m-2kα，-1+kα″(k为任意数)这样的关系的强调运算；
n分接头FIR运算部，其以如下方式构成：即利用由多个延迟器所组成的附有分接头的延迟线，使上述3分接头FIR运算部的输出数据顺次延迟，再利用由将″1″经过(n-1)次移动平均运算而取得的数值列所组成的滤波系数，将从该附有分接头的延迟线的n个分接头所输出的数据分别乘以数倍之后，将这些乘算结果相加而输出，其中的n为自然数。
3、(修改后)一种插补处理电路，其特征在于，
具备：
3分接头FIR运算部，其以如下方式构成：即利用由多个延迟器所组成的附有分接头的延迟线，使输入数据顺次延迟，再利用由″-1，m，-1″(m为任意数)这样的比率的数值列所组成的滤波系数，将从该附有分接头的延迟线的3个分接头所输出的数据分别乘以数倍之后，将这些乘算结果相加而输出；
强调运算部，其基于输入的强调系数α(α为任意数)，对从上述3分接头FIR运算部所顺次输出的3个数据″x，y，z″，进行″x+kα，y-2kα，z+kα″(k为任意数)这样的关系的强调运算；
n分接头FIR运算部，其以如下方式构成：即利用由多个延迟器所组成的附有分接头的延迟线，使上述3分接头FIR运算部的输出数据顺次延迟，再利用由将″1″经过(n-1)次移动平均运算而取得的数值列所组成的滤波系数，将从该附有分接头的延迟线的n个分接头所输出的数据分别乘以数倍之后，将这些乘算结果相加而输出，其中的n为自然数。

Claims (3)

1.一种插补处理电路，其特征在于，
具备：
3分接头FIR运算部，其以如下方式构成：即利用由多个延迟器所组成的附有分接头的延迟线，使输入数据顺次延迟，再利用由″-1，m，-1″这样的比率的数值列所组成的滤波系数，将从该附有分接头的延迟线的3个分接头所输出的数据分别乘以数倍之后，将这些乘算结果相加而输出，其中的m为任意数；
n分接头FIR运算部，其以如下方式构成：即利用由多个延迟器所组成的附有分接头的延迟线，使上述3分接头FIR运算部的输出数据顺次延迟，再利用由将″1″经过(n-1)次移动平均运算而取得的数值列所组成之滤波系数，将从该附有分接头的延迟线之n个分接头所输出的数据分别乘以数倍之后，将这些乘算结果相加而输出，其中的n为自然数。
2.如权利要求1所述的插补处理电路，其特征在于，
具备：
强调运算部，其基于所输入的强调系数α(α为任意数)，对由上述3分接头FIR运算部中的上述″-1，m，-1″这样的比率的数值列所组成的滤波系数，进行″-1+kα，m-2kα，-1+kα″这样的关系的强调运算，其中的k为任意数。
3.如权利要求1所述的插补处理电路，其特征在于，
具备：
强调运算部，其基于输入的强调系数α，对从上述3分接头FIR运算部所顺次输出的3个数据″x，y，z″，进行″x+kα，y-2kα，z+kα″这样的关系的强调运算，其中的α、k为任意数。
CNA2006800176322A 2005-06-16 2006-02-08 插补处理电路 Pending CN101180796A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005176056 2005-06-16
JP176056/2005 2005-06-16

Publications (1)

Publication Number Publication Date
CN101180796A true CN101180796A (zh) 2008-05-14

Family

ID=37532059

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800176322A Pending CN101180796A (zh) 2005-06-16 2006-02-08 插补处理电路

Country Status (6)

Country Link
US (1) US20080208941A1 (zh)
JP (1) JPWO2006134688A1 (zh)
CN (1) CN101180796A (zh)
GB (1) GB2442623A (zh)
TW (1) TW200701138A (zh)
WO (1) WO2006134688A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102195615A (zh) * 2010-02-03 2011-09-21 台湾积体电路制造股份有限公司 控制回路电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6262621B2 (ja) * 2013-09-25 2018-01-17 株式会社メガチップス 画像の拡大縮小処理装置および画像の拡大縮小処理方法
US9741095B2 (en) * 2014-01-29 2017-08-22 Raytheon Company Method for electronic zoom with sub-pixel offset
WO2015121701A1 (en) * 2014-02-13 2015-08-20 Intel Corporation Methods and apparatus to perform fractional-pixel interpolation filtering for media coding
GB2598917A (en) * 2020-09-18 2022-03-23 Imagination Tech Ltd Downscaler and method of downscaling

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4674125A (en) * 1983-06-27 1987-06-16 Rca Corporation Real-time hierarchal pyramid signal processing apparatus
GB2181318B (en) * 1985-10-04 1989-12-28 Sony Corp Two-dimensional finite impulse response filters
US5117179A (en) * 1990-03-13 1992-05-26 Hewlett-Packard Company Swept signal analysis instrument and method
US5475628A (en) * 1992-09-30 1995-12-12 Analog Devices, Inc. Asynchronous digital sample rate converter
US5414733A (en) * 1993-12-20 1995-05-09 Adtran Decision feedback equalizer employing fixed ratio postcursor taps for minimizing noise and intersymbol interference in signals conveyed over high speed data service loop
DE69612780T2 (de) * 1995-03-24 2001-11-29 Sony Corp., Tokio/Tokyo Verfahren und Gerät zur Interpolation von digitalen Daten
JPH09162699A (ja) * 1995-12-01 1997-06-20 Sony Corp アップコンバータ
JPH10126218A (ja) * 1996-10-15 1998-05-15 Sony Corp サンプリング周波数変換装置
US6308190B1 (en) * 1997-12-15 2001-10-23 Pentomics, Inc. Low-power pulse-shaping digital filters
US6374279B1 (en) * 1999-02-22 2002-04-16 Nvidia U.S. Investment Company System and method for increasing dual FIR filter efficiency
US6903357B2 (en) * 2002-10-28 2005-06-07 The Boeing Company Solid state spark detection
JPWO2004079905A1 (ja) * 2003-03-03 2006-06-08 有限会社ニューロソリューション デジタルフィルタの設計方法および装置、デジタルフィルタ設計用プログラム、デジタルフィルタ
JP2004343162A (ja) * 2003-05-12 2004-12-02 Neuro Solution Corp コンポジット・ビデオ信号のｙｃ分離回路およびｙｃ分離方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102195615A (zh) * 2010-02-03 2011-09-21 台湾积体电路制造股份有限公司 控制回路电路
CN102195615B (zh) * 2010-02-03 2014-06-11 台湾积体电路制造股份有限公司 控制回路电路

Also Published As

Publication number Publication date
GB2442623A (en) 2008-04-09
WO2006134688A1 (ja) 2006-12-21
TW200701138A (en) 2007-01-01
US20080208941A1 (en) 2008-08-28
JPWO2006134688A1 (ja) 2009-01-08
GB0722918D0 (en) 2008-01-02

Similar Documents

Publication Publication Date Title
US5561617A (en) Pyramid processor integrated circuit
CN101180796A (zh) 插补处理电路
CN103916612A (zh) 一种任意比例缩放系统及方法
CN108521824A (zh) 图像处理装置、方法及相关电路
CN110166021A (zh) 一种实现任意降采样率转换的数字信号处理方法
CN100521532C (zh) 数据传输控制和采样频率转换器
EP0782260A2 (en) Equalizer filter configuration for processing real-valued and complex-valued signal samples
US5838387A (en) Digital video scaling engine
CN108765341B (zh) 一种图像处理的方法及其装置
CN107786476B (zh) 一种滤波器、时域均衡器以及接收机
CN101662598A (zh) 一种连续视频数据流的缩放系统
Swenson et al. A hardware FPGA implementation of a 2D median filter using a novel rank adjustment technique
JPH08204506A (ja) 補間回路および補間方式
JPH1028030A (ja) 複素係数信号処理可能な適応型等価器フィルタ構造のための更新ブロック
CN108140017B (zh) 用于线性相位有限脉冲响应抽取滤波器的方法和装置
JP3363974B2 (ja) 信号処理装置
CA2102936C (en) Combined aligner blender
CN105516631B (zh) 一种抗震动的模拟分量视频信号解码电路
US5933545A (en) Device for the decimation of digital data sequences
JP3243831B2 (ja) Ｆｉｒ型フィルタ
JP4586114B1 (ja) 積和演算装置
KR100224689B1 (ko) 고해상도를 위한 영상 축소 장치 및 방법
EP0562851A1 (en) Digital signal processing using parallel filters
JPH0795671B2 (ja) デイジタルフイルタ
Yang et al. Application of input variables selecting method for support vector machine model

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication