JP5598118B2

JP5598118B2 - 電子機器および画像形成装置

Info

Publication number: JP5598118B2
Application number: JP2010146446A
Authority: JP
Inventors: 孝明白井
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2010-06-28
Filing date: 2010-06-28
Publication date: 2014-10-01
Anticipated expiration: 2030-06-28
Also published as: EP2400666A1; EP2400666B1; JP2012008943A; US20110317457A1; US8922383B2

Description

本発明は、電子機器および画像形成装置に関する。

複数の電源が必要な半導体で、入力電力の条件（コア電源の入力がない状態でＩＯ電源の投入が禁止など）が設定されている半導体が知られている。このような半導体が搭載された電子基板では、コア電源の供給が止まったがＩＯ電源が投入されるような場合、半導体が破壊される可能性がある。したがって入力電力の条件を守る必要がある。そこで、例えば特許文献１では、半導体内部にスイッチ手段を設けて入力電力の条件を守る技術が提案されている。

しかしながら、特許文献１のように入力電力の条件を制御するスイッチが存在しない場合は、電源ハーネスが抜けた場合に半導体が破壊される場合があった。また、特許文献１のようにスイッチを備えると構成が複雑化しコストアップを招くという問題があった。

本発明は、上記に鑑みてなされたものであって、簡易な構成で半導体の破壊を防止することができる電子機器および画像形成装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、第１基板と、第２基板と、前記第１基板と前記第２基板とを接続する第２ハーネスと、第１ハーネスによって前記第１基板と接続され、かつ前記第１ハーネスを介して前記第１基板に第１電源および第２電源を供給し、前記第２基板に前記第１電源を供給する電源供給部と、を備え、前記第１基板は、前記電源供給部から供給された前記第１電源を用いて、前記第２基板に供給する第３電源を出力する変換部と、前記第２電源で動作し、前記第１電源の出力を制御する制御信号を、前記第２ハーネスおよび前記第２基板を介して前記電源供給部に出力する制御部と、を備え、前記第２基板は、前記第１電源および前記第３電源により動作する半導体回路と、前記制御信号を前記電源供給部に出力するコネクタと、を備え、前記第２ハーネスは、前記制御信号の信号線と、前記第１基板から前記第２基板に前記第３電源を供給する電力線とを含み、前記第１ハーネスが抜けた場合、および、前記第２ハーネスが抜けた場合に、前記制御信号がオフとなり、前記電源供給部は、前記制御信号がオフの場合、前記第１電源を供給しないこと、を特徴とする。

本発明によれば、簡易な構成で半導体の破壊を防止することができるという効果を奏する。

図１は、半導体が破壊される可能性がある電子機器の構成例を示すブロック図である。図２は、本実施形態の電子機器の構成例を示すブロック図である。図３は、本実施形態の電子機器で用いるＶ３電源供給ハーネスの構成例を示す図である。図４は、電子機器に適用しうる画像形成装置の外観図である。図５は、本実施形態にかかる画像形成装置のハードウェア構成の一例を示すブロック図である。

以下に添付図面を参照して、この発明にかかる電子機器および画像形成装置の一実施形態を詳細に説明する。

図１は、半導体が破壊される可能性がある電子機器１０の構成例を示すブロック図である。この電子機器１０は、基板１と、基板２と、ＰＳＵ（Power Supply Unit）３と、を備えている。

基板１は、半導体回路としての半導体１３が実装され、ＤＣ／ＤＣコンバータ１４と、コネクタ２２とを備えている。基板２は、半導体回路としての半導体１２が実装され、コネクタ２１と、コネクタ２３とを備えている。半導体１２と半導体１３は別基板に実装されているが、基板間の制御信号ハーネス２０を介して接続されている。

半導体１２は、ＩＯ系電源およびコア電源の複数の電源から供給される電力（以下では「電源から供給される電力」を単に「電源」という）が必要である。すなわち、半導体１２には、ＰＳＵ３から供給されるＶ１電源（ＩＯ系電源）と基板１に実装されたＤＣ／ＤＣコンバータ１４から供給されるＶ３電源（コア電源）が供給される。半導体１２には、コア電源の入力がない状態でＩＯ電源の投入を禁止するという入力電力の条件が存在する。したがってＶ３電源を投入しないで、Ｖ１電源を投入することで半導体１２が破壊される可能性がある。

なお、Ｖ３電源を生成するＤＣ／ＤＣコンバータ１４を基板２には実装せず、基板１だけに実装することによりコストダウンが期待できる。

ＰＳＵ３は、ＡＣ商用電源４から、直流電源回路６に含まれる整流平滑回路５を通して、ＤＣ／ＤＣコンバータ７および８で、それぞれＶ１電源およびＶ２電源を生成する。Ｖ２電源は、常時生成される電源である。Ｖ１電源は、使用状態によって、オン／オフを制御できる。例えば、電源であるＰＳＵ３を制御する制御部としての機能を備える半導体１３から出力される電源制御信号１１によってＤＣ／ＤＣコンバータ７によるＶ１電源の供給をオン／オフができる。

ＰＳＵ３から基板１および基板２に対しては、それぞれ電源供給ハーネス１８および１９で電源が供給される。また基板１からＰＳＵ３への制御信号１６および基板２からＰＳＵ３への電源制御信号１１もハーネスで供給される。コネクタ２１とコネクタ２２との間には、基板１から基板２にＶ３電源を供給するＶ３電源供給ハーネス１７が接続される。

半導体１２の入力電力の条件を守るには、ＰＳＵ３から供給される電源を一度基板１にハーネスにて供給し、Ｖ１電源およびＶ３電源をハーネスで供給する構成もありうる。この構成では、ハーネスが抜けた場合、Ｖ１電源およびＶ３電源が同時に供給されなくなるため、半導体１２の入力電力の条件を守ることができる。しかし、ＰＳＵ３からの基板１へ電源ハーネスをまとめると電力容量が大きくなり、ハーネスが太くなることによりコストアップや安全規格対応が必要となる。このため、図１のように２つの経路（基板１と基板２）に分離するほうが望ましい。

図１の構成でＶ３電源供給ハーネス１７が抜けた場合、半導体１２に対してＶ３電源が供給されない状態でＶ１電源がＰＳＵ３から供給される状態となり、半導体１２が破壊される可能性がある。

本実施形態では、このようにＶ３電源を供給するハーネスが抜けた場合であっても、半導体１２が破壊されないように構成する。図２は、本実施形態の電子機器１００の構成例を示すブロック図である。図３は、本実施形態の電子機器１００で用いるＶ３電源供給ハーネス１１７の構成例を示す図である。

図２に示すように、本実施形態の電子機器１００は、基板１０１と、基板１０２と、ＰＳＵ１０３と、を備えている。

基板１０１は、半導体１３が実装され、ＤＣ／ＤＣコンバータ１４と、コネクタ１２２とを備えている。基板１０１は、電源制御信号を送信するための信号線（電源制御線）をコネクタ１２２を介して基板１０２に送信する点が、図１の電子機器１０と異なっている。

基板１０２は、半導体１２が実装され、コネクタ１２１と、コネクタ１２３とを備えている。基板１０２は、コネクタ１２１を介して基板１０１から入力された電源制御線を、コネクタ１２３を介してＰＣＵ１０３に出力する点が、図１の基板２と異なっている。ＰＳＵ１０３は、基板１０１の半導体１３から出力された電源制御信号を、基板１０２を介して入力する点が、図１のＰＳＵ３と異なっている。

すなわち、本実施形態では、半導体１３から出力される電源制御線を、Ｖ３電源を供給する電力線を含むＶ３電源供給ハーネス１１７（図３）に混ぜる。そして、電源制御線で送信される電源制御信号は、基板１０２のコネクタ１２３を介し、基板１０２からＰＳＵ１０３へ接続するハーネスで送る。電源制御線はＶ１電源を生成するＤＣ／ＤＣコンバータ７に入力する。

この構成でＶ３電源が含まれたＶ３電源供給ハーネス１１７が抜けた場合、同時に電源制御線が抜ける。電源制御線が抜けると、半導体１３から出力される電源制御信号がＰＳＵ１０３のＤＣ／ＤＣコンバータ７に入力できないためオンせず、Ｖ１電源が出力されない。したがって、半導体１２に印加されるＶ３電源はオフとなり、Ｖ１電源もオフとなる。すなわち、Ｖ３電源供給ハーネス１１７が抜けたことによりＶ１電源が印加されない状態になり半導体の破壊を防げる。

また、ＰＳＵ１０３から基板１０２に電源を供給する電源供給ハーネス１８が抜けた場合、Ｖ１電源が供給されない。半導体１２にはＶ１電源が供給されず、Ｖ３電源が供給される状態になるが、この場合は半導体１２の入力電力の条件を守っているため問題はない。

ＰＳＵ１０３から基板１０１に電源を供給する電源供給ハーネス１９が抜けた場合、Ｖ３電源を生成する基板１０１にＶ１電源が供給されない。しかし電源供給ハーネス１９が抜けた場合、半導体１３が使用するＶ２電源も供給されない状態になる。その場合、半導体１３から電源制御信号が出力されないため、Ｖ１電源も出力されない。したがって、Ｖ１電源、Ｖ３電源、およびＶ２電源がすべて出力されない状態であり、半導体１２の入力電力の条件が守られる。

図２のような電子機器１００は、例えば複写機、プリンタ、スキャナ装置、ファクシミリ装置、および、コピー機能、プリンタ機能、スキャナ機能およびファクシミリ機能のうち少なくとも２つの機能を有する複合機などの画像形成装置により実現できる。

図４は、電子機器１００に適用しうる画像形成装置の外観図である。図４に示すように、画像形成装置は、液晶ディスプレイなどの操作表示部２２１と、ブザー音などを出力するスピーカ２２２と、光を発光する発光部であるＬＥＤ２２３と、ネットワークとの間でデータを送受信する通信部２２４とを備えている。

なお、電子機器１００（画像形成装置）が、半導体１２に電源が供給されていない場合に、電源が供給されていないことを通知するように構成してもよい。例えば、基板１０１の半導体１３が、制御信号ハーネス２０からの情報を参照して、半導体１２への電源供給がオフとなっていることを検知し、オフとなっていることを通知する通知部としての機能を備えるように構成してもよい。

例えば、Ｖ３電源供給ハーネス１７が抜けた場合、半導体１２はオフ状態となっている。半導体１３は、制御信号ハーネス２０を介して半導体１２がオフとなっていることを検知する。半導体１３は、Ｖ３電源供給ハーネス１７が抜けていると判断し、ＬＥＤ２２３を点灯させる。なお、通知方法はＬＥＤ２２３の点灯に限られるものではなく、従来から用いられているあらゆる方法を適用できる。例えば、スピーカ２２２からブザー音を鳴らす方法、操作表示部２２１に警告メッセージを表示する方法、および、通信部２２４およびネットワークを介して所定の通知先にエラーメッセージを送信する方法などを適用できる。

以上のように、本実施形態の電子機器１００では、半導体１３から出力される電源制御線とＶ３電源を供給する電力線とを同一のハーネス（Ｖ３電源供給ハーネス１１７）に含むように構成するため、ハーネスが抜けた場合に入力電力の条件を守ることができる。これにより、入力電力を制御するスイッチを用いずに、簡易な構成で半導体の破壊を防止することが可能となる。また、スイッチが不要となるため、基板を小型化することができる。

図５は、本実施形態にかかる画像形成装置のハードウェア構成の一例を示すブロック図である。図５に示すように、この画像形成装置は、コントローラ２１０とエンジン部（Ｅｎｇｉｎｅ）２６０とをＰＣＩ（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔＩｎｔｅｒｆａｃｅ）バスで接続した構成となる。コントローラ２１０は、画像形成装置全体の制御と描画、通信、図示しない操作部からの入力を制御するコントローラである。エンジン部２６０は、ＰＣＩバスに接続可能なプリンタエンジンなどであり、たとえば白黒プロッタ、１ドラムカラープロッタ、４ドラムカラープロッタ、スキャナまたはファックスユニットなどである。なお、このエンジン部２６０には、プロッタなどのいわゆるエンジン部分に加えて、誤差拡散やガンマ変換などの画像処理部分が含まれる。

コントローラ２１０は、ＣＰＵ２１１と、ノースブリッジ（ＮＢ）２１３と、システムメモリ（ＭＥＭ−Ｐ）２１２と、サウスブリッジ（ＳＢ）２１４と、ローカルメモリ（ＭＥＭ−Ｃ）２１７と、ＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）２１６と、ハードディスクドライブ（ＨＤＤ）２２０とを有し、ＮＢ２１３とＡＳＩＣ２１６との間をＡＧＰ（ＡｃｃｅｌｅｒａｔｅｄＧｒａｐｈｉｃｓＰｏｒｔ）バス２１５で接続した構成となる。また、ＭＥＭ−Ｐ２１２は、ＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）２１２ａと、ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ)２１２ｂと、をさらに有する。

ＣＰＵ２１１は、画像形成装置の全体制御をおこなうものであり、ＮＢ２１３、ＭＥＭ−Ｐ２１２およびＳＢ２１４からなるチップセットを有し、このチップセットを介して他の機器と接続される。

ＮＢ２１３は、ＣＰＵ２１１とＭＥＭ−Ｐ２１２、ＳＢ２１４、ＡＧＰ２１５とを接続するためのブリッジであり、ＭＥＭ−Ｐ２１２に対する読み書きなどを制御するメモリコントローラと、ＰＣＩマスタおよびＡＧＰターゲットとを有する。

ＭＥＭ−Ｐ２１２は、プログラムやデータの格納用メモリ、プログラムやデータの展開用メモリ、プリンタの描画用メモリなどとして用いるシステムメモリであり、ＲＯＭ２１２ａとＲＡＭ２１２ｂとからなる。ＲＯＭ２１２ａは、プログラムやデータの格納用メモリとして用いる読み出し専用のメモリであり、ＲＡＭ２１２ｂは、プログラムやデータの展開用メモリ、プリンタの描画用メモリなどとして用いる書き込みおよび読み出し可能なメモリである。

ＳＢ２１４は、ＮＢ２１３とＰＣＩデバイス、周辺デバイスとを接続するためのブリッジである。このＳＢ２１４は、ＰＣＩバスを介してＮＢ２１３と接続されており、このＰＣＩバスには、ネットワークインターフェース（Ｉ／Ｆ）部なども接続される。

ＡＳＩＣ２１６は、画像処理用のハードウェア要素を有する画像処理用途向けのＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）であり、ＡＧＰ２１５、ＰＣＩバス、ＨＤＤ２２０およびＭＥＭ−Ｃ２１７をそれぞれ接続するブリッジの役割を有する。このＡＳＩＣ２１６は、ＰＣＩターゲットおよびＡＧＰマスタと、ＡＳＩＣ２１６の中核をなすアービタ（ＡＲＢ）と、ＭＥＭ−Ｃ２１７を制御するメモリコントローラと、ハードウェアロジックなどにより画像データの回転などをおこなう複数のＤＭＡＣ（ＤｉｒｅｃｔＭｅｍｏｒｙＡｃｃｅｓｓＣｏｎｔｒｏｌｌｅｒ）と、エンジン部２６０との間でＰＣＩバスを介したデータ転送をおこなうＰＣＩユニットとからなる。このＡＳＩＣ２１６には、ＰＣＩバスを介してＦＣＵ（ＦａｃｓｉｍｉｌｅＣｏｎｔｒｏｌＵｎｉｔ）２３０、ＵＳＢ（ＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓ）２４０、ＩＥＥＥ１３９４（ｔｈｅＩｎｓｔｉｔｕｔｅｏｆＥｌｅｃｔｒｉｃａｌａｎｄＥｌｅｃｔｒｏｎｉｃｓＥｎｇｉｎｅｅｒｓ１３９４）インターフェース２５０が接続される。操作表示部２２１はＡＳＩＣ２１６に直接接続されている。

ＭＥＭ−Ｃ２１７は、コピー用画像バッファ、符号バッファとして用いるローカルメモリであり、ＨＤＤ２２０は、画像データの蓄積、プログラムの蓄積、フォントデータの蓄積、フォームの蓄積を行うためのストレージである。

ＡＧＰ２１５は、グラフィック処理を高速化するために提案されたグラフィックスアクセラレーターカード用のバスインターフェースであり、ＭＥＭ−Ｐ２１２に高スループットで直接アクセスすることにより、グラフィックスアクセラレーターカードを高速にするものである。

１００電子機器
１０１基板
１０２基板
１０３ＰＳＵ
５整流平滑回路
７、１４ＤＣ／ＤＣコンバータ
１２半導体
１３半導体
１６制御信号
１７、１１７Ｖ３電源供給ハーネス
１８、１９電源供給ハーネス
２０制御信号ハーネス
２１、２２、２３、１２１、１２２、１２３コネクタ

特開平０８−２６４７９２号公報

Claims

第１基板と、
第２基板と、
前記第１基板と前記第２基板とを接続する第２ハーネスと、
第１ハーネスによって前記第１基板と接続され、かつ前記第１ハーネスを介して前記第１基板に第１電源および第２電源を供給し、前記第２基板に前記第１電源を供給する電源供給部と、を備え、
前記第１基板は、
前記電源供給部から供給された前記第１電源を用いて、前記第２基板に供給する第３電源を出力する変換部と、
前記第２電源で動作し、前記第１電源の出力を制御する制御信号を、前記第２ハーネスおよび前記第２基板を介して前記電源供給部に出力する制御部と、を備え、
前記第２基板は、
前記第１電源および前記第３電源により動作する半導体回路と、
前記制御信号を前記電源供給部に出力するコネクタと、を備え、
前記第２ハーネスは、前記制御信号の信号線と、前記第１基板から前記第２基板に前記第３電源を供給する電力線とを含み、
前記第１ハーネスが抜けた場合、および、前記第２ハーネスが抜けた場合に、前記制御信号がオフとなり、
前記電源供給部は、前記制御信号がオフの場合、前記第１電源を供給しないこと、
を特徴とする電子機器。
前記第１基板は、
前記半導体回路に電力が供給されていないことを検知した場合に、前記半導体回路に電力が供給されていないこと通知する通知部をさらに備えること、
を特徴とする請求項１に記載の電子機器。
前記通知部は、前記半導体回路に電力が供給されていないことを検知した場合に、光源を点灯することにより前記半導体回路に電力が供給されていないことを通知すること、
を特徴とする請求項２に記載の電子機器。
前記通知部は、前記半導体回路に電力が供給されていないことを検知した場合に、警告音を出力することにより前記半導体回路に電力が供給されていないことを通知すること、
を特徴とする請求項２に記載の電子機器。
前記通知部は、前記半導体回路に電力が供給されていないことを検知した場合に、表示装置に前記半導体回路に電力が供給されていないことを表すメッセージを表示すること、
を特徴とする請求項２に記載の電子機器。
前記通知部は、前記半導体回路に電力が供給されていないことを検知した場合に、ネットワークに前記半導体回路に電力が供給されていないことを表すメッセージを送信すること、
を特徴とする請求項２に記載の電子機器。
第１基板と、
第２基板と、
前記第１基板と前記第２基板とを接続する第２ハーネスと、
第１ハーネスによって前記第１基板と接続され、かつ前記第１ハーネスを介して前記第１基板に第１電源および第２電源を供給し、前記第２基板に前記第１電源を供給する電源供給部と、を備え、
前記第１基板は、
前記電源供給部から供給された前記第１電源を用いて、前記第２基板に供給する第３電源を出力する変換部と、
前記第２電源で動作し、前記第１電源の出力を制御する制御信号を、前記第２ハーネスおよび前記第２基板を介して前記電源供給部に出力する制御部と、を備え、
前記第２基板は、
前記第１電源および前記第３電源により動作する半導体回路と、
前記制御信号を前記電源供給部に出力するコネクタと、を備え、
前記第２ハーネスは、前記制御信号の信号線と、前記第１基板から前記第２基板に前記第３電源を供給する電力線とを含み、
前記第１ハーネスが抜けた場合、および、前記第２ハーネスが抜けた場合に、前記制御信号がオフとなり、
前記電源供給部は、前記制御信号がオフの場合、前記第１電源を供給しないこと、
を特徴とする画像形成装置。