JP4082105B2 - 接続検出装置 - Google Patents
接続検出装置 Download PDFInfo
- Publication number
- JP4082105B2 JP4082105B2 JP2002182747A JP2002182747A JP4082105B2 JP 4082105 B2 JP4082105 B2 JP 4082105B2 JP 2002182747 A JP2002182747 A JP 2002182747A JP 2002182747 A JP2002182747 A JP 2002182747A JP 4082105 B2 JP4082105 B2 JP 4082105B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- connection
- power supply
- connector
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、たとえば基板同士の接続状態を検出するための接続検出装置に関する。
【０００２】
【従来の技術】
従来より、基板同士（または電子機器同士等）を接続する場合、たとえば接続用のコネクタを両端に有するコネクタケーブルが、両基板に設けられた受け側コネクタ等に嵌め込まれて用いられる。このようなコネクタケーブルには、一方の基板から他方の基板に対して電源電圧を供給するための電源線が含まれていることがある。
【０００３】
【発明が解決しようとする課題】
ここで、作業者等がコネクタケーブルのコネクタの極性を誤って嵌め込んだ場合、あるいは片浮き状態に嵌め込んだ場合においては、電源線による他方の基板への電源供給が良好に行われないことが多い。特に、コネクタケーブルのコネクタの極性を誤って嵌め込んだ場合には、信号線等に電源電圧が供給されて、基板が損傷してしまうケースがある。したがって、損傷した基板を新たな基板と交換することになり、コストの増大を招くといった問題点がある。
【０００４】
そこで、汎用的に使用される規格品のコネクタでは、そのピン配列を工夫したり、コネクタの内側にノブを設けたりして、コネクタの誤挿入を防止するための対策が施されている。しかし、メーカ内部で使用されるコネクタでは、それを大量に用いる場合に、上記対策を施すとコスト増大につながるため、上記対策が施されないことが多い。
【０００５】
【発明の開示】
本発明は、上記した事情のもとで考え出されたものであって、コネクタ誤挿入時における、不適切な電源電圧の供給を未然に防止することのできる接続検出装置を提供することを、その課題とする。
【０００６】
上記の課題を解決するため、本発明では、次の技術的手段を講じている。
【０００７】
本発明によって提供される接続検出装置は、通信可能なデバイス同士を、一方のデバイスから他方のデバイスに対して電源電圧を供給するための電源線を含む接続部材によって接続するとき、上記接続部材による接続状態を検出するための接続検出装置であって、一方のデバイス側に設けられ、かつ他方のデバイスに対する電源電圧の供給を行うか否かを切り替える切替手段と、上記接続部材によって上記両デバイス間が正常状態に接続されることにより、一方のデバイスから上記接続部材および他方のデバイスを介して再び上記一方のデバイスに戻るように回路が形成され、その回路の向きに信号を流す方向性素子を含むループ回路に対して、上記接続部材の接続状態を検出するための確認信号を発信する信号発信手段と、上記方向性素子の順方向側に向けて上記信号発信手段によって上記確認信号を発信したときはその確認信号を検出し、かつ、上記方向性素子の逆方向側に向けて上記確認信号を発信したときはその確認信号を検出しない信号検出手段と、上記信号検出手段により上記確認信号が検出されたとき、上記他方のデバイスに電源電圧が供給されるように上記切替手段を切り替える切替制御手段とを備えることを特徴としている。ここで、上記デバイスとは、たとえばプリント基板や電子機器等をいう。
【００１１】
好ましい実施の形態によれば、上記接続部材は、複数の芯数を有するケーブルと、このケーブルの両端に繋がれたコネクタとによって構成されており、上記ループ回路は、上記コネクタ内の最も外側の端子を用いて形成されている。
【００１２】
本発明によれば、他方のデバイスに対する電源電圧の供給が、信号検出手段により確認信号が検出された後に行われる、すなわち、接続部材による接続状態が正常であると検出された後に行われるので、デバイスの損傷を未然に防止することができる。したがって、上記損傷によるコストの増大を抑えることができる。
【００１３】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【００１４】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。
【００１５】
図１は、本発明に係る接続検出装置が適用される基板の概略斜視図、図２は、接続検出装置の構成を示す図である。この接続検出装置は、図１に示すように、たとえば２枚のプリント基板１，２（以下、「第１基板１、第２基板２」という。）同士をコネクタケーブル５によって接続する際に、その接続状態を検出するためのものである。接続検出装置は、図２に示すように、第１基板１側に設けられた第１接続検出部３と、第２基板２側に設けられた第２接続検出部４とによって構成されている。
【００１６】
第１接続検出部３は、マスタＣＰＵ１１と、その周辺回路と、コネクタケーブル５を接合する第１接合部１２とを備えている。
【００１７】
一方、第２接続検出部４は、スレーブＣＰＵ２１と、その周辺回路と、コネクタケーブル５を接合する第２接合部２２とを備えている。
【００１８】
マスタＣＰＵ１１は、スレーブＣＰＵ２１と互いにデータのやり取りが可能な通信機能を有している。マスタＣＰＵ１１は、図示しないメモリに記憶されている動作プログラム等に基づいて各種の動作を制御する。
【００１９】
第１接合部１２は、第１基板１に取り付けられた受け側コネクタによって構成されている。第１接合部１２は、所定のピッチで直線状に配置されたオス型のピンからなる端子Ａ1〜端子Ａ10を有している。特に、端子Ａ1および端子Ａ10は、受け側コネクタの各端子のうち、最も外側に位置する端子とされている。
【００２０】
なお、第１接合部１２は、第１基板１がフレキシブル基板の場合、第１基板１の一端縁に導体パターンとして形成された端子群によって構成されてもよい。この場合、コネクタケーブル５のコネクタは、カードエッジ型コネクタとされる。また、コネクタ内の端子数は、１０個に限らず、それ以下またはそれ以上の個数であってもよい。また、コネクタ内における端子の配列は、1列に限らず、２列以上であってもよい。また、コネクタの形状は、上記角型に限らず、丸型等でもよい。
【００２１】
マスタＣＰＵ１１は、その内部に、パルス信号を出力するための第１信号発信部１３を備えている。このパルス信号は、コネクタケーブル５の接続を確認するための処理（後述）において用いられる。第１信号発信部１３は、抵抗Ｒ１を介して第１接合部１２の端子Ａ1に接続されている。マスタＣＰＵ１１は、第１信号発信部１３から出力されるパルス信号を検出するための第１信号検出部１４を備えている。第１信号検出部１４は、抵抗Ｒ２を介して第１接合部１２の端子Ａ10に接続されている。
【００２２】
また、マスタＣＰＵ１１は、第１信号検出部１４の入力に接続され、かつパルス信号を出力するための第２信号発信部１６を備えている。このパルス信号は、コネクタケーブル５の接続を確認するための処理（後述）において用いられる。さらに、マスタＣＰＵ１１は、第１信号発信部１３の出力に接続され、かつ第２信号発信部１６から発信されるパルス信号を検出するための第２信号検出部１５を備えている。
【００２３】
なお、図２に示すマスタＣＰＵ１１内の回路によれば、第１信号発信部１３の出力は、回り込んで第２信号検出部１５に入力されるように構成されているが、第１信号発信部１３からパルス信号が出力する際には、第２信号検出部１５では信号が入力されてもそれを認識しないように制御される。
【００２４】
同様に、第２信号発信部１６に出力は、回り込んで第１信号検出部１４に入力されるように構成されているが、第２信号発信部１６からパルス信号が出力される際には、第１信号検出部１４には信号が入力されてもそれを認識しないように制御される。
【００２５】
また、図には示していないが、マスタＣＰＵ１１は、第１基板１の制御中枢となるメインＣＰＵと接続されており、このメインＣＰＵの制御指令を受けて制御する構成としてもよい。あるいは、マスタＣＰＵ１１自体が第１基板１の制御中枢として機能する構成としてもよい。
【００２６】
マスタＣＰＵ１１には、スレーブＣＰＵ２１に対して電源電圧の供給を許可または阻止するための２つのスイッチングトランジスタＴ１，Ｔ２が接続されている。これらのスイッチングトランジスタＴ１，Ｔ２は、エミッタ端子が、第１基板１内に設けられ、かつ電源電圧を供給するための図示しない電源部に接続され、ベース端子がマスタＣＰＵ１１に接続され、コレクタ端子が電源線１８を介して第１接合部１２の端子Ａ4，Ａ5にそれぞれ接続されている。
【００２７】
マスタＣＰＵ１１には、スレーブＣＰＵ２１と通信を行うための通信信号線１７の一端が接続され、通信信号線１７の他端は、第１接合部１２の端子Ａ9に接続されている。
【００２８】
一方、第２基板２のスレーブＣＰＵ２１は、マスタＣＰＵ１１と互いにデータのやり取りが可能な通信機能を有している。スレーブＣＰＵ２１は、マスタＣＰＵ１１によって制御され、第１基板１から電源電圧が供給されることにより動作可能とされる。
【００２９】
第２接合部２２は、第２基板２に取り付けられた受け側コネクタによって構成されている。第２接合部２２は、所定のピッチで直線状に配置されたオス型のピンからなる端子Ｂ1〜端子Ｂ10を有している。端子Ｂ1および端子Ｂ10は、受け側コネクタの各端子のうち、最も外側に位置する端子とされている。
【００３０】
なお、第２接合部２２は、第２基板２が第１基板１と同様に、フレキシブル基板の場合、第２基板２の一端縁に導体パターンとして形成された端子群によって構成されてもよい。
【００３１】
第２接合部２２の端子Ｂ1は、スイッチングダイオードＤ１を介して、端子Ｂ10に接続されている。詳細には、端子Ｂ1は、スイッチングダイオードＤ１のアノード側に接続され、スイッチングダイオードＤ１のカソード側は、端子Ｂ10に接続されている。
【００３２】
スレーブＣＰＵ２１には、マスタＣＰＵ１１と通信を行うための通信信号線２３の一端が接続され、通信信号線２３の他端は、第２接合部２２の端子Ｂ9に接続されている。
【００３３】
スレーブＣＰＵ２１には、電源供給線２４の一端が接続され、電源供給線２４の他端は、第２接合部２２の端子Ｂ4,Ｂ5に接続されている。
【００３４】
また、図には示していないが、スレーブＣＰＵ２１は、第２基板２の制御中枢となるメインＣＰＵと接続されており、このメインＣＰＵの制御指令を受けて制御する構成としてもよい。あるいは、スレーブＣＰＵ２１自体が第２基板２の制御中枢として機能する構成としてもよい。
【００３５】
コネクタケーブル５は、第１基板１の第１接合部１２と、第２基板２の第２接合部２２とを１：１に接続するためのものであり、複数の芯数を有するケーブル３１と、このケーブル３１の両端に接続されたコネクタ３２，３３とによって構成されている。コネクタ３２，３３は、第１および第２接合部１２，２２の端子Ａ1〜Ａ10，端子Ｂ1〜Ｂ10に対応した、メス型のソケット端子を備え、第１および第２接合部１２，２２の端子数に応じた端子数を有している。なお、コネクタケーブル５は、いわゆるフレキシブルケーブルによって構成されていてもよい。
【００３６】
上記の構成によれば、コネクタケーブル５が第１基板１の第１接合部１２と、第２基板２の第２接合部２２との間に接続されると、第１および第２接合部１２，２２の各端子がコネクタケーブル５を介して接続される。
【００３７】
特に、第１接合部１２の端子Ａ1と、第２接合部２２の端子Ｂ1とが接続されるとともに、第１接合部１２の端子Ａ10と、第２接合部２２の端子Ｂ10とが接続される。
【００３８】
そのため、この接続状態においては、マスタＣＰＵ１１の第１信号発信部１３の出力が、第１接合部１２、コネクタケーブル５、第２基板２の第２接合部２２を通じて第２基板２のスイッチングダイオードＤ１に至り、スイッチングダイオードＤ１から第２接合部２２、コネクタケーブル５、第１接合部１２を介して、マスタＣＰＵ１１の第１信号検出部１４に至るループ回路Ｌを形成することになる。
【００３９】
本実施形態では、このループ回路Ｌを利用して第１基板１と第２基板２との接続状態を検出することができる。以下、接続状態の検出方法としてのマスタＣＰＵ１１の制御動作を、図３に示すフローチャートを参照して説明する。
【００４０】
作業員によりコネクタケーブル５が第１基板１および第２基板２に接続された後、マスタＣＰＵ１１は、所定の動作プログラムに基づいて制御処理を開始する。マスタＣＰＵ１１は、スレーブＣＰＵ２１との通信が必要となったと認識した場合（Ｓ１）、第１信号発信部１３からパルス信号を出力する（Ｓ２）。次いで、第１信号検出部１４において当該パルス信号を検出したか否かを判別する（Ｓ３）。
【００４１】
コネクタケーブル５の接続状態が、図２に示すように、正常状態であるならば、パルス信号は、第１信号発信部１３からコネクタケーブル５および第２接続検出部４のスイッチングダイオードＤ１を通じて再びコネクタケーブル５および第１接続検出部３に戻り、第１信号検出部１４に入力される。また、コネクタケーブル５の接続状態が、たとえば逆挿入された状態であるならば、パルス信号は、第２接続検出部４のスイッチングダイオードＤ１によって阻止され、第１信号検出部１４に入力されない。
【００４２】
ステップＳ３において、第１信号検出部１４においてパルス信号が検出できた場合（Ｓ３：ＹＥＳ）、次に、第２信号発信部１６からパルス信号を出力する（Ｓ４）。そして、第２信号検出部１５において第２信号発信部１６からを出力されたパルス信号を検出したか否かを判別する（Ｓ５）。
【００４３】
ステップＳ５において、第２信号検出部１５においてパルス信号を検出できなかったと判別した場合（Ｓ５：ＮＯ）、コネクタケーブル５による接続状態が正常であると認識する（Ｓ６）。すなわち、コネクタケーブル５が正常に接続されておれば、第１信号発信部１３から出力されたパルス信号は、第１信号検出部１４において検出され（Ｓ３：ＹＥＳ参照）、かつ第２信号発信部１６から出力されたパルス信号は、スイッチングダイオードＤ１によって阻止され、第２信号検出部１５においてパルス信号を検出できないからである。
【００４４】
次いで、マスタＣＰＵ１１は、スイッチングトランジスタＴ１，Ｔ２をオンにし、第１接続検出部３の電源線１８、コネクタケーブル５、および第２接続検出部４の電源線２４を介して第２基板２のスレーブＣＰＵ２１に電源電圧を供給する（Ｓ７）。そして、通信信号線１７，２３およびコネクタケーブル５を介してスレーブＣＰＵ２１との通信を開始する（Ｓ８）。
【００４５】
このように、第２基板２に対する電源電圧の供給は、コネクタケーブル５による接続状態が正常であると検出された後に行われる。換言すれば、コネクタケーブル５のコネクタ３２（またはコネクタ３３）が逆挿入されたときには第２基板２に電源電圧を供給しない。そのため、第２基板２の損傷を未然に防止することができ、上記損傷によるコストの増大を抑えることができる。
【００４６】
また、ステップＳ５において、第２信号検出部１５においてパルス信号を検出できたと判別した場合（Ｓ５：ＹＥＳ）、その他の不良と認識する（Ｓ９）。すなわち、ループ回路Ｌの途中にスイッチングダイオードＤ１が介在されているのにもかかわらず、第１信号発信部１３および第２信号発信部１６からのパルス信号がそれぞれ第１信号検出部１４および第２信号検出部１５によって検出されたため、コネクタケーブル５の端子間における短絡や第２基板２のスイッチングダイオードＤ１の損傷不良等が原因とされる不具合と認識される。なお、ステップＳ５において、第２信号検出部１５においてパルス信号を検出できたと判別した場合には（Ｓ５：ＹＥＳ）、第２接続検出部４のループ回路ＬにおいてスイッチングダイオードＤ１が存在しないタイプの第２基板が接続されていると認識されてもよい。
【００４７】
また、ステップＳ３において、第１信号検出部１４においてパルス信号を検出できなかったと判別した場合（Ｓ３：ＮＯ）、第２信号発信部１６からパルス信号を出力する（Ｓ１０）。そして、第２信号検出部１５においてパルス信号を検出したか否かを判別する（Ｓ１１）。
【００４８】
第２信号検出部１５においてパルス信号を検出できた場合（Ｓ１１：ＹＥＳ）、コネクタケーブル５が逆挿入に接続されたと認識する（Ｓ１２）。すなわち、第１信号発信部１３のパルス信号は、第１信号検出部１４では検出できなかったが、第２信号発信部１６のパルス信号は、第２信号検出部１５で検出できたので、この場合、スイッチングダイオードＤ１が逆接続されている場合に相当し、つまりコネクタケーブル５が逆挿入に接続されていると認識される。
【００４９】
さらに、ステップＳ１１において、第２信号検出部１５がパルス信号を検出できなかった場合（Ｓ１１：ＮＯ）、コネクタケーブル５による接続が不完全であると認識する（Ｓ１３）。この場合、第１信号発信部１３および第２信号発信部１６からのパルス出力が第１信号検出部１４および第２信号検出部１５によっていずれも検出されなかったため、コネクタケーブル５による接続が不完全、たとえば、コネクタケーブル５の斜め差しや片差し等でループ回路Ｌが形成されなかったと認識される。
【００５０】
ここで、上記したループ回路Ｌは、第１接合部１２の最も外側の端子、および第２接合部２２の最も外側の端子がそれぞれ利用されて形成されているため、上記のようにコネクタケーブル５が斜め差しや片差し等となっている場合には、即座にその状態を検出することができる。
【００５１】
また、第２接続検出部４のスイッチングダイオードＤ１が接続されていなくても、ループ回路Ｌを利用した上記検出方法により、コネクタケーブル５の斜め差しや片差し等を検出することができる。
【００５２】
ところで、上記した接続検出装置では、第１および第２基板１，２同士をコネクタケーブル５によって接続した場合、その接続状態を検出することができるが、さらに、たとえばその接続が逆挿入接続である場合に、それを修正して第１および第２基板１，２同士を正常な接続状態になるように移行させるようにしてもよい。
【００５３】
具体的には、第１接続検出部３に、図４に示すように、通信信号線１７および電源線１８を切り替えるための切替部３４，３５が設けられている。切替部３４は、マスタＣＰＵ１１に接続される通信信号線１７を第１接合部１２の端子Ａ2または端子Ａ9に接続するように切り替えるためのものである。この切替部３４を切り替えるための切替信号は、マスタＣＰＵ１１から与えられる。
【００５４】
一方、切替部３５は、スイッチングトランジスタＴ１に接続される一方の電源線１８を第１接合部１２の端子Ａ4または端子Ａ7に接続するように、スイッチングトランジスタＴ２に接続される他方の電源線１８を第１接合部１２の端子Ａ5または端子Ａ6に接続するように、それぞれ切り替えるためのものである。この切替部３５を切り替えるための切替信号は、マスタＣＰＵ１１から与えられる。
【００５５】
このような構成におけるマスタＣＰＵの制御動作を、図５に示すフローチャートを参照して説明する。なお、図５におけるステップＳ１〜１３は、図３に示すフローチャートと同様である。ステップＳ１２においてコネクタケーブル５のコネクタの逆挿入接続が検出された場合、マスタＣＰＵ１１は、切替部３４，３５に対して切替信号を与え、通信信号線１７および電源線１８を切り替える（Ｓ１４）。
【００５６】
詳細には、切替部３４，３５が切り替えられることにより、マスタＣＰＵ１１に接続される通信信号線１７は、第１接合部１２の端子Ａ9から端子Ａ2に接続される。また、スイッチングトランジスタＴ１に接続される一方の電源線１８は、第１接合部１２の端子Ａ4から端子Ａ7に接続される。また、スイッチングトランジスタＴ２に接続される他方の電源線１８は、第１接合部１２の端子Ａ5から端子Ａ6に接続される。
【００５７】
その後、マスタＣＰＵ１１は、スイッチングトランジスタＴ１，Ｔ２をオンし、スレーブＣＰＵ２１に対して電源電圧を供給した後（Ｓ７）、マスタＣＰＵ１１との通信を開始する（Ｓ８）。
【００５８】
このように、たとえコネクタケーブル５の逆挿入接続が検出された場合でも、自動的に、第１接合部１２に関する通信信号線１７、電源線１８が切り替えられるので、スレーブＣＰＵ２１には、電源電圧が適切に与えられ、マスタＣＰＵ１１とスレーブＣＰＵ２１とは、良好に通信を行うことができる。
【００５９】
なお、上記切替部３４，３５の構成およびその接続構成は、上記した構成に限るものでない。また、上記切替部３４，３５は、マスタＣＰＵ１１の内部に設けられてもよい。また、上記切替部３４，３５は、上記したようなハードウェアによる構成に代えて、ソフトウェアによって実現されてもよい。
【００６０】
また、この接続検出装置には、図４に示していないが、接続状態を報知するための表示部が設けられていてもよい。表示部は、たとえばエラーの種類を色別に示す複数の発光ダイオードによって構成されてもよいし、複数個の文字が表示可能なたとえば液晶表示装置によって構成されてもよい。
【００６１】
たとえば、図５に示す制御動作において、ステップＳ９でその他の不良と判別された場合には、その旨の表示がされてもよい（Ｓ１５）。また、ステップＳ１３において、接続が不完全と判別された場合には、その旨の、その他の不良と判別された場合と異なる表示がされてもよい（Ｓ１６）。さらには、これらのエラーが音声によって報知されてもよい。
【００６２】
このようなエラー報知がされることにより、ユーザは、エラーが生じたことを認識することができ、それらに対応した適切な処置を施すことができる。たとえば、その他の不良と報知された場合には、コネクタケーブル５を他のコネクタケーブル５と交換して再度、接続状態を確認することができる。また、接続が不完全と報知された場合には、コネクタケーブル５の接続状態を確認して、再度、嵌め直すことができる。したがって、利便性の高い接続検出装置とすることができる。
【００６３】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、上記した接続検出装置は、基板同士を接続する場合について説明したが、これに代えて、機器同士を接続する場合、あるいは基板と機器とを接続する場合等に適用されてもよい。また、第１接続検出部３、および第２接続検出部４によって構成される接続検出装置は、これらの部分を種々の電子機器に適用されてもよい。また、上記実施形態では、スイッチングダイオードＤ１は、第２接続検出部４に設けられていたが、これに限らず、たとえば第１接続検出部３のループ回路Ｌ上に設けられていてもよい。
【図面の簡単な説明】
【図１】本発明に係る接続検出装置が適用される基板の概略斜視図である。
【図２】接続検出装置の構成を示す図である。
【図３】マスタＣＰＵの制御動作を示すフローチャートである。
【図４】変形例の接続検出装置の構成を示す図である。
【図５】変形例のマスタＣＰＵの制御動作を示すフローチャートである。
【符号の説明】
１ 第１基板
２ 第２基板
３ 第１接続検出部
４ 第２接続検出部
５ コネクタケーブル
１１ マスタＣＰＵ
１３ 第１信号発信部
１４ 第１信号検出部
１５ 第２信号検出部
１６ 第２信号発信部
２１ スレーブＣＰＵ
Ｔ１，Ｔ２ スイッチングトランジスタ
Ｄ１ スイッチングダイオード
【発明の属する技術分野】
本発明は、たとえば基板同士の接続状態を検出するための接続検出装置に関する。
【０００２】
【従来の技術】
従来より、基板同士（または電子機器同士等）を接続する場合、たとえば接続用のコネクタを両端に有するコネクタケーブルが、両基板に設けられた受け側コネクタ等に嵌め込まれて用いられる。このようなコネクタケーブルには、一方の基板から他方の基板に対して電源電圧を供給するための電源線が含まれていることがある。
【０００３】
【発明が解決しようとする課題】
ここで、作業者等がコネクタケーブルのコネクタの極性を誤って嵌め込んだ場合、あるいは片浮き状態に嵌め込んだ場合においては、電源線による他方の基板への電源供給が良好に行われないことが多い。特に、コネクタケーブルのコネクタの極性を誤って嵌め込んだ場合には、信号線等に電源電圧が供給されて、基板が損傷してしまうケースがある。したがって、損傷した基板を新たな基板と交換することになり、コストの増大を招くといった問題点がある。
【０００４】
そこで、汎用的に使用される規格品のコネクタでは、そのピン配列を工夫したり、コネクタの内側にノブを設けたりして、コネクタの誤挿入を防止するための対策が施されている。しかし、メーカ内部で使用されるコネクタでは、それを大量に用いる場合に、上記対策を施すとコスト増大につながるため、上記対策が施されないことが多い。
【０００５】
【発明の開示】
本発明は、上記した事情のもとで考え出されたものであって、コネクタ誤挿入時における、不適切な電源電圧の供給を未然に防止することのできる接続検出装置を提供することを、その課題とする。
【０００６】
上記の課題を解決するため、本発明では、次の技術的手段を講じている。
【０００７】
本発明によって提供される接続検出装置は、通信可能なデバイス同士を、一方のデバイスから他方のデバイスに対して電源電圧を供給するための電源線を含む接続部材によって接続するとき、上記接続部材による接続状態を検出するための接続検出装置であって、一方のデバイス側に設けられ、かつ他方のデバイスに対する電源電圧の供給を行うか否かを切り替える切替手段と、上記接続部材によって上記両デバイス間が正常状態に接続されることにより、一方のデバイスから上記接続部材および他方のデバイスを介して再び上記一方のデバイスに戻るように回路が形成され、その回路の向きに信号を流す方向性素子を含むループ回路に対して、上記接続部材の接続状態を検出するための確認信号を発信する信号発信手段と、上記方向性素子の順方向側に向けて上記信号発信手段によって上記確認信号を発信したときはその確認信号を検出し、かつ、上記方向性素子の逆方向側に向けて上記確認信号を発信したときはその確認信号を検出しない信号検出手段と、上記信号検出手段により上記確認信号が検出されたとき、上記他方のデバイスに電源電圧が供給されるように上記切替手段を切り替える切替制御手段とを備えることを特徴としている。ここで、上記デバイスとは、たとえばプリント基板や電子機器等をいう。
【００１１】
好ましい実施の形態によれば、上記接続部材は、複数の芯数を有するケーブルと、このケーブルの両端に繋がれたコネクタとによって構成されており、上記ループ回路は、上記コネクタ内の最も外側の端子を用いて形成されている。
【００１２】
本発明によれば、他方のデバイスに対する電源電圧の供給が、信号検出手段により確認信号が検出された後に行われる、すなわち、接続部材による接続状態が正常であると検出された後に行われるので、デバイスの損傷を未然に防止することができる。したがって、上記損傷によるコストの増大を抑えることができる。
【００１３】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【００１４】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。
【００１５】
図１は、本発明に係る接続検出装置が適用される基板の概略斜視図、図２は、接続検出装置の構成を示す図である。この接続検出装置は、図１に示すように、たとえば２枚のプリント基板１，２（以下、「第１基板１、第２基板２」という。）同士をコネクタケーブル５によって接続する際に、その接続状態を検出するためのものである。接続検出装置は、図２に示すように、第１基板１側に設けられた第１接続検出部３と、第２基板２側に設けられた第２接続検出部４とによって構成されている。
【００１６】
第１接続検出部３は、マスタＣＰＵ１１と、その周辺回路と、コネクタケーブル５を接合する第１接合部１２とを備えている。
【００１７】
一方、第２接続検出部４は、スレーブＣＰＵ２１と、その周辺回路と、コネクタケーブル５を接合する第２接合部２２とを備えている。
【００１８】
マスタＣＰＵ１１は、スレーブＣＰＵ２１と互いにデータのやり取りが可能な通信機能を有している。マスタＣＰＵ１１は、図示しないメモリに記憶されている動作プログラム等に基づいて各種の動作を制御する。
【００１９】
第１接合部１２は、第１基板１に取り付けられた受け側コネクタによって構成されている。第１接合部１２は、所定のピッチで直線状に配置されたオス型のピンからなる端子Ａ1〜端子Ａ10を有している。特に、端子Ａ1および端子Ａ10は、受け側コネクタの各端子のうち、最も外側に位置する端子とされている。
【００２０】
なお、第１接合部１２は、第１基板１がフレキシブル基板の場合、第１基板１の一端縁に導体パターンとして形成された端子群によって構成されてもよい。この場合、コネクタケーブル５のコネクタは、カードエッジ型コネクタとされる。また、コネクタ内の端子数は、１０個に限らず、それ以下またはそれ以上の個数であってもよい。また、コネクタ内における端子の配列は、1列に限らず、２列以上であってもよい。また、コネクタの形状は、上記角型に限らず、丸型等でもよい。
【００２１】
マスタＣＰＵ１１は、その内部に、パルス信号を出力するための第１信号発信部１３を備えている。このパルス信号は、コネクタケーブル５の接続を確認するための処理（後述）において用いられる。第１信号発信部１３は、抵抗Ｒ１を介して第１接合部１２の端子Ａ1に接続されている。マスタＣＰＵ１１は、第１信号発信部１３から出力されるパルス信号を検出するための第１信号検出部１４を備えている。第１信号検出部１４は、抵抗Ｒ２を介して第１接合部１２の端子Ａ10に接続されている。
【００２２】
また、マスタＣＰＵ１１は、第１信号検出部１４の入力に接続され、かつパルス信号を出力するための第２信号発信部１６を備えている。このパルス信号は、コネクタケーブル５の接続を確認するための処理（後述）において用いられる。さらに、マスタＣＰＵ１１は、第１信号発信部１３の出力に接続され、かつ第２信号発信部１６から発信されるパルス信号を検出するための第２信号検出部１５を備えている。
【００２３】
なお、図２に示すマスタＣＰＵ１１内の回路によれば、第１信号発信部１３の出力は、回り込んで第２信号検出部１５に入力されるように構成されているが、第１信号発信部１３からパルス信号が出力する際には、第２信号検出部１５では信号が入力されてもそれを認識しないように制御される。
【００２４】
同様に、第２信号発信部１６に出力は、回り込んで第１信号検出部１４に入力されるように構成されているが、第２信号発信部１６からパルス信号が出力される際には、第１信号検出部１４には信号が入力されてもそれを認識しないように制御される。
【００２５】
また、図には示していないが、マスタＣＰＵ１１は、第１基板１の制御中枢となるメインＣＰＵと接続されており、このメインＣＰＵの制御指令を受けて制御する構成としてもよい。あるいは、マスタＣＰＵ１１自体が第１基板１の制御中枢として機能する構成としてもよい。
【００２６】
マスタＣＰＵ１１には、スレーブＣＰＵ２１に対して電源電圧の供給を許可または阻止するための２つのスイッチングトランジスタＴ１，Ｔ２が接続されている。これらのスイッチングトランジスタＴ１，Ｔ２は、エミッタ端子が、第１基板１内に設けられ、かつ電源電圧を供給するための図示しない電源部に接続され、ベース端子がマスタＣＰＵ１１に接続され、コレクタ端子が電源線１８を介して第１接合部１２の端子Ａ4，Ａ5にそれぞれ接続されている。
【００２７】
マスタＣＰＵ１１には、スレーブＣＰＵ２１と通信を行うための通信信号線１７の一端が接続され、通信信号線１７の他端は、第１接合部１２の端子Ａ9に接続されている。
【００２８】
一方、第２基板２のスレーブＣＰＵ２１は、マスタＣＰＵ１１と互いにデータのやり取りが可能な通信機能を有している。スレーブＣＰＵ２１は、マスタＣＰＵ１１によって制御され、第１基板１から電源電圧が供給されることにより動作可能とされる。
【００２９】
第２接合部２２は、第２基板２に取り付けられた受け側コネクタによって構成されている。第２接合部２２は、所定のピッチで直線状に配置されたオス型のピンからなる端子Ｂ1〜端子Ｂ10を有している。端子Ｂ1および端子Ｂ10は、受け側コネクタの各端子のうち、最も外側に位置する端子とされている。
【００３０】
なお、第２接合部２２は、第２基板２が第１基板１と同様に、フレキシブル基板の場合、第２基板２の一端縁に導体パターンとして形成された端子群によって構成されてもよい。
【００３１】
第２接合部２２の端子Ｂ1は、スイッチングダイオードＤ１を介して、端子Ｂ10に接続されている。詳細には、端子Ｂ1は、スイッチングダイオードＤ１のアノード側に接続され、スイッチングダイオードＤ１のカソード側は、端子Ｂ10に接続されている。
【００３２】
スレーブＣＰＵ２１には、マスタＣＰＵ１１と通信を行うための通信信号線２３の一端が接続され、通信信号線２３の他端は、第２接合部２２の端子Ｂ9に接続されている。
【００３３】
スレーブＣＰＵ２１には、電源供給線２４の一端が接続され、電源供給線２４の他端は、第２接合部２２の端子Ｂ4,Ｂ5に接続されている。
【００３４】
また、図には示していないが、スレーブＣＰＵ２１は、第２基板２の制御中枢となるメインＣＰＵと接続されており、このメインＣＰＵの制御指令を受けて制御する構成としてもよい。あるいは、スレーブＣＰＵ２１自体が第２基板２の制御中枢として機能する構成としてもよい。
【００３５】
コネクタケーブル５は、第１基板１の第１接合部１２と、第２基板２の第２接合部２２とを１：１に接続するためのものであり、複数の芯数を有するケーブル３１と、このケーブル３１の両端に接続されたコネクタ３２，３３とによって構成されている。コネクタ３２，３３は、第１および第２接合部１２，２２の端子Ａ1〜Ａ10，端子Ｂ1〜Ｂ10に対応した、メス型のソケット端子を備え、第１および第２接合部１２，２２の端子数に応じた端子数を有している。なお、コネクタケーブル５は、いわゆるフレキシブルケーブルによって構成されていてもよい。
【００３６】
上記の構成によれば、コネクタケーブル５が第１基板１の第１接合部１２と、第２基板２の第２接合部２２との間に接続されると、第１および第２接合部１２，２２の各端子がコネクタケーブル５を介して接続される。
【００３７】
特に、第１接合部１２の端子Ａ1と、第２接合部２２の端子Ｂ1とが接続されるとともに、第１接合部１２の端子Ａ10と、第２接合部２２の端子Ｂ10とが接続される。
【００３８】
そのため、この接続状態においては、マスタＣＰＵ１１の第１信号発信部１３の出力が、第１接合部１２、コネクタケーブル５、第２基板２の第２接合部２２を通じて第２基板２のスイッチングダイオードＤ１に至り、スイッチングダイオードＤ１から第２接合部２２、コネクタケーブル５、第１接合部１２を介して、マスタＣＰＵ１１の第１信号検出部１４に至るループ回路Ｌを形成することになる。
【００３９】
本実施形態では、このループ回路Ｌを利用して第１基板１と第２基板２との接続状態を検出することができる。以下、接続状態の検出方法としてのマスタＣＰＵ１１の制御動作を、図３に示すフローチャートを参照して説明する。
【００４０】
作業員によりコネクタケーブル５が第１基板１および第２基板２に接続された後、マスタＣＰＵ１１は、所定の動作プログラムに基づいて制御処理を開始する。マスタＣＰＵ１１は、スレーブＣＰＵ２１との通信が必要となったと認識した場合（Ｓ１）、第１信号発信部１３からパルス信号を出力する（Ｓ２）。次いで、第１信号検出部１４において当該パルス信号を検出したか否かを判別する（Ｓ３）。
【００４１】
コネクタケーブル５の接続状態が、図２に示すように、正常状態であるならば、パルス信号は、第１信号発信部１３からコネクタケーブル５および第２接続検出部４のスイッチングダイオードＤ１を通じて再びコネクタケーブル５および第１接続検出部３に戻り、第１信号検出部１４に入力される。また、コネクタケーブル５の接続状態が、たとえば逆挿入された状態であるならば、パルス信号は、第２接続検出部４のスイッチングダイオードＤ１によって阻止され、第１信号検出部１４に入力されない。
【００４２】
ステップＳ３において、第１信号検出部１４においてパルス信号が検出できた場合（Ｓ３：ＹＥＳ）、次に、第２信号発信部１６からパルス信号を出力する（Ｓ４）。そして、第２信号検出部１５において第２信号発信部１６からを出力されたパルス信号を検出したか否かを判別する（Ｓ５）。
【００４３】
ステップＳ５において、第２信号検出部１５においてパルス信号を検出できなかったと判別した場合（Ｓ５：ＮＯ）、コネクタケーブル５による接続状態が正常であると認識する（Ｓ６）。すなわち、コネクタケーブル５が正常に接続されておれば、第１信号発信部１３から出力されたパルス信号は、第１信号検出部１４において検出され（Ｓ３：ＹＥＳ参照）、かつ第２信号発信部１６から出力されたパルス信号は、スイッチングダイオードＤ１によって阻止され、第２信号検出部１５においてパルス信号を検出できないからである。
【００４４】
次いで、マスタＣＰＵ１１は、スイッチングトランジスタＴ１，Ｔ２をオンにし、第１接続検出部３の電源線１８、コネクタケーブル５、および第２接続検出部４の電源線２４を介して第２基板２のスレーブＣＰＵ２１に電源電圧を供給する（Ｓ７）。そして、通信信号線１７，２３およびコネクタケーブル５を介してスレーブＣＰＵ２１との通信を開始する（Ｓ８）。
【００４５】
このように、第２基板２に対する電源電圧の供給は、コネクタケーブル５による接続状態が正常であると検出された後に行われる。換言すれば、コネクタケーブル５のコネクタ３２（またはコネクタ３３）が逆挿入されたときには第２基板２に電源電圧を供給しない。そのため、第２基板２の損傷を未然に防止することができ、上記損傷によるコストの増大を抑えることができる。
【００４６】
また、ステップＳ５において、第２信号検出部１５においてパルス信号を検出できたと判別した場合（Ｓ５：ＹＥＳ）、その他の不良と認識する（Ｓ９）。すなわち、ループ回路Ｌの途中にスイッチングダイオードＤ１が介在されているのにもかかわらず、第１信号発信部１３および第２信号発信部１６からのパルス信号がそれぞれ第１信号検出部１４および第２信号検出部１５によって検出されたため、コネクタケーブル５の端子間における短絡や第２基板２のスイッチングダイオードＤ１の損傷不良等が原因とされる不具合と認識される。なお、ステップＳ５において、第２信号検出部１５においてパルス信号を検出できたと判別した場合には（Ｓ５：ＹＥＳ）、第２接続検出部４のループ回路ＬにおいてスイッチングダイオードＤ１が存在しないタイプの第２基板が接続されていると認識されてもよい。
【００４７】
また、ステップＳ３において、第１信号検出部１４においてパルス信号を検出できなかったと判別した場合（Ｓ３：ＮＯ）、第２信号発信部１６からパルス信号を出力する（Ｓ１０）。そして、第２信号検出部１５においてパルス信号を検出したか否かを判別する（Ｓ１１）。
【００４８】
第２信号検出部１５においてパルス信号を検出できた場合（Ｓ１１：ＹＥＳ）、コネクタケーブル５が逆挿入に接続されたと認識する（Ｓ１２）。すなわち、第１信号発信部１３のパルス信号は、第１信号検出部１４では検出できなかったが、第２信号発信部１６のパルス信号は、第２信号検出部１５で検出できたので、この場合、スイッチングダイオードＤ１が逆接続されている場合に相当し、つまりコネクタケーブル５が逆挿入に接続されていると認識される。
【００４９】
さらに、ステップＳ１１において、第２信号検出部１５がパルス信号を検出できなかった場合（Ｓ１１：ＮＯ）、コネクタケーブル５による接続が不完全であると認識する（Ｓ１３）。この場合、第１信号発信部１３および第２信号発信部１６からのパルス出力が第１信号検出部１４および第２信号検出部１５によっていずれも検出されなかったため、コネクタケーブル５による接続が不完全、たとえば、コネクタケーブル５の斜め差しや片差し等でループ回路Ｌが形成されなかったと認識される。
【００５０】
ここで、上記したループ回路Ｌは、第１接合部１２の最も外側の端子、および第２接合部２２の最も外側の端子がそれぞれ利用されて形成されているため、上記のようにコネクタケーブル５が斜め差しや片差し等となっている場合には、即座にその状態を検出することができる。
【００５１】
また、第２接続検出部４のスイッチングダイオードＤ１が接続されていなくても、ループ回路Ｌを利用した上記検出方法により、コネクタケーブル５の斜め差しや片差し等を検出することができる。
【００５２】
ところで、上記した接続検出装置では、第１および第２基板１，２同士をコネクタケーブル５によって接続した場合、その接続状態を検出することができるが、さらに、たとえばその接続が逆挿入接続である場合に、それを修正して第１および第２基板１，２同士を正常な接続状態になるように移行させるようにしてもよい。
【００５３】
具体的には、第１接続検出部３に、図４に示すように、通信信号線１７および電源線１８を切り替えるための切替部３４，３５が設けられている。切替部３４は、マスタＣＰＵ１１に接続される通信信号線１７を第１接合部１２の端子Ａ2または端子Ａ9に接続するように切り替えるためのものである。この切替部３４を切り替えるための切替信号は、マスタＣＰＵ１１から与えられる。
【００５４】
一方、切替部３５は、スイッチングトランジスタＴ１に接続される一方の電源線１８を第１接合部１２の端子Ａ4または端子Ａ7に接続するように、スイッチングトランジスタＴ２に接続される他方の電源線１８を第１接合部１２の端子Ａ5または端子Ａ6に接続するように、それぞれ切り替えるためのものである。この切替部３５を切り替えるための切替信号は、マスタＣＰＵ１１から与えられる。
【００５５】
このような構成におけるマスタＣＰＵの制御動作を、図５に示すフローチャートを参照して説明する。なお、図５におけるステップＳ１〜１３は、図３に示すフローチャートと同様である。ステップＳ１２においてコネクタケーブル５のコネクタの逆挿入接続が検出された場合、マスタＣＰＵ１１は、切替部３４，３５に対して切替信号を与え、通信信号線１７および電源線１８を切り替える（Ｓ１４）。
【００５６】
詳細には、切替部３４，３５が切り替えられることにより、マスタＣＰＵ１１に接続される通信信号線１７は、第１接合部１２の端子Ａ9から端子Ａ2に接続される。また、スイッチングトランジスタＴ１に接続される一方の電源線１８は、第１接合部１２の端子Ａ4から端子Ａ7に接続される。また、スイッチングトランジスタＴ２に接続される他方の電源線１８は、第１接合部１２の端子Ａ5から端子Ａ6に接続される。
【００５７】
その後、マスタＣＰＵ１１は、スイッチングトランジスタＴ１，Ｔ２をオンし、スレーブＣＰＵ２１に対して電源電圧を供給した後（Ｓ７）、マスタＣＰＵ１１との通信を開始する（Ｓ８）。
【００５８】
このように、たとえコネクタケーブル５の逆挿入接続が検出された場合でも、自動的に、第１接合部１２に関する通信信号線１７、電源線１８が切り替えられるので、スレーブＣＰＵ２１には、電源電圧が適切に与えられ、マスタＣＰＵ１１とスレーブＣＰＵ２１とは、良好に通信を行うことができる。
【００５９】
なお、上記切替部３４，３５の構成およびその接続構成は、上記した構成に限るものでない。また、上記切替部３４，３５は、マスタＣＰＵ１１の内部に設けられてもよい。また、上記切替部３４，３５は、上記したようなハードウェアによる構成に代えて、ソフトウェアによって実現されてもよい。
【００６０】
また、この接続検出装置には、図４に示していないが、接続状態を報知するための表示部が設けられていてもよい。表示部は、たとえばエラーの種類を色別に示す複数の発光ダイオードによって構成されてもよいし、複数個の文字が表示可能なたとえば液晶表示装置によって構成されてもよい。
【００６１】
たとえば、図５に示す制御動作において、ステップＳ９でその他の不良と判別された場合には、その旨の表示がされてもよい（Ｓ１５）。また、ステップＳ１３において、接続が不完全と判別された場合には、その旨の、その他の不良と判別された場合と異なる表示がされてもよい（Ｓ１６）。さらには、これらのエラーが音声によって報知されてもよい。
【００６２】
このようなエラー報知がされることにより、ユーザは、エラーが生じたことを認識することができ、それらに対応した適切な処置を施すことができる。たとえば、その他の不良と報知された場合には、コネクタケーブル５を他のコネクタケーブル５と交換して再度、接続状態を確認することができる。また、接続が不完全と報知された場合には、コネクタケーブル５の接続状態を確認して、再度、嵌め直すことができる。したがって、利便性の高い接続検出装置とすることができる。
【００６３】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、上記した接続検出装置は、基板同士を接続する場合について説明したが、これに代えて、機器同士を接続する場合、あるいは基板と機器とを接続する場合等に適用されてもよい。また、第１接続検出部３、および第２接続検出部４によって構成される接続検出装置は、これらの部分を種々の電子機器に適用されてもよい。また、上記実施形態では、スイッチングダイオードＤ１は、第２接続検出部４に設けられていたが、これに限らず、たとえば第１接続検出部３のループ回路Ｌ上に設けられていてもよい。
【図面の簡単な説明】
【図１】本発明に係る接続検出装置が適用される基板の概略斜視図である。
【図２】接続検出装置の構成を示す図である。
【図３】マスタＣＰＵの制御動作を示すフローチャートである。
【図４】変形例の接続検出装置の構成を示す図である。
【図５】変形例のマスタＣＰＵの制御動作を示すフローチャートである。
【符号の説明】
１ 第１基板
２ 第２基板
３ 第１接続検出部
４ 第２接続検出部
５ コネクタケーブル
１１ マスタＣＰＵ
１３ 第１信号発信部
１４ 第１信号検出部
１５ 第２信号検出部
１６ 第２信号発信部
２１ スレーブＣＰＵ
Ｔ１，Ｔ２ スイッチングトランジスタ
Ｄ１ スイッチングダイオード
Claims (2)
- 通信可能なデバイス同士を、一方のデバイスから他方のデバイスに対して電源電圧を供給するための電源線を含む接続部材によって接続するとき、上記接続部材による接続状態を検出するための接続検出装置であって、
一方のデバイス側に設けられ、かつ他方のデバイスに対する電源電圧の供給を行うか否かを切り替える切替手段と、
上記接続部材によって上記両デバイス間が正常状態に接続されることにより、一方のデバイスから上記接続部材および他方のデバイスを介して再び上記一方のデバイスに戻るように回路が形成され、その回路の向きに信号を流す方向性素子を含むループ回路に対して、上記接続部材の接続状態を検出するための確認信号を発信する信号発信手段と、
上記方向性素子の順方向側に向けて上記信号発信手段によって上記確認信号を発信したときはその確認信号を検出し、かつ、上記方向性素子の逆方向側に向けて上記確認信号を発信したときはその確認信号を検出しない信号検出手段と、
上記信号検出手段により上記確認信号が検出されたとき、上記他方のデバイスに電源電圧が供給されるように上記切替手段を切り替える切替制御手段とを備えることを特徴とする、接続検出装置。 - 上記接続部材は、複数の芯数を有するケーブルと、このケーブルの両端に繋がれたコネクタとによって構成されており、
上記ループ回路は、上記コネクタ内の最も外側の端子を用いて形成されている、請求項１に記載の接続検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002182747A JP4082105B2 (ja) | 2002-06-24 | 2002-06-24 | 接続検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002182747A JP4082105B2 (ja) | 2002-06-24 | 2002-06-24 | 接続検出装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004031009A JP2004031009A (ja) | 2004-01-29 |
| JP2004031009A5 JP2004031009A5 (ja) | 2005-09-29 |
| JP4082105B2 true JP4082105B2 (ja) | 2008-04-30 |
Family
ID=31179160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002182747A Expired - Fee Related JP4082105B2 (ja) | 2002-06-24 | 2002-06-24 | 接続検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4082105B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11307603B2 (en) | 2019-09-13 | 2022-04-19 | Canon Kabushiki Kaisha | Electronic apparatus and control method for electronic apparatus |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4698247B2 (ja) * | 2005-02-10 | 2011-06-08 | ダイハツ工業株式会社 | ブレーキアシスト制御装置 |
| JP4276686B2 (ja) * | 2007-08-21 | 2009-06-10 | 住友ゴム工業株式会社 | タイヤ作用力の検出方法 |
| JP5598118B2 (ja) | 2010-06-28 | 2014-10-01 | 株式会社リコー | 電子機器および画像形成装置 |
| CN102411398A (zh) * | 2010-09-21 | 2012-04-11 | 鸿富锦精密工业（深圳）有限公司 | 主板 |
| JP2012099629A (ja) * | 2010-11-02 | 2012-05-24 | Funai Electric Co Ltd | Ｌｅｄ照明装置およびケーブル接続検知装置 |
| JP2019046343A (ja) * | 2017-09-06 | 2019-03-22 | ブラザー工業株式会社 | 画像形成装置 |
-
2002
- 2002-06-24 JP JP2002182747A patent/JP4082105B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11307603B2 (en) | 2019-09-13 | 2022-04-19 | Canon Kabushiki Kaisha | Electronic apparatus and control method for electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004031009A (ja) | 2004-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6945828B2 (en) | Sensor system and connector used therefor | |
| JP4082105B2 (ja) | 接続検出装置 | |
| CN106981262A (zh) | 显示面板以及故障检测方法 | |
| US20090146759A1 (en) | Circuit topology for multiple loads | |
| JP2007187448A (ja) | 電子回路基板の接続確認方法および電子機器 | |
| WO2003075026A1 (en) | Device with board abnormality detecting circuit | |
| JP2010008178A (ja) | コネクタ接続制御装置、コネクタ接続制御方法およびコネクタ接続制御プログラム | |
| CN116819272A (zh) | 板卡检测控制电路、方法、服务器系统 | |
| CN112130052B (zh) | 一种终端及其检测不良的方法 | |
| US20070088892A1 (en) | Control unit connectable to expansion unit | |
| JPH05134790A (ja) | ケーブルの誤接続防止回路 | |
| CN211426760U (zh) | 用于检测多芯连接器的连接的检测装置 | |
| JP2603767Y2 (ja) | モジュール装置 | |
| JP3161530B2 (ja) | 接続ケーブルの非接続に起因する制御システムの誤動作防止方式および方法 | |
| CN217158694U (zh) | 电路板装置和插接检测电路 | |
| JPH08256191A (ja) | データ処理装置 | |
| JP4593135B2 (ja) | コンピュータシステムおよび周辺装置並びに周辺装置の試験方法 | |
| JPH0676878A (ja) | 情報配線システムの配線切換盤 | |
| JP3042522B1 (ja) | プリント基板の異同検知機構 | |
| JP4225118B2 (ja) | 光伝送装置 | |
| JPH10239380A (ja) | コネクタ結合検知装置 | |
| JP2003100391A (ja) | 電源供給装置及び方法 | |
| CN113991882A (zh) | 设备电路、主机电路、无人设备及信号传输方法 | |
| JPH1127184A (ja) | データ伝送装置 | |
| JP2856215B2 (ja) | ユニット間ケーブルの接続状態検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050426 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080204 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |