JP4225118B2 - 光伝送装置 - Google Patents
光伝送装置 Download PDFInfo
- Publication number
- JP4225118B2 JP4225118B2 JP2003150147A JP2003150147A JP4225118B2 JP 4225118 B2 JP4225118 B2 JP 4225118B2 JP 2003150147 A JP2003150147 A JP 2003150147A JP 2003150147 A JP2003150147 A JP 2003150147A JP 4225118 B2 JP4225118 B2 JP 4225118B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- memory
- error
- data signal
- optical transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Communication System (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Description
【発明の属する技術分野】
本発明は、障害が発生した場合に具体的に故障箇所を推測することができるようにした光伝送装置に関する。
【0002】
【従来の技術】
従来から、光ファイバは、その特性を活かして主に基幹通信用途で利用されているが、それを用いた信号伝送方式は、送信側と受信側をそれぞれ1対1に接続した伝送を基本としている。
【0003】
一方、近年の超大規模集積回路(VLSI)の開発により、データ処理システムで使用する回路基板の回路機能が大幅に増大してきている。また、回路機能が増大化するにつれて各回路基板で使用する信号線数も増大化し、さらに各基板間をつなぐケーブルの芯線数も増大化してきた。このようなシステムにおいては、従来のような電線による伝送方式では、ケーブルの特性インピーダンスの不整合による反射や、電線の長さのばらつきからくる信号遅延、あるいは電線からの不要輻射による放射電磁界ノイズが避けられず、これらは信号の高速化を図る上で障害となっていた。
【0004】
この種の問題を解決する手段として光伝送による方法がある。光伝送で光ファイバを使用すれば不要輻射による放射電磁界ノイズを発生させることなく信号の高速化を図ることができ、さらに信号をシリアル化することで光ファイバの本数を少なくすることも可能である。以上のような理由により光ファイバは基幹通信用途に留まらず徐々に機器間、機器内、あるいはボード上のチップ間の信号伝送に応用が進みつつある。
【0005】
例えば、画像形成装置においては、高画質化、高速出力化に向けて開発される画像データは、年々データ量が増加する傾向にあり、また、プロセッサも改良が進み動作周波数が高くなる一方である。ここで、画像形成装置が扱う制御信号や画像データなどは、必ずしも一枚の基板内で処理されている訳ではなく、各機能を有した基板間を何らかの伝送媒体を介して伝送され処理される場合がある。この種の装置においては伝送技術、部品および材料に改良が加えられているものの、伝送速度が数十MHzを越えると電気的には容易に画像データなどを伝送できてなくなっているのが現状である。今後伝送速度が速くなれば電気的な伝送は更に難しくなり、正確に伝送するためにはケーブル長などに制約が発生してしまうことになる。このような課題に対して光ファイバ等の光伝送媒体を使う技術が報告されている。光伝送媒体には次のような利点がある。
a)ケーブルの長さに制約がないため、制御基板などを自由にレイアウトすることが出来る。
b)周波数帯域も広く、コネクタの接触状態にも影響されにくい。
c)放射ノイズがない。
【0006】
このような応用を考えるとき、光ファイバの接続方法を1対1に限定していては利用範囲が広がらないので、信号光を合流(結合)または分流(分岐)するために1対多、または多対多の接続方法が必要となる。その際、光ファイバを1対多、または多対多接続するために光分岐結合装置(光分岐装置および/または光結合装置)が使用される。これは、例えば光スターカプラのような部品が用いられるが、特許文献1に記載のような光シートバスを用いることもできる。
【特許文献1】
特開平10−123350号公報
【0007】
一方、光伝送装置においては、それに障害が発生した場合、そのエラー情報を所定装置に報告し、光伝送装置の保守を容易にする必要がある。そこで、例えば、特許文献2には、光受信部において障害が発生した場合のエラー処理方式について記載されている。
【特許文献2】
特開平2−56658号公報
この技術は、光受信部に発生した障害が、上位装置からのコマンドの認識を妨げるものであるか否かを判定するエラー判定手段を設け、コマンドの認識を妨げる障害であれば、制御部が送信部によりそのエラー情報を上位装置に報告するように構成したものであり、これにより、上位装置にはエラー情報が報告され、素早い対策が可能となるというものである。
【0008】
【発明が解決しようとする課題】
ところで、基板間等で使用する光伝送装置においては、例えばプロセッサの制御信号を光信号により伝送する場合、アドレスバス、データバスなど各基板共通の制御信号が多いため、上述のような光スターカプラや光シートバス等の光分岐結合装置を用いる。この種の光分岐結合装置を用いた光伝送装置では、障害が発生した場合、基板間の接続が1対多または多対多となるため、故障箇所がどこにあるのかを判断するのが難しい。またエラー情報をメモリなどを搭載している装置からプロセッサへ光伝送で通知するとき、エラー情報を伝送する伝送媒体そのものに故障が起きている事もあり、その場合には、より障害の特定が困難となる。上記特許文献2に記載のエラー処理方式では、1対1接続の光伝送におけるエラー判定は可能であるが、このような1対多接続または多対多接続の光伝送には応用することはできないという問題がある。
【0009】
従って本発明の目的は、1対多接続または多対多接続の光伝送においても、障害が発生した場合に故障箇所を短時間で推定可能な光伝送装置を提供することにある。
【0010】
【課題を解決するための手段】
上記目的は、プロセッサを搭載した第1の装置と、メモリを搭載した複数の第2の装置と、前記第1の装置から伝送されるデータ信号を分岐してそれぞれ前記複数の第2の装置に伝送する光分岐装置と、前記複数の第2の装置からそれぞれ伝送されるデータ信号を結合して前記第1の装置に伝送する光結合装置とを備えた光伝送装置であって、前記第1の装置から前記複数の第2の装置にデータ信号を伝送して前記複数の第2の装置の前記メモリに前記データ信号を書き込み、および前記メモリから読み出した前記データ信号を前記第1の装置で受信する過程で得られる前記データ信号のエラー情報に基づいて故障箇所を推測する光伝送装置により、達成される。
【0011】
ここで、前記エラー情報は、前記第1の装置から伝送された前記データ信号のエラーの有無、前記第1の装置で受信された前記データ信号のエラーの有無、および前記第1の装置から伝送された前記データ信号と前記第1の装置で受信された前記データ信号の不一致によるエラーの有無を含むことができる。前記第1の装置から伝送された前記データ信号のエラーの有無および前記第1の装置で受信された前記データ信号のエラーの有無は、それぞれ前記データ信号に付加された誤り訂正符号により検出することができる。また、本光伝送装置は、前記各エラーの有無を格納するエラー情報テーブルを有することができる。前記推測された故障箇所は上位装置に通知することができる。
【0012】
本発明に係る光伝送装置の故障診断方法は、プロセッサを搭載した第1の装置からデータ信号を光分岐装置を介してメモリを搭載した複数の第2の装置に伝送し、前記複数の第2の装置の前記メモリに前記データ信号を書き込み、および前記メモリから読み出した前記データ信号を光結合装置を介して前記第1の装置で受信し、前記第1の装置から伝送された前記データ信号のエラーの有無、前記第1の装置で受信された前記データ信号のエラーの有無、および前記第1の装置から伝送された前記データ信号と前記第1の装置で受信された前記データ信号の不一致によるエラーの有無に基づいて故障箇所を推測するものである。ここで、前記第1の装置から前記複数の第2の装置への前記データ信号の伝送は、前記複数の第2の装置に対して順次行うことができる。
このように構成することにより、1対多接続または多対多接続の光伝送においても、障害が発生した場合に故障箇所を短時間で具体的に推定することができるようになる。
【0013】
【発明の実施の形態】
以下、本発明の実施例について述べるが、その前に本発明の対象とされる光伝送装置の構成例を説明する。
図1は、光伝送装置の構成例を示す図である。機構系の動作や画像系処理用のASIC(Application specific IC)を制御する場合などに使われるCPU(Central Processing Unit:中央演算処理装置)には、CPUとその周辺デバイス(ASIC,メモリなど)を電気的に接続し制御するためにCPUインターフェースとも呼ばれるCPUバスがある。そのCPUバスの双方向データバスを光ファイバ接続で実現しようとするとき、図1に示すように、光信号の系統を送信側と受信側の2系統に分割する必要がある。
【0014】
本例の光伝送装置は、図1に示すように、マスター側装置1(以下、CPUボードという)と複数のスレーブ側装置2〜4(以下、メモリボード−1〜3という)を備える。CPUボード1は、CPU(プロセッサ)11、ディジタルASIC12、光送信器13、および光受信器14を有する。光送信器13は、1つ又は複数のレーザダイオード(LD)等の発光素子131、その駆動回路132、および光ファイバとの結合用の光コネクタ133を有する。光受信器14は、1つ又は複数のフォトダイオード(PD)等の受光素子141、受信回路142、および光ファイバとの結合用の光コネクタ143を有する。ASIC12には所定のクロック15が与えられる。
【0015】
メモリボード−1〜3は同一構成とすることができ、それぞれメモリ21、31、41、ディジタルASIC22、32、42、光送信器23、33、43、および光受信器24、34、44を有する。光送信器23、33、43はCPUボードの場合と同様に、1つ又は複数のレーザダイオード(LD)等の発光素子、その駆動回路、および光ファイバとの結合用の光コネクタ233、333、433を有する。光受信器24、34、44も同様に、1つ又は複数のフォトダイオード(PD)等の受光素子、受信回路、および光ファイバとの結合用の光コネクタ243、343、443を有する。尚、バリエーションとしてメモリ21,31,41の替わりに、ASICや汎用ICを備えていても良い。メモリもRAM(Random Access Memory)を別個に設けなくてもプロセッサ中の一時メモリを用いることができる。
【0016】
CPUボード1とメモリボード−1〜3との間は、下り光伝送路5と上り光伝送路6とにより接続される。下り光伝送路5は、光ファイバA、光分岐装置55、および複数の光ファイバB〜Dを有する。上り光伝送路6は、光ファイバE、光結合装置65、および複数の光ファイバF〜Hを有する。図1に示すように、光ファイバAは光コネクタ133に接続され、光ファイバB〜Dは光コネクタ243、343、443と接続される。また、光ファイバEは光コネクタ143に接続され、光ファイバF〜Hは光コネクタ233、333、433と接続される。ここで、光ファイバとしては、例えばプラスチック光ファイバ(POF)を用いることができるが、これに限定されない。光分岐装置55および光結合装置65としては、例えば光スターカプラ、または透過光拡散部を備えた光シートバス(特開平10−123350号公報、特開平10−282371号公報など)を用いることができる。なお、CPUボード1およびメモリボード−1〜3には、図示しない電源装置から電源が供給される。
【0017】
図2は、図1の光伝送装置における信号の流れの一例を示す図である。本図は、下り10チャンネル(D0〜D8,CLK)、上り5チャンネル(D’0〜D’3,CLK)の場合を示している。CPU(プロセッサ)を搭載している基板であるCPUボード1からASICやメモリなどを搭載している基板であるメモリボード−1〜3にデータを書込むときは、CPUボード1からアドレスAD、データDA、ライトWR、チップセレクトCSなどの各制御信号および誤り訂正符号やフレームクロック(CLK)等のその他の信号OTを光送信器から光伝送路5を介して送信する。メモリボード−1〜3はこれらの信号を光受信器により受信する。またCPUボード1はメモリボード−1〜3からデータを読み出すときは、まずCPUボード1からアドレスAD、リードRE、チップセレクトCSなどの信号を光送信器から光伝送路5を介して送信すると、メモリボード−1〜3は各光受信器により受信した信号に従い動作を実行する。そしてメモリボード−1〜3は光送信器から光伝送路6を介してデータDAおよび誤り訂正符号COなどの信号をCPUボード1に送る。本例では、戻りのフレームクロック(CLK’)信号は送らない。CPUボード1は光受信器によりそのデータ信号等を受信しデータを受け取ることができる。
【0018】
CPUボード1から光分岐装置55を経由してメモリボードに光信号を送信する場合、1対1接続による伝送の場合とは異なり、CPUボード1からの光信号は全てのメモリボード−1〜3に送信されることになる。これは光分岐装置55で分岐された信号が各メモリボードにそれぞれ到達するからである。従って、各メモリボードの受信側では自分に関係している信号であるかどうかを判定し、その結果、自分に対して送信されている信号であるならばその信号を受け取り、そうでなければ無視する判定装置を備える。この判定を行うために、各メモリボードには固有の識別番号が記憶されている。この識別番号はCPUボードより各メモリボードに付与することができる。
【0019】
上記光信号は通常シリアル信号に変換されて伝送されるが、電気信号と比較して信頼性が低いとされているため、一般的にはデータ信号より誤り訂正符号(ECC:Error Correction Code)を生成してデータ信号に付加して送信することがある。受信側は、受信したデータ信号と誤り訂正符号より、データ信号に誤り(エラー)が生じていないかを随時判定する。もしデータ信号に誤り(エラー)が生じていた場合は誤ったデータ信号を訂正したのち、後段にデータ信号を受け渡す。訂正できない程の誤り(エラー)であれば、伝送エラーとしてエラー情報を外部回路に通知する。
【0020】
本発明では、光伝送装置に障害が発生した場合、具体的に故障箇所を短時間で推定するため自己診断シーケンスを備えており、CPUボード1からメモリボード−1〜3にデータ信号を伝送してメモリボード−1〜3に搭載されたメモリにデータ信号を書き込み、および各メモリから読み出したデータ信号をCPUボード1で受信する過程で得られるデータ信号のエラー情報に基づいて故障箇所を推測する。このエラー情報は、後述するように、CPUボード1から伝送されたデータ信号のエラーの有無、CPUボード1で受信されたデータ信号のエラーの有無、およびCPUボード1から伝送されたデータ信号とCPUボード1で受信されたデータ信号の不一致によるエラーの有無を含む。各データ信号のエラーの有無は、それぞれデータ信号に付加された誤り訂正符号により検出することができる。
【0021】
この自己診断シーケンスを実行する手段は、CPUボード1内にハードウェアまたはソフトウェアとして備えることができる。本例では、CPUボード1内に設けられる図示しないメモリにこのソフトウェアが格納されており、このソフトウェアを用いてCPU11が自己診断シーケンスを実行させ、障害があった場合に、具体的に故障箇所を推定する。推測された故障箇所は上位装置に通知することができる。
【0022】
システムに電源を投入した直後は、通常、回路に障害が発生していないかどうかを確認する意味で、CPUボード1により自己診断シーケンスが開始される。この自己診断シーケンスは、場合によっては、一定時間毎またはイベント毎に実施することもできる。
【0023】
図3(a)、(b)は、本発明に係る光伝送装置の一実施例における自己診断シーケンスを示すフローチャートである。まず、CPUボード1からデータ信号が伝送されるメモリボード−Nについて、図3(a)のように、ステップ71にてN=0とし、メモリボードを1つずつ自己診断シーケンスにかけるため、ステップ72にてN=N+1とおく。次にステップ73にて、CPUボード1は、メモリボード−Nのメモリに任意のデータを書き込む。メモリボード−Nは、受信したデータ信号と誤り訂正符号信号より伝送エラーが発生していないかどうかを確認し、伝送エラーが発生していればデータ信号の訂正を行う。メモリボード−Nは、データ信号の訂正が可能であった場合はその旨を、不可能であった場合はその旨をエラー情報としてCPUボード1に通知する。
【0024】
CPUボード1は、ステップ74にて、メモリボード−Nからのエラー情報を受信できたかどうかを判断し、受信できなかった場合、ステップ75にて、エラー情報テーブルにエラー情報(送受信にエラー有り)を記録し、後述するステップ87にて次のメモリボード−Nの確認に移行する。一方、CPUボード1は、メモリボード−Nからのエラー情報を受信できた場合、ステップ76にて、誤り訂正符号(ECC)によりエラー有無の検出を行う。エラー有りのとき、CPUボード1は、ステップ77にて、誤り訂正符号によるデータ信号の訂正ができたかどうかを判断し、できなかった場合、ステップ78にて、エラー情報テーブルにエラー情報(メモリボード−N送信にデータ訂正できず)を記録し、後述するステップ87にて次のメモリボード−Nの確認に移行する。一方、CPUボード1は、ステップ77にて、誤り訂正符号によるデータ信号の訂正ができた場合、ステップ79にて、エラー情報テーブルにエラー情報(メモリボード−N送信にデータ訂正発生)を記録する。
【0025】
次にCPUボード1は、ステップ76においてECCによるエラー検出無し(データが正常)の場合、およびステップ77においてデータ信号の訂正ができた場合は、ステップ80にて、メモリボード−Nのメモリからデータ信号を読み出す。そして、CPUボード1は、ステップ81にて、読み出したデータ信号について誤り訂正符号(ECC)によりエラー有無の検出を行う。エラー有りのとき、CPUボード1は、ステップ82にて、誤り訂正符号によるデータ信号の訂正ができたかどうかを判断し、できなかった場合、ステップ83にて、エラー情報テーブルにエラー情報(メモリボード−N受信にデータ訂正できず)を記録し、後述するステップ87にて次のメモリボード−Nの確認に移行する。一方、CPUボード1は、ステップ82にて、誤り訂正符号によるデータ信号の訂正ができた場合、ステップ84にて、エラー情報テーブルにエラー情報(メモリボード−N受信にデータ訂正発生)を記録する。
【0026】
CPUボード1は、ステップ81においてECCによるエラー検出無し(データが正常)の場合、およびステップ82においてデータ信号の訂正ができた場合は、ステップ85にて、メモリボード−Nのメモリに書き込んだデータ信号とそれから読み出したデータ信号とを比較し、それが同じデータ信号かどうかを判断する。両者のデータ信号が不一致の場合、CPUボード1は、ステップ86にて、エラー情報テーブルにエラー情報(メモリボード−Nの書き込み/読み出しエラー)を記録し、後述するステップ87にて次のメモリボード−Nの確認に移行する。
CPUボード1は、ステップ85にて比較した両データ信号が同一ならば、ステップ87にて次のメモリボード−Nの確認に移行して、上記シーケンスを繰り返す。全てのメモリボード−Nの確認が終了すると、この自己診断シーケンスは終了となる。
【0027】
図4は、本発明に係る光伝送装置において自己診断シーケンスを実行して得られるエラー情報テーブルの一例を示す図である。このエラー情報テーブルにより、故障している可能性の高い部品を具体的に推測することができる。以下、図4に示すケース▲1▼〜▲8▼について説明する。
【0028】
ケース▲1▼:メモリボード−1〜3の全てが○印で各メモリにおいて正常な書き込み/読み出しができているので、故障箇所はないと推測される。
ケース▲2▼:メモリボード−1について、当該メモリに正常な書き込み/読み出しができないので×印とされている。そこで誤り訂正符号によるエラーの有無の検出状況について吟味する。光伝送路の下り(送信)でエラー有りの場合、図中で×印を付したCPUボード、メモリボード−1または光伝送路の下りBでの故障が推測される。光伝送路の上り(受信)でエラー有りの場合、CPUボード、メモリボード−1または光伝送路の上りFでの故障が推測される。エラー無しの場合、メモリボード−1での故障が推測される。
【0029】
ケース▲3▼:メモリボード−2について、当該メモリに正常な書き込み/読み出しができないので×印とされている。そこで誤り訂正符号によるエラーの有無の検出状況について吟味する。光伝送路の下り(送信)でエラー有りの場合、×印を付したCPUボード、メモリボード−2または光伝送路の下りCでの故障が推測される。光伝送路の上り(受信)でエラー有りの場合、CPUボード、メモリボード−2または光伝送路の上りGでの故障が推測される。エラー無しの場合、メモリボード−2での故障が推測される。
ケース▲4▼:メモリボード−1,2について、当該メモリに正常な書き込み/読み出しができないので×印とされている。そこで誤り訂正符号によるエラーの有無の検出状況について吟味する。光伝送路の下り(送信)でエラー有りの場合、×印を付した光分岐装置での故障が推測される。光伝送路の上り(受信)でエラー有りの場合、光結合装置での故障が推測される。エラー無しの場合、CPUボード、メモリボード−1,2での故障が推測される。
【0030】
ケース▲5▼:メモリボード−3について、当該メモリに正常な書き込み/読み出しができないので×印とされている。そこで誤り訂正符号によるエラーの有無の検出状況について吟味する。光伝送路の下り(送信)でエラー有りの場合、×印を付したCPUボード、メモリボード−3または光伝送路の下りDでの故障が推測される。光伝送路の上り(受信)でエラー有りの場合、CPUボード、メモリボード−3または光伝送路の上りHでの故障が推測される。エラー無しの場合、メモリボード−3での故障が推測される。
ケース▲6▼:メモリボード−1,3について、当該メモリに正常な書き込み/読み出しができないので×印とされている。そこで誤り訂正符号によるエラーの有無の検出状況について吟味する。光伝送路の下り(送信)でエラー有りの場合、×印を付した光分岐装置での故障が推測される。光伝送路の上り(受信)でエラー有りの場合、光結合装置での故障が推測される。エラー無しの場合、CPUボード、メモリボード−1,3での故障が推測される。
【0031】
ケース▲7▼:メモリボード−2,3について、当該メモリに正常な書き込み/読み出しができないので×印とされている。そこで誤り訂正符号によるエラーの有無の検出状況について吟味する。光伝送路の下り(送信)でエラー有りの場合、×印を付した光分岐装置での故障が推測される。光伝送路の上り(受信)でエラー有りの場合、光結合装置での故障が推測される。エラー無しの場合、CPUボード、メモリボード−2,3での故障が推測される。
ケース▲8▼:メモリボード−1〜3の全てについて、各メモリに正常な書き込み/読み出しができないので×印とされている。そこで誤り訂正符号によるエラーの有無の検出状況について吟味する。光伝送路の下り(送信)でエラー有りの場合、×印を付したCPUボード、光伝送路の下りAまたは光分岐装置での故障が推測される。光伝送路の上り(受信)でエラー有りの場合、CPUボード、光伝送路の上りEまたは光結合装置での故障が推測される。エラー無しの場合、CPUボードでの故障が推測される。
【0032】
故障箇所の推測に当っては、メモリボードと誤り訂正符号によるエラー検出と光シートバスの伝送路1対多または多対1を考慮して、エラー結果と結びつく箇所で、かつ可能性の高いところを故障であると推測する。データ信号と誤り訂正符号信号による判定において、例えばメモリボードで電気的に不具合が生じていた場合などはCPUボード1が読み出したデータは何回読み出してもエラーとなる可能性が高い。光伝送経路に対して徐々に不具合が生じてきた場合は、CPUボード1が読み出すデータ信号は正解/不正解を繰り返すこともある。故障箇所はこれらを踏まえて推測することになる。これらの情報を上位装置に通知することによって故障箇所を発見する時間の短縮が可能となり、その結果、システムのダウンタイムの短縮に結びつく。
【0033】
【発明の効果】
本発明によれば、1対多接続または多対多接続の光伝送においても、障害が発生した場合に故障箇所を短時間で推定可能な光伝送装置を得ることができる。
【図面の簡単な説明】
【図1】光伝送装置の構成例を示す図である。
【図2】図1の光伝送装置における信号の流れの一例を示す図である。
【図3】(a)、(b)は本発明に係る光伝送装置の一実施例における自己診断シーケンスを示すフローチャートである。
【図4】本発明に係る光伝送装置において自己診断シーケンスを実行して得られるエラー情報テーブルの一例を示す図である。
【符号の説明】
1 CPUボード
2〜4 メモリボード−1〜3
5 下り光伝送路
6 上り光伝送路
11 CPU
12、22、32、42 ASIC
13、23、33、43 光送信器
14、24、34、44 光受信器
55 光分岐装置
65 光結合装置
Claims (3)
- プロセッサを搭載した第1の装置と、メモリを搭載した複数の第2の装置と、前記第1の装置から伝送されるデータ信号を分岐してそれぞれ前記複数の第2の装置に伝送する光分岐装置と、前記複数の第2の装置からそれぞれ伝送されるデータ信号を結合して前記第1の装置に伝送する光結合装置と、前記データ信号を伝送する光伝送路とを備えた光伝送装置であって、前記第1の装置から前記複数の第2の装置にデータ信号を伝送して前記複数の第2の装置の前記メモリに前記データ信号を書き込み、および前記メモリから読み出した前記データ信号を前記第1の装置で受信する過程で得られる前記データ信号のエラー情報としての、前記複数の第2の装置の各メモリにおける正常な書き込みまたは読み出しの可または不可、および前記データ信号に付加された誤り訂正符号により検出されるエラーの有無と、前記エラー情報に対応して故障が推測される箇所としての前記第1の装置のプロセッサ、前記複数の第2の装置のメモリ、前記光分岐装置、前記光結合装置、および前記光伝送路との組み合わせに基づいて、前記第1の装置のプロセッサ、前記複数の第2の装置のメモリ、前記光分岐装置、前記光結合装置、および前記光伝送路のうちの1つまたは複数の故障箇所を前記第1の装置が推測することを特徴とする光伝送装置。
- 前記エラー情報としての、前記複数の第2の装置の各メモリにおける正常な書き込みまたは読み出しの可または不可、および前記データ信号に付加された誤り訂正符号により検出されるエラーの有無と、前記エラー情報に対応して故障が推測される箇所としての前記第1の装置のプロセッサ、前記複数の第2の装置のメモリ、前記光分岐装置、前記光結合装置および前記光伝送路との組み合わせを格納するエラー情報テーブルを有することを特徴とする請求項1記載の光伝送装置。
- 前記推測された故障箇所が上位装置に通知されることを特徴とする請求項1または2記載の光伝送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003150147A JP4225118B2 (ja) | 2003-05-28 | 2003-05-28 | 光伝送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003150147A JP4225118B2 (ja) | 2003-05-28 | 2003-05-28 | 光伝送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004356794A JP2004356794A (ja) | 2004-12-16 |
JP4225118B2 true JP4225118B2 (ja) | 2009-02-18 |
Family
ID=34046031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003150147A Expired - Fee Related JP4225118B2 (ja) | 2003-05-28 | 2003-05-28 | 光伝送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4225118B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4679304B2 (ja) * | 2005-08-29 | 2011-04-27 | 中国電力株式会社 | メディアコンバータ、障害発生表示システムおよび障害発生表示方法 |
CN109059198A (zh) * | 2018-07-23 | 2018-12-21 | 珠海格力电器股份有限公司 | 设备自动工程调试方法、装置、系统和计算机设备 |
-
2003
- 2003-05-28 JP JP2003150147A patent/JP4225118B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004356794A (ja) | 2004-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10417166B2 (en) | Implementing sideband control structure for PCIE cable cards and IO expansion enclosures | |
CN101802799B (zh) | 检测具有宽端口的存储子系统中电缆长度的设备和方法 | |
US8051338B2 (en) | Inter-asic data transport using link control block manager | |
US9697166B2 (en) | Implementing health check for optical cable attached PCIE enclosure | |
US20160147628A1 (en) | Detecting and sparing of optical pcie cable channel attached io drawer | |
US20230015354A1 (en) | Transmission system | |
US7650540B2 (en) | Detecting and differentiating SATA loopback modes | |
JP4225118B2 (ja) | 光伝送装置 | |
CN101385283A (zh) | 用于将忙碌介质信号发送至另一设备的方法与设备 | |
US6744810B1 (en) | Signal repeater for voltage intolerant components used in a serial data line | |
US20090024875A1 (en) | Serial advanced technology attachment device and method testing the same | |
US20020183009A1 (en) | Radio communication within a computer system | |
CN115729872A (zh) | 一种计算设备及pcie线缆连接的检测方法 | |
US20110153902A1 (en) | Test Interface Card and Testing Method | |
US7000170B2 (en) | Method and apparatus for generating CRC/parity error in network environment | |
US20050138217A1 (en) | Bus interface for optical transceiver devices | |
JP4082105B2 (ja) | 接続検出装置 | |
US20130067130A1 (en) | Bus control apparatus and bus control method | |
JP4186698B2 (ja) | 光伝送装置 | |
JPH05134790A (ja) | ケーブルの誤接続防止回路 | |
JP4069526B2 (ja) | 無線通信装置の検査方法および検査装置 | |
JP2022178950A (ja) | 情報処理装置及びその制御方法 | |
KR101304456B1 (ko) | 인쇄용 헤드 칩의 데이터 인터페이스 장치 및 방법 | |
JP2701769B2 (ja) | 活線挿抜方式 | |
JP4179054B2 (ja) | 光伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |