JP5594363B2 - 伝送装置及び伝送装置制御方法 - Google Patents

伝送装置及び伝送装置制御方法 Download PDF

Info

Publication number
JP5594363B2
JP5594363B2 JP2012517076A JP2012517076A JP5594363B2 JP 5594363 B2 JP5594363 B2 JP 5594363B2 JP 2012517076 A JP2012517076 A JP 2012517076A JP 2012517076 A JP2012517076 A JP 2012517076A JP 5594363 B2 JP5594363 B2 JP 5594363B2
Authority
JP
Japan
Prior art keywords
interface board
unit
interface
failure prediction
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012517076A
Other languages
English (en)
Other versions
JPWO2011148510A1 (ja
Inventor
信夫 指田
一茂 齊藤
和彦 秦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2011148510A1 publication Critical patent/JPWO2011148510A1/ja
Application granted granted Critical
Publication of JP5594363B2 publication Critical patent/JP5594363B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2005Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication controllers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/30Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/008Reliability or availability analysis
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/74Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Sources (AREA)

Description

本発明は、伝送装置及び伝送装置制御方法に関する。
従来、伝送装置には、回線異常やハードウェア故障をいった障害発生を見越して、運用系IF(InterFace:インタフェース)盤(ACT系)及び予備系IF盤(Standby(SBY)系)がともに実装され状態でサービス運用が行われている。このような伝送装置では、起動時から運用系IF盤に障害が発生するまでは、運用系IF盤で処理が行われている。そして、予備系IF盤は、障害が発生するまでは、待機状態に置かれており、運用系IF盤に障害が発生すると予備系IF盤に切り替わり、運用系IF盤が行っていた処理を予備系IF盤が引き継ぐ。運用系IF盤及び予備系IF盤で行われる処理とは、例えば電気信号と光信号との相互の変換を行う変換処理などや、送受信した信号に対して増幅などの所定の加工を加える処理などがある。
しかし、待機状態にもかかわらず予備系IF盤には電力の供給が行われており、予備系IF盤は電力を消費している。これは、運用系IF盤から予備系IF盤への切り替えが発生した場合に、瞬断が起こらないようにし、シームレスにユーザサービスを提供するためである。
これに対し、近年、伝送装置に用いられる製品の耐久性能の向上などにより、IF盤の信頼度が上がってきている。とすると、運用系IF盤に劣化が発生するなどして故障発生の危険が高くなるまでは、予備系IF盤に電力を供給せずに、予備系IF盤の動作を停止させておいても切り替えによる瞬断の発生の危険は少ない。
従来、予備系の光インタフェース盤の処理を停止させて消費電力を抑える技術が提案されている。また、通信を行っていない予備系送信部の電源をオフ状態にすることで消費電力を抑える技術が提案されている。
特開平7−95132号公報 特開2005−27173号公報
しかし、IF盤の信頼性が向上したとしても、IF盤を伝送装置に抜き差しや経時的な条件などにより運用系IF盤に劣化が発生するおそれがある。そして、運用系IF盤に劣化が発生し故障率が上昇した状態では、予備系IF盤への切り替えが発生する確率が高くなる。そのため、運用系IF盤が劣化した状態になった場合には、瞬断に対応するため予備系への切り替えに即時に対応できる状態にしておくことが好ましい。
この点、従来の予備系IF盤の処理を停止させる技術では、予備系IF盤に対する電力供給は行われているため、消費電力を十分に抑えられていない。また、電源をオフにして消費電力を抑える技術では、運用系IF盤が劣化し切り替え発生の確率が高くなっても、予備系IF盤に対して電源が供給されていないので、切り替え時に瞬断が発生するおそれがある。
開示の技術は、上記に鑑みてなされたものであって、伝送装置の消費電力を抑えるとともに、故障発生の際の瞬断の発生を抑制する伝送装置及び伝送装置制御方法を提供することを目的とする。
本願の開示する伝送装置及び伝送装置制御方法は、一つの態様において、受信部は、外部からの信号を受信する。また、電力供給部は、電力を供給する。そして、第1インタフェース盤は、自装置に対して挿抜可能であり、前記受信部が受信した信号に対して所定の処理を行う。また、第2インタフェース盤は、自装置に対して挿抜可能であり、前記受信部が受信した信号に対して前記所定の処理を行う。そして、切替制御部は、前記第1インタフェース盤又は前記第2インタフェース盤のいずれにも故障が発生していない場合に、前記第1インタフェース盤を選択し、前記第1インタフェース盤に故障が発生すると、前記第2インタフェース盤を選択するように切り替える。また、故障予測日算出部は、前記第1インタフェース盤の通電時間を基に、通電による前記第1インタフェース盤の劣化度を表す第1故障予測係数を求め、挿抜回数を基に挿抜による前記第1インタフェース盤の劣化度を表す第2故障予測係数を求め、前記第1インタフェース盤の予め決められた保証期間に前記第1故障予測係数及び前記第2故障予測係数を乗算し、実装日に加算することで故障予測日を算出する。そして、電力供給制御部は、前記第1インタフェース盤又は前記第2インタフェース盤のいずれにも故障が発生していない状態で、前記故障予測日に達していない場合には、前記電力供給部からの電力を前記第1インタフェース盤に供給させ、且つ前記第2インタフェース盤への供給を禁止し、前記故障予測日に達した場合には、前記第2インタフェース盤への切り替えは行わずに前記第2インタフェース盤への電力供給を開始することで、前記電力供給部からの電力を前記第1インタフェース盤及び前記第2インタフェース盤の双方へ供給させる。そして、送信部は、前記第1インタフェース盤又は前記第2インタフェース盤のうち前記切替制御部により選択された一方が処理した信号を送信する。
本願の開示する伝送装置及び伝送装置制御方法の一つの態様によれば、伝送装置の消費電力を抑えるとともに、故障発生の際の瞬断の発生を抑制するという効果を奏する。
図1は、実施例1に係る伝送装置のブロック図である。 図2は、実施例2に係る伝送装置のブロック図である。 図3は、各ユニットが保持するデータの一例を示す図である。 図4は、故障予測係数のテーブルの一例の図である。 図5は、各ユニットが取得する故障予測日算出情報を説明するための図である。 図6は、インタフェース盤における電源のON/OFFの仕組みを説明するための図である。 図7は、インタフェース盤及び制御盤における処理を説明するための図である。 図8は、インタフェース盤における処理のフローチャートである。 図9は、制御盤における処理のフローチャートである。 図10−1は、省電力設定を実施しない場合の消費電力を説明するための図である。 図10−2は、省電力設定を実施した場合の消費電力を説明するための図である。 図11−1は、省電力設定解除時の故障発生時の状態を説明するための図である。 図11−2は、故障発生後の状態を説明するための図である。 図11−3は、故障対処後の状態を説明するための図である。 図12は、故障予測日算出プログラムの更新及び更新後の処理を説明するための図である。
以下に、本願の開示する伝送装置及び伝送装置制御方法の実施例を図面に基づいて詳細に説明する。なお、以下の実施例により本願の開示する伝送装置及び伝送装置制御方法が限定されるものではない。
図1は、実施例1に係る伝送装置のブロック図である。図1に示すように、本実施例に係る伝送装置は、第1インタフェース盤1、第2インタフェース盤2、受信部3、電力供給部4、電力供給制御部5、切替制御部6及び送信部7を備えている。
受信部3は、外部から信号を受信する。そして、受信部3は、第1インタフェース盤1の第1信号処理部11及び第2インタフェース盤2の信号処理部21に外部から受信した信号を出力する。
第1インタフェース盤1は、第1信号処理部11を有している。第1インタフェース盤1は、電力供給部4から電力の供給を受けることで駆動する。第1インタフェース盤1は、信号の入力を受信部3から受ける。そして、第1信号処理部11は、受信部3から受信した信号に対し処理を施す。そして、第1インタフェース盤1は、処理した信号を送信部7へ出力する。本実施例では、第1インタフェース盤1を運用系のインタフェース盤とする。ここで、運用系のインタフェース盤とは、そのインタフェース盤に故障が発生するまでは、そのインタフェース盤で処理された信号が送信信号として用いられるインタフェース盤であるとする。
第2インタフェース盤2は、第2信号処理部21を有している。第2インタフェース盤2は、電力供給部4から電力の供給を受けることで駆動する。第2インタフェース盤2は、信号の入力を受信部3から受ける。そして、第2インタフェース盤2は、受信部3から受信した信号に対し処理を施す。そして、第2インタフェース盤2は、処理した信号を送信部7へ出力する。本実施例では、第2インタフェース盤2を予備系インタフェース盤とする。ここで、予備系インタフェース盤とは、運用系インタフェース盤と対となり一組の冗長構成を構成するインタフェース盤である。そして、予備系インタフェース盤は、自己と対となっている運用系インタフェース盤に故障が発生した場合に、自己が処理した信号が送信信号として用いられるインタフェース盤であるとする。第2インタフェース盤2は第1インタフェース盤1と対になり冗長構成を構成している。
切替制御部6は、第1インタフェース盤1又は第2インタフェース盤2から出力された信号のいずれか一方の信号が送信部7に入力されるように選択を切り替える。ここで、図1では信号を使用するインタフェース盤の選択の切り替えを物理的な切り替えとして図示したが、これは他の方法でもよい。例えば、切替制御部6は、両方の信号を受信して使用する信号以外の信号を破棄し、残った信号を送信部7へ出力するようにしても良い。本実施例では、第1インタフェース盤1が運用系のインタフェース盤であるので、切替制御部6は、第1インタフェース盤1に故障が発生する以前は、第1インタフェース盤1から出力された信号が送信部7に入力されるように切り替えを行う。そして、切替制御部6は、第1インタフェース盤1に故障が発生すると、第2インタフェース盤2から出力された信号が送信部7に入力されるように切り替えを行う。
電力供給制御部5は、第1インタフェース盤1が所定の劣化条件を満たしているか否かを判定する。そして、電力供給制御部5は、第1インタフェース盤1が所定の劣化条件を満たしていない場合には、電力供給部4に対して、第1インタフェース盤1に電源を供給させるとともに、第2インタフェース盤2への電力の供給を禁止する。そして、電力供給制御部5は、第1インタフェース盤2が所定の劣化条件を満たしている場合には、電力供給部4に対して、第1インタフェース盤1及び第2インタフェース盤2の双方に電源を供給させる。
送信部7は、処理が施された信号の入力を第1インタフェース盤1又は第2インタフェース盤2の切替制御部6が選択した側から受ける。そして、送信部7は、第1インタフェース盤1又は第2インタフェース盤2から入力された信号を外部に向けて出力する。
以上に説明したように、本実施例に係る伝送装置は、運用系インタフェース盤が所定の劣化条件を満たさない場合には、予備系インタフェース盤に電力を供給しない。そして、運用系インタフェース盤が所定の劣化条件を満たした場合に、予備系インタフェース盤への電力供給を開始する。これにより、運用系インタフェース盤における故障が発生する可能性が低い場合には、予備系インタフェース盤への電力供給を行わないようにすることができる。これにより、消費電力を抑えることができる。したがって、伝送装置の消費電力を抑えるとともに、故障発生の際の瞬断の発生を抑制することができる。
図2は実施例2に係る伝送装置のブロック図である。本実施例に係る伝送装置は、図2に示すように、第1インタフェース盤1、第2インタフェース盤2、受信部3、電力供給部4、電力供給制御部5、切替制御部6及び送信部7を有している。そして、本実施例では、第1インタフェース盤1が運用系インタフェース盤であるとし、第2インタフェース盤2が第1インタフェース盤1と対になる予備系インタフェース盤であるとする。ここで、図2では、第1インタフェース盤1と第2インタフェース盤2とが対となる1つの冗長構成の組み合わせのみを記載しているが、冗長構成の組み合わせは複数あってもよい。本実施例に係る伝送装置においても複数の冗長構成を有するものとする。以下ではインタフェース盤のことを「IF盤」と省略して呼ぶことがある。
受信部3は、外部から信号を受信する。そして、受信部3は、第1インタフェース盤1及び第2インタフェース盤2に外部から受信した信号を出力する。
第1インタフェース盤1は、第1信号処理部11、記憶部12、劣化条件算出部13及び電源ユニット14を備えている。第1インタフェース盤1は、伝送装置に対して抜きさしすることができる。さらに、第1インタフェース盤1は、いずれも図示しない実装回数用のカウンタ及び通電時間用のカウンタを備えている。さらに、第1インタフェース盤1は図示しない時計を有している。
第1インタフェース盤1は、第1インタフェース盤1が伝送装置に対して挿される毎に、実装回数用のカウンタをインクリメントしていく。すなわち、実装回数用のカウンタは第1インタフェース盤1が伝送装置に挿された回数をカウントしている。以下では、第1インタフェース盤1が伝送装置に挿された回数を第1インタフェース盤1の「実装回数」と呼ぶことがある。
また、第1インタフェース盤1は、伝送装置に挿された状態で毎日所定時刻を過ぎると通電時間用のカウンタをインクリメントしていく。すなわち、通電時間用のカウンタは、第1インタフェース盤1が伝送装置に挿入されている日数をカウントしていく。以下では、第1インタフェース盤1が伝送装置に挿されている日数を第1インタフェース盤1の「通電時間」と呼ぶことがある。ここで、本実施例では通電時間を日数としているが、この通電時間は第1インタフェース盤1が伝送装置に挿されている通算時間を用いても良い。
記憶部12は、ハードディスクやメモリなどの記憶装置である。そして、第1インタフェース盤1の記憶部12は、図3に示すような情報を記憶している。図3は、各ユニットが保持するデータの一例を示す図である。ここで、ユニットとは、各インタフェース盤や、MPU(Micro Processing Unit)盤及びSW(SWitch)盤などが含まれる。記憶部12は、実装回数用のカウンタがカウントした第1インタフェース盤1の実装回数及び通電時間用カウンタがカウントした第1インタフェース盤1の通電時間をそれぞれ記憶する。さらに、記憶部12は、後述する劣化条件算出部13が算出した故障予測日も記憶する。また、本実施例では、記憶部12には第1インタフェース盤1の保証期間も記憶されている。例えば、図3では、ユニット種別301のうちのIF#01が第1インタフェース盤1を表している。そして、第1インタフェース盤1の記憶部12は、保証期間302として10年、実装回数303として1回、通電時間304として2日、故障予測日305として2018年2月27日を記憶している。
第1信号処理部11は、受信部3から受信した信号に対して処理を施す。ここで、信号に対する処理とは、例えば、光信号と電気信号との相互変換、誤り検出、速度変換、信号の分配などである。
劣化条件算出部13は、メモリやハードディスクなどの記憶媒体を有している。劣化条件算出部13は、故障予測日算出式から故障予測日を求めるための故障予測係数のテーブルを記憶している。具体的には、劣化条件算出部13は、図4に示すようなテーブル401及びテーブル402を記憶している。図4は、故障予測係数のテーブルの一例の図である。故障予測日が劣化条件の一例である。
ここで、故障予測係数について説明する。図4のテーブル401は、通電時間を用いて仮故障予測日の算出を行うための通電時間に対する第1故障予測係数のテーブルである。テーブル401に示すように、通電時間のそれぞれの範囲に対して第1故障予測係数が決められている。例えば、通電時間411は通電時間が1日以上365日以下の通電時間の範囲を表しており、第1故障予測係数412が通電時間411に対応する第1故障予測係数である。すなわち、通電時間411のように、通電時間が1日以上365日以下のインタフェース盤では、第1故障予測係数412は90%となる。そして、故障予測算出式において、第1故障予測係数は各インタフェース盤の保証期間に対する値である。インタフェース盤はそれぞれ決められた保証期間を有している。しかし、インタフェース盤の通電時間によって日々劣化していく。そこで、テーブル401では、通電時間が長くなる毎に係数を小さくすることで、故障発生率が高くなるまでの期間が劣化にあわせて短く算出されるようにしている。
また、図4のテーブル402は、実装回数を用いて仮故障予測日から故障予測日を求めるための実装回数に対する第2故障予測係数のテーブルである。テーブル402に示すように、実装回数のそれぞれの範囲に対して第2故障予測係数が決められている。例えば、実装回数421は実装回数が1回以上100回以下の実装回数の範囲を表しており、第2故障予測係数422が実装回数421に対応する第2故障予測係数である。すなわち、実装回数421のように、実装回数が1回以上100回以下のインタフェース盤では、第2故障予測係数422は90%となる。そして、故障予測算出式において、第2故障予測係数は仮故障予測日に対する値である。インタフェース盤は実装回数によって徐々に劣化していく。そこで、テーブル402では、実装回数が多くなる毎に係数を小さくすることで、故障発生率が高くなるまでの期間が劣化にあわせて短く算出されるようにしている。
また、劣化条件算出部13は、故障予測日算出式を予め記憶している。本実施例では、劣化条件算出部13は、故障予測日算出式として以下の式を記憶している。
仮故障予測日までの期間=IF盤の保証期間×第1故障予測係数 (式1)
故障予測日=IF盤実装日+仮故障予測日までの期間×第2故障予測係数 (式2)
ここで、本実施例においてこれらの式は、故障の発生率が所定の値より高くなる故障予測日を算出するように、統計的に求められたものである。例えば、装置障害の発生パターンはバスタブ曲線と呼ばれるような曲線で表される。この曲線は初期不良が発生しその後安定期が続き、その後部品の経年劣化による障害の発生が多くなることを示す曲線である。そして、この曲線で表される装置障害の発生パターンから障害の発生が所定の値よりも高くなる点を特定し、故障予測日がその点と一致するように故障予測日算出式を生成するなどの方法で、故障予測日算出式が求められる。
次に、劣化条件算出部13による故障予測日の算出の動作を説明する。まず、劣化条件算出部13は、故障予測日に必要な情報である故障予測日算出情報を各部から取得する。図5は各ユニットが取得する故障予測日算出情報を説明するための図である。本実施例では、故障予測日算出情報として、図5に示すように保証期間、伝送装置に挿された日付(以下では、「実装日」と言うことがある。)、通電時間の現在値、第1故障予測係数、実装回数の現在値、第2故障予測係数がある。本実施例では、劣化条件算出部13は、第1インタフェース盤1の保証期間502を記憶部12から取得する。本実施例では、図3に示すように第1インタフェース盤1の保証期間302は10年であるので、劣化条件算出部13は、保証期間502として10年を取得する。次に、劣化条件算出部13は、第1インタフェース盤1の実装日503を後述する制御盤8の記憶部81から取得する。本実施例では、第1インタフェース盤1は2010年1月24日に伝送装置へ挿されたものとする。したがって、劣化条件算出部13は、実装日503として、2010年1月24日を取得する。また、劣化条件算出部13は、通電時間を記憶部12から取得して通電時間の現在値504とする。本実施例では図3に示すように、第1インタフェース盤1の通電時間は2日であるので、劣化条件算出部13は、通電時間の現在値504として2日を取得する。そして、劣化条件算出部13は、自己が記憶しているテーブル401から第1インタフェース盤1の第1故障予測係数505を取得する。本実施例では第1インタフェース盤1の通電時間が2日であるので、劣化条件算出部13は、第1故障予測係数505として90%を取得する。また、劣化条件算出部13は、実装回数を記憶部12から取得して実装回数の現在値506とする。本実施例では図3に示すように、第1インタフェース盤1の実装回数は1回であるので、劣化条件算出部13は、実装回数の現在値506として1日を取得する。そして、劣化条件算出部13は、自己が記憶しているテーブル402から第1インタフェース盤1の第2故障予測係数507を取得する。本実施例では第1インタフェース盤1の実装回数が1回であるので、劣化条件算出部13は、第2故障予測駅数507として90%を取得する。
劣化条件算出部13は、保証期間502、実装日503、通電時間の現在値504、第1故障予測係数505、実装回数の現在値506及び第2故障予測係数507を式1及び式2に用いて第1インタフェース盤1の故障予測日を算出する。
ここで、本実施例では、第1インタフェース盤1の実装日503は2010年1月24日であり、保証期間502が10年であるので、劣化条件算出部13は、IF盤最長保証日=2010年1月24日+3650日=2020年1月24日となる。
そして、本実施例では、第1インタフェース盤1の保証期間502は10年であり、第1故障予測係数505が90%であるので、劣化条件算出部13は、式1を用いて仮故障予測日までの期間=10年×90%=3285日と算出する。すなわち、仮故障予測日=2010年1月24日+3285日=2019年1月22日となる。さらに、第2故障予測係数が90%であるので、劣化条件算出部13は、式2を用いて故障予測日=2010年1月24日+3285×90%=2018年2月27日と算出する。
そして、劣化条件算出部13は、算出した第1インタフェース盤1の故障予測日を記憶部12に記憶させる。
電源ユニット14は、電力供給制御部5からの指示を受けて、自己の電源のON/OFFを行う。電源がONの場合には、電源ユニット14は、電力供給部4から供給を受けた電力を第1インタフェース盤1の各部に供給する。電源がOFFの場合には、電源ユニット14は、電力供給部4からの電力を受けない。電源ユニット14における電源のON/OFFの動作の詳細は後述する第2インタフェース盤2の電源ユニット24でまとめて説明する。
第2インタフェース盤2は、第2信号処理部21、記憶部22、劣化条件算出部23及び電源ユニット24を備えている。また、第2インタフェース盤2は、伝送装置に対して抜きさし可能である。
記憶部22は、ハードディスクやメモリなどの記憶装置である。そして、記憶部22は、第1インタフェース盤1の記憶部12と同様に図3に示すような情報を記憶している。
第2信号処理部21は、電源ユニット24がONの状態のときに、受信部3から受信した信号に対して、光信号と電気信号との相互変換や、誤り検出といった処理を施す。
劣化条件算出部23は、メモリやハードディスクなどの記憶媒体を有している。劣化条件算出部23は、第1インタフェース盤1の劣化条件算出部13と同様に故障予測日算出式から故障予測日を求めるための故障予測係数のテーブルを記憶している。また、劣化条件算出部23は、式1及び式2で表される故障予測日算出式を予め記憶している。劣化条件算出部23は、故障予測日に必要な情報である故障予測日算出情報を各部から取得する。そして、劣化条件算出部23は、式1及び式2に用いて第2インタフェース盤2の故障予測日を算出する。そして、劣化条件算出部23は、算出した第2インタフェース盤2の故障予測日を記憶部22に記憶させる。
電源ユニット24は、電力供給制御部5からの指示を受けて、自己の電源のON/OFFを行う。電源がONの場合には、電源ユニット24は、電力供給部4から供給を受けた電力を第2インタフェース盤2の各部に供給する。電源がOFFの場合には、電源ユニット24は、電力供給部4からの電力を受けない。
図6は、インタフェース盤における電源のON/OFFの仕組みを説明するための図である。ここで、図6を参照して第2インタフェース盤2における電源のON/OFFの仕組みについて説明する。図6に示すように、第2インタフェース盤2には、電源ユニット24の電源のON/OFFを行うための電源制御部241が設けられている。また、制御盤8には電源ユニット83及びCPU53を有する。ここで、CPU53は、電力供給制御部5の一部でもよい。また、第2インタフェース盤2と制御盤8とはそれぞれ個別に電力供給部4から電力の供給が行われている。制御盤8は、電源ユニット83により電力の供給を受ける。電源ユニット83は、電力をCPU53などの制御盤8に設けられた各部へ供給する。CPU53は、第2インタフェース盤2に設けられた電源制御部241に対して電源ユニット24の電源のON/OFFを行う制御命令を出力する。電源制御部241は、CPU53からの制御を受けて、電源ユニット24の電源のON/OFFを行う。
このように、制御盤8に設けられたCPU53によって第2インタフェース盤2の電源ユニット24の電源のON/OFFの制御が行われる。そして、制御盤8と第2インタフェース盤2との電力供給は独立している。そのため、第2インタフェース盤2を伝送装置に挿した状態でも、第2インタフェース盤2への電力の供給を止めることができる。ここでは、第2インタフェース盤2を例に説明したが、電源ユニット24と同様の構成を有する電源ユニットを持つ他のインタフェース盤においても同様の動作で電源のON/OFFが行える。
ここで、本実施例では、第2インタフェース盤2が運用系インタフェースとなる場合に、故障予測日による第1インタフェース盤1の電源の制御を行うために、第2インタフェース盤2に劣化条件算出部23を設けている。第2インタフェース盤2が運用系インタフェースとなる場合とは、例えば、第1インタフェース盤1が故障した後に、復旧した場合に第2インタフェース盤2が運用系となり、第1インタフェース盤1が予備系となるような運用をする場合である。だだし、第2インタフェース盤2を運用系として用いない場合、すなわち、第1インタフェース盤1の故障が復旧すると再度第1インタフェース盤1を運用系とする場合、第2インタフェース盤2の劣化条件を求めなくても良い。その場合、第2インタフェース盤2には劣化条件算出部23などがなくてもよい。
本実施例では、電力供給制御部5、切替制御部6、記憶部81及び報知部82は図2の一点鎖線で囲われて示されている制御盤8に設けられている。具体的には、MPU盤及びSW盤が制御盤8の一例である。そして、SW盤は、切替制御部6の一例である。
電力供給制御部5は、カレンダーを有している。電力供給制御部5は、運用系インタフェース盤の故障予測日を取得する。本実施例では第1インタフェース盤1が運用系インタフェースであるので、電力供給制御部5は、劣化条件算出部13が算出した故障予測日の入力を劣化条件算出部13から受ける。そして、電力供給制御部5は、現在の日付が第1インタフェース盤1の故障予測日を超えているか否かを判定する。
現在の日付が第1インタフェース盤1の故障予測日を超えていない場合、電力供給制御部5は、電源ユニット24の電源をOFFにする。これにより、第2インタフェース盤2の電源ユニット24に対する電力供給部4からの電力供給が禁止される。以下では、電源をOFFにして、インタフェース盤への電力供給を禁止することを「省電力設定」と言うことがある。ここで、本実施例では、電力供給制御部5は、伝送装置に第2インタフェース盤2を挿したときに、一度は第2インタフェース盤2への電力供給を行なう。その後、電力供給制御部5は、電源ユニット24の電源をOFFにして、第2インタフェース盤2に電力が供給されないようにし、第2インタフェース盤2に省電力設定を行う。第2インタフェース盤2を伝送装置に挿した時点で第2インタフェース盤2に電力供給をすることで、伝送モジュールの製品名、ビットレート、製品図番、製造番号、等のフィジカル・インベントリ(physical inventory)が読み出されて、制御盤8に記憶される。
現在の日付が故障予測日を超えている場合、電力供給制御部5は、報知部82に対して、故障予測警報を報知するよう指示する。そして、電力供給制御部5は、電源ユニット24の電源をONにする。これにより、第2インタフェース盤2の電源ユニット24に対して電力供給部4から電力が供給される。
また、本実施例では、電力供給制御部5は、管理者から省電力設定の解除日の指定の入力を受けることができる。省電力設定の解除日の入力が行われた場合、電力供給制御部15は、電源ユニット24の電源をOFFにして省電力設定を行った後、現在の日付が解除日を超えているか否かを判定する。解除日を超えている場合には、電力供給制御部5は、電源ユニット24の電源をONにする。解除日を超えていない場合には、電力供給制御部5は、電源ユニット24の電源をOFFにしたままとする。本実施例では、電力供給制御部5は、解除日の指定がある場合には、故障予測日よりも指定された解除日を優先して動作する。ここで、本実施例では、管理者による計画的運用を実施するため、解除日の入力による省電力設定の解除動作を設けたが、この解除日の設定は無くても本実施例の伝送装置は動作可能である。
報知部82は、故障予測警報の報知の指示を電力供給制御部5から受けて、伝送装置の管理者に故障予測警報を放置する。ここで、本実施例では、より安全性を高めるため、第1インタフェース盤1が故障する確立が高くなってきていることを管理者に知らせているが、この報知は行わなくても本実施例の伝送装置は動作可能である。
記憶部81は、ハードディスクやメモリなどの記憶装置を有する。また、記憶部81は、カレンダーを有している。そして、記憶部81は、第1インタフェース盤1が伝送装置に挿入された日付である実装日を記憶する。ここで、本実施例では記憶部81がカレンダーを有している場合で説明しているが、これは他の方法でもよく、例えば、記憶部81は、電力供給制御部5のカレンダーを用いても良い。
本実施例では第1インタフェース盤1が運用系インタフェースであるので、切替制御部6は、第1インタフェース盤1に故障が発生したと判定するまで、データ処理を行わせるインタフェースとして第1インタフェース盤1を選択する。そして、切替制御部6は、第1インタフェース盤1で処理されたデータが送信部7に送信されるよう回路を切り替える。
さらに、切替制御部6は、第1インタフェース盤1の状態情報を取得している。この状態情報とは、温度やエラー情報などである。そして、切替制御部6は、第1インタフェース盤1が所定の条件を満たしたときに、第1インタフェース盤1に障害が発生したと判定する。例えば、第1インタフェース盤1においてデータ送信不可のエラーが発生すると、切替制御部6は、第1インタフェース盤1に障害が発生したと判定する。そして、切替制御部6は、データ処理を行わせるインタフェースとして第2インタフェース盤2を選択する。そして、切替制御部6は、第2インタフェース盤2で処理されたデータが送信部7に送信されるよう回路を切り替える。ここで、図2では回路の切り替えを物理的な切り替えとして図示したが、これは他の方法でもよい。例えば、切替制御部6は、まず両方の信号を受信して、その上で使用する信号以外の信号を破棄し、残った信号を送信部7へ入力するようにしても良い。
次に、図7を参照して、インタフェース盤の電源ON/OFFの制御の全体的な処理について説明する。図7は、インタフェース盤及び制御盤における処理を説明するための図である。
まず、制御盤8の記憶部81には、第1インタフェース盤1が伝送装置に挿されると、その挿された日付である実装日が記憶される。また、制御盤8の記憶部81には、第2インタフェース盤2が伝送装置に挿されると、その挿された日付である実装日が記憶される。
また、第1インタフェース盤1の記憶部12には自己の実装回数及び自己の通電時間が記憶されている。そして、劣化条件算出部13は、記憶部12に記憶されている実装回数及び通電時間、並びに制御盤8の記憶部81に記憶されている第1インタフェース盤1の実装日を読み出し、故障予測日算出式を用いて第1インタフェース盤1の故障予測日を算出する。そして、劣化条件算出部13は、記憶部12に故障予測日を記憶させる。
また、第2インタフェース盤2の記憶部22には自己の実装回数及び自己の通電時間が記憶されている。そして、劣化条件算出部23は、記憶部22に記憶されている実装回数及び通電時間、並びに制御盤8の記憶部81に記憶されている第2インタフェース盤2の実装日を読み出し、故障予測日算出式を用いて第2インタフェース盤2の故障予測日を算出する。そして、劣化条件算出部23は、記憶部22に故障予測日を記憶させる。
制御盤8に設けられた電力供給制御部5は、より詳細には故障予測日読出部51及び故障予測日超過判定部52を有している。
故障予測日読出部51は、第1インタフェース盤1の記憶部12から故障予測日を読出し、故障予測日超過判定部52に出力する。また、故障予測日読出部51は、第2インタフェース盤2の記憶部22から故障予測日を読出し、故障予測日超過判定部52に出力する。
故障予測日超過判定部52は、現在の日付と運用系インタフェース盤である第1インタフェース盤1の故障予測日を比較し、故障予測日を超過しているか否かを判定する。そして、故障予測日超過判定部52は、判定結果を電力供給制御部5に出力する。ここで、本実施例では、運用系インタフェース盤が第1インタフェース盤1の場合で説明したが、第2インタフェース盤2が運用系インタフェース盤の場合、故障予測日超過判定部52は、第2インタフェース盤2の故障予測日を用いて判定を行う。
電力供給制御部5は、故障予測日超過判定部52から判定結果の入力を受ける。そして、故障予測日を超過していない場合には、電力供給制御部5は、省電力設定の実行を決定し、第2インタフェース盤2の電源をOFFし省電力設定を行う。また、故障予測日を超過している場合には、電力供給制御部5は、第2インタフェース盤2の電源をONし、省電力設定を解除する。
次に、図8を参照して、省電力設定における第1インタフェース盤1の処理の流れを説明する。図8は、インタフェース盤における処理のフローチャートである。以下では、インタフェース盤として第1インタフェース盤1を例に説明する。
第1インタフェース盤1は、伝送装置に挿されることで実装回数用のカウンタをインクリメントし、自己の実装回数のデータを記憶部12に保存する(ステップS101)。
さらに、第1インタフェース盤1は、所定の時刻を過ぎると通電時間用のカウンタをインクリメントし、自己の通電時間のデータを記憶部12に保存する(ステップS102)。
劣化条件算出部13は、記憶部12に記憶されている通電時間及び実装回数、並びに制御盤8に設けられた記憶部81に記憶されている実装日時を取得し、故障予測日算出式を用いて第1インタフェース盤1の故障予測日を算出する(ステップS103)。
そして、劣化条件算出部13は、算出した故障予測日を記憶部12に保存する(ステップS104)。
さらに、劣化条件算出部13は、所定の期間が過ぎる毎に故障予測日を算出し記憶部12に記憶されている故障予測日を更新する(ステップS105)。
次に、図9を参照して、省電力設定における制御盤8の処理の流れを説明する。図9は、制御盤8における処理のフローチャートである。
制御盤8は、第1インタフェース盤1又は第2インタフェース盤2が伝送装置に挿されると、その挿された日付である実装日を記憶部81に保存する(ステップS201)。
電力供給制御部5は、第1インタフェース盤1の記憶部12及び第2インタフェース盤の記憶部22からそれぞれの故障予測日を読み出す(ステップS202)。
そして、電力供給制御部5は、予備系インタフェース盤である第2インタフェース盤2の電源をOFFにする(ステップS203)。これにより、省電力設定が行われる。
電力供給制御部5は、管理者による省電力設定の解除日の指定があるか否かを判定する(ステップS204)。解除日の指定がない場合(ステップS204否定)、電力供給制御部5は、現在の日付が故障予測日を超えているか否かを判定する(ステップS205)。故障予測日を超えていない場合(ステップS205否定)、電力供給制御部5は、そのまま待機する。これに対して、故障予測日を超えている場合(ステップS205肯定)、電力供給制御部5は、予備系インタフェース盤である第2インタフェース盤2に対して電源ユニット24の電源のONを指示する(ステップS207)。
これに対して、解除日の指定がある場合(ステップS204肯定)、電力供給制御部5は、現在の日付が解除日となったか否かを判定する(ステップS206)。解除日になっていない場合(ステップS206否定)、電力供給制御部5は、そのまま待機する。これに対して、解除日になっている場合(ステップS206肯定)、電力供給制御部5は、予備系インタフェース盤である第2インタフェース盤2に対して電源ユニット24の電源のONを指示する(ステップS207)。
ここで、以上の説明では、第1インタフェース盤1及び第2インタフェース盤2を用いた冗長構成における省電力設定を説明したが、本実施例では、同様の省電力設定を、冗長化された他のユニットにおいても設定している。他のユニットとは、MPU盤やSW盤などである。本実施例では、MPU盤及びSW盤が1対の組として冗長構成が組まれている。そして、MPU盤及びSW盤に第1インタフェース盤1と同じように記憶部、劣化条件算出部及び電力供給制御部5によって電源のON/OFFの制御が可能な電源ユニットを設けてある。そして、第1インタフェース盤1と同様に、MPU盤及びSW盤の記憶部に実装時間及び通電時間を記憶させ、劣化条件算出部により故障予測日を算出して、その故障予測日を用いて電力供給制御部5が、MPU盤及びSW盤の電源ユニットの電源のON/OFFの制御を行う。これにより、冗長化されたMPU盤やSW盤においても省電力設定を行うことが可能となる。このように、MPU盤やSW盤を冗長構成にしたほうがより耐障害性が高くなり、さらに、それらに省電力設定を実施することで消費電力を抑えることが可能となる。ただし、本実施例では、耐障害性を向上させるため、MPU盤及びSW盤を冗長化しそれらに対しても省電力設定を設定したが、インタフェース盤のみが冗長化されている構成でも本実施例に係る伝送装置は動作可能である。そして、その場合でも、インタフェース盤の省電力はできるので、消費電力を抑えることが可能である。
次に、図10−1及び図10−2を参照して、省電力設定による消費電力削減の効果について説明する。図10−1は、省電力設定を実施しない場合の消費電力を説明するための図である。また、図10−2は、省電力設定を実施した場合の消費電力を説明するための図である。ここでは、インタフェース盤、MPU盤及びSW盤が冗長化されており、それら全てに省電力設定が設定されているとして説明する。
図10−1では、伝送装置610は、予備系であるMPU613、運用系であるMPU614、クロック出力装置であるCLOCK615、増幅器であるAMP616、予備系スイッチであるSW617、運用系スイッチであるSW618というユニットを有する。また、伝送装置610は、インタフェース盤としてIF#01〜IF#16までを備える。ここで、インタフェース盤611がIF#01であり、インタフェース盤612が、IF#02である。そして、紙面に向かって横に並んでいるインタフェース盤は一対の組となっており冗長構成を構成している。そして、紙面に向かって左側のインタフェース盤が運用系インタフェース盤であり、紙面に向かって右側のインタフェース盤が予備系インタフェース盤である。例えば、インタフェース盤611(IF#01)とインタフェース盤612(IF#02)とは冗長構成となっており、インタフェース盤611が運用系インタフェース盤であり、インタフェース盤612が予備系インタフェース盤である。
そして、伝送装置610は、図10−1に示すように、省電力設定を実施しない場合には全てのユニットに対して電力が供給されている。そして、本実施例では、MPU613やCLOCK615などのロングサイズのユニットでは、各ユニットあたり8Aが消費されるものとする。また、インタフェース盤611であるIF#01やインタフェース盤612であるIF#02などのハーフサイズのユニットでは、各ユニットあたり4Aが消費されるものとする。この場合、全てのユニットに電力が供給されているので、使用電力の合計は112Aとなる。
この伝送装置610に省電力設定を設定すると、図10−2に示すような状態となる。図10−2のグレーアウトしたユニットが、そのユニットの電源がOFFにされ電力供給が禁止されたユニットである。すなわち、MPU613、SW617、及び紙面に向かって右側のインタフェース盤の電源がOFFとなっている。例えば、冗長化されたインタフェース盤611(IF#01)及びインタフェース盤612(IF#02)では、運用系のインタフェース盤611には電力が供給されているが、予備系のインタフェース盤612には電力が供給されていない。したがって、インタフェース盤612の電力消費が抑えられる。この場合、使用電力の合計は、64Aとなる。したがって、全てのユニットに電力を供給する場合に比べて、43%の消費電力の削減が可能となる。
次に、図11−1〜図11−3を参照して、省電力設定解除後の故障発生時の動作について説明する。図11−1は、省電力設定解除時の故障発生時の状態を説明するための図である。図11−2は、故障発生後の状態を説明するための図である。図11−3は、故障対処後の状態を説明するための図である。
図11−1では、伝送装置700のインタフェース盤702の省電力設定が解除されたものとする。図11−1に示すように、故障予測日が過ぎるなどしてインタフェース盤702の省電力設定が解除されると、インタフェース盤701及びインタフェース盤702の双方に電力が供給される。この状態で、インタフェース盤701であるIF#01に故障が発生したものとする。
すると、故障が発生したため、図11−2のように、インタフェース盤701には電力の供給が行われなくなり、インタフェース盤702に電力が供給される。そして、切替制御部6によりインタフェース盤702で処理した信号が送信部7に送られるように切り替えが行われる。
その後、図11−3のように、IF#01の修理がなされるなどして、インタフェース盤701の障害が復旧される。そして、管理者の判断によりインタフェース盤701又はインタフェース盤702のいずれを運用系にするかが決定される。本実施例では、インタフェース盤701を運用系に、インタフェース盤702を予備系にして、故障前の状態に戻して使用するとする。そこで、インタフェース盤702に省電力設定が設定され、インタフェース盤702への電力の供給が禁止される。ここで、インタフェース盤701を修理交換する際に、インタフェース盤701を抜いても、実装回数や通電時間のデータは保持され続ける。そのため、インタフェース盤701を再度挿した場合、インタフェース盤701の実装回数や通電時間は故障前から継続して累積される。そのため、インタフェース盤701の故障予測日も継続することになる。ここで、本実施例では、実装回数や通電時間をインタフェース盤が保持するようにしたが、インタフェース盤を抜く際に制御盤8の記憶部81に実装回数や通電時間を記憶させ、インタフェース盤を挿し直したときに記憶部81からデータを読み込んでもよい。
以上に説明したように、本実施例に係る伝送装置は、冗長化されたインタフェース盤やその他ユニットの故障予測日を求め、故障予測日以前であれば予備系への電力供給を禁止する。これにより、予備系での電力の消費が削減できるため、消費電力を削減することができる。また、故障予測日より後には予備系へも電力供給を行うため、故障が発生しても中断することなく処理を継続することができる。そして、統計的な故障の発生率に基づいて、故障予測日を求めているので、故障予測日より後には故障の発生率が高くなる。すなわち、本実施例に係る伝送装置は、故障の発生率が高くなった場合には、予備系に電力が供給されいつでも切り替えができるようになっている。これにより、伝送装置の消費電力を抑えるとともに、故障発生の際の瞬断の発生を抑制することができる。
ここで、本実施例では、故障予測日の算出にあたって、統計的に故障の発生に大きな影響を及ぼすと考えられる通電時間及び実装回数をパラメータとして用いた。しかし、故障予測日算出のパラメータとしては、統計的に故障の発生に寄与すると考えられる他のパラメータを用いても良い。例えば、回線のエラービットや発熱量やインタフェース盤の通算のデータ処理量などを故障予測日算出のパラメータとして用いてもよい。
次に、実施例3に係る伝送装置について説明する。本実施例に係る伝送装置は、故障予測日算出式を含む故障予測算出プログラムを更新することが、実施例2と異なるものである。本実施例に係る伝送装置のブロック図も図2で表される。また、図12は、故障予測日算出プログラムの更新及び更新後の処理を説明するための図である。
図12のように、運用系のMPU801は、サーバなどの外部装置から最新の故障予測プログラム810をダウンロードする。この故障予測プログラム810には故障予測日算出式などが含まれている。また、故障予測プログラム810には故障予測日算出のための新たなパラメータを含むことも可能である。そして、インタフェース盤802はMPU801から最新の故障予測プログラム810を取得する。そして、インタフェース盤802は、故障予測プログラム810を再インストールするなどして更新する。そして、インタフェース盤801の劣化条件算出部13は、記憶部12に記憶されている実装回数及び通電時間、さらに新たに指定されたその他のパラメータなどを故障予測プログラム810に用いて、新しい故障予測日を算出する。そして、劣化条件算出部13は、新しく算出した故障予測日を記憶部12に記憶させる。
電力供給制御部5は、新しく算出された故障予測日を用いて、省電力設定及び省電力設定の解除を実施する。
以上に説明したように、本実施例に係る伝送装置は、故障予測日算出式を含む故障予測プログラムを更新することができる。この故障予測プログラムでは新しいパラメータを故障予測日算出に用いることもでき、故障予測日の算出に新たなパラメータを追加することができる。これにより、各装置や運用所条件に適した故障予測日の算出ができるようになり、故障発生率が高くなる故障予測日をより正確に求めることができ、より障害発生による信号の伝送の中断の危険を軽減することが可能となる。
1 第1インタフェース盤
2 第2インタフェース盤
3 受信部
4 電力供給部
5 電力供給制御部
6 切替制御部
7 送信部
8 制御盤
11 第1信号処理部
12 記憶部
13 劣化条件算出部
14 電源ユニット
21 第2信号処理部
22 記憶部
23 劣化条件算出部
24 電源ユニット
81 記憶部
82 報知部

Claims (5)

  1. 外部からの信号を受信する受信部と、
    電力を供給する電力供給部と、
    前記受信部が受信した信号に対して所定の処理を行う第1信号処理部を備え、自装置に対して挿抜可能な第1インタフェース盤と、
    前記受信部が受信した信号に対して前記所定の処理を行う第2信号処理部を備え、自装置に対して挿抜可能な第2インタフェース盤と、
    前記第1インタフェース盤又は前記第2インタフェース盤のいずれにも故障が発生していない場合に、前記第1インタフェース盤を選択し、前記第1インタフェース盤に故障が発生すると、前記第2インタフェース盤を選択するように切り替える切替制御部と、
    前記第1インタフェース盤の通電時間を基に、通電による前記第1インタフェース盤の劣化度を表す第1故障予測係数を求め、挿抜回数を基に挿抜による前記第1インタフェース盤の劣化度を表す第2故障予測係数を求め、前記第1インタフェース盤の予め決められた保証期間に前記第1故障予測係数及び前記第2故障予測係数を乗算し、実装日に加算することで故障予測日を算出する故障予測日算出部と、
    前記第1インタフェース盤又は前記第2インタフェース盤のいずれにも故障が発生していない状態で、前記故障予測日に達していない場合には、前記電力供給部からの電力を前記第1インタフェース盤に供給させ、且つ前記第2インタフェース盤への供給を禁止し、前記故障予測日に達した場合には、前記第2インタフェース盤への切り替えは行わずに前記第2インタフェース盤への電力供給を開始することで、前記電力供給部からの電力を前記第1インタフェース盤及び前記第2インタフェース盤の双方へ供給させる電力供給制御部と、
    前記第1インタフェース盤又は前記第2インタフェース盤のうち前記切替制御部により選択された一方が処理した信号を送信する送信部と
    を備えたことを特徴とする伝送装置。
  2. 前記第1インタフェース盤と前記第2インタフェース盤との組を複数備えたことを特徴とする請求項1に記載の伝送装置。
  3. 前記第1インタフェース盤及び前記第2インタフェース盤の制御を行う制御部を備えた第1制御盤及び第2制御盤をさらに備え、
    前記切替制御部は、前記第1制御盤又は前記第2制御盤のいずれにも故障が発生していない場合に、前記第1制御盤を選択し、前記第1制御盤に故障が発生すると、前記第2制御盤を選択するように切り替える切替制御部と、
    電力供給制御部は、前記第1制御盤又は前記第2制御盤のいずれにも故障が発生していない状態で、前記第1制御盤が所定の劣化条件を満たさない場合には、前記電力供給部からの電力を前記第1制御盤に供給させ、且つ前記第2制御盤への供給を禁止し、前記第1制御盤が前記所定の劣化条件を満たした場合には、前記電力供給部からの電力を前記第1制御盤又は前記第2制御盤の双方へ供給させる
    ことを特徴とする請求項1に記載の伝送装置。
  4. 受信した信号に対して所定の処理を行う挿抜可能な第1インタフェース盤及び第2インタフェース盤を有する伝送装置制御方法であって、
    外部からの信号の受信するステップと、
    電力を供給するステップと、
    前記第1インタフェース盤の通電時間を基に、通電による前記第1インタフェース盤の劣化度を表す第1故障予測係数を求め、挿抜回数を基に挿抜による前記第1インタフェース盤の劣化度を表す第2故障予測係数を求め、前記第1インタフェース盤の予め決められた保証期間に前記第1故障予測係数及び前記第2故障予測係数を乗算し、実装日に加算することで故障予測日を算出するステップと、
    前記第1インタフェース盤又は前記第2インタフェース盤のいずれにも故障が発生していない状態で、前記故障予測日に達したか否かを判定するステップと、
    前記故障予測日に達していない場合には、電力を前記第1インタフェース盤に供給させ、且つ前記第2インタフェース盤への供給を禁止するステップと、
    前記故障予測日に達した場合には、前記第2インタフェース盤への切り替えは行わずに前記第2インタフェース盤への電力供給を開始することで、電力を前記第1インタフェース盤及び前記第2インタフェース盤の双方のインタフェース盤へ供給させるステップと、
    前記第1インタフェース盤又は前記第2インタフェース盤のいずれにも故障が発生していない場合に、前記第1インタフェース盤を選択するステップと、
    前記第1インタフェース盤が受信した信号に対して処理を行うステップと、
    前記第1インタフェース盤が処理した信号を送信するステップと、
    前記第1インタフェース盤に故障が発生すると、前記第2インタフェース盤を選択するように切り替えるステップと、
    前記第2インタフェース盤が受信した信号に対して処理を行うステップと、
    前記第2インタフェース盤が処理した信号を送信するステップと
    を有することを特徴とする伝送装置制御方法。
  5. 前記電力供給制御部は、予め決められた解除日を記憶しており、前記解除日に到達すると、第2インタフェース盤への電力供給を開始することを特徴とする請求項1に記載の伝送装置。
JP2012517076A 2010-05-28 2010-05-28 伝送装置及び伝送装置制御方法 Expired - Fee Related JP5594363B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/059141 WO2011148510A1 (ja) 2010-05-28 2010-05-28 伝送装置及び伝送装置制御方法

Publications (2)

Publication Number Publication Date
JPWO2011148510A1 JPWO2011148510A1 (ja) 2013-07-25
JP5594363B2 true JP5594363B2 (ja) 2014-09-24

Family

ID=45003516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012517076A Expired - Fee Related JP5594363B2 (ja) 2010-05-28 2010-05-28 伝送装置及び伝送装置制御方法

Country Status (3)

Country Link
US (1) US9032257B2 (ja)
JP (1) JP5594363B2 (ja)
WO (1) WO2011148510A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9551744B2 (en) * 2013-02-04 2017-01-24 Hamilton Sundstrand Corporation Detecting early failures in printed wiring boards
CN104168134B (zh) * 2014-07-21 2020-12-15 上海寰创通信科技股份有限公司 单板异常后数据业务不中断的分布式无线热点控制系统
US10048996B1 (en) * 2015-09-29 2018-08-14 Amazon Technologies, Inc. Predicting infrastructure failures in a data center for hosted service mitigation actions
JP7081176B2 (ja) * 2018-01-29 2022-06-07 沖電気工業株式会社 電子機器システム、運用系/待機系切換方法及びプログラム
CN116915584B (zh) * 2023-09-08 2023-12-08 新华三技术有限公司 一种在网计算异常处理方法及装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61108230A (ja) * 1984-10-31 1986-05-26 Toshiba Corp 現用予備切換方式
JPS6473935A (en) * 1987-09-16 1989-03-20 Fujitsu Ltd Subscriber radio standby system changeover system
JPH04147014A (ja) * 1990-10-09 1992-05-20 Toshiba Corp 設備機器の保全装置
JPH07264171A (ja) * 1994-03-16 1995-10-13 Fujitsu Ltd 冗長系伝送路運用システム及び冗長系伝送路運用方法
JPH08236968A (ja) * 1995-02-22 1996-09-13 Nippon Telegr & Teleph Corp <Ntt> プリント板前面パネル
JPH11168410A (ja) * 1997-12-03 1999-06-22 Kdd 伝送路切替制御装置
JPH11341547A (ja) * 1998-05-25 1999-12-10 Kokusai Electric Co Ltd 無線基地局制御装置
JP2005038954A (ja) * 2003-07-17 2005-02-10 Kyocera Mita Corp プリント基板、通信装置、及び電気装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629881A (ja) * 1992-03-24 1994-02-04 Nec Corp 伝送路切替方式
JPH0795132A (ja) 1993-09-20 1995-04-07 Fujitsu Ltd 冗長系伝送路運用方式
JP2005027173A (ja) 2003-07-04 2005-01-27 Shimada Phys & Chem Ind Co Ltd 無線通信装置の送信部制御方法
US7284147B2 (en) * 2003-08-27 2007-10-16 International Business Machines Corporation Reliable fault resolution in a cluster
JP2009038688A (ja) * 2007-08-03 2009-02-19 Furuno Electric Co Ltd 無線装置
US8159956B2 (en) * 2008-07-01 2012-04-17 Finisar Corporation Diagnostics for serial communication busses
US8595550B1 (en) * 2011-03-30 2013-11-26 Google Inc. Back-up power for a network switch

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61108230A (ja) * 1984-10-31 1986-05-26 Toshiba Corp 現用予備切換方式
JPS6473935A (en) * 1987-09-16 1989-03-20 Fujitsu Ltd Subscriber radio standby system changeover system
JPH04147014A (ja) * 1990-10-09 1992-05-20 Toshiba Corp 設備機器の保全装置
JPH07264171A (ja) * 1994-03-16 1995-10-13 Fujitsu Ltd 冗長系伝送路運用システム及び冗長系伝送路運用方法
JPH08236968A (ja) * 1995-02-22 1996-09-13 Nippon Telegr & Teleph Corp <Ntt> プリント板前面パネル
JPH11168410A (ja) * 1997-12-03 1999-06-22 Kdd 伝送路切替制御装置
JPH11341547A (ja) * 1998-05-25 1999-12-10 Kokusai Electric Co Ltd 無線基地局制御装置
JP2005038954A (ja) * 2003-07-17 2005-02-10 Kyocera Mita Corp プリント基板、通信装置、及び電気装置

Also Published As

Publication number Publication date
WO2011148510A1 (ja) 2011-12-01
US9032257B2 (en) 2015-05-12
JPWO2011148510A1 (ja) 2013-07-25
US20140136879A1 (en) 2014-05-15

Similar Documents

Publication Publication Date Title
JP5594363B2 (ja) 伝送装置及び伝送装置制御方法
JP4743242B2 (ja) 給電システム及び給電方法
JP4838112B2 (ja) 消費電力調整プログラム,装置,および処理方法
US10606716B2 (en) Dynamically adjusting power disturbance hold up times
JP5263933B2 (ja) マルチ電源装置、該装置に用いられる電力供給方法、及び電力供給制御プログラム
JP5659894B2 (ja) ソフトウェア更新装置、ソフトウェア更新方法、及びソフトウェア更新プログラム
JP2007213167A (ja) 電力制御プログラム、サーバシステム、および電力制御方法
JP2010191595A (ja) 電力配分システムおよび方法
CN104349001B (zh) 信息处理装置及其控制方法
CN102339264B (zh) 一种星载电子系统设备即插即用控制方法及系统
JP5626884B2 (ja) 電力供給管理システム及び電力供給管理方法
JP5445572B2 (ja) コンピュータシステム、待機電力削減方法、及びプログラム
JP2006268742A (ja) コンピュータシステム及びその制御方法
JP2007068321A (ja) 無停電電源システム
JP5115710B2 (ja) 多重構成制御装置、多重構成制御方法、及び多重構成制御プログラム
US8527792B2 (en) Power saving method and apparatus thereof
JP5583054B2 (ja) 監視システム
JP2010152742A (ja) 通信制御装置
JP2008108101A (ja) 電源制御システム及び方法、電子装置、プログラム
JP2020095511A (ja) 電源管理装置、電源管理方法、及び電源管理プログラム
JP2007279952A (ja) 機器
JP2006101592A (ja) 制御装置および給電制御方法
US10374453B2 (en) Uninterruptible power supply and control method there of
JP2007179094A (ja) 情報処理装置および該情報処理装置にて実行される消費電力制御方法
JP2010147803A (ja) 通信装置および通信装置起動時の運用情報復元方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140721

R150 Certificate of patent or registration of utility model

Ref document number: 5594363

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees