JP5593465B2

JP5593465B2 - 液晶表示装置及び電子機器

Info

Publication number: JP5593465B2
Application number: JP2014090805A
Authority: JP
Inventors: 舜平山崎; 裕吾後藤
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-04-18
Filing date: 2014-04-25
Publication date: 2014-09-24
Anticipated expiration: 2021-04-18
Also published as: US6690437B2; JP2014157362A; JP2017111452A; JP6401722B2; JP2013190833A; JP2016053745A; JP5079124B2; JP5178934B2; JP6353562B2; JP2011180616A; US20010040655A1; JP5679536B2; JP2018063444A; JP2012190043A; JP2013054384A; JP5764728B2; JP2015135531A; JP2014067067A; JP5542267B2; JP2014115660A

Description

本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装
置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およ
びその様な電気光学装置を部品として搭載した電子機器に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用
いて薄膜トランジスタ（以下、ＴＦＴと呼ぶ）を構成する技術が注目されている。ＴＦＴ
はＩＣや電気光学装置のような電子デバイスに広く応用され、特に液晶表示装置のスイッ
チング素子として開発が急がれている。

液晶表示装置において、高品位な画像を得るために、画素電極をマトリクス状に配置し
、画素電極の各々に接続するスイッチング素子としてＴＦＴを用いたアクティブマトリク
ス型液晶表示装置が注目を集めている。

アクティブマトリクス型液晶表示装置には大きく分けて透過型と反射型の二種類のタイ
プが知られている。

特に、反射型の液晶表示装置は、透過型の液晶表示装置と比較して、バックライトを使
用しないため、消費電力が少ないといった長所を有しており、モバイルコンピュータやビ
デオカメラ用の直視型表示ディスプレイとしての需要が高まっている。

なお、反射型の液晶表示装置は、液晶の光学変調作用を利用して、入射光が画素電極で
反射して装置外部に出力される状態と、入射光が装置外部に出力されない状態とを選択し
、明と暗の表示を行わせ、さらにそれらを組み合わせることで、画像表示を行うものであ
る。一般に反射型の液晶表示装置における画素電極は、アルミニウム等の光反射率の高い
金属材料からなり、薄膜トランジスタ（以下、ＴＦＴと呼ぶ）等のスイッチング素子に電
気的に接続している。

また、液晶表示装置においては、アモルファスシリコンまたはポリシリコンを半導体と
したＴＦＴをマトリクス状に配置して、各ＴＦＴに接続された画素電極とソース線とゲー
ト線とがそれぞれ形成された素子基板と、これに対向配置された対向電極を有する対向基
板との間に液晶材料が挟持されている。また、カラー表示するためのカラーフィルタは対
向基板に貼りつけられている。そして、素子基板と対向基板にそれぞれ光シャッタとして
偏光板を配置し、カラー画像を表示している。

このカラーフィルタは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の着色層と、画素の間隙だけを
覆う遮光マスクとを有し、光を透過させることによって赤色、緑色、青色の光を抽出する
。また、遮光マスクは、一般的に金属膜（クロム等）または黒色顔料を含有した有機膜で
構成されている。このカラーフィルタは、画素に対応する位置に形成され、これにより画
素ごとに取り出す光の色を変えることができる。なお、画素に対応した位置とは、画素電
極と一致する位置を指す。

カラーフィルタの遮光マスクとして金属膜を用いた従来の液晶表示パネルでは、他の配
線との寄生容量が形成され信号の遅延が生じやすいという問題が生じていた。また、カラ
ーフィルタの遮光マスクとして黒色顔料を含有した有機膜を用いた場合、製造工程が増加
するという問題が生じていた。

本発明は、遮光マスク（ブラックマトリクス）を用いることなく、ＴＦＴ及び画素間を
遮光する画素構造を特徴としている。遮光する手段の一つとして、対向基板上に遮光部と
して２層の着色層を積層した膜（赤色の着色層と青色の着色層との積層膜、あるいは赤色
の着色層と緑色の着色層との積層膜）を素子基板のＴＦＴと重なるよう形成することを特
徴としている。

本明細書では、「赤色の着色層」とは、着色層に照射された光の一部を吸収し、赤色の
光を抽出するものである。また、同様に「青色の着色層」とは、着色層に照射された光の
一部を吸収し、青色の光を抽出するものであり、「緑色の着色層」とは、着色層に照射さ
れた光の一部を吸収し、緑色の光を抽出するものである。

本明細書で開示する発明の構成は、第１の着色層と第２の着色層の積層からなる第１の
遮光部と、前記第１の着色層と第３の着色層の積層からなる第２の遮光部とを有している
ことを特徴とする電気光学装置である。

また、他の発明の構成は、ＴＦＴと、第１の着色層と第２の着色層の積層からなる
第１の遮光部と、前記第１の着色層と第３の着色層の積層からなる第２の遮光部とを有
し、前記第１の遮光部及び前記第２の遮光部は、少なくとも前記ＴＦＴのチャネル形成
領域と重なって形成されていることを特徴とする電気光学装置である。

また、他の発明の構成は、複数の画素電極と、第１の着色層と第２の着色層の積層
からなる第１の遮光部と、前記第１の着色層と第３の着色層の積層からなる第２の遮光
部とを有し、前記第１の遮光部及び前記第２の遮光部は、任意の画素電極と、該画素電
極と隣り合う画素電極との間に重なって形成されていることを特徴とする電気光学装置で
ある。

また、上記各構成において、前記第１の遮光部の反射光量と前記第２の遮光部の反射光
量は、それぞれ異なることを特徴としている。

また、上記各構成において、前記第１の着色層は赤色であることを特徴としている。ま
た、前記第２の着色層は青色である。また、前記第３の着色層は緑色である。

また、上記各構成において、前記第３の着色層はストライプ状であることを特徴として
いる。

また、上記各構成において、前記第１の遮光部および前記第２の遮光部は、対向基板に
設けられている。

また、上記各構成において、前記電気光学装置は、画素電極がＡｌまたはＡｇを主成分
とする膜、またはそれらの積層膜からなる反射型の液晶表示装置であることを特徴として
いる。

本発明では２層の着色層からなる積層膜（Ｒ＋ＢあるいはＲ＋Ｇ）で遮光部を形成する
。結果として、ブラックマトリクスを形成する工程を省略することができる。

着色層の配置を示す上面図及び断面図。着色層の断面図。積層した着色層の反射率を示す図。配線と着色層の重なりを示す図。ＡＭ−ＬＣＤの作製工程を示す図。ＡＭ−ＬＣＤの作製工程を示す図。画素上面図を示す図。ＡＭ−ＬＣＤの作製工程を示す図。画素上面図を示す図。アクティブマトリクス型液晶表示装置の断面構造図を示す図。着色層の配置を示す図。ＡＭ−ＬＣＤの外観を示す図。ＡＭ−ＬＣＤの端子部を示す図。ＡＭ−ＬＣＤの作製工程を示す図。ＡＭ−ＬＣＤの作製工程を示す図。ＡＭ−ＬＣＤの作製工程を示す図。凸部の上面形状を示す図。画素上面図を示す図。アクティブマトリクス型液晶表示装置の断面構造図を示す図。アクティブマトリクス型液晶表示装置の断面構造図を示す図。アクティブマトリクス型液晶表示装置の断面構造図を示す図。アクティブマトリクス基板の画素部と端子部の配置を説明する図。アクティブマトリクス型液晶表示装置の断面構造図を示す図。非単結晶珪素膜に対する吸収率を示す図。着色層の単層での反射率を示す図。電子機器の一例を示す図。電子機器の一例を示す図。

本発明の実施形態について、以下に説明する。

図１に本発明の構成を示す。ここでは反射型の液晶表示装置を例にとり、以下に説明す
る。

図１（Ａ）は、適宜、３色の着色層１１〜１３を形成して、第１の遮光部１５、第２の
遮光部１６、及び画素開口部１７〜１９を構成した一例を示している。
一般に、着色層は顔料を分散した有機感光材料からなるカラーレジストを用いて形成され
る。

第１の遮光部１５及び第２の遮光部１６は、各画素の間隙を遮光するように形成する。
従って、入射光は第１の遮光部１５及び第２の遮光部１６により吸収され観察者には、ほ
ぼ黒色として認識される。また、第１の遮光部１５及び第２の遮光部１６は、素子基板の
画素ＴＦＴ（ここでは図示しない）と重なるよう形成され、画素ＴＦＴを外部の光から保
護する役目を果たしている。

第１の遮光部１５は、緑色の着色層１１と赤色の着色層１３とを積層して形成する。赤
色の着色層１３は、格子状にパターニングする。なお、緑色の着色層１１は、従来と同じ
形状（ストライプ状）にパターニングする。

また、第２の遮光部１６は、青色の着色層１２と赤色の着色層１３とを積層して形成す
る。なお、青色の着色層１２は、隣り合う赤色の着色層１３と一部重なるような形状にパ
ターニングしている。

なお、図１（Ｂ）は、図１（Ａ）中における第１の遮光部及び第２の遮光部を鎖線（Ａ
１−Ａ１’）で切断した断面構造を示している。図１（Ｂ）に示すように、対向基板１０
上の着色層１１、１２を覆って着色層１３が積層されており、さらに、平坦化膜１４で着
色層１３を覆っている。

また、緑色の着色層１１と赤色の着色層１３との積層膜（第１の遮光部１５）
、青色の着色層１２と赤色の着色層１３との積層膜（第２の遮光部１６）、緑色の着色層
と青色の着色層との積層膜について、それぞれの反射率をある測定条件（白色光源（Ｄ６
５）、反射電極（Ａｌ）、視野角２°、対物レンズ５倍）で測定した。その測定結果を表
１に示す。

また、表１をグラフにしたものが図３である。

表１及び図３で示されるように、Ｒ＋Ｂ＋Ａｌ（第２の遮光部１６に相当）は４００〜
４５０ｎｍの波長域で約３５％の反射率となり、十分に遮光マスクとして機能する。また
、Ｒ＋Ｇ＋Ａｌ（第１の遮光部１５に相当）は５７０ｎｍ付近で約５０％の反射率を有し
ているものの十分に遮光マスクとして機能する。

また、図２４には非単結晶珪素膜５５ｎｍに対する吸収率と照射される波長との関係を
示した。図２４に示したように、ＴＦＴの活性層を形成する非単結晶珪素膜は、５００ｎ
ｍの波長域の光を吸収しやすい傾向が見られる。この５００ｎｍの波長域において、上記
第１の遮光部１５及び第２の遮光部１６は、表１及び図３で示されるように、反射率を１
０％以下に抑えることができるため、光によるＴＦＴの劣化を抑えることができる。

また、着色層を３層重ねれば遮光性は上がるが、３層重ねた分、凹凸が大きくなるため
、基板の平坦性が失われ、液晶層に乱れが生じてしまう。しかし、本発明のように着色層
を２層重ねる程度であれば、基板の平坦性に液晶層にもほとんど影響ないレベルである。

このように本発明では２層の着色層からなる積層膜（Ｒ＋ＢあるいはＲ＋Ｇ）
で遮光マスクを形成することを特徴としている。結果として、ブラックマトリクスを形成
する工程を省略することができ、工程数が低減した。

ただし、図１（Ｂ）に示した断面図は一例であって、特に限定されず、例えば、図２（
Ａ）〜図２（Ｃ）に示す構造を取ってもよい。図２（Ａ）は最初に着色層（Ｒ）２３を形
成した後、着色層（Ｂ）２２と着色層（Ｇ）２１を積層した例であり、図２（Ｂ）は最初
に着色層（Ｇ）３１を形成した後、着色層（Ｒ）３３を形成し、次いで着色層（Ｂ）３２
を積層した例であり、図２（Ｃ）は最初に着色層（Ｂ）４２を形成した後、着色層（Ｒ）
４３を形成し、次いで着色層（Ｇ）
４１を積層した例である。

また、画素電極間における配線と画素電極と着色層との位置関係を図４に示す。図４（
Ａ）は、画素電極５１と画素電極５２との間を遮光するように、ソース配線５０上方で着
色層（Ｂ）５８と着色層（Ｒ）５９との端面が接しており、その接面がソース配線上に存
在している例を示した。なお、図４（Ａ）中において５３、５５は配向膜、５４は液晶、
５６は対向基板、５７は平坦化膜である。

なお、図４（Ａ）に示した例に限定されることなく、着色層のパターニング時のずれを
考慮して図４（Ｂ）や図４（Ｃ）に示すような構造としてもよい。図４（Ｂ）は、画素電
極６１と画素電極６２との間を遮光するように、ソース配線６０上方で着色層（Ｂ）６８
の端部と一部が重なるように着色層（Ｒ）６９を形成している例である。また、図４（Ｃ
）は、画素電極７１と画素電極７２との間を遮光するように、ソース配線７０上方で着色
層（Ｂ）７８と着色層（Ｒ）７９とが互いに接しないよう形成している例である。

また、画素開口部１７〜１９を通過した光は、単層の着色層１１〜１３によりそれぞれ
対応する色に着色されて観察者に認識される。なお、図１（Ｃ）は、図１（Ａ）中におけ
る画素開口部を鎖線（Ａ２−Ａ２’）で切断した断面構造を示している。図１（Ｃ）に示
すように、対向基板１０上に単層の着色層１１〜１３が順次形成されており、さらに、こ
れらの着色層１１〜１３を覆う平坦化膜１４が形成されている。

画素開口部においては、図２５に示した従来と同様に、青色の着色層は４５０ｎｍ付近
で９０％を越える反射率を示している。また、緑色の着色層は５３０ｎｍ付近で９０％を
越える反射率を示している。また、赤色の着色層は６００〜８００ｎｍで９０％を越える
反射率を示している。

ここでは反射型液晶表示装置の例であるので、画素開口部１７〜１９に入射した光は、
単層の着色層１１〜１３をそれぞれ通過した後、液晶層を通過して画素電極で反射し、再
度、液晶層、単層の着色層１１〜１３をそれぞれ通過して、それぞれの色の光が抽出され
、観察者に認識される。

また、着色層１１〜１３には、最も単純なストライプパターンをはじめとして、斜めモ
ザイク配列、三角モザイク配列、ＲＧＢＧ四画素配列、もしくはＲＧＢＷ四画素配列など
を用いることができる。

また、白色発光の発光素子を用いた自発光表示装置に本発明の着色層の配置を適用して
もよい。

以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行う
こととする。

以下、本発明の一実施例をアクティブマトリクス型液晶表示装置に用いる対向基板の製
造を例にとって説明する。図１は本発明に従って形成された着色層を備えた対向基板を模
式的に示す図である。

まず、透光性を有する対向基板１０にはコーニング社の＃７０５９ガラスや＃１７３７
ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガ
ラス基板を用意する。その他に、石英基板、プラスチック基板などの透光性基板を使用す
ることもできる。

次いで、対向基板１０上に有機感光材料（ＣＧＹ−Ｓ７０５Ｃ：富士フィルムオーリン
社製のCOLOR MOSAIC）を塗布して、フォトリソグラフィ法により、この有機感光材料を図
１（Ａ）に示すようにストライプ状にパターニングして緑色の着色層（Ｇ）１１を所定の
位置に形成する。ここでは幅４２μｍでパターニングした。

次いで、所定の位置に有機感光材料（ＣＶＢ−Ｓ７０６Ｃ：富士フィルムオーリン社製
のCOLOR MOSAIC）を塗布して、フォトリソグラフィ法により、この有機感光材料を図１（
Ａ）に示した形状にパターニングして青色の着色層（Ｂ）１２を形成する。なお、この青
色の着色層（Ｂ）１２と緑色の着色層（Ｇ）１１とが互いに重ならないように形成する。

次いで、所定の位置に有機感光材料（ＣＲＹ−Ｓ７７８：富士フィルムオーリン社製の
COLOR MOSAIC）を塗布して、フォトリソグラフィ法により、この有機感光材料を図１（Ａ
）に示すように格子状にパターニングして赤色の着色層（Ｒ）
１３を形成する。図１（Ｂ）及び図１（Ａ）に示すように、この赤色の着色層（Ｒ）１３
は、緑色の着色層（Ｇ）１１と一部重なり第１の遮光部１５を形成する。一方、図１（Ｃ
）に示すように、緑色の着色層（Ｇ）１１のうち、赤色の着色層（Ｒ）１３と重なってい
ない領域が緑色の画素開口部１７となる。なお、第１の遮光部１５は、ＴＦＴが設けられ
た素子基板と貼り合わせた時にＴＦＴのチャネル形成領域と重なるように形成する。

また、図１（Ｂ）及び図１（Ａ）に示すように、赤色の着色層（Ｒ）１３は、青色の着
色層（Ｂ）１２と一部重なり第２の遮光部１６を形成する。一方、図１（Ｃ）に示すよう
に、青色の着色層（Ｂ）１２のうち、赤色の着色層（Ｒ）１３と重なっていない領域が青
色の画素開口部１８となる。本実施例では、画素開口部１８のサイズは、１２６μｍ×４
２μｍとなった。なお、第２の遮光部１６も、ＴＦＴが設けられた素子基板と貼り合わせ
た時にＴＦＴのチャネル形成領域と重なるように形成する。

また、赤色の着色層（Ｒ）１３のうち、緑色の着色層（Ｇ）１１と重なっておらず、青
色の着色層（Ｂ）１２とも重なっていない領域が赤色の画素開口部１９となる。

こうして３回のフォトリソグラフィ法で画素開口部１７〜１９と、第１の遮光部１５と
、第２の遮光部１６とを形成することができる。

次いで、各着色層を覆う平坦化膜１４を形成する。着色層が単層である領域と着色層が
２層重なっている領域とで１〜１．５μｍ程度の段差が生じるため、この平坦化膜１４と
しては１μｍ以上、好ましくは２μｍの膜厚を必要とする。この平坦化膜１４としては透
光性を有する有機物、例えば、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、
ＢＣＢ（ベンゾシクロブテン）等の有機樹脂材料を用いることができる。ただし、平坦性
が問題にならないのであれば、この平坦化膜を設ける必要はない。

なお、本実施例では有機感光材料を塗布して、フォトリソグラフィ法により、所望の形
状にパターニングして各着色層１１〜１３を形成したが、特に上記作製方法に限定されな
いことは言うまでもない。

この後、図示しないが、平坦化膜上に透明導電膜からなる対向電極を形成し、さらにそ
の上に液晶を配向させるための配向膜を形成し、さらに必要があればラビング処理を施す
。

こうして得られた対向基板を用いて、アクティブマトリクス型の液晶表示装置を作製す
る。

実施例１では、緑色の着色層（Ｇ）１１、青色の着色層（Ｂ）１２、赤色の着色層（Ｒ
）１３と順次形成した例を示したが、本実施例は実施例１と異なる順序で各着色層を形成
する例を以下に示す。なお、各着色層の形成順序以外は実施例１と同じであるので異なる
点についてのみ説明する。

第１の例として、図２（Ａ）に示す構造を取ってもよい。図２（Ａ）は最初に着色層（
Ｒ）２３を形成した後、着色層（Ｂ）２２と着色層（Ｇ）２１を積層した例である。なお
、図２（Ａ）は図１（Ａ）中の鎖線Ａ１−Ａ１’で切断した断面構造図に対応している。

また、第２の例として、図２（Ｂ）に示す構造を取ってもよい。図２（Ｂ）は最初に着
色層（Ｇ）３１を形成した後、着色層（Ｒ）３３を形成し、次いで着色層（Ｂ）３２を積
層した例である。なお、図２（Ｂ）は図１（Ａ）中の鎖線Ａ１−Ａ１’で切断した断面構
造図に対応している。

また、第３の例として、図２（Ｃ）に示す構造を取ってもよい。図２（Ｃ）は最初に着
色層（Ｂ）４２を形成した後、着色層（Ｒ）４３を形成し、次いで着色層（Ｇ）４１を積
層した例である。なお、図２（Ｃ）は図１（Ａ）中の鎖線Ａ１−Ａ１’で切断した断面構
造図に対応している。

本実施例では実施例１または実施例２で得られた対向基板と貼り合わせる素子基板（ア
クティブマトリクス基板とも言う）を作製する方法について説明する。
ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル
型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について詳細に説明する。

まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表さ
れるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる
基板１００を用いる。なお、基板１００としては、石英基板やシリコン基板、金属基板ま
たはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処
理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。

次いで、図５（Ａ）に示すように、基板１００上に酸化シリコン膜、窒化シリコン膜ま
たは酸化窒化シリコン膜などの絶縁膜から成る下地膜１０１を形成する。本実施例では下
地膜１０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構
造を用いても良い。下地膜１０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ₄
、ＮＨ₃、及びＮ₂Ｏを反応ガスとして成膜される酸化窒化シリコン膜１０２ａを１０〜２
００nm（好ましくは５０〜１００nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒化
シリコン膜１０２ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形
成した。次いで、下地膜１０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ₄、
及びＮ₂Ｏを反応ガスとして成膜される酸化窒化シリコン膜１０１ｂを５０〜２００ｎｍ
（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例では、膜厚１００ｎｍ
の酸化窒化シリコン膜１０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％
）を形成した。

次いで、下地膜上に半導体層１０２〜１０６を形成する。半導体層１０２〜１０６は、
非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマ
ＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、ま
たはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望
の形状にパターニングして形成する。この半導体層１０２〜１０６の厚さは２５〜８０ｎ
ｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はない
が、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると
良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質シリコン膜を成膜した
後、ニッケルを含む溶液を非晶質シリコン膜上に保持させた。この非晶質シリコン膜に脱
水素化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行い、さらに
結晶化を改善するためのレーザーアニ―ル処理を行って結晶質シリコン膜を形成した。そ
して、この結晶質シリコン膜をフォトリソグラフィ法を用いたパターニング処理によって
、半導体層１０２〜１０６を形成した。

また、半導体層１０２〜１０６を形成した後、ＴＦＴのしきい値を制御するために微量
な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。

また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連
続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ₄レーザーを用いることができる
。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学
系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣
選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０Ｈｚとし
、レーザーエネルギー密度を１００〜４００mJ/cm²(代表的には２００〜３００mJ/cm²)と
する。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１
〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜６００mJ/cm²(代表的には３５０
〜５００mJ/cm²)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線
状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わ
せ率（オーバーラップ率）を８０〜９８％として行えばよい。

次いで、半導体層１０２〜１０６を覆うゲート絶縁膜１０７を形成する。ゲート絶縁膜
１０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとしてシリ
コンを含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さ
で酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成
した。勿論、ゲート絶縁膜は酸化窒化シリコン膜に限定されるものでなく、他のシリコン
を含む絶縁膜を単層または積層構造として用いても良い。

また、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl O
rthosilicate）とＯ₂とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高
周波（１３．５６MHz）電力密度０．５〜０．８W/cm²で放電させて形成することができる
。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールに
よりゲート絶縁膜として良好な特性を得ることができる。

次いで、ゲート絶縁膜１０７上に膜厚２０〜１００ｎｍの第１の導電膜１０８と、膜厚
１００〜４００ｎｍの第２の導電膜１０９とを積層形成する。本実施例では、膜厚３０ｎ
ｍのＴａＮ膜からなる第１の導電膜１０８と、膜厚３７０ｎｍのＷ膜からなる第２の導電
膜１０９を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒
素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で
形成した。その他に６フッ化タングステン（ＷＦ₆）を用いる熱ＣＶＤ法で形成すること
もできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり
、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくするこ
とで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結
晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９
％または純度９９．９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中
からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２
０μΩｃｍを実現することができた。

なお、本実施例では、第１の導電膜１０８をＴａＮ、第２の導電膜１０９をＷとしたが
、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、また
は前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等
の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。
また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わ
せ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組
み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜と
する組み合わせとしてもよい。

次に、フォトリソグラフィ法を用いてレジストからなるマスク１１０〜１１５を形成し
、電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理で
は第１及び第２のエッチング条件で行う。なお、エッチング用ガスとしては、Ｃｌ₂、Ｂ
Ｃｌ₃、ＳｉＣｌ₄、ＣＣｌ₄などを代表とする塩素系ガスまたはＣＦ₄、ＳＦ₆、ＮＦ₃など
を代表とするフッ素系ガス、またはＯ₂を適宜用いることができる。本実施例ではＩＣＰ
（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング
用ガスにＣＦ₄とＣｌ₂とＯ₂とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃ
ｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入して
プラズマを生成してエッチングを行った。基板側（試料ステージ）にも１５０WのＲＦ（1
3.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチ
ング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。

この後、レジストからなるマスク１１０〜１１５を除去せずに第２のエッチング条件に
変え、エッチング用ガスにＣＦ₄とＣｌ₂とを用い、それぞれのガス流量比を３０／３０（
ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入
してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）に
も２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。
ＣＦ₄とＣｌ₂を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチ
ングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０
〜２０％程度の割合でエッチング時間を増加させると良い。

上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとするこ
とにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の
端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第
１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層１１
７〜１２２（第１の導電層１１７ａ〜１２２ａと第２の導電層１１７ｂ〜１２２ｂ）を形
成する。１１６はゲート絶縁膜であり、第１の形状の導電層１１７〜１２２で覆われない
領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。

そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層
にｎ型を付与する不純物元素を添加する。（図５（Ｂ））ドーピング処理はイオンドープ
法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０¹³
〜５×１０¹⁵atoms/cm²とし、加速電圧を６０〜１００ｋｅＶとして行う。本実施例では
ドーズ量を１．５×１０¹⁵atoms/cm²とし、加速電圧を８０ｋｅＶとして行った。ｎ型を
付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ
）を用いるが、ここではリン（Ｐ）を用いた。この場合、導電層１１７〜１２１がｎ型を
付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域１２３〜１２
７が形成される。第１の不純物領域１２３〜１２７には１×１０²⁰〜１×１０²¹atoms/cm
³の濃度範囲でｎ型を付与する不純物元素を添加する。

次に、レジストからなるマスクを除去せずに図５（Ｃ）に示すように第２のエッチング
処理を行う。第２のエッチング処理では第３及び第４のエッチング条件で行う。第３のエ
ッチング条件として、同様にＩＣＰエッチング法を用い、エッチングガスにＣＦ₄とＣｌ₂
とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型
の電極に５００ＷのＲＦ電力(13.56MHz)を供給し、プラズマを生成して約６０秒程度のエ
ッチングを行った。基板側（試料ステージ）には２０WのＲＦ（13.56MHz）電力を投入し
、第１のエッチング処理に比べて低い自己バイアス電圧を印加する。ＣＦ₄とＣｌ₂を混合
した第３のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。

この後、レジストからなるマスクを除去せずに第４のエッチング条件に変え、エッチン
グ用ガスにＣＦ₄とＣｌ₂とＯ₂とを用い、それぞれのガス流量比を２５／２５／１０（ｓ
ｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入し
てプラズマを生成して約２０秒程度のエッチングを行った。基板側（試料ステージ）には
２０WのＲＦ（13.56MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス
電圧を印加する。この第４のエッチング条件によりＷ膜をエッチングする。

こうして、上記第３及び第４のエッチング条件によりＷ膜を異方性エッチングし、かつ
、Ｗ膜より遅いエッチング速度でＴａＮ膜を異方性エッチングして第２の形状の導電層１
２９〜１３４（第１の導電層１２９ａ〜１３４ａと第２の導電層１２９ｂ〜１３４ｂ）を
形成する。１２８はゲート絶縁膜であり、第２の形状の導電層１２９〜１３４で覆われな
い領域は、エッチングされて、約１０〜２０nm程度の膜厚にまで薄くなった。

Ｗ膜やＴａＮ膜に対するＣＦ₄とＣｌ₂の混合ガスによるエッチング反応は、生成される
ラジカルまたはイオン種と反応生成物の蒸気圧から推測することができる。ＷとＴａＮの
フッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ₆が極端に高く、その
他のＷＣｌ₅、ＴａＦ₅、ＴａＣｌ₅は同程度である。従って、ＣＦ₄とＣｌ₂の混合ガスで
はＷ膜及びＴａＮ膜共にエッチングされる。しかし、この混合ガスに適量のＯ₂を添加す
るとＣＦ₄とＯ₂が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する
。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａＮは
Ｆが増大しても相対的にエッチング速度の増加は少ない。また、ＴａＮはＷに比較して酸
化されやすいので、Ｏ₂を添加することでＴａＮの表面が多少酸化される。ＴａＮの酸化
物はフッ素や塩素と反応しないため、さらにＴａＮ膜のエッチング速度は低下する。従っ
て、Ｗ膜とＴａＮ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速
度をＴａＮ膜よりも大きくすることが可能となる。

次いで、レジストからなるマスクを除去せずに図６（Ａ）に示すように第２のドーピン
グ処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の
条件としてｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２
０ｋｅＶ、本実施例では９０ｋｅＶの加速電圧とし、３．５×１０¹²atoms /cm²のドーズ
量で行い、図５（Ｂ）で形成された第１の不純物領域より内側の半導体層に新たな不純物
領域を形成する。ドーピングは、第２の形状の導電層１２９ｂ〜１３３ｂを不純物元素に
対するマスクとして用い、第２の導電層１２９ａ〜１３３ａのテーパ―部下方における半
導体層にも不純物元素が添加されるようにドーピングする。

なお、第２のドーピング処理の前に、レジストからなるマスクを除去してもよい。

こうして、第２の導電層１２９ａ〜１３３ａと重なる第３の不純物領域１４０〜１４４
と、第１の不純物領域１４５〜１４９と第３の不純物領域との間の第２の不純物領域１３
５〜１３９とを形成する。ｎ型を付与する不純物元素は、第２の不純物領域で１×１０¹⁷
〜１×１０¹⁹atoms/cm³の濃度となるようにし、第３の不純物領域で１×１０¹⁶〜１×１
０¹⁸atoms/cm³の濃度となるようにする。なお、この第３の不純物領域１４０〜１４４に
おいて、少なくとも第２の形状の導電層１２９ａ〜１３３ａと重なった部分に含まれるｎ
型を付与する不純物元素の濃度変化を有している。即ち、第３の不純物領域１４０〜１４
４へ添加されるリン（Ｐ）の濃度は、第２の形状の導電層と重なる領域において、該導電
層の端部から内側に向かって徐々に濃度が低くなる。これはテーパー部の膜厚の差によっ
て、半導体層に達するリン（Ｐ）の濃度が変化するためである。

そして、レジストからなるマスクを除去した後、新たにレジストからなるマスク１５０
〜１５２を形成して図６（Ｂ）に示すように、第３のドーピング処理を行う。この第３の
ドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは
逆の導電型を付与する不純物元素が添加された第４の不純物領域１５３〜１５８を形成す
る。第２の形状の導電層１３０、１３３を不純物元素に対するマスクとして用い、ｐ型を
付与する不純物元素を添加して自己整合的に第４の不純物領域を形成する。本実施例では
、不純物領域１５３〜１５８はジボラン（Ｂ₂Ｈ₆）を用いたイオンドープ法で形成する。
この第３のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジスト
からなるマスク１５０〜１５２で覆われている。第１のドーピング処理及び第２のドーピ
ング処理によって、不純物領域１５３〜１５８にはそれぞれ異なる濃度でリンが添加され
ているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度を２×１０²⁰〜
２×１０²¹atoms/cm³となるようにドーピング処理することにより、ｐチャネル型ＴＦＴ
のソース領域およびドレイン領域として機能するために何ら問題は生じない。

以上までの工程でそれぞれの半導体層に不純物領域が形成される。半導体層と重なる第
２の形状の導電層１２９〜１３２がゲート電極として機能する。また、１３４はソース配
線、１３３は保持容量を形成するための第２の電極として機能する。

次いで、レジストからなるマスク１５０〜１５２を除去し、全面を覆う第１の層間絶縁
膜１５９を形成する。この第１の層間絶縁膜１５９としては、プラズマＣＶＤ法またはス
パッタ法を用い、厚さを１００〜２００ｎｍとしてシリコンを含む絶縁膜で形成する。本
実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化シリコン膜を形成した。
勿論、第１の層間絶縁膜１５９は酸化窒化シリコン膜に限定されるものでなく、他のシリ
コンを含む絶縁膜を単層または積層構造として用いても良い。

次いで、図６（Ｃ）に示すように、それぞれの半導体層に添加された不純物元素を活性
化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で
行う。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の
窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよく、本実施例
では５５０℃、４時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レー
ザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができ
る。

なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッ
ケルが高濃度のリンを含む不純物領域１４５〜１４９、１５３、１５６にゲッタリングさ
れ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにし
て作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことか
ら高い電界効果移動度が得られ、良好な特性を達成することができる。

また、第１の層間絶縁膜１５９を形成する前に活性化処理を行っても良い。ただし、１
２９〜１３４に用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護する
ため層間絶縁膜（シリコンを主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で活
性化処理を行うことが好ましい。

また、上記活性化処理後での画素部における上面図を図７に示す。なお、図５及び図６
に対応する部分には同じ符号を用いている。図６中の鎖線Ｃ−Ｃ’は図７中の鎖線Ｃ―Ｃ
’で切断した断面図に対応している。また、図６中の鎖線Ｄ−Ｄ’は図７中の鎖線Ｄ―Ｄ
’で切断した断面図に対応している。

さらに、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜１２時間の熱
処理を行い、半導体層を水素化する工程を行う。本実施例では水素を約１００％の含む雰
囲気中で３５０℃、１時間の熱処理を行った。この工程は熱的に励起された水素により半
導体層のダングリングボンドを終端する工程である。
水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を
行っても良い。

また、窒化シリコン膜からなる層間絶縁膜中に含まれる水素を利用して熱処理（３００〜
５５０℃で１〜１２時間の熱処理）を行い、半導体層を水素化する工程を行ってもよい。
この場合、窒素雰囲気中で４１０℃、１時間の熱処理を行えば層間絶縁膜に含まれる水素
により半導体層のダングリングボンドを終端することができる。

また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後
、エキシマレーザーやＹＡＧレーザー等のレーザー光を照射することが望ましい。

次いで、第１の層間絶縁膜１５９上に有機絶縁物材料から成る第２の層間絶縁膜１６０
を形成する。本実施例では膜厚１．６μｍのアクリル樹脂膜を形成した。次いで、ソース
配線１３４に達するコンタクトホールと各不純物領域１４５、１４７、１４８、１５３、
１５６に達するコンタクトホールを形成するためのパターニングを行う。

そして、駆動回路４０６において、第１の不純物領域または第４の不純物領域とそれぞ
れ電気的に接続する配線１６１〜１６６を形成する。なお、これらの配線は、膜厚５０ｎ
ｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニ
ングして形成する。

また、画素部４０７においては、画素電極１６９、ゲート配線１６８、接続電極１６７
を形成する。（図８）この接続電極１６７によりソース配線１３４は、画素ＴＦＴ４０４
と電気的な接続が形成される。また、ゲート配線１６８は、第１の電極（第２の形状の導
電層１３３）と電気的な接続が形成される。また、画素電極１６９は、画素ＴＦＴのドレ
イン領域と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能す
る半導体層と電気的な接続が形成される。また、画素電極１６９としては、ＡｌまたはＡ
ｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ま
しい。

以上の様にして、ｎチャネル型ＴＦＴ４０１、ｐチャネル型ＴＦＴ４０２、ｎチャネル
型ＴＦＴ４０３を有する駆動回路４０６と、画素ＴＦＴ４０４、保持容量４０５とを有す
る画素部４０７を同一基板上に形成することができる。本明細書中ではこのような基板を
便宜上アクティブマトリクス基板と呼ぶ。

駆動回路４０６のｎチャネル型ＴＦＴ４０１はチャネル形成領域１７０、ゲート電極を
形成する第２の形状の導電層１２９と重なる第３の不純物領域１４０（ＧＯＬＤ領域）、
ゲート電極の外側に形成される第２の不純物領域１３５（ＬＤＤ領域）とソース領域また
はドレイン領域として機能する第１の不純物領域１４５を有している。ｐチャネル型ＴＦ
Ｔ４０２にはチャネル形成領域１７１、ゲート電極を形成する第２の形状の導電層１３０
と重なる第４の不純物領域１５５、ゲート電極の外側に形成される第４の不純物領域１５
４、ソース領域またはドレイン領域として機能する第４の不純物領域１５３を有している
。ｎチャネル型ＴＦＴ４０３にはチャネル形成領域１７２、ゲート電極を形成する第２の
形状の導電層１３１と重なる第３の不純物領域１４２（ＧＯＬＤ領域）、ゲート電極の外
側に形成される第２の不純物領域１３７（ＬＤＤ領域）とソース領域またはドレイン領域
として機能する第１の不純物領域１４７を有している。

画素部の画素ＴＦＴ４０４にはチャネル形成領域１７３、ゲート電極を形成する第２の
形状の導電層１３２と重なる第３の不純物領域１４３（ＧＯＬＤ領域）
、ゲート電極の外側に形成される第２の不純物領域１３８（ＬＤＤ領域）とソース領域ま
たはドレイン領域として機能する第１の不純物領域１４８を有している。また、保持容量
４０５の一方の電極として機能する半導体層１５６〜１５９には第４の不純物領域と同じ
濃度で、それぞれｐ型を付与する不純物元素が添加されている。保持容量４０５は、絶縁
膜（ゲート絶縁膜と同一膜）を誘電体として、第２の電極１３３と、半導体層１５６〜１
５９とで形成している。

本実施例で作製するアクティブマトリクス基板の画素部の上面図を図９に示す。なお、
図５〜図８に対応する部分には同じ符号を用いている。図９中の鎖線Ａ−Ａ’は図８中の
鎖線Ａ―Ａ’で切断した断面図に対応している。また、図９中の鎖線Ｂ−Ｂ’は図８中の
鎖線Ｂ―Ｂ’で切断した断面図に対応している。

このように、本実施例の画素構造を有するアクティブマトリクス基板は、一部がゲート
電極の機能を果たす第１の電極１３２とゲート配線１６８とを異なる層に形成し、ゲート
配線１６８で半導体層を遮光することを特徴としている。

また、本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙
間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。

また、本実施例の画素電極の表面を公知の方法、例えばサンドブラスト法やエッチング
法等により凹凸化させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増
加させることが望ましい。

上述の画素構造とすることにより大きな面積を有する画素電極を配置でき、開口率を向
上させることができる。

また、本実施例で示す工程に従えば、アクティブマトリクス基板の作製に必要なフォト
マスクの数を５枚（半導体層パターンマスク、第１配線パターンマスク（第１の電極１３
２、第２の電極１３３、ソース配線１３４を含む）、ｐ型ＴＦＴのソース領域及びドレイ
ン領域形成のパターンマスク、コンタクトホール形成のパターンマスク、第２配線パター
ンマスク（画素電極１６９、接続電極１６７、ゲート配線１６８を含む））とすることが
できる。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与すること
ができる。

本実施例では、実施例３で作製したアクティブマトリクス基板から、アクティブマトリ
クス型液晶表示装置を作製する工程を以下に説明する。説明には図１０を用いる。

まず、実施例３に従い、図８の状態のアクティブマトリクス基板を得た後、図８のアク
ティブマトリクス基板上に配向膜５６７を形成しラビング処理を行う。
なお、本実施例では配向膜５６７を形成する前に、アクリル樹脂膜等の有機樹脂膜をパタ
ーニングすることによって基板間隔を保持するための柱状のスペーサ５７２を所望の位置
に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよ
い。

次いで、対向基板５６９を用意する。実施例１に従い、対向基板５６９上に着色層５７
０、５７１、平坦化膜５７３を形成する。赤色の着色層５７０と青色の着色層５７１とを
一部重ねて、第２遮光部を形成する。なお、図１０では図示しないが、赤色の着色層と緑
色の着色層とを一部重ねて、第１遮光部を形成する。

次いで、対向電極５７６を画素部に形成し、対向基板の全面に配向膜５７４を形成し、
ラビング処理を施した。

そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシー
ル剤５６８で貼り合わせる。シール剤５６８にはフィラーが混入されていて、このフィラ
ーと柱状スペーサ５７２によって均一な間隔を持って２枚の基板が貼り合わせられる。そ
の後、両基板の間に液晶材料を注入し、封止剤（図示せず）によって完全に封止する。液
晶材料には公知の液晶材料を用いれば良い。
このようにして図１０に示すアクティブマトリクス型液晶表示装置が完成する。

本実施例では、実施例３に示す基板を用いている。従って、実施例３の画素部の上面図
を示す図９では、少なくともゲート配線１６８と画素電極１６９、１７７の間隙と、ゲー
ト配線１６８と接続電極１６７の間隙と、接続電極１６７と画素電極１６９の間隙を遮光
する必要がある。本実施例では、それらの遮光すべき位置に第１遮光部と第２遮光部が重
なるように対向基板を素子基板と貼り合わせた。

なお、図１１に完成した液晶表示装置の画素部の一部を示す簡略図を示す。図１１では
、鎖線で示した画素電極１６９上に着色層（Ｂ）１２が重なるように形成されている。な
お、図１１において、図１（Ａ）に対応する部分は同じ符号を用いた。また、画素電極１
６９と隣り合う画素電極１７７との間は、第２遮光部１６で遮光されている。この第２遮
光部１６は着色層（Ｂ）と着色層（Ｒ）とを重ねて形成されている。また、この第２遮光
部１６は隣りの画素（Ｒ）の画素ＴＦＴも遮光している。また、点線で示したソース配線
１３４上には着色層（Ｂ）
１２の端部と着色層（Ｇ）１１の端部とが形成されている。また、第１遮光部１５は着色
層（Ｇ）と着色層（Ｒ）とを重ねて形成されている。また、図１１では、ソース配線と重
なる着色層（Ｂ）の端部と着色層（Ｇ）の端部とが接するようにパターニングを行った。
また、同様にソース配線と重なる着色層（Ｒ）の端部と着色層（Ｇ）の端部とが接するよ
うにパターニングを行った。

このように、ブラックマスクを形成することなく、各画素間の隙間を第１遮光部１５も
しくは第２遮光部１６で遮光することによって工程数の低減を可能とした。

実施例４を用いて得られたアクティブマトリクス型液晶表示装置（図１０）の構成を図１
２の上面図を用いて説明する。なお、図１０と対応する部分には同じ符号を用いた。

図１２で示す上面図は、画素部、駆動回路、ＦＰＣ（フレキシブルプリント配線板：Fl
exible Printed Circuit）を貼り付ける外部入力端子２０３、外部入力端子と各回路の入
力部までを接続する配線２０４などが形成されたアクティブマトリクス基板２０１と、着
色層などが形成された対向基板２０２とがシール材５６８を介して貼り合わされている。

ゲート配線側駆動回路２０５とソース配線側駆動回路２０６の上面には対向基板側に赤
色カラーフィルタまたは赤色と青色の着色層を積層させた遮光部２０７が形成されている
。また、画素部４０７上の対向基板側に形成された着色層２０８は赤色（Ｒ）、緑色（Ｇ
）、青色（Ｂ）の各色の着色層が各画素に対応して設けられている。実際の表示に際して
は、赤色（Ｒ）の着色層、緑色（Ｇ）の着色層、青色（Ｂ）の着色層の３色でカラー表示
を形成するが、これら各色の着色層の配列は任意なものとする。

図１３（Ａ）は、図１２で示す外部入力端子２０３のＥ−Ｅ'線に対する断面図を示し
ている。外部入力端子はアクティブマトリクス基板側に形成され、層間容量や配線抵抗を
低減し、断線による不良を防止するために画素電極と同じ層で形成される配線２０９によ
って層間絶縁膜２１０を介してゲート配線と同じ層で形成される配線２１１と接続する。

また、外部入力端子にはベースフィルム２１２と配線２１３から成るＦＰＣが異方性導
電性樹脂２１４で貼り合わされている。さらに補強板２１５で機械的強度を高めている。

図１３（Ｂ）はその詳細図を示し、図１３（Ａ）で示す外部入力端子の断面図を示して
いる。アクティブマトリクス基板側に設けられる外部入力端子が第１の電極及びソース配
線と同じ層で形成される配線２１１と、画素電極と同じ層で形成される配線２０９とから
形成されている。勿論、これは端子部の構成を示す一例であり、どちらか一方の配線のみ
で形成しても良い。例えば、第１の電極及びソース配線と同じ層で形成される配線２１１
で形成する場合にはその上に形成されている層間絶縁膜を除去する必要がある。画素電極
と同じ層で形成される配線２０９は、Ｔｉ膜２０９ａ、合金膜（ＡｌとＴｉとの合金膜）
２０９ｂの２層構造で形成されている。ＦＰＣはベースフィルム２１２と配線２１３から
形成され、この配線２１３と画素電極と同じ層で形成される配線２０９とは、熱硬化型の
接着剤２１４とその中に分散している導電性粒子２１６とから成る異方性導電性接着剤で
貼り合わされ、電気的な接続構造を形成している。

以上のようにして作製されるアクティブマトリクス型の液晶表示装置は各種電子機器の
表示部として用いることができる。

本実施例では実施例３とは異なるアクティブマトリクス基板の作製方法について図１４
〜１６を用いて説明する。実施例３では自己整合的にｎ型を付与する不純物元素を添加し
て不純物領域を形成したが、本実施例ではマスク数を１枚増やしてｎチャネル型ＴＦＴの
ソース領域またはドレイン領域を形成することを特徴としている。

なお、その他の構成については実施例３において既に述べているので、詳しい構成につ
いては実施例３を参照し、ここでは説明を省略する。

まず、実施例３に従って図１（Ａ）と同じ状態を得る。図１（Ａ）に対応する図面が図
１４（Ａ）であり、同一の符号を用いた。

次いで、フォトリソグラフィ法を用いてレジストからなるマスク６０１〜６０７を形成
し、電極及び配線を形成するための第１のエッチング処理を行う。なお、エッチング用ガ
スとしては、Ｃｌ₂、ＢＣｌ₃、ＳｉＣｌ₄、ＣＣｌ₄などを代表とする塩素系ガスまたはＣ
Ｆ₄、ＳＦ₆、ＮＦ₃などを代表とするフッ素系ガス、またはＯ₂を適宜用いることができる
。本実施例ではＩＣＰエッチング法を用い、エッチング用ガスにＣＦ₄とＣｌ₂とを用い、
１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生
成してエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力
を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ₄とＣｌ₂を混合したエッチン
グ条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残
渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を
増加させると良い。

上記第１のエッチング処理により、基板側に印加するバイアス電圧の効果により第１の
導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４
５°となる。こうしてＷ膜及びＴａＮ膜をエッチングして、第１の形状の導電層６０８〜
６１３（第１の導電層６０８ａ〜６１３ａと第２の導電層６０８ｂ〜６１３ｂ）を形成す
る。６１４はゲート絶縁膜であり、第１の形状の導電層６０８〜６１３で覆われない領域
は２０〜５０nm程度エッチングされ薄くなった領域が形成される。（図１４（Ｂ））

次いで、レジストからなるマスク６０１〜６０７を除去せずに第２のエッチング処理を
行う。エッチング用ガスにＣＦ₄とＣｌ₂とＯ₂とを用い、１Paの圧力でコイル型の電極に
５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。基
板側（試料ステージ）には２０WのＲＦ（13.56MHz）
電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。
このエッチング条件によりＷ膜をエッチングする。

上記第２のエッチング処理によりＷ膜を異方性エッチングし、かつ、第１の導電層であ
るＴａＮ膜がＷ膜より遅いエッチング速度でわずかにエッチングされ、第２の形状の導電
層６１５〜６２０（第１の導電層６１５ａ〜６２０ａと第２の導電層６１５ｂ〜６２０ｂ
）を形成する。６２１はゲート絶縁膜であり、第２の形状の導電層６１５〜６２０で覆わ
れない領域は、エッチングされて薄くなった。

次いで、第１のドーピング処理を行う。ドーピング処理はイオンドープ法、若しくはイ
オン注入法で行えば良い。この場合、高い加速電圧の条件としてｎ型を付与する不純物元
素をドーピングする。ｎ型を付与する不純物元素として１５族に属する元素、典型的には
リン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。例えば、加速
電圧を７０〜１２０ｋｅＶとし、不純物領域（Ａ）６２２〜６２６を形成する。（図１４
（Ｃ））ドーピングは、第２の形状の導電層６１５ｂ〜６１９ｂを不純物元素に対するマ
スクとして用い、第２の導電層６１５ａ〜６１９ａのテーパ―部下方における半導体層に
も不純物元素が添加されるようにドーピングする。こうして、自己整合的に形成された不
純物領域（Ａ）６２２〜６２６のうち、導電層６１５〜６１９と重なる不純物領域が６２
２ａ、６２３ａ、６２４ａ、６２５ａ、６２６ａであり、導電層６１５〜６１９と重なら
ない不純物領域が６２２ｂ、６２３ｂ、６２４ｂ、６２５ｂ、６２６ｂである。

次いで、レジストからなるマスクを除去した後、導電層６１５〜６１９をマスクとして
用い、ゲート絶縁膜６２１を選択的に除去して絶縁層６２７ａ、６２７ｂ、６２７ｃを形
成する。また、絶縁層６２７ａ、６２７ｂ、６２７ｃを形成すると同時に第２の形状の導
電層６１５〜６１９の形成に使用したレジストマスクを除去してもよい。（図１４（Ｄ）
）

次いで、フォトリソグラフィ法を用いてレジストからなるマスク６２８、６２９を形成
した後、第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量
を上げて低い加速電圧の条件としてｎ型を付与する不純物元素を半導体層にドーピングす
る。不純物領域（Ｂ）６３０〜６３４には１×１０²⁰〜１×１０²¹atoms/cm³の濃度範囲
でｎ型を付与する不純物元素を添加する。（図１５（Ａ））

こうして、ｎチャネル型ＴＦＴのソース領域またはドレイン領域となる不純物領域（Ｂ
）６３０、６３２、６３３を形成することができた。また、画素部において、導電層６１
８と重なる不純物領域（Ａ）６２５ｂと不純物領域６３３との間には、導電層６１８と重
ならない領域６３６が形成される。この領域６３６はｎチャネル型ＴＦＴのＬＤＤ領域と
して機能する。また、不純物領域（Ｂ）６３１、６３４に添加された不純物元素は、後の
ゲッタリング工程で主にチャネル形成領域となる半導体層中のニッケル濃度を低減させる
ために添加する。

そして、実施例３と同様にレジストからなるマスク６２８、６２９を除去した後、新た
にレジストからなるマスク６３７〜６３９を形成して、第３のドーピング処理を行う。（
図１５（Ｂ））この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半
導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域（Ｃ
）６４０〜６４４を形成する。第２の導電層６１６、６１９を不純物元素に対するマスク
として用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域（Ｃ）を形成
する。本実施例では、不純物領域（Ｃ）６４０〜６４４はジボラン（Ｂ₂Ｈ₆）を用いたイ
オンドープ法で形成する。また、実施例３と同様に、不純物領域（Ｃ）６４０〜６４４に
はそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付
与する不純物元素の濃度を２×１０²⁰〜２×１０²¹atoms/cm³となるようにドーピング処
理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能する
ために何ら問題は生じない。

次いで、実施例３と同様にレジストからなるマスク６３７〜６３９を除去し、全面を覆
う第１の層間絶縁膜６４５を形成する。この第１の層間絶縁膜６４５としては、プラズマ
ＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとしてシリコンを含む絶縁
膜で形成する。

次いで、図１５（Ｃ）に示すように、それぞれの半導体層に添加された不純物元素を活
性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法
で行う。熱アニール法としては、窒素雰囲気中で４００〜７００℃、代表的には５００〜
５５０℃で行えばよい。なお、熱アニール法の他に、レーザーアニール法、またはラピッ
ドサーマルアニール法（ＲＴＡ法）を適用することができる。

なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッ
ケルが高濃度のリンを含む不純物領域（Ｂ）６３０〜６３４にゲッタリングされ、主にチ
ャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製した
チャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界
効果移動度が得られ、良好な特性を達成することができる。

また、第１の層間絶縁膜６３５を形成する前に活性化処理を行っても良い。ただし、導
電層６１５〜６１９に用いた配線材料が熱に弱い場合には、本実施例のように配線等を保
護するため層間絶縁膜（シリコンを主成分とする絶縁膜、例えば窒化珪素膜）を形成した
後で活性化処理を行うことが好ましい。

以上までの工程でそれぞれの半導体層に不純物領域が形成される。半導体層と重なる第
２の形状の導電層６１５〜６１８がゲート電極として機能する。また、６２０はソース配
線、６１９は保持容量を形成するための第２の電極として機能する。

さらに、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜１２時間の熱
処理を行い、半導体層を水素化する工程を行う。この工程は熱的に励起された水素により
半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズ
マ水素化（プラズマにより励起された水素を用いる）
を行っても良い。

次いで、第１の層間絶縁膜６４５上に有機絶縁物材料から成る第２の層間絶縁膜６４６
を形成する。次いで、ソース配線１３４に達するコンタクトホールと各不純物領域（Ｂ）
及び（Ｃ）６３０、６３２、６３３、６４０、６４３に達するコンタクトホールを形成す
るためのパターニングを行う。

そして、駆動回路において、不純物領域（Ｂ）または不純物領域（Ｃ）とそれぞれ電気
的に接続する配線６４７〜６５２を形成する。なお、これらの配線は、膜厚５０ｎｍのＴ
ｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングし
て形成する。

また、画素部においては、画素電極６５６、ゲート配線６５４、接続電極６５３を形成
する。（図１６）この接続電極６５３によりソース配線６２０は、画素ＴＦＴと電気的な
接続が形成される。また、ゲート配線６５４は、第１の電極（第２の形状の導電層６１８
）と電気的な接続が形成される。また、画素電極６５６は、画素ＴＦＴのドレイン領域と
電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層
６４３と電気的な接続が形成される。

以上の様にして、ｎチャネル型ＴＦＴ、ｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴを有
する駆動回路と、画素ＴＦＴ、保持容量とを有する画素部を同一基板上に形成することが
できる。本明細書中ではこのような基板を便宜上、アクティブマトリクス基板と呼ぶ。

駆動回路のｎチャネル型ＴＦＴの半導体層はチャネル形成領域、ゲート電極を形成する
第２の形状の導電層６１５と重なる不純物領域（Ａ）６２２ｂ（ＧＯＬＤ領域）とソース
領域またはドレイン領域として機能する不純物領域（Ｂ）６３０を有している。また、ｐ
チャネル型ＴＦＴの半導体層はチャネル形成領域、ゲート電極を形成する第２の形状の導
電層６１６と重なる不純物領域（Ｃ）６４２、ソース領域またはドレイン領域として機能
する不純物領域（Ｃ）６４０を有している。また、ｎチャネル型ＴＦＴの半導体層はチャ
ネル形成領域、ゲート電極を形成する第２の形状の導電層６１７と重なる不純物領域（Ａ
）６２４ｂ（ＧＯＬＤ領域）、ソース領域またはドレイン領域として機能する不純物領域
（Ｂ）６３２を有している。

画素部の画素ＴＦＴの半導体層はチャネル形成領域、ゲート電極を形成する第２の形状
の導電層６１８と重なる不純物領域（Ａ）６２５ｂ（ＧＯＬＤ領域）、ゲート電極の外側
に形成される不純物領域６３６（ＬＤＤ領域）とソース領域またはドレイン領域として機
能する不純物領域（Ｂ）６３３を有している。また、保持容量の一方の電極として機能す
る半導体層６４３、６４４には不純物領域（Ｃ）と同じ濃度で、それぞれｐ型を付与する
不純物元素が添加されている。保持容量は、絶縁層６２７ｃ（ゲート絶縁膜と同一膜）を
誘電体として、第２の電極６１９と、半導体層６４３、６４４とで形成している。

また、本実施例で作製したアクティブマトリクス基板を用いて実施例４の工程に従えば
液晶表示装置が得られる。

なお、本実施例は実施例１乃至５のいずれとも組み合わせることが可能である。

本実施例では、作製工程数を増やすことなく、表面に凸凹を有する画素電極を形成する
例を示す。なお、簡略化のため、実施例３と異なる点についてのみ以下に説明する。

実施例３においては、表示領域となる画素電極の下方にあたる領域には、基板上に下地
膜１０１と絶縁膜１２８と第１層間絶縁膜１５９と第２層間絶縁膜１６０とが積層されて
いるだけであったが、本実施例では、ＴＦＴを作製すると同時に図１９で示される凸部７
０１、７０２を形成し、その上に形成される画素電極を凹凸化させることを特徴としてい
る。なお、図８中の画素ＴＦＴ４０４及び保持容量４０５と図１９の画素ＴＦＴ８０１及
び保持容量８０２はそれぞれ同一の製造工程で作製される。

この凸部７０１、７０２は、実施例３に示した画素ＴＦＴ４０４の製造工程における半
導体層、ゲート電極のパターニングの際に同時に形成する。なお、凸部の配置は、画素部
８０３の表示領域となる画素電極の下方にあたる領域であれば特に限定されず、凸部の大
きさ（上面から見た面積）も特に限定されないが１μｍ²〜４００μｍ²の範囲内、好まし
くは２５〜１００μｍ²であればよい。なお、凸部の大きさはランダムであるほうが、よ
り反射光を散乱させるため望ましい。

このようにして、凸部７０１、７０２は、マスク数を増やすことなくマスクを変更する
ことにより形成することができる。本実施例では実施例３で使用したマスクを変更し、図
１７（Ａ）に示す２種類の四角形状の凸部７０１、７０２を表示領域に形成し、さらに配
置をランダムなものとした。

なお、図１８では四角形状のものを示したが、特にその形状は限定されず、径方向の断
面が多角形であってもよいし、左右対称でない形状であってもよい。例えば、図１７（Ａ
）〜（Ｇ）で示された形状のうち、いずれのものでもよい。また、凸部を規則的に配置し
ても不規則に配置してもよい。

こうして形成された凸部７０１、７０２を覆う絶縁膜８０４には表面に凸凹が形成され
、その上に形成される画素電極８０５も凸凹化された。この画素電極８０５の凸部の高さ
は０．３〜３μｍ、好ましくは０．５〜１．５μｍである。この画素電極８０５の表面に
形成された凸凹によって、図１９に示すように入射光を反射する際に光を散乱させること
ができた。

なお、絶縁膜８０４としては、無機絶縁膜や有機樹脂膜を用いることができる。この絶
縁膜８０４の材料によって画素電極の凸凹の曲率を調節することも可能である。また、絶
縁膜８０４として有機樹脂膜を用いる場合は、粘度が１０〜１０００ｃｐ、好ましくは４
０〜２００ｃｐのものを用い、十分に凸部７０１、７０２の影響を受けて表面に凸凹が形
成されるものを用いる。ただし、蒸発しにくい溶剤を用いれば、有機樹脂膜の粘度が低く
ても凸凹を形成することができる。

次いで、本実施例では、画素電極を覆う配向膜８０６を形成し、ラビング処理を行った
。

次いで、実施例１に示した対向基板を用意する。図１９において、８０８は対向基板で
あり、実施例１に従い、対向基板８０８上に着色層８０９、８１０、平坦化膜８１１を形
成する。赤色の着色層８０９と青色の着色層８１０とを一部重ねて、第２遮光部を形成す
る。なお、図１９では図示しないが、赤色の着色層と緑色の着色層とを一部重ねて、第１
遮光部を形成する。

次いで、対向電極８１２を画素部に形成し、対向基板の全面に配向膜８１３を形成し、
ラビング処理を施した。

また、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール
剤で貼り合わせる。シール剤にはフィラーが混入されていて、このフィラーと柱状スペー
サによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液
晶材料８０７を注入し、封止剤（図示せず）によって完全に封止する。液晶材料８０７に
は公知の液晶材料を用いれば良い。このようにして図１９に示すアクティブマトリクス型
液晶表示装置が完成する。

なお、本実施例は実施例１乃至５のいずれか一の構成と自由に組み合わせることができ
る。

本実施例では、表面に凸凹を有する画素電極を形成する実施例７とは異なる他の例を示
す。なお、簡略化のため、実施例７と異なる点についてのみ以下に説明する。なお、図２
０において、図１９に対応する部分には同じ符号を用いた。

本実施例は、図２０に示すように、高さの異なる凸部９００、９０１を形成した例であ
る。

凸部９００、９０１は、マスク数を増やすことなく実施例７のマスクを変更することに
より形成することができる。図２０では、半導体層のパターニングの際、凸部９０１にお
いて半導体層を形成しないマスクを用いたため、凸部９０１の高さは凸部９００よりも半
導体層の膜厚分、低くなっている。本実施例では実施例７で使用した半導体層のパターニ
ングで使用するマスクを変更し、高さの異なる２種類の四角形状の凸部９００、９０１を
表示領域となる箇所にランダムに形成した。

こうすることにより、作製工程数を増やすことなく、画素電極の表面に形成される凹凸
の高低差を大きくすることができ、さらに反射光を散乱させることができる。

実施例７及び実施例８ではトップゲート型のＴＦＴ作製と同時に形成される凸部を用い
た画素電極の作製例を示したが、本実施例では図２１、図２２を用いて、逆スタガ型のＴ
ＦＴ作製と同時に形成される凸部を用いた画素電極の作製例について示す。

まず、第１のマスク（フォトマスク１枚目）でゲート配線１０００を形成する。この時
、表示領域となる領域にゲート配線と同じ材料で金属層１００１を形成する。

次いで、ゲート配線１０００及び金属層１００１を覆って、絶縁膜（ゲート絶縁膜）１
００２、第１の非晶質半導体膜、ｎ型を付与する不純物元素を含む第２の非晶質半導体膜
、及び第１の導電膜を順次、積層形成する。なお、非晶質半導体膜に代えて微結晶半導体
膜を用いてもよいし、ｎ型を付与する不純物元素を含む非晶質半導体膜に代えてｎ型を付
与する不純物元素を含む微結晶半導体膜を用いてもよい。さらに、これらの膜はスパッタ
法やプラズマＣＶＤ法を用いて複数のチャンバー内または同一チャンバー内で連続的に大
気に曝すことなく形成することができる。大気に曝さないようにすることで不純物の混入
を防止できる。

次いで、第２のマスク（フォトマスク２枚目）で上記第１の導電膜をパターニングして
第１の導電膜からなる配線（後にソース配線及び電極（ドレイン電極）
となる）を形成し、上記第２の非晶質半導体膜をパターニングしてｎ型を付与する不純物
元素を含む第２の非晶質半導体膜を形成し、上記第１の非晶質半導体膜をパターニングし
て第１の非晶質半導体膜を形成する。また、金属層１００１上にも同様にして、第１の非
晶質半導体膜とｎ型を付与する不純物元素を含む第２の非晶質半導体膜と上記第１の導電
膜とを残すようにパターニングする。このパターニングでは、後に形成される第２の導電
膜のカバレッジを良好なものとするため、図２１に示すように端部が階段状になるような
エッチングとした。

また、金属層１００１及びその上に形成される積層物（凸部）の形状は特に限定されず
、径方向の断面が多角形であってもよいし、左右対称でない形状であってもよい。例えば
、図１７（Ａ）〜（Ｇ）で示された形状のうち、いずれのものでもよい。また、金属層１
００１及びその上に形成される積層物（凸部）を規則的に配置しても不規則に配置しても
よい。また、金属層１００１及びその上に形成される積層物（凸部）の高さは０．３〜３
μｍ、好ましくは０．５〜１．５μｍである。

次いで、端子部において、シャドーマスクを用いてレジストマスクを形成し、端子部の
パッド部分を覆っている絶縁膜１００２を選択的に除去した後、レジストマスクを除去す
る。また、シャドーマスクに代えてスクリーン印刷法によりレジストマスクを形成してエ
ッチングマスクとしてもよい。

その後、全面に第２の導電膜を成膜する。なお、第２の導電膜としては、反射性を有す
る導電膜、例えばＡｌまたはＡｇからなる材料膜を用いる。

次いで、第３のマスク（フォトマスク３枚目）で上記第２の導電膜をパターニングして
第２の導電膜からなる画素電極１００４を形成し、上記導電膜をパターニングしてソース
配線１００３及び電極（ドレイン電極）１００９を形成し、ｎ型を付与する不純物元素を
含む第２の非晶質半導体膜をパターニングしてｎ型を付与する不純物元素を含む第２の非
晶質半導体膜からなるソース領域１００８及びドレイン領域１００９を形成し、上記第１
の非晶質半導体膜を一部除去して第１の非晶質半導体膜１００６を形成する。

次いで、配向膜１００５を形成し、ラビング処理を行った。

このような構成とすることで、画素ＴＦＴ部を作製する際、フォトリソグラフィー技術
で使用するフォトマスクの数を３枚とすることができる。

加えて、このような構成とすることで、金属層１００１上に形成された絶縁膜、第１の
非晶質半導体膜、ｎ型を付与する不純物元素を含む第２の非晶質半導体膜、及び第１の導
電膜からなる積層物（凸部）により凸凹を有し、この凸凹を覆って画素電極１００４が形
成されるので、作製工程数を増やすことなく、画素電極１００４の表面に凹凸を持たせて
光散乱性を図ることができる。

次いで、実施例１に示した対向基板を用意する。図２１において、１０１０は対向基板
であり、実施例１に従い、対向基板１０１０上に着色層１０１１、１０１２、平坦化膜１
０１３を形成する。赤色の着色層１０１１と青色の着色層１０１２とを一部重ねて、第２
遮光部を形成する。なお、図２１では図示しないが、赤色の着色層と緑色の着色層とを一
部重ねて、第１遮光部を形成する。

次いで、対向電極１０１４を画素部に形成し、対向基板の全面に配向膜１０１５を形成
し、ラビング処理を施した。

また、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール
剤で貼り合わせる。シール剤にはフィラーが混入されていて、このフィラーと柱状スペー
サによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液
晶材料１０１６を注入し、封止剤（図示せず）によって完全に封止する。液晶材料１０１
６には公知の液晶材料を用いれば良い。このようにして図２１に示すアクティブマトリク
ス型液晶表示装置が完成する。

図２２はアクティブマトリクス基板の画素部と端子部の配置を説明する図である。基板
１１１０上には画素部１１１１が設けられ、画素部にはゲート配線１１０８とソース配線
１１０７が交差して形成され、これに接続するｎチャネル型ＴＦＴ１１０１が各画素に対
応して設けられている。ｎチャネル型ＴＦＴ１１０１のドレイン側には画素電極１００４
及び保持容量１１０２が接続し、保持容量１１０２のもう一方の端子は容量配線１１０９
に接続している。ｎチャネル型ＴＦＴ１１０１と保持容量１１０２の構造は図２１で示す
ｎチャネル型ＴＦＴまたは保持容量と同じものとする。

基板の一方の端部には、走査信号を入力する入力端子部１１０５が形成され、接続配線
１１０６によってゲート配線１１０８に接続している。また、他の端部には画像信号を入
力する入力端子部１１０３が形成され、接続配線１１０４によってソース配線１１０７に
接続している。ゲート配線１１０８、ソース配線１１０７、容量配線１１０９は画素密度
に応じて複数本設けられるものである。また、画像信号を入力する入力端子部１１１２と
接続配線１１１３を設け、入力端子部１１０３と交互にソース配線と接続させても良い。
入力端子部１１０３、１１０５、１１１２はそれぞれ任意な数で設ければ良いものとし、
実施者が適宣決定すれば良い。

なお、本実施例は実施例１または実施例２と組み合わせることができる。

本実施例では、作製工程数を増やすことなく、表面に凸凹を有する画素電極を形成する
例を示す。なお、簡略化のため、実施例９と異なる点についてのみ以下に説明する。なお
、図２１に対応する部分には同じ符号を用いた。

本実施例は、図２３に示すように、高さの異なる凸部１２０１、１２０２を形成した例
である。

凸部１２０１、１２０２は、マスク数を増やすことなく実施例９のマスクを変更するこ
とにより形成することができる。図２３では、ゲート電極のパターニングの際、凸部１２
０２において金属層を形成しないマスクを用いたため、凸部１２０２の高さは凸部１２０
１よりも金属層の膜厚分、低くなっている。本実施例では実施例９で使用した金属層のパ
ターニングで使用するマスクを変更し、高さの異なる２種類の凸部１２０１、１２０２を
表示領域となる箇所にランダムに形成した。

こうすることにより、作製工程数を増やすことなく、画素電極１２００の表面に形成さ
れる凹凸の高低差を大きくすることができ、さらに反射光を散乱させることができる。

なお、本実施例は、実施例１または実施例２と組み合わせることができる。

上記各実施例１乃至１０のいずれか一を実施して形成されたＴＦＴは様々な電気光学装
置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＣディスプレ
イ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全
てに本発明を実施できる。

その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型
またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナ
ビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピ
ュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２６及び図２
７に示す。

図２６（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、
表示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用すること
ができる。

図２６（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１
０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を
表示部２１０２に適用することができる。

図２６（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１
、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む
。本発明は表示部２２０５に適用できる。

図２６（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アー
ム部２３０３等を含む。本発明は表示部２３０２に適用することができる。

図２６（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレ
ーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４
、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉ
ｇｔｉａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲ
ームやインターネットを行うことができる。
本発明は表示部２４０２に適用することができる。

図２６（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０
３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明を表示部２５０２に
適用することができる。

図２７（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９
０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本発明を表
示部２９０４に適用することができる。

図２７（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００
３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表
示部３００２、３００３に適用することができる。

図２７（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３
等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特
に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用すること
が可能である。また、本実施例の電子機器は実施例１〜１０のどのような組み合わせから
なる構成を用いても実現することができる。

Claims

半導体層と、
前記半導体層上方の絶縁層と、
前記絶縁層上方に設けられ、前記半導体層と重なる領域を有する導電層と、
前記導電層上方の、第１の着色層、第２の着色層、及び、第３の着色層と、
ソース配線と、
画素電極と、を有し、
前記半導体層は、非単結晶珪素を有し、
前記第１の着色層は、赤色の着色層であり、
前記第２の着色層は、緑色の着色層であり、
前記第３の着色層は、青色の着色層であり、
前記第１の着色層は、前記第２の着色層の少なくとも一部と重なる第１の領域を有し、
前記半導体層は、前記第１の領域の少なくとも一部と重なる第２の領域を有する液晶表示装置であって、
前記第３の着色層と前記第１の着色層との間に間隙を有し、
前記間隙は、前記ソース配線の少なくとも一部と重なる領域を有する液晶表示装置。
半導体層と、
前記半導体層上方の絶縁層と、
前記絶縁層上方に設けられ、前記半導体層と重なる領域を有する導電層と、
前記導電層上方の、第１の着色層、第２の着色層、及び、第３の着色層と、
ソース配線と、
画素電極と、を有し、
前記半導体層は、非単結晶珪素を有し、
前記第１の着色層は、赤色の着色層であり、
前記第２の着色層は、緑色の着色層であり、
前記第３の着色層は、青色の着色層であり、
前記第１の着色層は、前記第２の着色層の少なくとも一部と重なる第１の領域を有し、
前記半導体層は、前記第１の領域の少なくとも一部と重なる第２の領域を有する液晶表示装置であって、
前記第３の着色層と前記第１の着色層との間に間隙を有し、
前記第１の着色層の端部は、前記ソース配線の少なくとも一部と重なる領域を有し、
前記第３の着色層の端部は、前記ソース配線の少なくとも一部と重なる領域を有し、
前記間隙は、前記ソース配線の少なくとも一部と重なる領域を有する液晶表示装置。
請求項１または請求項２において、
前記第１の領域と前記間隙とを覆う平坦化膜を有する液晶表示装置。
請求項１乃至請求項３のいずれか一に記載の液晶表示装置を有する電子機器。