KR101549963B1 - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR101549963B1
KR101549963B1 KR1020080120019A KR20080120019A KR101549963B1 KR 101549963 B1 KR101549963 B1 KR 101549963B1 KR 1020080120019 A KR1020080120019 A KR 1020080120019A KR 20080120019 A KR20080120019 A KR 20080120019A KR 101549963 B1 KR101549963 B1 KR 101549963B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
coloring member
coloring
color filters
Prior art date
Application number
KR1020080120019A
Other languages
English (en)
Other versions
KR20100061125A (ko
Inventor
장선영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020080120019A priority Critical patent/KR101549963B1/ko
Priority to JP2009141461A priority patent/JP5700746B2/ja
Priority to US12/485,748 priority patent/US8085366B2/en
Publication of KR20100061125A publication Critical patent/KR20100061125A/ko
Application granted granted Critical
Publication of KR101549963B1 publication Critical patent/KR101549963B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/13356—Structural association of cells with optical devices, e.g. polarisers or reflectors characterised by the placement of the optical elements
    • G02F1/133565—Structural association of cells with optical devices, e.g. polarisers or reflectors characterised by the placement of the optical elements inside the LC elements, i.e. between the cell substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate

Abstract

본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 박막 트랜지스터와 중첩하는 제1 착색 부재, 제1 착색 부재 위에 동시에 형성되어 있는 복수의 제2 착색 부재를 포함한다. 따라서 박막 트랜지스터의 광누설 전류를 방지하고, 불량 박막 트랜지스터의 수리(repair)를 용이하게 하고, 외광에 의한 주변 영역의 빛샘과 색필터 사이의 빛샘을 방지하고, 안정적인 패턴 형성 공정을 가능하게 한다.
박막 트랜지스터 표시판, 착색, 차광, 색필터.

Description

박막 트랜지스터 표시판 및 그 제조 방법{Thin Film Transistor Display Panel and Method of Manufacturing of the Same}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고, 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치는 또한 화소 전극에 연결되어 있는 박막 트랜지스터, 이를 제어하기 위한 복수의 신호선, 그리고 외부 빛의 반사 등을 방지하기 위한 차광 부재를 포함한다. 근래 들어 투과율을 향상하고 공정을 단순화하기 위하여 차광 부재(light blocking member)를 박막 트랜지스터 표시판 위에 형성하는 연구가 진행되고 있다.
본 발명에 따른 한 실시예는 박막 트랜지스터의 광누설 전류를 방지하거나, 불량 박막 트랜지스터의 수리(repair)를 용이하게 하거나, 외광에 의한 주변 영역의 빛샘과 색필터 사이의 빛샘을 방지하거나, 안정적인 패턴 형성 공정을 가능하게 하기 위한 것이다.
본 발명은 상기 과제 이외에도 구체적으로 언급되지 않은 다른 기술적 과제를 달성하는 데 사용될 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 형성되어 있고, 박막 트랜지스터를 포함하는 박막 트랜지스터층, 상기 박막 트랜지스터층 위에 형성되어 있는 복수의 색필터, 상기 박막 트랜지스터층 위에 형성되어 있고, 상기 박막 트랜지스터와 중첩하는 부분을 가지는 제1 착색 부재, 그리고 상기 제1 착색 부재 위에 형성되어 있으며 상기 제1 착색 부재와 다른 광학 밀도를 가지는 제2 착색 부재를 포함하고, 상기 제2 착색 부재는 상기 복수의 색필터 중 적어도 하나와 중첩하는 제1 부분을 포함하고, 상기 제1 착색 부재는 상기 제1 부분과 중첩하는 제2 부분을 포함한다.
상기 제1 부분, 상기 제2 부분, 그리고 상기 제1 부분과 중첩하는 색필터는 기둥형 간격재의 일부를 구성할 수 있다. 상기 기둥형 간격재의 두께는 3.6-4.7 ㎛일 수 있다.
상기 제2 착색 부재는 상기 복수의 색필터 중 적어도 하나와 중첩하는 제6 부분을 포함할 수 있고, 상기 제1 착색 부재는 상기 제6 부분과 중첩하는 제7 부분을 포함할 수 있고, 상기 제6 부분은 상기 제1 부분보다 두께가 얇을 수 있다.
상기 제2 착색 부재는 주변 영역에 형성되어 있는 접촉 구멍을 덮고 있는 제3 부분을 포함할 수 있다. 상기 제3 부분은 상기 제1 부분과 실질적으로 동일한 두께를 가질 수 있다.
상기 제2 착색 부재는 상기 복수의 색필터 사이에 형성되어 있는 제4 부분을 포함할 수 있다. 상기 제4 부분은 상기 복수의 색필터와 실질적으로 동일한 두께를 가질 수 있다.
상기 제2 착색 부재는 상기 복수의 색필터가 서로 중첩하는 영역 위에 형성되어 있는 제5 부분을 포함할 수 있다. 상기 제5 부분은 상기 제1 착색 부재와 실질적으로 동일한 두께를 가질 수 있다.
상기 복수의 색필터는 각각 개구부를 포함할 수 있고, 상기 개구부에는 상기 제1 착색 부재와 상기 박막 트랜지스터가 중첩하는 부분이 배치될 수 있다.
상기 제2 착색 부재의 광학밀도는 ㎛당 1.6-2.5일 수 있다. 상기 제1 착색 부재의 광학밀도는 ㎛당 1.2-1.8일 수 있다. 상기 제1 착색 부재의 두께는 2.0-3.0 ㎛일 수 있다.
상기 박막 트랜지스터층 위에 형성되어 있는 화소 전극을 더 포함할 수 있고, 상기 제2 착색 부재는 상기 화소 전극 위에 형성될 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 박막 트랜지스터를 포함하는 박막 트랜지스터층을형성하는 단계, 상기 박막 트 랜지스터층 위에 복수의 색필터를 형성하는 단계, 상기 박막 트랜지스터층 위에 상기 박막 트랜지스터와 중첩하는 부분을 가지도록 제1 착색 부재를 형성하는 단계, 그리고 상기 제1 착색 부재 위에 사진 공정으로 상기 제1 착색 부재와 다른 광학 밀도를 가지는 제2 착색 부재를 형성하는 단계를 포함하고, 상기 제2 착색 부재는 상기 복수의 색필터 중 적어도 하나와 중첩하는 제1 부분을 포함하고, 상기 제1 착색 부재는 상기 제1 부분과 중첩하는 제2 부분을 포함한다.
상기 박막 트랜지스터층 위에 화소 전극을 형성하는 단계를 더 포함할 수 있다. 상기 화소 전극을 형성하는 단계는 상기 제1 착색 부재를 형성하는 단계 전에 또는 상기 제1 착색 부재를 형성하는 단계와 상기 제2 착색 부재를 형성하는 단계 사이에 수행될 수 있다.
본 발명에 따른 한 실시예는 박막 트랜지스터의 광누설 전류를 방지하고, 불량 박막 트랜지스터의 수리(repair)를 용이하게 하고, 외광에 의한 주변 영역의 빛샘과 색필터 사이의 빛샘을 방지하고, 안정적인 패턴 형성 공정을 가능하게 한다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대해 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서 는 동일한 도면부호가 사용되었다. 또한 널리 알려져 있는 공지기술의 경우 그 구체적인 설명은 생략한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 한편, 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 때, 이는 다른 부분 "바로 아래에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 한편, 어떤 부분이 다른 부분 "바로 아래에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 내지 도 2를 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판의 II-II 선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2를 참고하면, 박막 트랜지스터 표시판은 복수의 화소 영역(pixel region)(RP, GP, BP)으로 구획되어 있으며, 이들 화소 영역(RP, GP, BP)은 행렬의 형태로 배열되어 있다. 각각의 화소 영역(RP, GP, BP)은 기본색(primary color) 중 하나를 고유하게 표시하며 이들 기본색의 공간적, 시간적 합 으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있는데 적색 화소 영역(RP), 녹색 화소 영역(GP) 및 청색 화소 영역(BP)은 행 방향으로 차례대로 배열되어 있다.
박막 트랜지스터 표시판의 표시 영역(DA)은 실제 이미지를 출력하는 화소 영역이며, 주변 영역(PA)은 표시 영역(DA) 바깥의 영역이다.
투명한 유리 또는 플라스틱 등을 포함하는 절연성 기판(110) 위에 박막 트랜지스터층(thin film transistor layer)(120)이 형성되어 있다. 박막 트랜지스터층(120)은 박막 트랜지스터를 포함한다.
박막 트랜지스터층(120) 위에는 각 색필터(230R, 230G, 230B)가 서로 이격되어 열 방향으로 뻗은 띠 형태로 형성되어 있다. 그러나 각 색필터(230R, 230G, 230B)는 이격되어 있지 않고 중첩될 수도 있으며, 이 경우에도 중첩된 위치에서의 액정 거동이 정상이다. 각각의 화소 영역(RP, GP, BP) 열은 동일한 색을 나타내는 화소 영역(RP, GP, BP)들이 일렬로 늘어서 있는 형태가 된다. 그러나 각 색필터(230R, 230G, 230B)가 하나의 화소 영역(RP, GP, BP)만 차지할 수도 있다. 화소 영역(RP, GP, BP)의 색상 배열도 이와 달라질 수 있으며, 인접한 행의 화소 영역(RP, GP, BP)들이 어긋나게 배치될 수도 있다. 이외에도 화소 영역(RP, GP, BP) 및 색필터(230R, 230G, 230B)의 형태와 배치는 여러 가지 변형이 가능하다. 색필터(230R, 230G, 230B)의 두께는 대략 2.8-3.2 ㎛일 수 있다.
각 색필터(230R, 230G, 230B)는 각 화소 영역(RP, GP, BP)의 대략 중간 부근에 2 개의 개구부(231)를 포함하고 있다. 개구부(231)의 위치는 각 화소 영역(RP, GP, BP)의 하단 또는 상단에 1 개씩 위치할 수도 있다. 박막 트랜지스터층(120)에 형성되어 있는 박막 트랜지스터(도시하지 않음)는 개구부(231) 각각에 1 개씩 중첩될 수 있다. 이외에도 개구부(231) 및 박막 트랜지스터의 개수 및 배치는 여러 가지 변형이 가능하다. 그러나 개구부(231)가 형성되지 않을 수도 있으며, 이 경우에도 박막 트랜지스터가 위치하는 영역에 제1 착색 부재(220)가 형성될 수 있다.
색필터(230R, 230G, 230B) 위에는 제1 착색 부재(220)가 각 화소 영역(RP, GP, BP) 별로 1 개씩 형성되어 있다. 그러나 색필터(230R, 230G, 230B) 아래에 제1 착색 부재(220)가 형성되어 있을 수도 있다. 두 가지 경우 모두 제1 착색 부재(220)는 박막 트랜지스터의 적어도 일부를 덮고 있다. 따라서, 제1 착색 부재(220)의 위치는 박막 트랜지스터의 배치에 따라 다양하게 변형될 수 있다. 제1 착색 부재(220)는 각 화소 영역(RP, GP, BP)의 개구부(231)를 모두 덮고 있으며, 대략 직사각형의 평면 모양을 가진다. 그러나, 제1 착색 부재의 평면 모양은 타원형 등 다양한 형태를 가질 수 있다.
본 명세서에서 광학밀도(optical density)는 흡광도(absorbance)를 ㎛ 단위의 두께로 나눈 값으로 정의한다. 흡광도는 log10(I0/I)로 정의되며, I는 세기가 I0인 빛이 특정 물질을 통과한 후의 광도를 뜻한다. 색필터(230R, 230G, 230B) 위에 형성되어 있는 제1 착색 부재(220)의 흡광도는 대략 1.2-1.8이며, 두께는 대략 2.0-3.0 ㎛이며, 광학 밀도는 대략 ㎛당 0.4-0.9일 수 있다. 이때, 제1 착색 부재(220)는 착색이 가능한 감광성 유기물 등을 포함할 수 있다. 이 경우, 제1 착색 부재(220)는 광을 차단함으로써 박막 트랜지스터에서 광누설 전류가 발생하는 것을 방지한다. 아울러, 제1 착색 부재(220)는 오작동되는 박막 트랜지스터를 수리하기위한 빛을 투과시키기 때문에, 박막 트랜지스터의 수리를 용이하게 한다. 또한, 제1 착색 부재(220)를 형성하기 위하여 슬릿 등을 포함하는 하프톤 마스크를 이용한 사진 공정을 적용하지 않아도 되기 때문에, 제1 착색 부재(220)의 패턴이 안정적으로 형성된다. 예를 들어, 제1 착색 부재(220)는 흡광도가 대략 1.5이며, 그 두께는 대략 2.5 ㎛이며, 광학 밀도는 대략 ㎛당 0.6일 수 있다.
제1 착색 부재(220) 위에는 제1 착색 부재와 다른 광학 밀도를 가지는 제2 착색 부재(240a, 240b, 240c, 240d)가 형성되어 있다. 제2 착색 부재(240a, 240b, 240c, 240d)는 동일한 재료를 포함하며, 동일한 공정 순서에서 동시에 형성될 수 있다. 제2 착색 부재(240a, 240b, 240c, 240d)의 광학밀도는 ㎛당 대략 1.6-2.5일 수 있다. 제2 착색 부재(240a, 240b, 240c, 240d)는 여러 가지 기능을 하는 부분을 선택적으로 포함할 수 있다. 예를 들어, 제1 부분(240c) 또는 제6 부분(240d)은 색필터(230R, 230G, 230B) 중 적어도 어느 하나와 중첩하는 부분이고, 제3 부분(240b)은 주변 영역에 형성되어 있는 접촉 구멍을 덮고 있는 부분이고, 제4 부분(240a)은 색필터(230R, 230G, 230B) 사이에 형성되어 있는 부분이다. 아울러 색필터(230R, 230G, 230B)가 서로 중첩하였을 때, 그 중첩하는 영역 위에 제5 부분(도시하지 않음)이 형성될 수 있으며, 이 경우 제5 부분은 도 9의 제2 착색 부재(240a)와 유사하게 형성될 수 있다. 또한 제1 착색 부재(220)는 제1 부분(240c)와 중첩하는 제2 부분을 포함할 수 있고, 제6 부분(240d)과 중첩하는 제7 부분을 포함할 수 있다. 그러나, 제2 착색 부재(240a, 240b, 240c, 240d) 중 적어도 일부 는 생략될 수 있다. 예를 들어, 각 색필터(230R, 230G, 230B) 사이에 위치하는 제4 부분(240a)이 생략될 수도 있으며, 제1 착색 부재(220) 위에 형성되어 있는 제6 부분(240d)이 생략될 수도 있다. 이외에도 다양한 조합으로 생성 및 생략이 가능하다.
각 색필터(230R, 230G, 230B) 사이에 위치하는 제4 부분(240a)은 색필터(230R, 230G, 230B) 사이의 빛샘을 방지하는 차광 부재의 역할을 한다. 각 색필터(230R, 230G, 230B) 사이의 간격이 좁기 때문에, 제2 착색 부재(240a, 240b, 240c, 240d)의 재료를 전면에 도포하여 실질적으로 동일한 노광량으로 현상할 경우, 제4 부분(240a)은 제1 부분(240c), 제6 부분(240d), 또는 제3 부분(240b)보다 높은 두께로 형성된다. 따라서, 제4 부분(240a)은 색필터(230R, 230G, 230B)를 평탄화시키는 역할을 한다. 또한 이 경우, 제4 부분(240a)은 빛이 모두 투과하는 투과 영역 또는 빛을 모두 차단하는 비투과 영역을 포함하는 마스크를 통하여 형성될 수 있으므로, 제4 부분(240a)의 패턴이 안정적으로 형성된다. 예를 들어, 각 색필터(230R, 230G, 230B)의 두께가 대략 3 ㎛이고, 청색 색필터(230B) 위에 형성되어 있는 제1 부분(240c)의 두께와 제3 부분(240b)의 두께가 대략 2 ㎛일 때, 제4 부분(240a)의 두께는 대략 3 ㎛일 수 있다.
제1 착색 부재(220) 위에 형성되어 있으면서, 제1 착색 부재(220)의 적어도 일부와 중첩하는 제1 부분(240c)과 제6 부분(240d)은 제1 착색 부재(220) 및 색필터(230R, 230G, 230B)와 함께 기둥형 간격재(columnar spacer)의 일부를 구성한다. 각 색필터(230R, 230G, 230B)에 개구부(231)가 형성되어 있는 경우, 대략 개구 부(231) 옆에 제1 부분(240c)과 제6 부분(240d)이 형성될 수 있다. 청색 색필터(230B) 위에 형성되어 있는 제1 부분(240c)은 제1 부분(240c) 아래에 형성되어 있는 제1 착색 부재(220)의 제2 부분 및 청색 색필터(230B)와 함께 적절한 압축 특성을 가진 주 기둥형 간격재(main columnar spacer)의 일부를 구성한다. 이때, 제1 부분(240c)과 제1 착색 부재(220)의 두께의 합은 대략 3.6-4.7 ㎛일 수 있다. 예를 들어, 제1 부분(240c)이 2.0 ㎛이며, 제1 착색 부재(220)가 2.5 ㎛일 수 있다. 또한, 적색 색필터(230R) 또는 녹색 색필터(230G) 위에 형성되어 있는 제6 부분(240d)은 적색 색필터(230R) 또는 녹색 색필터(230G) 아래에 형성되어 있는 제1 착색 부재(220) 및 적색 색필터(230R) 또는 녹색 색필터(230G)와 함께 적절한 압축 특성을 가진 보조 기둥형 간격재(subsidiary columnar spacer)의 일부를 구성한다. 이때 보조 기둥형 간격재는 주 기둥형 간격재보다 폭이 좁고 높이가 낮을 수 있다. 그러나 제1 부분(240c)은 색필터(240R, 230G, 230B) 중 적어도 하나 위에 형성될 수 있으며, 제6 부분(240d)도 색필터(240R, 230G, 230B) 중 적어도 하나 위에 형성될 수 있으며, 제6 부분(240d)은 생략될 수도 있다. 또한 제1 부분(240c) 및 제6 부분(240d)의 개수 및 배치는 다양하게 변형될 수 있다.
또한, 주변 영역(PA)에 위치하는 제3 부분(240b)은 서로 다른 층의 배선을 전기적으로 연결하는 접촉 구멍(도시하지 않음)을 덮고 있기 때문에, 접촉 구멍을 통한 외광 반사를 방지하는 차광 부재의 역할을 한다. 즉, 접촉 구멍이 형성된 이후에 제3 부분(240b)이 형성되기 때문에, 주변 영역(PA)에서의 외광 반사를 원천적으로 방지하는 구조가 형성될 수 있는 것이다. 이때 제3 부분(240b)의 두께는 제1 부분(240c)의 두께와 실질적으로 동일할 수 있다.
그러면 도 3 내지 도 7을 참고로 하여 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 3은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 3을 참고하면, 본 실시예에 따른 액정 표시 장치는 서로 마주하는 박막 트랜지스터 표시판(100)과 대향 기판(200) 및 그 사이에 들어 있는 액정층(3)을 포함한다. 박막 트랜지스터 표시판(100)은 복수의 게이트선(GL), 복수 쌍의 데이터선(DLa, DLb) 및 복수의 유지 전극선(SL)을 포함하는 신호선과 이에 연결된 복수의 화소(PX)를 포함한다.
각 화소(PX)는 한 쌍의 부화소(PXa, PXb)를 포함하며, 부화소(PXa, PXb)는 스위칭 소자(Qa, Qb)와 액정 축전기(Clca, Clcb) 및 유지 축전기(storage capacitor)(Csta, Cstb)를 포함한다.
스위칭 소자(Qa, Qb)는 박막 트랜지스터 표시판(100)에 구비되어 있는 박막 트랜지스터로서, 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 데이터선(DLa, DLb)과 연결되어 있으며, 출력 단자는 액정 축전기(Clca, Clcb) 및 유지 축전기(Csta, Cstb)와 연결되어 있다.
액정 축전기(Clca, Clcb)는 부화소 전극(191a, 191b)과 공통 전극(270)을 두 단자로 하고, 두 단자 사이의 액정층(3) 부분을 유전체로 하여 형성된다.
액정 축전기(Clca, Clcb)의 보조적인 역할을 하는 유지 축전기(Csta, Cstb)는 기판(100)에 구비된 유지 전극선(SL)과 부화소 전극(191a, 191b)이 절연체를 사이에 두고 중첩되어 이루어지며 유지 전극선(SL)에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다.
도 4는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 5는 도 4의 박막 트랜지스터 표시판의 V-V 선을 따라 잘라 도시한 단면도이며, 도 6은 도 4의 박막 트랜지스터 표시판의 VI-VI 선을 따라 잘라 도시한 단면도이며, 도 7은 도 4의 박막 트랜지스터 표시판의 VII-VII 선을 따라 잘라 도시한 단면도이다.
도 4 내지 도 6을 참고하면, 복수의 게이트선(121) 및 복수의 유지 전극선(131, 135)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 제1 및 제2 게이트 전극(124a, 124b)을 포함한다.
유지 전극선은 게이트선(121)과 실질적으로 나란하게 뻗은 줄기선(131)과 이로부터 뻗어 나온 복수의 유지 전극(135)을 포함한다. 유지 전극선(131, 135)의 모양 및 배치는 여러 형태로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131, 135) 위에는 게이트 절연막 (140)이 형성되어 있으며, 게이트 절연막(140) 위에는 비정질 또는 결정질 규소 등을 포함하는 복수의 반도체(154a, 154b)가 형성되어 있다.
반도체(154a, 154b) 위에는 각각 복수 쌍의 저항성 접촉 부재(161a, 161b, 163b, 165b, 165a, 165b)가 형성되어 있으며, 저항성 접촉 부재(161a, 161b, 163a, 163b, 165a, 165b)는 금속 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질을 포함할 수 있다.
저항성 접촉 부재(161a, 161b, 163b, 165b, 165a, 165b) 및 게이트 절연막(140) 위에는 복수 쌍의 데이터 선(171a, 171b)과 복수 쌍의 제1 및 제2 드레인 전극(175a, 175b)이 형성되어 있다. 또한, 주변 영역(PA)에는 데이터선(171a, 171b)과 동일한 층에 유지 전압 공급선(174)이 형성되어 있다. 유지 전압 공급선(174)은 대략 열 방향으로 형성되어 있으며, 복수의 유지 전극선(131)을 전기적으로 연결한다.
데이터선(171a, 171b)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선의 줄기선(131)과 교차한다. 데이터선(171a, 171b)은 제1, 제2 게이트 전극(124a, 124b)을 향하여 뻗어 U자형으로 굽은 제1 및 제2 소스 전극(173a, 173b)을 포함하며, 제1 및 제2 소스 전극(173a, 173b)은 제1, 제2 게이트 전극(124a, 124b)을 중심으로 제1 및 제2 드레인 전극(175a, 175b)과 마주한다.
제1 및 제2 게이트 전극(124a, 124b), 제1 및 제2 소스 전극(173a, 173b) 및 제1 및 제2 드레인 전극(175a, 175b)은 제1 및 제2 반도체(154a, 154b)와 함께 제1 및 제2 박막 트랜지스터(Qa, Qb)를 이룬다.
저항성 접촉 부재(161a, 161b, 163a, 163b, 165a, 165b)는 그 아래의 반도 체(154a, 154b)와 그 위의 데이터선(171a, 171b) 및 드레인 전극(175a, 175b) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다.
데이터선(171a, 171b), 드레인 전극(175a, 175b) 및 노출된 반도체(154a, 154b) 부분 위에는 질화 규소, 산화 규소 등을 포함하는 하부 보호막(180p)이 형성되어 있다.
하부 보호막(180p) 위에는 색필터(230R, 230G, 230B)과 제1 착색 부재(220)가 차례로 형성되어 있다. 이때 색필터(230R, 230G, 230B)와 제1 착색 부재(220)는 전술한 설명한 내용이 동일하게 적용될 수 있다.
제1 착색 부재(220) 위에는 상부 보호막(180q)이 형성되어 있다. 상부 보호막(180q)은 감광성을 가지는 유기 물질로 형성할 수 있다. 또한, 상부 보호막(180q)은 화소 전극(191)과 데이터선(171a, 171b)과의 커플링 현상을 감소시키고 기판을 평탄화하기 위해 그 두께가 1.0㎛ 이상일 수 있다. 상부 보호막(180q)은 색필터(230R, 230G, 230B)로부터 유입되는 용매(solvent) 등의 유기물에 의하여 액정층(3)이 오염되는 것을 방지함으로써, 잔상 등의 액정 표시 장치의 불량을 방지한다.
상부 보호막(180q), 색필터(230B) 및 하부 보호막(180p)에는 제1 및 제2 드레인 전극(175a, 175b)을 드러내는 복수의 접촉 구멍(185a, 185b)이 형성되어 있다.
상부 보호막(180q) 위에는 복수의 화소 전극(191)과 연결 부재(192)가 형성되어 있다. 복수의 화소 전극(191)과 연결 부재(192)는 ITO, IZO 등의 동일한 재 료를 포함할 수 있으며, 동일한 공정에서 형성될 수 있다.
도 4를 참고하면, 각 화소 전극(191)은 간극(91)을 사이에 두고 서로 분리되어 있는 제1 및 제2 부화소 전극(191a, 191b)을 포함한다.
제1 및 제2 부화소 전극(191a, 191b)의 전체적인 모양은 사각형이다. 화소 전극(191) 전체에서 제2 부화소 전극(191b)이 차지하는 면적이 제1 부화소 전극(191a)이차지하는 면적보다 클 수 있다.
제1 및 제2 부화소 전극(191a, 191b)은 접촉 구멍(185a, 185b)을 통하여 제1 및 제2 드레인 전극(175a, 175b)과 물리적, 전기적으로 연결되어 있으며, 제1 및 제2 드레인 전극(175a, 175b)으로부터 데이터 전압을 인가 받는다.
도 7을 참고하면, 연결 부재(192)는 서로 다른 층에 형성 되어 있는 유지 전극선(131)과 유지 전압 공급선(174)을 접촉 구멍(183a, 183b)을 통하여 전기적으로 연결한다.
복수의 화소 전극(191)과 연결 부재(192) 위에는 제2 착색 부재(240a, 240b, 240c, 240d)가 형성되어 있다. 제2 착색 부재(240a, 240b, 240c, 240d)는 전술한 내용이 동일하게 적용될 수 있다.
제2 착색 부재(240a, 240b, 240c, 240d) 위에는 하부 배향막(11)이 형성되어 있다.
그러면 도 8을 참고로 하여 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 8은 본 발명의 한 실시예에 따른 박막 트랜지스터의 표시판을 나타내는 단면도이다.
도 3 내지 도 4의 박막 트랜지스터 표시판에서는 제1 착색 부재(220) 위에 상부 보호막(180q)과 화소 전극(191a)이 차례로 형성되어 있는 것과는 달리, 도 8의 박막 트랜지스터 표시판에서는 제1 착색 부재(220)가 화소 전극(191a) 위에 형성되어 있다. 즉, 도 8의 박막 트랜지스터 표시판에서는 화소 전극(191a)이 형성된 이후에 제1 착색 부재(220)이 형성된 것이다. 따라서, 제1 착색 부재(220)와 화소 전극(191)의 상하 위치 관계를 제외하고 전술한 도 3 내지 도 7의 박막 트랜지스터 표시판의 설명이 유사하게 적용될 수 있다.
그러면 도 9를 참고로 하여 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 9는 본 발명의 한 실시예에 따른 박막 트랜지스터의 표시판을 나타내는 단면도이다.
도 3 내지 도 4의 박막 트랜지스터 표시판에서는 각 색필터(230R, 230G, 230B)가 서로 이격되어 있는 것과는 달리, 도 9의 박막 트랜지스터 표시판에서는 각 색필터(230R, 230G, 230B)가 서로 중첩되어 있다. 도 9에 도시된 것처럼, 각 색필터(230R, 230G, 230B)가 서로 중첩된 위치에 제2 착색 부재(240a)가형성되어 있기 때문에, 데이터선(171)의 상부에서 액정이 정상적으로 움직일 수 있다. 각 색필터(230R, 230G, 230B)가 서로 중첩되어 있는 것을 제외하고 전술한 도 3 내지 도 7의 박막 트랜지스터 표시판의 설명이 유사하게 적용될 수 있다.
이하, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 대하여 상세하게 설명한다. 색필터(230R, 230G, 230B), 제1 착색 부재(220) 및제2 착색 부재(240a, 240b, 240c, 240d)에 대하여 전술한 설명이 유사하게 적용될 수 있다.
기판(110) 위에 스위칭 소자 등의 박막 트랜지스터층(120)을 형성한다. 박막 트랜지스터층(120) 위에 개구부(231)를 포함하는 색필터(230R, 230G, 230B)를 형성한다. 색필터(230R, 230G, 230B) 위에 음성 또는 양성 감광성 물질을 포함하는 제1 착색 부재(220)를 적층한다. 다음, 사진 현상 공정을 통하여 제1 착색 부재(220)가 개구부(231)를 전체를 덮을 수 있도록 패터닝한다. 음성 감광성 물질을 사용하는 경우 제1 착색 부재(220)가 형성되는 영역은 빛을 모두 투과하는 마스크의 투과 영역에 대응되며, 양성 감광성 물질을 사용하는 경우 제1 착색 부재(220)가 형성되는 영역은 빛을 모두 차단하는 마스크의 비투과 영역에 대응된다. 따라서, 슬릿, 반투명 막 등을 이용한 하프톤 마스크(half-tone mask)를 이용하지 않아도 되므로, 안정적인 패터닝이 가능하다. 그러나 제1 착색 부재(220)를 먼저 형성한 후, 색필터(230R, 230G, 230B)를 형성할 수도 있다.
제1 착색 부재(220) 위에 양성 또는 음성 감광성 물질을 포함하는 제2 착색 부재(240a, 240b, 240c, 240d)를 적층한다. 다음, 1 개의 마스크를 이용한 사진 현상 공정을 통하여 색필터(230R, 230G, 230B) 사이, 각 색필터(230R, 230G, 230B) 위, 그리고 주변 영역(PA)에 위치하도록 제2 착색 부재(240a, 240b, 240c, 240d)를 패터닝한다. 이 때, 색필터(230R, 230G, 230B) 사이, 청색 색필터(230R, 230G, 230B) 위, 그리고 주변 영역(PA)에 제2 착색 부재(240a, 240b, 240c)가 형성되는 영역은 음성 감광성 물질을 사용하는 경우 모두 마스크의 투과 영역에 대응되며, 양성 감광성 물질을 사용하는 경우 모두 마스크의 비투과 영역에 대응된다. 한편, 적색 색필터(230R)와 녹색 색필터(230G) 위에 제2 착색 부재(240d)가 형성되는 영역은 빛을 일부만 투과하는 마스크의 반투과 영역에 대응된다. 이 때, 제2 착색 부재(240d)는 보조 기둥형 간격재의 역할을 하기 때문에, 공정 마진(margin)이 크다. 또는, 보조 기둥형 간격재가 형성되지 않을 수도 있다. 따라서, 제2 착색 부재(240a, 240b, 240c, 240d)의 패턴이 안정적으로 형성될 수 있다.
나아가 화소 전극(190)과 연결 부재(192)를 형성하는 공정이 진행될 수 있다. 이 경우, 화소 전극(190) 및 연결 부재(192) 형성 공정은 제1 착색 부재(220) 형성 전이나 형성 후에 모두 진행될 수 있다.
또한, 박막 트랜지스터층(120)은 하기와 같은 방법으로 형성될 수 있다.
기판(110) 위에 게이트 전극(124a, 124b)을 포함하는 게이트선(121)을 형성하고, 게이트선(121)을 포함하는 기판(110) 위에 게이트 절연막(140), 불순물이 도핑되지 않은 비정질 규소층, 불순물이 도핑된 비정질 규소층 및 데이터 도전층을 차례로 적층한다. 이어서 데이터 도전층 위에 감광막(도시하지 않음)을 도포하고 슬릿 마스크 따위를 사용하여 두께가 다른 감광 패턴을 형성한다. 그리고 감광 패턴을 마스크로 하여 데이터 도전층, 불순물이 도핑된 비정질 규소층 및 불순물이 도핑되지 않은 비정질 규소층을 1차 식각하여 반도체(154a, 154b)를 형성한 후 데이터 도전층을 2차 식각하여 소스 전극(173a, 173b)을 포함하는 데이터선(171a, 171b) 및 드레인 전극(175a, 175b)를 형성한다.
소스 전극(173a, 173b) 및 드레인 전극(175a, 175b)을 마스크로 이들 사이에 노출되어 있는 비정질 규소층을 제거하여 저항성 접촉층(161a, 161b, 163a, 163b, 165a, 165b)을 형성한다. 이어서, 데이터선(171a, 171b), 드레인 전극(175a, 175b) 및 게이트 절연막(140) 위에 하부 보호막(180p)을 형성한다.
박막 트랜지스터와 전극을 형성하는 방법은 통상적인 박막 형성 방법인 박막 증착, 사진 식각에 의한 패터닝 등의 방법을 사용할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 2는 도 1의 박막 트랜지스터 표시판의 II-II 선을 따라 잘라 도시한 단면도이다.
도 3은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 4는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 5는 도 4의 박막 트랜지스터 표시판의 V-V 선을 따라 잘라 도시한 단면도이다.
도 6은 도 4의 박막 트랜지스터 표시판의 VI-VI 선을 따라 잘라 도시한 단면도이다.+
도 7은 도 4의 박막 트랜지스터 표시판의 VII-VII 선을 따라 잘라 도시한 단면도이다.
도 8은 본 발명의 한 실시예에 따른 박막 트랜지스터의 표시판을 나타내는 단면도이다.
도 9는 본 발명의 한 실시예에 따른 박막 트랜지스터의 표시판을 나타내는 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
120: 박막 트랜지스터층 190: 화소 전극1
92: 연결 부재 220: 제1 착색 부재
230R, 230G, 230B: 색필터 231: 개구부
240a, 240b, 240c, 240d: 제2 착색 부재
RP, GP, BP: 화소 영역 PA: 주변 영역
DA: 표시 영역

Claims (22)

  1. 기판,
    상기 기판 위에 형성되어 있고, 박막 트랜지스터를 포함하는 박막 트랜지스터층,
    상기 박막 트랜지스터층 위에 형성되어 있는 복수의 색필터,
    상기 박막 트랜지스터층 위에 형성되어 있으며, 상기 색필터와 일부분 중첩하고, 그리고 상기 박막 트랜지스터와 일부분 중첩하는 제1 착색 부재, 그리고
    상기 제1 착색 부재 위에 형성되어 있으며, 상기 색필터와 일부분 중첩하고, 상기 제1 착색 부재와 다른 광학 밀도를 가지는 제2 착색 부재
    를 포함하고, 상기 제2 착색 부재는 상기 복수의 색필터 중 적어도 하나와 중첩하는 제1 부분을 포함하고, 상기 제1 착색 부재는 상기 제1 부분과 중첩하는 제2 부분을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 제1 부분, 상기 제2 부분, 그리고 상기 제1 부분과 중첩하는 색필터는 기둥형 간격재의 일부를 구성하는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 기둥형 간격재의 두께는 3.6-4.7 ㎛인 박막 트랜지스터 표시판.
  4. 제2항에서,
    상기 제2 착색 부재는 상기 복수의 색필터 중 적어도 하나와 중첩하는 제6 부분을 포함하고, 상기 제1 착색 부재는 상기 제6 부분과 중첩하는 제7 부분을 포함하고, 상기 제6 부분은 상기 제1 부분보다 두께가 얇은 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 제2 착색 부재는 주변 영역에 형성되어 있는 접촉 구멍을 덮고 있는 제3 부분을 포함하는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 제3 부분은 상기 제1 부분과 실질적으로 동일한 두께를 갖는 박막 트랜지스터 표시판.
  7. 제1항에서,
    상기 제2 착색 부재는 상기 복수의 색필터 사이에 형성되어 있는 제4 부분을 포함하는 박막 트랜지스터 표시판.
  8. 제7항에서,
    상기 제4 부분은 상기 복수의 색필터와 실질적으로 동일한 두께를 갖는 박막 트랜지스터 표시판.
  9. 제1항에서,
    상기 제2 착색 부재는 상기 복수의 색필터가 서로 중첩하는 영역 위에 형성되어 있는 제5 부분을 포함하는 박막 트랜지스터 표시판.
  10. 제9항에서,
    상기 제5 부분은 상기 제1 착색 부재와 실질적으로 동일한 두께를 갖는 박막 트랜지스터 표시판.
  11. 제1항에서,
    상기 복수의 색필터는 각각 개구부를 포함하고, 상기 개구부에는 상기 제1 착색 부재와 상기 박막 트랜지스터가 중첩하는 부분이 배치되어 있는 박막 트랜지스터 표시판.
  12. 제1항에서,
    상기 제2 착색 부재의 광학밀도는 ㎛당 1.6-2.5인 박막 트랜지스터 표시판.
  13. 제1항에서,
    상기 제1 착색 부재의 흡광도는 1.2-1.8인 박막 트랜지스터 표시판.
  14. 제1항에서,
    상기 제1 착색 부재의 두께는 2.0-3.0 ㎛인 박막 트랜지스터 표시판.
  15. 제1항에서,
    상기 박막 트랜지스터층 위에 형성되어 있는 화소 전극을 더 포함하고,
    상기 제2 착색 부재는 상기 화소 전극 위에 형성되어 있는 박막 트랜지스터 표시판.
  16. 기판 위에 박막 트랜지스터를 포함하는 박막 트랜지스터층을 형성하는 단계,
    상기 박막 트랜지스터층 위에 복수의 색필터를 형성하는 단계,
    상기 박막 트랜지스터층 위에, 상기 색필터와 일부분 중첩하고, 상기 박막 트랜지스터와 일부분 중첩하도록 제1 착색 부재를 형성하는 단계, 그리고
    상기 제1 착색 부재 위에 상기 색필터와 일부분 중첩하도록,사진 공정으로 상기 제1 착색 부재와 다른 광학 밀도를 가지는 제2 착색 부재를 형성하는 단계
    를 포함하고, 상기 제2 착색 부재는 상기 복수의 색필터 중 적어도 하나와 중첩하는 제1 부분을 포함하고, 상기 제1 착색 부재는 상기 제1 부분과 중첩하는 제2 부분을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  17. 제16항에서,
    상기 제1 부분, 상기 제2 부분, 그리고 상기 제1 부분과 중첩하는 색필터는 기둥형 간격재의 일부를 구성하는 박막 트랜지스터 표시판의 제조 방법.
  18. 제16항에서,
    상기 제2 착색 부재는 주변 영역에 형성되어 있는 접촉 구멍을 덮는 제3 부분을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  19. 제16항에서,
    상기 제2 착색 부재는 상기 복수의 색필터 사이에 형성되는 제4 부분을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  20. 제16항에서,
    상기 제2 착색 부재는 상기 복수의 색필터가 서로 중첩하는 영역 위에 형성되어 있는 제5 부분을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  21. 제16항에서,
    상기 박막 트랜지스터층 위에 화소 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  22. 제21항에서,
    상기 화소 전극을 형성하는 단계는 상기 제1 착색 부재를 형성하는 단계 전에 또는 상기 제1 착색 부재를 형성하는 단계와 상기 제2 착색 부재를 형성하는 단계 사이에 수행되는 박막 트랜지스터 표시판의 제조 방법.
KR1020080120019A 2008-11-28 2008-11-28 박막 트랜지스터 표시판 및 그 제조 방법 KR101549963B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080120019A KR101549963B1 (ko) 2008-11-28 2008-11-28 박막 트랜지스터 표시판 및 그 제조 방법
JP2009141461A JP5700746B2 (ja) 2008-11-28 2009-06-12 薄膜トランジスタ表示板及びその製造方法
US12/485,748 US8085366B2 (en) 2008-11-28 2009-06-16 Thin film transistor display panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080120019A KR101549963B1 (ko) 2008-11-28 2008-11-28 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100061125A KR20100061125A (ko) 2010-06-07
KR101549963B1 true KR101549963B1 (ko) 2015-09-04

Family

ID=42221949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080120019A KR101549963B1 (ko) 2008-11-28 2008-11-28 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (3)

Country Link
US (1) US8085366B2 (ko)
JP (1) JP5700746B2 (ko)
KR (1) KR101549963B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9291859B2 (en) 2012-06-20 2016-03-22 Samsung Display Co., Ltd. Liquid crystal display
KR102082406B1 (ko) 2012-10-05 2020-02-28 삼성디스플레이 주식회사 액정 표시 장치
KR102098712B1 (ko) 2013-07-16 2020-04-09 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US10712596B2 (en) 2013-08-02 2020-07-14 Samsung Display Co., Ltd. Liquid crystal display
KR102185102B1 (ko) 2014-01-10 2020-12-02 삼성디스플레이 주식회사 어레이 기판, 이를 갖는 액정 표시 패널 및 이의 제조방법
KR102272422B1 (ko) * 2015-01-14 2021-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2016133590A (ja) * 2015-01-19 2016-07-25 ソニー株式会社 表示装置及び電子機器
KR102334811B1 (ko) * 2015-04-30 2021-12-03 삼성디스플레이 주식회사 박막 트랜지스터 기판

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2679057B1 (fr) 1991-07-11 1995-10-20 Morin Francois Structure d'ecran a cristal liquide, a matrice active et a haute definition.
JPH11212075A (ja) 1998-01-23 1999-08-06 Toshiba Electronic Engineering Corp 液晶表示装置の製造方法
JP2000162643A (ja) * 1998-11-30 2000-06-16 Matsushita Electric Ind Co Ltd 液晶表示装置及びその製造方法
KR100310946B1 (ko) 1999-08-07 2001-10-18 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
JP2001117085A (ja) * 1999-10-15 2001-04-27 Nec Corp カラー液晶表示パネル及びその製造方法
JP2001175198A (ja) * 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6690437B2 (en) * 2000-04-18 2004-02-10 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
KR100749458B1 (ko) 2000-11-13 2007-08-14 삼성에스디아이 주식회사 티에프티 어레이 상에 칼라 필터가 형성된 엘시디 및 그 제조방법
JP2002258267A (ja) * 2000-12-26 2002-09-11 Toray Ind Inc カラーフィルター及びこれを用いた液晶表示装置
JP4133171B2 (ja) 2002-09-27 2008-08-13 オプトレックス株式会社 半透過反射型液晶表示パネル
KR100924751B1 (ko) 2002-12-04 2009-11-05 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101036723B1 (ko) 2003-12-30 2011-05-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101056012B1 (ko) 2004-06-28 2011-08-11 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP2006267524A (ja) * 2005-03-24 2006-10-05 Sharp Corp 液晶パネル、液晶表示装置および液晶パネルの製造方法
JP3974141B2 (ja) * 2005-06-23 2007-09-12 三菱電機株式会社 半透過型液晶表示装置
KR20070077702A (ko) 2006-01-24 2007-07-27 삼성전자주식회사 표시 장치 및 그 형성 방법
KR20070077998A (ko) 2006-01-25 2007-07-30 삼성전자주식회사 컬러 필터 기판과 그 제조 방법 및 이를 포함한 액정 표시패널
JP2007240543A (ja) 2006-03-03 2007-09-20 Toshiba Matsushita Display Technology Co Ltd 液晶表示素子およびその製造方法
KR20080034545A (ko) 2006-10-17 2008-04-22 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
JP2008158138A (ja) * 2006-12-22 2008-07-10 Dainippon Printing Co Ltd カラーフィルタ基板および液晶表示装置

Also Published As

Publication number Publication date
US8085366B2 (en) 2011-12-27
JP2010128495A (ja) 2010-06-10
US20100133538A1 (en) 2010-06-03
JP5700746B2 (ja) 2015-04-15
KR20100061125A (ko) 2010-06-07

Similar Documents

Publication Publication Date Title
KR101549963B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101525801B1 (ko) 어레이 기판 및 그 제조 방법
KR101542399B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101595818B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US8390753B2 (en) Thin film transistor array panel and liquid crystal display having the same
US8456595B2 (en) Display device and method for manufacturing the same
KR101515382B1 (ko) 박막 트랜지스터 표시판
KR101479998B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101634635B1 (ko) 표시 장치
KR101799492B1 (ko) 액정표시장치
KR20030018619A (ko) 액정 표시 장치용 색 필터 기판 및 박막 트랜지스터 기판및 이들의 제조 방법
KR102294835B1 (ko) 표시 장치 및 그 제조 방법
KR101383703B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101581774B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101557817B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20100057256A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2003029269A (ja) 液晶表示装置及び液晶表示装置の製造方法
JP5486285B2 (ja) 表示装置及びその製造方法
KR101393366B1 (ko) 액정표시장치와 액정표시장치의 제조방법
KR101592017B1 (ko) 표시 장치 및 그 제조 방법
KR101490486B1 (ko) 표시 장치 및 그 제조 방법
KR101635528B1 (ko) 박막 트랜지스터 기판
JP2003107444A (ja) 液晶表示装置
KR20100047564A (ko) 액정 표시 장치 및 그 제조 방법
JP2003222877A (ja) 液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 5