JP5587822B2 - スパッタリング装置、スパッタリング方法及び電子デバイスの製造方法 - Google Patents

Description

本発明は、カソードに高電圧を印加して基板ホルダとの間で放電を発生させ、カソードに取り付けられたターゲットをスパッタして基板上に成膜するスパッタリング装置、スパッタリング方法及び電子デバイスの製造方法に関する。詳しくは、基板をその処理面に沿って回転させながら成膜を行うスパッタリング装置、スパッタリング方法及び電子デバイスの製造方法に関する。

従来から、基板の斜め上方にターゲットを支持するカソードをオフセット配置し、基板をその処理面に沿って回転させながら、斜め入射スパッタリングによりターゲット材料をスパッタして基板上に成膜するスパッタリング装置が知られている。

これに関連する技術としては、例えば、基板を適度の速さで回転させると共に、基板の法線に対し、ターゲットの中心軸線の角度θを、１５°≦θ≦４５°の関係に保ったスパッタリング方法および装置が提案されている（特許文献１参照）。このスパッタリング装置によれば、ターゲットの径を基板と同等以下にしても、均一膜厚、膜質を生成できるものである。

特開２０００−２６５２６３号公報

しかしながら、従来の斜め入射スパッタリング技術を用いても、磁性膜を成膜する場合には、他の材料を成膜する場合に比べて、シート抵抗分布に偏りが生じる。ところが、面内分布（１σ）は１％未満という値を実現していたため、大きな問題にはならなかった。

しかし近年、スパッタレート向上の要請が高まるに従って、放電電力の高電力化が試みられている。高電力で斜め入射スパッタにより磁性膜の成膜を行ったところ、シート抵抗分布の偏りが一層増大するという問題があった。また、複数のカソードを用い、複数のターゲットに対し同時スパッタリングを行う場合は、成膜分布の偏りが各ターゲット材料の分布の偏りにつながっていた。

本発明は、上記課題に鑑みてなされ、面内分布の均一性に優れた膜を成膜することができるようにし、優れた性能の電子デバイスを容易に製造することができるようにするスパッタリング技術を実現する。

上記課題を解決するために、本発明のスパッタリング装置は、基板をその処理面の面方向に沿って回転可能な基板ホルダと、前記基板の周囲に配設され、前記基板の処理面に、前記基板と同期して回転可能な磁場を形成する基板磁場形成手段と、前記基板の斜向かいの位置に配置され、放電用の電力が投入されるカソードと、前記基板の回転位置を検出する位置検出手段と、前記カソードに投入される電力を制御する電力制御手段と、を備え、前記電力制御手段によって、前記磁場の形成状態によりスパッタリング粒子の付着量が最も多い前記基板上の第１の部分が、前記磁場の形成状態によりスパッタリング粒子の付着量が最も少ない前記基板上の第２の部分よりも前記カソードに近い位置にあるときは、前記カソードに第１の電力値の電力が印加され、前記第２の部分が前記第１の部分よりも前記カソードに近い位置にあるときは、前記カソードに前記第１の電力値よりも大きい第２の電力値の電力が印加される。
また、本発明のスパッタリング装置は、基板をその処理面の面方向に沿って回転可能に保持する基板ホルダと、前記基板の周囲に配設され、前記基板の処理面に、前記基板と同期して回転可能な磁場を形成する基板磁場形成手段と、前記基板の斜向かいの位置に配置され、放電用の電力が投入される複数のカソードと、前記基板の回転位置を検出する位置検出手段と、前記カソードに投入される電力を制御する電力制御手段と、を備え、前記電力制御手段によって、前記磁場のＮ極近傍に位置する前記基板の第１の部分が、前記磁場のＳ極近傍に位置する前記基板の第２の部分よりも前記カソードに近い位置にあるときは、前記カソードに第１の電力値の電力が印加され、前記第２の部分が前記第１の部分よりも前記カソードに近い位置にあるときは、前記カソードに前記第１の電力値よりも大きい第２の電力値の電力が印加される。

また、本発明のスパッタリング方法は、基板をその処理面の面方向に沿って回転させ、その処理面に前記基板と同期して回転する磁場を形成させつつ、前記基板の斜向かいの位置に配置されるカソードに電力を投入することで成膜を実行するスパッタリング方法であって、前記カソードには、前記磁場の形成状態によりスパッタリング粒子の付着量が最も多い前記基板上の第１の部分が、前記磁場の形成状態によりスパッタリング粒子の付着量が最も少ない前記基板上の第２の部分よりも前記カソードに近い位置にあるときは、第１の電力値の電力が印加され、前記第２の部分が前記第１の部分よりも前記カソードに近い位置にあるときは、前記第１の電力値よりも大きい第２の電力値の電力が印加される。
また、本発明のスパッタリング方法は、基板をその処理面の面方向に沿って回転させ、その処理面に前記基板と同期して回転する磁場を形成させつつ、前記基板の斜向かいの位置に配置されるカソードに電力を投入することで成膜を実行するスパッタリング方法であって、前記カソードには、前記磁場のＮ極近傍に位置する前記基板の第１の部分が、前記磁場のＳ極近傍に位置する前記基板の第２の部分よりも前記カソードに近い位置にあるときは、前記カソードに第１の電力値の電力が印加され、前記第２の部分が前記第１の部分よりも前記カソードに近い位置にあるときは、前記カソードに前記第１の電力値よりも大きい第２の電力値の電力が印加される。

本発明によれば、膜厚や組成の面内分布の均一性に優れた膜を成膜することができ、優れた性能の電子デバイスを製造することが可能となる。

添付図面は明細書に含まれ、その一部を構成し、本発明の実施の形態を示し、その記述と共に本発明の原理を説明するために用いられる。
第１の実施形態のスパッタリング装置を模式的に示す概略断面図である。 基板側磁石が形成する磁界の一例を模式的に示す平面図である。 第１の実施形態のカソードユニット及びコントローラの構成を示すブロック図である。 本実施形態の放電用電力の正弦波制御マップを例示する図である。 一定の放電用電力を投入して磁性材料を成膜する比較例のスパッタリング装置を示す図である。 本実施形態の基板上のシート抵抗分布（膜厚分布）を例示する図である。 比較例の基板上のシート抵抗分布（膜厚分布）を例示する図である。 第２の実施形態のコントローラの構成を示すブロック図である。 ターゲット材料と制御パターンの対応を規定するテーブルを例示する図である。 図８の制御パターンを説明する図である。 第３実施形態のスパッタリング装置を模式的に示す概略断面図である。 第３の実施形態のスパッタリング装置を模式的に示す上面図である。 第３の実施形態のカソードユニット及びコントローラの構成を示すブロック図である。 第４の実施形態のコントローラの構成を示すブロック図である。 カソードの位置関係と制御パターンの対応を規定するテーブルを例示する図である。 第５の実施形態のスパッタリング装置の構成を示すブロック図である。 スパッタリング装置の別の構成例である。 本発明のスパッタリング方法を適用して製造可能な電子部品の例であるＴＭＲ素子を示す説明図である。

以下、図面を参照して、本発明の実施の形態を説明するが、本発明は本実施形態に限定されるものではない。

［第１の実施形態］
図１に示すように、本実施形態のスパッタリング装置は、処理空間を区画形成するチャンバ（反応容器）１０を備えている。このチャンバ１０には、その内部を所望の真空度まで真空排気可能な排気系として、ゲートバルブ等の不図示の主弁を介して排気ポンプ１１が接続されている。

チャンバ１０内の処理空間の下部には、上面に円盤状の基板２１を支持する円盤状の基板ホルダ２２が設けられている。処理対象である基板２１は、通常、ハンドリング・ロボット（図示せず）により、水平スロット（図示せず）を通じて基板ホルダ２２上に運ばれる。基板ホルダ２２は、円盤状の載置台（ステージ）であって、例えば、その上面に静電吸着により基板２１を吸着支持するようになっている。基板ホルダ２２は導電性部材により形成され、後述するカソード４１との間で放電を発生させる電極としても機能する。

この基板ホルダ２２は、不図示の回転駆動機構に接続されて、その中心軸周りに回転可能に構成されており、載置面に吸着支持した基板２１をその処理面に沿って回転させるものとなっている。また、基板ホルダ２２の回転部又は回転駆動機構には、基板２１の回転位置（基板ホルダ２２の回転位置、後述する基板側磁石３０により形成される磁界Ｍの回転位置）を検知する位置検出部（位置センサ）２３が設けられている。この位置検出部２３としては、例えばロータリーエンコーダを用いることができる。

円盤状の基板ホルダ２２の外径は基板２１の外径よりも大きく設定され、この基板ホルダ２２における基板２１の周囲には、基板２１の処理面に磁場を形成する基板磁場形成部が配設されている。この基板磁場形成部は、例えば図２に示すように、基板ホルダ２２の載置面の周囲に、永久磁石からなる複数の磁石片３１を基板ホルダ２２の周方向に沿って等間隔で配設した基板側磁石３０によって構成されている。すなわち、この基板側磁石３０は、基板ホルダ２２の載置面上において基板２１と共に回転可能に設けられている。

図２に示すように、上記基板側磁石３０は、基板２１の処理面に沿って、処理面内で一方向を向いた方向性を有する一様な磁場を形成する。図２の例では、ダイポールリングが用いられ、夫々異なる方向に磁化された複数の円弧状の磁石片３１を環状に組合せて、上記一方向の磁場Ｍを形成するように構成されている。なお、基板側磁石３０の構成はこれに限定されず、磁石が一体成形されているものでもよいし、基板ホルダ２２とは別に設け、基板２１の回転と同期して回転可能に構成してもよい。また、基板側磁石３０は永久磁石に限るものではなく、電磁石を用いてもよい。

図１に示されるように、基板２１は、基板ホルダ２２の載置面上に水平状態を保って保持されている。基板２１としては、例えば、円板状のシリコンウェハ（ＳｉＯ₂基板）を用いるが、これに限定されるものではない。

また、上記処理空間の基板ホルダ２２の斜め上方には、ターゲット４２を保持するカソード４１を備えたカソードユニット４０が配置されている。カソードユニット４０は、カソード４１の中心位置を基板２１の中心軸から基板２１の面方向へずらして、カソード４１が基板２１の斜め向かいの位置となるようにオフセット配置されている。

カソードユニット４０におけるカソード４１の裏面側には、複数の永久磁石（カソード側磁石）を配置したマグネトロンが備えられ、カソード４１の表面に取り付けられるターゲット４２の表面側に磁界を形成するようになっている。マグネトロンは、例えば、カソード４１の裏面側に永久磁石を縦横に配置した磁石アセンブリを構成し、ターゲット４２の表面側にカスプ磁界を形成するように構成してもよい。

カソードユニット４０のカソード４１の表面側には、板状のターゲット４２が取り付けられる。すなわち、ターゲット４２は、カソード４１よりも処理空間側に設けられ、下方へ臨んで配置されている。ターゲット４２の材料は、基板２１上に成膜する膜の種類によって異なる。

カソードユニット４０には、カソード４１に放電電圧を印加する放電用電源４４が電気的に接続されている。放電用の電力は、高周波電力、ＤＣ電力、高周波電力とＤＣ電力との重畳のいずれであっても構わない。

さらに、カソードユニット４０のケーシングには、カソード４１近傍に放電用の処理ガス（放電用ガス）を供給する放電用ガス導入系４３が接続されている。放電用ガスとしては、例えば、Ａｒなどの不活性ガスが使用される。カソード４１は基板ホルダ２２との間でプラズマ放電を発生し、カソードユニット４０に取り付けられたターゲット４２をスパッタリング可能である。

また、カソードユニット４０の前方には、基板２１との間を開放又は遮断するためのシャッタ４５が設けられており、本スパッタの前にターゲット４２の表面の付着物を除去するためのプリスパッタが可能となっている。

次に、図３を参照して、本実施形態のスパッタリング装置に備えられ、上述の各構成要素を制御するコントローラ５について説明する。図３は本実施形態におけるコントローラ５を示すブロック図である。

本実施形態のコントローラ５は、図３に示すようなもので、例えば、一般的なコンピュータと各種のドライバを備えて構成される。そして、所定のプログラム又は上位装置の指令にしたがって成膜処理動作を実行する。具体的には、図１に示される放電用電源４４、シャッタ４５の駆動部、放電用ガス導入系４３、排気ポンプ１１、基板ホルダ２２の回転駆動機構などに指令を出力する。その指令にしたがって放電時間、放電電力、ターゲット４２の選択およびプロセス圧力などの各種プロセス条件がコントロールされる。また、チャンバ１０内の圧力を計測する圧力計（図示せず）や、基板２１の回転位置を検出する位置検出部２３などのセンサの出力値も取得可能であり、装置の状態に応じた制御も可能である。

コントローラ５は、図１及び図３に示すように、位置検出部２３で検出した回転位置に応じて、成膜量を増減させるように、カソード４１への投入電力を演算する投入電力値演算部５１ａと、演算した電力値に調整するための制御用信号（例えば、演算した大きさの電力値に応じた電圧や電流）を出力する制御用信号出力部５１ｂと、を備える。コントローラ５は、基板２１の回転位置と放電中のカソード４１との位置関係に基づいて、基板２１の回転位置に応じてカソード４１に投入する電力を制御するための信号を出力する機能を有する。

図３に示される電力制御部５２は、制御用信号出力部５１ｂから入力する制御用信号に基づき、放電用電源４４の電力を増減させて、投入電力値演算部５１ａで演算した大きさの電力をカソード４１へ出力する。したがって、カソード４１は、基板２１の回転位置に応じた放電用の電力を受けることになる。投入電力値は、例えば、図４に示されるような基板２１の回転位置の正弦波関数とすることができ、基板２１の回転位置とカソード４１への投入電力と対応関係を予め図４に示されるようなマップとして定めておくことで投入電力値演算部５１ａが投入電力値を演算可能である。また、基板２１の回転位置は、例えば、図２に示される磁界Ｍの方向と平行でかつ基板２１の中心を通る線分を基準に定めることができる。

次に、図１〜図３に示されるスパッタリング装置の作用と共に、このスパッタリング装置を用いて実施するスパッタリング方法について説明する。

本発明に係るスパッタリング装置を用いたスパッタリング方法は、まず、基板ホルダ２２上に処理対象である基板（ウェハ）２１を設置する。基板２１は、例えば、ハンドリング・ロボット（図示せず）を用いて、水平スロット（図示せず）を通じて基板ホルダ２２上に運ばれる。

次に、チャンバ１０の内部を排気ポンプ１１により所定の真空度まで排気する。さらに、チャンバ１０の内部に放電用ガス導入系４３からＡｒ等の放電用ガスを導入する。

この状態で、まず、カソードユニット４０のターゲット４２表面に磁界を形成し、放電用電力を供給して、基板ホルダ２２との間でプラズマ放電を発生させる。ターゲット４２としては、例えば、Ｃｏ含有ターゲット、Ｆｅ含有ターゲット、Ｎｉ含有ターゲット等の磁性材料を含有するターゲットが挙げられる。また、同時スパッタリングの例としては、Ｃｏ含有ターゲットとＦｅ含有ターゲットの同時スパッタリングによるＣｏＦｅ層の成膜、Ｆｅ含有ターゲットとＮｉ含有ターゲットの同時スパッタリングによるＮｉＦｅ層の成膜等の各種磁性異種材料、特に強磁性材料からなるターゲットを用いた同時スパッタリングが挙げられる。もちろん、磁性材料にＢや，Ｃ，Ｐなどの反磁性材料を含有しているものを用いることもできる。

その成膜の際、基板２１の処理面に一方向へ向いた方向性を有する磁場を形成すると共に、基板２１をその処理面に沿って回転させる。さらに、カソードユニット４０の放電中、例えば回転速度が安定したころ、位置検出部２３が基板２１の回転位置を検出すると共に、位置検出部２３が検出した回転位置に応じて、カソード４１への投入電力を調整する。

以下に、投入電力の制御についてさらに詳しく説明する。図４は、本発明に係るスパッタリング装置を用いたスパッタリング方法における投入電力の制御マップを示す説明図である。また、図５及び図６Ａ，６Ｂは本実施形態の原理を説明するための図である。

本発明に係るスパッタリング装置を用いたスパッタリング方法では、図４および下記式（１）に示すように、基板２１の回転位置（回転角）θに対し、カソード４１への投入電力Ｐが正弦波となるように、投入電力を制御する。

Ｐ＝Ａ・ｓｉｎ（θ＋α）＋Ｂ・・・（１）
Ａ＝ａ・Ｂ・・・（２）
すなわち、コントローラ５は、上記式（１）に基づいて、基板２１の回転角の正弦波関数として、カソード４１へ投入する放電用電力を算出する。なお、θは０°≦θ≦３６０°である。また、Ａは投入電力の振幅、αは位相角、Ｂは投入電力の振幅の中心値、ａは投入電力の変動率である。

上記式（１）中、振幅Ａは、均一な成膜を実現可能な範囲で任意に設定することができる。例えば、上記式（２）のように中心値Ｂの値に応じて決定することができ、この場合、変動率ａは０．１から０．４のような値とすることが好ましい。あまりに小さいと、本発明の効果が得にくく、あまりに大きいと、変速しない場合の偏りを打ち消すレベルを超えてしまいかえって均一性が悪化しやすい。

図５は、本発明とは異なり、基板２１の回転位置にかかわらず、一定の放電用の電力を投入して磁性材料（例えば、ＮｉＦｅ）を成膜した状態を比較例として示している。この比較例では、基板２１の処理面内における磁場の形成状態と強く相関した特定の部分で膜厚が厚くなる。具体的には、基板側磁石３０のＮ極側からＳ極側に向かって膜Ｄの厚みが徐々に薄くなる斜めの分布ができ、特にＮ−Ｓ極間の各磁極の周方向中央部Ｎｃ，Ｓｃ（図２参照）近傍の膜厚差が大きくなる。なお、図５中Ｏｔはターゲット４２の中心である。

また、基板側磁石３０を設けない場合には、スパッタ粒子の飛散量は、ターゲット４２に近い位置で多く、ターゲット４２から離れると少ない。基板側磁石３０を設けた場合には、この基本的な分布において変わらないものの、基板２１の処理面における磁場の形成状態により、処理面内でスパッタ粒子を引きつけやすい部分（スパッタ粒子の飛散量が多い部分）とそうでない部分との差が生じるものと考えられる。

したがって、コントローラ５は、上記斜めの分布形状に対して、基板２１における磁場の形成状態によりスパッタリング粒子の飛散量が多い第１の部分が放電中のカソード４１に近い位置にあるときに投入電力を第１の電力値に制御する。さらに、投入電力制御部５２は、上記第１の部分よりもスパッタリング粒子の飛散量が少ない第２の部分が放電中のカソード４１に近い位置にあるときにターゲットのスパッタ率が比較的大きくなるように、第１の電力値よりも高い第２の電力値に制御する。

具体的には、コントローラ５は、膜厚が厚くなってしまう部分（上記例ではＮ極周方向中央Ｎｃ近傍）が放電中のカソードユニット４０のターゲット４２側に向いたときに基板２１の投入電力を小さくしてスパッタ率を低下させ、飛散量の多い部分における成膜量を小さくする。さらに、投入電力制御部５１は、膜厚の薄くなってしまう部分（上記例ではＳ極周方向中央Ｓｃ近傍）が上記ターゲット側に向いたときに投入電力を増大させてスパッタ率を大きくし成膜量を多くすることで分布形状の偏りを打ち消し合うことができる。

このとき、一定速度で回転する基板ホルダ２２のある１点が、最もカソード４１に近い位置と、最もカソード４１から遠い位置との間を回転に伴って移動することから、電力値がこの基板２１の回転位置と放電中のカソード４１との位置関係の変化に対応する正弦波となるように制御すると、プラズマの条件を安定に保つことができるので好ましい。

なお、どの部分が第１の部分、第２の部分になるかは、カソード４１と基板ホルダ２２の位置関係、基板ホルダ２２の回転速度、マグネトロンスパッタを行う場合はカソード４１側に設けるマグネットの構成等によっても異なる。したがって、予め実験等により第１の部分と第２の部分を求めておき、それに応じた投入電力の制御を行う。この第１の部分と第２の部分を求める実験は、投入電力を一定にして成膜を行い、得られた膜の厚さ分布を測定することで行うことができる。

図６Ａ，Ｂは、基板２１上のシート抵抗分布（膜厚分布）を示す説明図であって、図６Ａは投入電力の正弦波制御を行った場合の基板２１上のシート抵抗分布（実施形態）であり、図６Ｂは成膜中に投入電力を一定にした場合のシート抵抗分布（比較例）である。

実施形態の成膜条件は、ターゲット材料がＮｉＦｅ、成膜圧力０．０５Ｐａ、基板２１の回転速度が６０ｒｐｍ、投入電力の振幅Ａの変動率ａが１４％、投入電力の振幅の中心値Ｂが４ｋＷである。比較例は、投入電力を４ｋＷで一定とし、他の条件は実施形態と同一である。

図６Ａ，Ｂに示すように、実施形態では面内分布（１σ）が０．５％であったのに対し、比較例では３．１％となり、実施形態で面内分布の均一性が非常に優れていることが確認された。なお、図６Ｂにおいて、磁場方向は等高線と略直交する方向であり、Ｎ極側でシート抵抗が小さく（すなわち膜厚が厚い）、Ｓ極側でシート抵抗値が大きく（すなわち膜厚が小さい）なっている。なお、等高線は規格化されたシート抵抗値を示しており、その間隔は０．０１である。

ここで規格化したシート抵抗値Ｒｎは、下記式（３）により表される。

Ｒｎ＝Ｒｓ／Ｒｓ，ｍａｘ・・・（３）
なお、式（３）中、Ｒｓはシート抵抗値、Ｒｓ，ｍａｘはシート抵抗値の最大値である。

本実施形態の投入電力制御は正弦波制御に限られず、２段階以上のステップで投入電力を切り替える制御を行うようにしてもよいし、上記第１の部分が上記カソードに近づくに従って徐々に投入電力を減少させて上記第１の電力にすると共に、上記第２の部分が上記カソードに近づくに従って徐々に投入電力を増加させて上記第２の電力とすることもできる。さらに、回転位置の一次関数や二次関数などを合成したりしてもよい。また、成膜の間中同じ正弦波制御を行ってもよいが、例えば、成膜の初期、中期、後期で投入電力の制御方法を変更してもよい。また、第１の部分と第２の部分のほかに第３部分を求めて、第１の部分と第２の部分とは異なる投入電力に設定するようにしてもよい。

なお、基板の回転位置とは、特定位置に限定されたものでなく、範囲を有する基板の回転区間（回転位置範囲）を含む意味であり、例えば、基板の回転区間に応じてその間に投入される平均電力の大きさを制御するようにしてもよい。

例えば、所定の大きさの直流電力や所定周波数の高周波電力を間欠供給させ、その投入長さやインターバルを基板の回転区間に応じて増減させたりしてもよい。

［第２の実施形態］
また、図７〜図９に示すように、ターゲット材料に応じて制御パターンの変更を行ってもよい。これはターゲット材料によって、膜厚分布の偏りの傾向が異なってくるためである。

図７は、コントローラ５のみを取り出して示した図であり、その他は第１の実施形態の図３の構成と同じである。ターゲット材料情報取得部５１ｃは、成膜時に選択されるターゲット材料の情報をユーザの入力や予め記憶するデータなどとして取得する。制御パターン決定部５１ｄは、例えば図８に示すようなテーブルを保持しており、ターゲット材料情報取得部５１ｃにより取得したターゲット材料情報に基づき制御パターンを決定する。

図９に制御パターンの例を示す。図９は本発明の方法を用いることなく成膜した場合にできる膜厚分布を示しており、図９に示す例では膜厚が厚くなる方向と磁場方向が一致している。この場合は、差角Δθ＝０として、これに応じた位相αの値を設定する。基準位置をどこに取るかによるが、Ｎ極周方向中央部Ｎｃのターゲット位置に対する位置を基板の回転位置θとすれば、Ｎ極周方向中央部Ｎｃがターゲット位置に来たとき（θ＝０°）で最も回転速度を大きくする場合、位相αは９０°に設定される。

しかし、成膜材料によっては、磁場方向と膜厚が厚くなる方向に差が生じる。この差を差角Δθとして予め実験等により明らかにしておき、これに応じた位相αを設定することで、膜種に応じて適切に膜厚分布の制御を行うことができる。例えば、上記と同様に膜厚が最も厚い部分がターゲット位置に来たときに最も回転速度を大きくするのであれば、例えば差角Δθ＝３０のとき、位相αを１２０°（差角の方向によっては６０°）に設定する。

同様に、変動率ａなどもターゲット材料に応じて適切な値に設定することができる。

［第３の実施形態］
図１０及び図１１を参照して、第３の実施形態のスパッタリング装置について説明する。図１０は本実施形態のスパッタリング装置を模式的に示す概略断面図であり、図１１のｉ−ｉ断面を示している。また、図１１は基板ホルダとカソードユニットとの配置関係を模式的に示す平面図である。なお、以下では、第１の実施形態の図１と同じ構成には同一の符号を付して示している。

図１０に示すように、本実施形態のスパッタリング装置１のチャンバ１０にはガス注入口１２が開口され、このガス注入口１２にはチャンバ１０の内部に反応性の処理ガス（反応性ガス）を導入する反応性ガス導入系１３が接続されている。反応性ガス導入系１３は、例えば、マスフローコントローラなどの自動流量制御器（不図示）を介して、ガスボンベ（不図示）が接続され、ガス注入口１２から反応性ガスが所定の流量で導入される。この反応性ガス導入系１３は、チャンバ１０内で反応性スパッタリングを行う場合に、チャンバ１０内に反応性ガスを供給する。

また、上記処理空間の基板ホルダ２２の斜め上方には、ターゲットを保持するカソードを備えたカソードユニット４０が複数配置されている。すなわち、一つの基板ホルダ２２に対して複数のカソードユニット４０が設けられ、各カソードユニット４０はチャンバ１０の上壁部に傾斜した状態で取り付けられている。

本実施形態では、チャンバ１０の上壁部に５基のカソードユニット４０（４０ａ〜４０ｅ）が設けられているが、カソードユニット４０の数はこれに限定されない。各カソードユニット４０は、基板ホルダ２２上の基板２１の処理面に対して傾斜すると共に、基板２１の中心軸から処理面の延長方向へ等間隔を隔ててずらして、基板２１の斜め向かいの位置となるようにオフセット配置されている。具体的には、各カソードユニット４０のカソード中心軸は、基板ホルダ２２の回転軸とは外れて位置し、回転軸から所定の距離を隔てた同心円上に等間隔で配置されている。このように同一のチャンバ１０内に複数のカソードユニット４０を設けることにより、一つのチャンバ１０内で積層体（スタック）の成膜が可能である。

なお、基板２１の径やターゲット径は特に限定されないが、基板２１中心とカソード中心をオフセット配置させ、本実施形態のように基板２１を回転させる場合には、ターゲットの径が基板２１の径より小さくても均一な成膜が可能である。また、本実施形態では、５基のカソードユニット４０が配置されているので、例えば、材料成分の異なる５種類のターゲットが取り付けられるが、これに限定されない。

各カソードユニット４０には、図１と同様に、カソードに放電電圧を印加する不図示の放電用電源が電気的に接続されている。放電用の電力は、高周波電力、ＤＣ電力、高周波電力とＤＣ電力との重畳のいずれであっても構わない。また、複数のカソードユニット４０に放電電圧を選択的に印加するが、各カソードユニット４０に個別の放電用電源を接続してもよいし、共通電源として選択的に電力供給を行うスイッチ等の切り替え機構を備えるように構成しても構わない。

また、各カソードユニット４０の前方には、一部のカソードと基板ホルダ２２との間を選択的に遮断するシャッタ４５が設けられている。このシャッタ４５を選択的に開放することにより複数のカソードユニット４０の中から目的のターゲットを選択してスパッタリングを実行することができ、スパッタされている他のターゲットからのコンタミネーションを防止することができる。

次に、図１２を参照して、本実施形態のスパッタリング装置に搭載されるコントローラ５及びカソードユニット４０について説明する。図１２は本実施形態におけるコントローラ５及びカソードユニット４０の構成を示すブロック図である。

図１２に示すコントローラ５は、図３と同様に、位置検出部２３で検出した回転位置に応じて、成膜量を増減させるように、複数のカソード４１夫々への投入電力を演算する投入電力値演算部５１ａと、複数のカソード４１の夫々に対応して設けられ、演算した電力値に調整するための制御用信号（例えば、演算した大きさの電力値に応じた電圧や電流）を出力する制御用信号出力部５１ｂと、を備える。

また、カソードユニット４０の電力制御部５２は、制御用信号出力部５１ｂから入力する制御用信号に基づき、放電用電源４４の電力を増減させて、投入電力値演算部５１ａで演算した大きさの電力をカソード４１へ出力する。これにより、カソード４１は、基板２１の回転位置に応じた放電用の電力を受けることになる。投入電力値は、例えば、図４に示したような基板２１の回転位置の正弦波関数とすることができ、基板２１の回転位置とカソード４１への投入電力と対応関係を予め図４に示したようなマップとして定めておくことで投入電力値演算部５１ａが投入電力値を演算可能である。

本実施形態のスパッタリング装置を用いて実施するスパッタリング方法については、複数のカソードユニット４０のターゲット４２表面に磁界を形成し、放電用電力を供給して、基板ホルダ２２との間でプラズマ放電を発生させ、複数のターゲットを同時にスパッタリングする以外は第１の実施形態で説明した通りであり、本実施形態のスパッタリング装置の作用についても第１の実施形態（図５及び図６Ａ，６Ｂ）で説明した通りである。

すなわち、コントローラ５の投入電力値演算部５１ａは、基板の特定位置と各カソード４１の設置位置が回転中心に対してなす角をθとして、各カソード４１について演算し、上記式（１），（２）を適用して、各カソードへの投入電力値を演算する。

ここで、図５で説明したように、基板側磁石３０により形成される磁界は基板と同期して回転することから、基板を回転させてもスパッタ粒子の飛散量の偏りは解消できず、最終的な膜厚分布の差となってしまう。そして、本実施形態のように同時スパッタを行った場合、同時に放電させる複数のカソード４１の位置関係によっては、膜厚自体は平均化されたものとなることもあるが、膜の組成は、各ターゲットの材料がやはり上記のような分布の偏りをもったものとなる。これに対して、本実施形態では、各カソード４１、ターゲット４２単位で、成膜分布を均一化することで、同時スパッタの場合にも各ターゲット材料の分布を均一にし、組成が均等な成膜を実施可能である。なお、本実施形態においても、図７〜図９で説明したように、ターゲット材料に応じて制御パターンの変更を行ってもよい。これはターゲット材料によって、膜厚分布の偏りの傾向が異なってくるためである。

［第４の実施形態］
また、図１３及び１４に示すように、同時に放電させるカソード同士の位置関係に応じて制御パターンの変更を行ってもよい。これは他のカソードにより形成される電界、電磁界の干渉によって、膜厚分布の偏りの傾向が異なってくるためである。図１３は、コントローラ５の構成を示したブロック図であり、他は第１の実施形態の図３の構成と同じである。ターゲット材料情報取得部５１ｃは、成膜時に選択されるターゲット材料の情報をユーザの入力や予め記憶するデータなどとして取得する。カソード位置取得部５１ｆは、同時に放電させる複数のカソード４１の組合せに基づいて相互の位置関係を取得する。制御パターン決定部５１ｄは、例えば図８に示すようなテーブルを保持しており、ターゲット材料情報取得部５１ｃにより取得したターゲット材料情報、及び、カソード位置取得部５１ｆにより取得したカソードの位置関係に基づき、例えば、図１４に示すようなテーブルを用いて制御パターンを決定する。

図１４に制御パターンの決定例を示す。図１４の例によれば、ターゲット材料１を用い、図１０に示したスパッタリング装置において隣接する位置のカソードと同時スパッタリングを行う場合（２行目、「カソード位置組合せ」＝７２°）、上記式（１）のＡ，Ｂ，αは、所定のＡ１，Ｂ１，α１に設定する。これにより、より組成が均一な膜を成膜できる。

［第５の実施形態］
高周波電源を用いた高周波スパッタリングにおいても本発明を適用できる。つまり、基板の回転位置に応じ、スパッタ率が増減するように高周波電力を制御することで、膜厚分布改善の効果を得ることができる。

これは、例えば、ベースとなる高周波電力の振幅を基板の回転位置に応じて変化させ、その高周波周期あたりの平均電力の大きさ（又は基板が所定回転区間あるときの平均電力の大きさ）を増減させることで、基板の回転位置に応じたスパッタ率に調整することができる。

図１５の例では、高周波電源（例えば、１ＭＨｚ〜３００ＭＨｚ）を使用し、制御用信号出力部５１ｂから制御用信号を高周波電源５５へ出力し、電力調整部５４を介して調整された高周波電力を整合回路５３を介してカソード４１へ供給するようにすることもできる。制御用信号は、振幅が基板の回転位置の正弦波関数となったものであり、カソードには基板の回転位置に応じ増減された高周波電力が投入される。

［その他の実施形態］
なお、本発明は発明の要旨を逸脱しない範囲において種々の変更が可能である。

例えば、図１におけるカソード４１（ターゲット４２）の中心軸は基板２１（基板ホルダ２２）の中心軸と平行であるが、カソード４１の中心軸を、カソード４１の表面が基板２１側を向く方向に傾斜させて配置することもできる。また、上記第１の部分と第２の部分間の膜厚の偏り防止は、上記第１の部分がカソード４１側を移動するときの基板２１の回転速度を上げ、上記第２の部分がカソード４１側を移動するときの基板２１の回転速度を下げることでも行うことができる。したがって、放電用の電力の制御と、基板２１の回転速度の制御とを併用することで、膜厚分布の発生を抑制することもできる。例えば、放電用の電力と基板２１の回転速度の両者を正弦波制御することができる。

また、例えば、図１０ではカソード４１を基板ホルダ２２に対して傾けて配置しているが、図１６に示すように、カソード４１（ターゲット４２）の中心軸は基板２１（基板ホルダ２２）の中心軸と平行に配置してもよい。

［製造可能な電子部品例］
図１７は、本発明に係るスパッタリング装置を用いたスパッタリング方法を適用して形成可能な電子部品の例として、ＴＭＲ素子を示す説明図である。ここで、ＴＭＲ素子とは、磁気効果素子（ＴＭＲ（Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏ ｒｅｓｉｓｔａｎｃｅ：トンネル磁気抵抗効果）素子）である。

図１７に示すように、ＴＭＲ素子１１０の基本層構成は、第２磁化固定層１０７、トンネルバリア層１０８及び磁化自由層１０９からなる磁気トンネルジャンクション部分（ＭＴＪ部分）を含む。例えば、第２磁化固定層１０７は強磁性材料、トンネルバリア層１０８は金属酸化物（酸化マグネシウム、アルミナなど）絶縁材料、および磁化自由層１０９は強磁性材料からなっている。

ＴＭＲ素子１１０は、トンネルバリア層１０８の両側の強磁性層の間に所要電圧を印加して一定電流を流した状態において、外部磁場を掛け、強磁性層の磁化の向きが平行で同じであるとき（「平行状態」という）、ＴＭＲ素子の電気抵抗は最小になる。また、強磁性層の磁化の向きが平行で反対であるとき（「反平行状態」という）、ＴＭＲ素子１１０の電気抵抗は最大になるという特性を有する。これら両側の強磁性層のうち、第２磁化固定層１０７は磁化を固定するとともに、磁化自由層１０９は書き込み用の外部磁場の印加により磁化方向が反転可能な状態に形成される。

この第２磁化固定層１０７の成膜工程で、所定方向へ磁化するために上記基板側磁石３０を用いてスパッタリング成膜を行う。この際、成膜中に、基板の回転位置に応じて投入電力を正弦波とする制御を行うことで、シート抵抗分布が均一な第２磁化固定層１０７を形成することが可能である。

なお、第２磁化固定層１０７としては、例えば、Ｃｏ、Ｆｅ、Ｎｉなどの強磁性材料を主成分として含み、これらに適宜Ｂなどの材料を添加したものを用いることができる。また、第２磁化固定層１０７のほか、第１磁化固定層、磁化自由層１０９などの成膜時も、基板側磁石３０を用いて所定方向への磁化を行う。この場合にも、本発明を用いることで、シート抵抗分布の均一性に優れた膜を形成可能である。

以上、本発明の好ましい実施形態を添付図面の参照により説明したが、本発明はかかる実施形態に限定されるものではなく、請求の範囲の記載から把握される技術的範囲において種々な形態に変更可能である。

本願は、２００８年１２月２６日提出の日本国特許出願特願２００８−３３３０６６と、２００８年１２月２６日提出の日本国特許出願特願２００８−３３３４８０と、を基礎として優先権を主張するものであり、その記載内容の全てを、ここに援用する。

Claims (18)

1. 基板をその処理面の面方向に沿って回転可能な基板ホルダと、
   前記基板の周囲に配設され、前記基板の処理面に、前記基板と同期して回転可能な磁場を形成する基板磁場形成手段と、
   前記基板の斜向かいの位置に配置され、放電用の電力が投入されるカソードと、
   前記基板の回転位置を検出する位置検出手段と 、
   前記カソードに投入される電力を制御する電力制御手段と、を備え、
   前記電力制御手段によって、前記磁場の形成状態によりスパッタリング粒子の付着量が最も多い前記基板上の第１の部分が、前記磁場の形成状態によりスパッタリング粒子の付着量が最も少ない前記基板上の第２の部分よりも前記カソードに近い位置にあるときは、前記カソードに第１の電力値の電力が印加され、前記第２の部分が前記第１の部分よりも前記カソードに近い位置にあるときは、前記カソードに前記第１の電力値よりも大きい第２の電力値の電力が印加されることを特徴とするスパッタリング装置。
2. 前記第１の電力値と前記第２の電力値とは２段階以上のステップによって切り替えられることを特徴とする請求項１に記載のスパッタリング装置。
3. 前記電力制御手段によって、前記カソードに印加される電力値は、前記第１の部分が前記カソードに近づくに従って徐々に減少され、前記第１の部分が最も前記カソードに近づいたときに前記第１の電力値となり、前記第２の部分が前記カソードに近づくに従って徐々に増加され、前記第２の部分が最も前記カソードに近づいたときに前記第２の電力値となることを特徴とする請求項１に記載のスパッタリング装置。
4. 前記電力制御手段は、電力値が前記基板の回転角の正弦波関数となるように、前記カソードに投入する電力を制御することを特徴とする請求項１に記載のスパッタリング装置。
5. 基板をその処理面の面方向に沿って回転させ、その処理面に前記基板と同期して回転する磁場を形成させつつ、前記基板の斜向かいの位置に配置されるカソードに電力を投入することで成膜を実行するスパッタリング方法であって、
   前記カソードには、前記磁場の形成状態によりスパッタリング粒子の付着量が最も多い前記基板上の第１の部分が、前記磁場の形成状態によりスパッタリング粒子の付着量が最も少ない前記基板上の第２の部分よりも前記カソードに近い位置にあるときは、第１の電力値の電力が印加され、前記第２の部分が前記第１の部分よりも前記カソードに近い位置にあるときは、前記第１の電力値よりも大きい第２の電力値の電力が印加されることを特徴とするスパッタリング方法。
6. 前記第１の電力値と前記第２の電力値とは２段階以上のステップによって切り替えられることを特徴とする請求項５に記載のスパッタリング方法。
7. 前記カソードに印加される電力値は、前記第１の部分が前記カソードに近づくに従って徐々に減少され、前記第１の部分が最も前記カソードに近づいたときに前記第１の電力値となり、前記第２の部分が前記カソードに近づくに従って徐々に増加され、前記第２の部分が最も前記カソードに近づいたときに前記第２の電力値となることを特徴とする請求項５に記載のスパッタリング方法。
8. 前記カソードに印加される電力値は前記基板の回転角の正弦波関数であることを特徴とする請求項５に記載のスパッタリング方法。
9. 請求項５乃至８のいずれか１項に記載のスパッタリング方法を用いた電子デバイスの製造方法。
10. 基板をその処理面の面方向に沿って回転可能に保持する基板ホルダと、
    前記基板の周囲に配設され、前記基板の処理面に、前記基板と同期して回転可能な磁場を形成する基板磁場形成手段と、
    前記基板の斜向かいの位置に配置され、放電用の電力が投入される複数のカソードと、
    前記基板の回転位置を検出する位置検出手段と、
    前記カソードに投入される電力を制御する電力制御手段と、を備え、
    前記電力制御手段によって、前記磁場のＮ極近傍に位置する前記基板の第１の部分が、前記磁場のＳ極近傍に位置する前記基板の第２の部分よりも前記カソードに近い位置にあるときは、前記カソードに第１の電力値の電力が印加され、前記第２の部分が前記第１の部分よりも前記カソードに近い位置にあるときは、前記カソードに前記第１の電力値よりも大きい第２の電力値の電力が印加されることを特徴とするスパッタリング装置。
11. 前記第１の電力値と前記第２の電力値とは２段階以上のステップによって切り替えられることを特徴とする請求項１０に記載のスパッタリング装置。
12. 前記電力制御手段によって、前記カソードに印加される電力値は、前記第１の部分が前記カソードに近づくに従って徐々に減少され、前記第１の部分が最も前記カソードに近づいたときに前記第１の電力値となり、前記第２の部分が前記カソードに近づくに従って徐々に増加され、前記第２の部分が最も前記カソードに近づいたときに前記第２の電力値となることを特徴とする請求項１０に記載のスパッタリング装置。
13. 前記電力制御手段は、電力値が前記基板の回転角の正弦波関数となるように、前記カソードに投入する電力を制御することを特徴とする請求項１０に記載のスパッタリング装置。
14. 基板をその処理面の面方向に沿って回転させ、その処理面に前記基板と同期して回転する磁場を形成させつつ、前記基板の斜向かいの位置に配置されるカソードに電力を投入することで成膜を実行するスパッタリング方法であって、
    前記カソードには、前記磁場のＮ極近傍に位置する前記基板の第１の部分が、前記磁場のＳ極近傍に位置する前記基板の第２の部分よりも前記カソードに近い位置にあるときは、前記カソードに第１の電力値の電力が印加され、前記第２の部分が前記第１の部分よりも前記カソードに近い位置にあるときは、前記カソードに前記第１の電力値よりも大きい第２の電力値の電力が印加されることを特徴とするスパッタリング方法。
15. 前記第１の電力値と前記第２の電力値とは２段階以上のステップによって切り替えられることを特徴とする請求項１４に記載のスパッタリング方法。
16. 前記カソードに印加される電力値は、前記第１の部分が前記カソードに近づくに従って徐々に減少され、前記第１の部分が最も前記カソードに近づいたときに前記第１の電力値となり、前記第２の部分が前記カソードに近づくに従って徐々に増加され、前記第２の部分が最も前記カソードに近づいたときに前記第２の電力値となることを特徴とする請求項１４に記載のスパッタリング方法。
17. 前記カソードに印加される電力値は前記基板の回転角の正弦波関数であることを特徴とする請求項１４に記載のスパッタリング方法。
18. 請求項１４乃至１７のいずれか１項に記載のスパッタリング方法を用いた電子デバイスの製造方法。