JP5582382B2 - Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof - Google Patents

Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP5582382B2
JP5582382B2 JP2009286417A JP2009286417A JP5582382B2 JP 5582382 B2 JP5582382 B2 JP 5582382B2 JP 2009286417 A JP2009286417 A JP 2009286417A JP 2009286417 A JP2009286417 A JP 2009286417A JP 5582382 B2 JP5582382 B2 JP 5582382B2
Authority
JP
Japan
Prior art keywords
semiconductor element
mounting member
plating
lead
element mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009286417A
Other languages
Japanese (ja)
Other versions
JP2011129687A (en
Inventor
田 和 範 小
藤 政 道 安
倉 清 武 伊
山 博 司 丸
崎 雅 樹 矢
永 知加雄 池
本 章 坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2009286417A priority Critical patent/JP5582382B2/en
Publication of JP2011129687A publication Critical patent/JP2011129687A/en
Application granted granted Critical
Publication of JP5582382B2 publication Critical patent/JP5582382B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Description

本発明は、下面実装型のリードフレームおよびその製造方法、ならびに下面実装型の半導体装置およびその製造方法に係り、とりわけ半導体素子載置部材およびリード部とはんだとの密着性を高めることが可能なリードフレームおよびその製造方法、ならびに半導体装置およびその製造方法に関する。   The present invention relates to a bottom-mount type lead frame and a manufacturing method thereof, and a bottom-mount type semiconductor device and a manufacturing method thereof, and in particular, can improve adhesion between a semiconductor element mounting member and a lead portion and solder. The present invention relates to a lead frame and a manufacturing method thereof, and a semiconductor device and a manufacturing method thereof.

従来より、薄型の半導体装置（半導体パッケージ）として、例えばＱＦＮ（Quad Flat Non-leaded package）タイプのものやＳＯＮ（Small Outline Non-leaded Package）タイプ等のものが知られている（例えば特許文献１参照）。このような薄型の半導体装置の中には下面実装型のものが存在し、下面実装型の半導体装置は、半導体素子を搭載する下面実装型のリードフレームを有している。   Conventionally, as a thin semiconductor device (semiconductor package), for example, a QFN (Quad Flat Non-leaded package) type or a SON (Small Outline Non-leaded Package) type is known (for example, Patent Document 1). reference). Among such thin semiconductor devices, there is a bottom-mount type semiconductor device, and the bottom-mount type semiconductor device has a bottom-mount type lead frame on which a semiconductor element is mounted.

特開２００９−１３５４０６号公報JP 2009-135406 A

ところで近年、下面実装型の半導体装置を更に薄型化および小型化することが求められている。例えば下面実装型の半導体装置を更に薄型化しようとする場合、リードフレームを薄くすることが考えられる。しかしながら、リードフレームを薄くした場合、リードフレームと樹脂（封止樹脂部等）との接触面積が小さくなってしまうため、リードフレームと樹脂とが剥離しやすくなるおそれがある。   In recent years, it has been required to further reduce the thickness and size of a bottom-mount semiconductor device. For example, in order to further reduce the thickness of a bottom-mount semiconductor device, it is conceivable to make the lead frame thinner. However, when the lead frame is thinned, the contact area between the lead frame and the resin (encapsulating resin portion or the like) becomes small, so that the lead frame and the resin may be easily peeled off.

さらに近年、薄型の半導体装置（例えばＳＯＮタイプ）内に搭載される半導体素子として、ＬＥＤ（発光ダイオード）素子を選択する場合がある。この場合、半導体装置は、リードフレーム周囲に設けられたＬＥＤ素子を封止する樹脂（封止樹脂部）と、ＬＥＤ素子からの反射光を制御するための樹脂（外側樹脂部）とを有している。   In recent years, an LED (light emitting diode) element may be selected as a semiconductor element mounted in a thin semiconductor device (for example, SON type). In this case, the semiconductor device has a resin (sealing resin portion) for sealing the LED element provided around the lead frame and a resin (outer resin portion) for controlling the reflected light from the LED element. ing.

この場合、ＬＥＤ素子を封止する樹脂（封止樹脂部）は透明であることが必須である。またＬＥＤ素子からの反射光を制御するための樹脂（外側樹脂部）は、ＬＥＤ素子からの光を反射しやすい性質をもつことが必要である。しかしながら、このような性質を満たす樹脂は、通常、リードフレームに対する密着性については不十分であることが多い。したがって、とりわけＬＥＤ素子を含む半導体装置のリードフレームについては、樹脂の脱落を防止する構造を有することが求められている。   In this case, it is essential that the resin (sealing resin portion) for sealing the LED element is transparent. In addition, the resin (outer resin part) for controlling the reflected light from the LED element needs to have a property of easily reflecting the light from the LED element. However, resins satisfying such properties are usually insufficient in adhesion to lead frames. Therefore, in particular, a lead frame of a semiconductor device including an LED element is required to have a structure that prevents the resin from dropping off.

一方、下面実装型の半導体装置を更に小型化しようとする場合、半導体素子載置部材およびリード部の外面（外部端子）の面積を小さくすることも考えられる。しかしながら、この場合、半導体素子載置部材およびリード部の外面（外部端子）と、半導体装置を実装するためのはんだとの接触面積が小さくなるため、これらの間の密着性が低下してしまうおそれがある。   On the other hand, when further downsizing the bottom-mount semiconductor device, it is conceivable to reduce the areas of the semiconductor element mounting member and the outer surface (external terminal) of the lead portion. However, in this case, since the contact area between the outer surface (external terminal) of the semiconductor element mounting member and the lead portion and the solder for mounting the semiconductor device is reduced, the adhesion between them may be reduced. There is.

本発明はこのような点を考慮してなされたものであり、半導体素子載置部材およびリード部とはんだとの接触面積を広くすることにより、半導体素子載置部材およびリード部とはんだとの密着性を高めることが可能なリードフレームおよびその製造方法、ならびに半導体装置およびその製造方法を提供することを目的とする。   The present invention has been made in consideration of such points, and by increasing the contact area between the semiconductor element mounting member and the lead part and the solder, the semiconductor element mounting member and the lead part and the solder are in close contact with each other. An object of the present invention is to provide a lead frame and a method for manufacturing the same, and a semiconductor device and a method for manufacturing the same.

本発明は、半導体装置を構成するリードフレームにおいて、半導体素子を載置する半導体素子載置部材と、半導体素子載置部材の周囲に設けられ、半導体素子と電気的に接続されるリード部と、半導体素子を取り囲む凹部を有する外側樹脂部とを備え、半導体素子載置部材およびリード部は、それぞれ外面と内面とを有し、半導体素子載置部材およびリード部のうち少なくとも一方の外面に、配線用のめっき部材が形成され、かつ当該外面に連なる側面の一部にもめっき部材が形成され、めっき部材が形成された側面のうち内面側に位置する部分は、半導体素子載置部材およびリード部を構成する金属が露出し、側面の一部に形成されためっき部材は、外側樹脂部によって覆われていることを特徴とするリードフレームである。 The present invention provides a lead frame constituting a semiconductor device, a semiconductor element mounting member for mounting a semiconductor element, a lead portion provided around the semiconductor element mounting member and electrically connected to the semiconductor element , An outer resin portion having a recess surrounding the semiconductor element, the semiconductor element mounting member and the lead portion each have an outer surface and an inner surface, and wiring is provided on at least one outer surface of the semiconductor element mounting member and the lead portion. The plating member is formed on a part of the side surface connected to the outer surface, and the portion located on the inner surface side of the side surface on which the plating member is formed includes the semiconductor element mounting member and the lead portion. The lead frame is characterized in that the plating member formed on a part of the side surface is exposed by the outer resin portion and the metal constituting the metal is exposed .

本発明は、半導体素子載置部材およびリード部のうち少なくとも一方の外面に連なる側面は、外面から外側に遠ざかる方向に傾斜した傾斜面からなることを特徴とするリードフレームである。   The present invention is the lead frame characterized in that the side surface connected to at least one outer surface of the semiconductor element mounting member and the lead portion is an inclined surface inclined in a direction away from the outer surface to the outside.

本発明は、半導体素子載置部材およびリード部のうち少なくとも一方の外面に連なる側面のうち、めっき部材が形成されていない部分に、樹脂との密着性を高める粗面部を形成したことを特徴とするリードフレームである。   The present invention is characterized in that a rough surface portion for improving adhesion to a resin is formed in a portion where a plating member is not formed in a side surface continuous with at least one outer surface of a semiconductor element mounting member and a lead portion. Lead frame.

本発明は、半導体装置において、半導体素子載置部材と、半導体素子載置部材の周囲に設けられたリード部と、半導体素子載置部材上に載置された半導体素子と、リード部と半導体素子とを電気的に接続する導電部と、半導体素子と導電部とを封止する封止樹脂部と、半導体素子を取り囲む凹部を有する外側樹脂部とを備え、半導体素子載置部材およびリード部は、それぞれ外面と内面とを有し、半導体素子載置部材およびリード部のうち少なくとも一方の外面に、配線用のめっき部材が形成され、かつ当該外面に連なる側面の一部にもめっき部材が形成され、めっき部材が形成された側面のうち内面側に位置する部分は、半導体素子載置部材およびリード部を構成する金属が露出し、側面の一部に形成されためっき部材は、外側樹脂部によって覆われていることを特徴とする半導体装置である。 The present invention relates to a semiconductor device, a semiconductor element mounting member, a lead portion provided around the semiconductor element mounting member, a semiconductor element mounted on the semiconductor element mounting member, a lead portion, and a semiconductor element A conductive part that electrically connects the semiconductor element, a sealing resin part that seals the semiconductor element and the conductive part, and an outer resin part that has a recess surrounding the semiconductor element. Each having an outer surface and an inner surface, and a plating member for wiring is formed on at least one outer surface of the semiconductor element mounting member and the lead portion, and a plating member is also formed on a part of the side surface connected to the outer surface The portion of the side surface on which the plating member is formed is located on the inner surface side, the metal constituting the semiconductor element mounting member and the lead portion is exposed, and the plating member formed on a part of the side surface is the outer resin portion. By Be covered Te is a semiconductor device according to claim.

本発明は、封止樹脂部は、外側樹脂部の凹部内に充填されていることを特徴とする半導体装置である。 The present invention, sealing resin portion is a semiconductor device which is characterized in that it is filled into the recess of the external resin portion.

本発明は、半導体素子載置部材およびリード部のうち少なくとも一方の外面に連なる側面は、外面から外側に遠ざかる方向に傾斜した傾斜面からなることを特徴とする半導体装置である。   The present invention is a semiconductor device characterized in that a side surface connected to at least one outer surface of the semiconductor element mounting member and the lead portion is an inclined surface inclined in a direction away from the outer surface to the outside.

本発明は、半導体素子載置部材およびリード部のうち少なくとも一方の外面に連なる側面のうち、めっき部材が形成されていない部分に、樹脂との密着性を高める粗面部を形成したことを特徴とする半導体装置である。   The present invention is characterized in that a rough surface portion for improving adhesion to a resin is formed in a portion where a plating member is not formed in a side surface continuous with at least one outer surface of a semiconductor element mounting member and a lead portion. It is a semiconductor device.

本発明は、半導体装置を構成するリードフレームの製造方法において、金属基板を準備する工程と、金属基板の表裏に、それぞれエッチング用レジスト層を形成する工程と、エッチング用レジスト層を耐腐蝕膜として金属基板の表裏にエッチングを施すことにより、半導体素子を載置するとともに外面と内面とを有する半導体素子載置部材と、半導体素子載置部材の周囲に設けられ、半導体素子と電気的に接続されるとともに外面と内面とを有するリード部とを形成する工程と、半導体素子載置部材およびリード部の表裏に、それぞれ所望パターンを有するめっき用レジスト層を形成する工程と、半導体素子載置部材およびリード部のうち少なくとも一方の外面に、めっきにより配線用のめっき部材を形成し、かつ当該外面に連なる側面の一部にもめっきによりめっき部材を形成する工程と、半導体素子載置部材およびリード部の表裏からめっき用レジスト層を除去する工程と、リードフレームに、半導体素子を取り囲む凹部を有する外側樹脂部を形成する工程とを備え、めっき部材が形成された側面のうち内面側に位置する部分は、半導体素子載置部材およびリード部を構成する金属が露出し、側面の一部に形成されためっき部材は、外側樹脂部によって覆われていることを特徴とするリードフレームの製造方法である。 The present invention relates to a method of manufacturing a lead frame constituting a semiconductor device, a step of preparing a metal substrate, a step of forming an etching resist layer on each of the front and back surfaces of the metal substrate, and the etching resist layer as a corrosion-resistant film. By etching the front and back of the metal substrate, the semiconductor element is mounted and the semiconductor element mounting member having an outer surface and an inner surface is provided around the semiconductor element mounting member, and is electrically connected to the semiconductor element. And forming a lead portion having an outer surface and an inner surface , forming a resist layer for plating having a desired pattern on the front and back surfaces of the semiconductor element mounting member and the lead portion, and a semiconductor element mounting member, A plating member for wiring is formed on the outer surface of at least one of the lead portions by plating, and one side surface connected to the outer surface is formed. Forming a plating member by plating in the step of removing the plating resist layer from the front and back of the semiconductor element mounting member and the lead portion, the lead frame to form the outer resin portion having a recess surrounding the semiconductor element and a step, portion located on the inner surface side of the side surfaces of the plated member is formed, the metal is exposed to the semiconductor element mounting member and the lead portion, the plated member formed in a part of the side, The lead frame manufacturing method is characterized in that the lead frame is covered with an outer resin portion .

本発明は、めっき用レジスト層を除去する工程の後、外面に連なる側面のうちめっき部材が形成されていない部分に、樹脂との密着性を高める粗面部を形成する工程が設けられていることを特徴とするリードフレームの製造方法である。   In the present invention, after the step of removing the resist layer for plating, a step of forming a rough surface portion for improving the adhesion to the resin is provided in a portion of the side surface connected to the outer surface where the plating member is not formed. A lead frame manufacturing method characterized by the above.

本発明は、半導体装置の製造方法において、リードフレームの製造方法によりリードフレームを製造する工程と、リードフレームの半導体素子載置部材上に半導体素子を載置する工程と、半導体素子とリード部とを導電部により接続する工程と、半導体素子と導電部とを封止樹脂部により封止する工程とを備えたことを特徴とする半導体装置の製造方法である。   The present invention relates to a method of manufacturing a semiconductor device, a step of manufacturing a lead frame by a method of manufacturing a lead frame, a step of mounting a semiconductor element on a semiconductor element mounting member of the lead frame, a semiconductor element and a lead portion, A method for manufacturing a semiconductor device, comprising: a step of connecting a semiconductor element and a conductive portion with a sealing resin portion.

本発明によれば、半導体素子載置部材およびリード部のうち少なくとも一方の外面に連なる側面の一部に、めっき部材が形成されている。このことにより、半導体素子載置部材またはリード部の外面と、半導体装置を実装するためのはんだとの密着性を高めることができる。これにより、半導体素子載置部材またはリード部の外面の面積を小さくすることができ、半導体装置の小型化を図ることができる。   According to the present invention, the plating member is formed on a part of the side surface connected to at least one outer surface of the semiconductor element mounting member and the lead portion. As a result, the adhesion between the outer surface of the semiconductor element mounting member or the lead portion and the solder for mounting the semiconductor device can be enhanced. Thereby, the area of the outer surface of the semiconductor element mounting member or the lead portion can be reduced, and the semiconductor device can be miniaturized.

本発明の第１の実施の形態によるリードフレームを示す断面図。1 is a cross-sectional view showing a lead frame according to a first embodiment of the present invention. 本発明の第１の実施の形態による半導体装置を示す断面図。Sectional drawing which shows the semiconductor device by the 1st Embodiment of this invention. 本発明の第１の実施の形態によるリードフレームの製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the lead frame by the 1st Embodiment of this invention. 本発明の第１の実施の形態による半導体装置の製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the semiconductor device by the 1st Embodiment of this invention. 本発明の第１の実施の形態による半導体装置が、配線基板上に配置されている状態を示す断面図。Sectional drawing which shows the state by which the semiconductor device by the 1st Embodiment of this invention is arrange | positioned on a wiring board. 本発明の第１の実施の形態による半導体装置のリード部の外面および側面近傍を示す拡大図（図５のVI部拡大図）。FIG. 6 is an enlarged view showing an outer surface and a side surface vicinity of a lead portion of the semiconductor device according to the first embodiment of the present invention (an enlarged view of a VI portion in FIG. 5). 本発明の第２の実施の形態によるリードフレームを示す断面図。Sectional drawing which shows the lead frame by the 2nd Embodiment of this invention. 本発明の第２の実施の形態による半導体装置を示す断面図。Sectional drawing which shows the semiconductor device by the 2nd Embodiment of this invention. 本発明の第３の実施の形態によるリードフレームを示す断面図。Sectional drawing which shows the lead frame by the 3rd Embodiment of this invention. 本発明の第３の実施の形態による半導体装置を示す断面図。Sectional drawing which shows the semiconductor device by the 3rd Embodiment of this invention.

（第１の実施の形態）
以下、本発明の第１の実施の形態について、図１乃至図６を参照して説明する。 (First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS.

リードフレームの構成
まず、図１により、本実施の形態によるリードフレームの概略について説明する。図１は、本実施の形態によるリードフレームを示す断面図である。 Construction of the lead frame initially, to FIG. 1, will be outlined in the lead frame according to the present embodiment. FIG. 1 is a cross-sectional view showing a lead frame according to the present embodiment.

図１に示すリードフレーム１０は、半導体素子２１（後述）を載置するために用いられるものである。このようなリードフレーム１０は、半導体素子２１を載置する半導体素子載置部材（ダイパッド）１１と、半導体素子載置部材１１の周囲に空間１３を介して設けられ、半導体素子２１と電気的に接続されるリード部１２とを備えている。   A lead frame 10 shown in FIG. 1 is used for mounting a semiconductor element 21 (described later). Such a lead frame 10 is provided around a semiconductor element mounting member (die pad) 11 for mounting the semiconductor element 21 and a space 13 around the semiconductor element mounting member 11, and is electrically connected to the semiconductor element 21. And a lead portion 12 to be connected.

これら半導体素子載置部材１１およびリード部１２は、１枚の金属基板をエッチング加工することにより形成されたものである。半導体素子載置部材１１およびリード部１２の材料としては、例えば銅、銅合金、４２合金（Ｎｉ４１％のＦｅ合金）等を挙げることができる。この半導体素子載置部材１１およびリード部１２の厚みは、半導体装置の構成にもよるが、０．０５ｍｍ〜０．５ｍｍとすることが好ましい。   The semiconductor element mounting member 11 and the lead portion 12 are formed by etching one metal substrate. Examples of the material for the semiconductor element mounting member 11 and the lead portion 12 include copper, copper alloy, 42 alloy (Ni 41% Fe alloy), and the like. The thickness of the semiconductor element mounting member 11 and the lead portion 12 is preferably 0.05 mm to 0.5 mm, although it depends on the configuration of the semiconductor device.

半導体素子載置部材１１は、内面１１ａと外面１１ｂとを有している。このうち内面１１ａは、図１の上側に位置しており、半導体素子２１（後述）を載置する載置面に対応している。他方、外面１１ｂは、図１の下側に位置しており、後述する一方の配線端子部４３（図５）を接続するアウターリード部に対応している。   The semiconductor element mounting member 11 has an inner surface 11a and an outer surface 11b. Among these, the inner surface 11a is located on the upper side of FIG. 1 and corresponds to a mounting surface on which a semiconductor element 21 (described later) is mounted. On the other hand, the outer surface 11b is located on the lower side of FIG. 1 and corresponds to an outer lead portion that connects one wiring terminal portion 43 (FIG. 5) described later.

また半導体素子載置部材１１の外面１１ｂの両側には、それぞれ側面１１ｃ、１１ｄが連なっている。この側面１１ｃ、１１ｄは、それぞれ外面１１ｂから外側に遠ざかる方向に傾斜した傾斜面からなっている。すなわち半導体素子載置部材１１は、その断面（図１）において内面１１ａから外面１１ｂに向けて先細状となっている。   Further, side surfaces 11c and 11d are connected to both sides of the outer surface 11b of the semiconductor element mounting member 11, respectively. Each of the side surfaces 11c and 11d is an inclined surface that is inclined in a direction away from the outer surface 11b. That is, the semiconductor element mounting member 11 is tapered from the inner surface 11a toward the outer surface 11b in the cross section (FIG. 1).

半導体素子載置部材１１の外面１１ｂには、配線用のめっき部材１４が形成されている。また外面１１ｂに連なる側面１１ｃ、１１ｄの一部にも、めっき部材１４が形成されている。具体的には、側面１１ｃ、１１ｄのうち外面１１ｂ側（下側）に位置する部分のみに、めっき部材１４が形成されている。   A plating member 14 for wiring is formed on the outer surface 11 b of the semiconductor element mounting member 11. A plating member 14 is also formed on part of the side surfaces 11c and 11d connected to the outer surface 11b. Specifically, the plating member 14 is formed only on the portion located on the outer surface 11b side (lower side) of the side surfaces 11c and 11d.

他方、側面１１ｃ、１１ｄのうち内面１１ａ側（上側）に位置する部分１１ｅ、１１ｆにはめっき部材１４が形成されておらず、半導体素子載置部材１１を構成する金属（例えば銅）が露出している。   On the other hand, the plating member 14 is not formed on the portions 11e and 11f located on the inner surface 11a side (upper side) of the side surfaces 11c and 11d, and the metal (for example, copper) constituting the semiconductor element mounting member 11 is exposed. ing.

一方、リード部１２は、内面１２ａと外面１２ｂとを有している。このうち内面１２ａは、図１の上側に位置しており、ボンディングワイヤ２２（後述）を接続するボンディング面に対応している。他方、外面１２ｂは、図１の下側に位置しており、後述する他方の配線端子部４４（図５）を接続するアウターリード部に対応している。   On the other hand, the lead portion 12 has an inner surface 12a and an outer surface 12b. Among these, the inner surface 12a is located on the upper side in FIG. 1 and corresponds to a bonding surface to which a bonding wire 22 (described later) is connected. On the other hand, the outer surface 12b is located on the lower side of FIG. 1 and corresponds to an outer lead portion that connects the other wiring terminal portion 44 (FIG. 5) described later.

またリード部１２の外面１２ｂの両側には、それぞれ側面１２ｃ、１２ｄが連なっている。この側面１２ｃ、１２ｄは、それぞれ外面１１ｂから外側に遠ざかる方向に傾斜した傾斜面からなっている。すなわちリード部１２は、その断面（図１）において内面１２ａから外面１２ｂに向けて先細状となっている。   Further, side surfaces 12c and 12d are connected to both sides of the outer surface 12b of the lead portion 12, respectively. The side surfaces 12c and 12d are inclined surfaces that are inclined in a direction away from the outer surface 11b. That is, the lead portion 12 is tapered from the inner surface 12a toward the outer surface 12b in the cross section (FIG. 1).

リード部１２の外面１２ｂには、配線用のめっき部材１５が形成されている。また外面１２ｂに連なる側面１２ｃ、１２ｄの一部にも、めっき部材１５が形成されている。具体的には、側面１２ｃ、１２ｄのうち外面１２ｂ側（下側）に位置する部分のみに、めっき部材１５が形成されている。   A plating member 15 for wiring is formed on the outer surface 12 b of the lead portion 12. A plating member 15 is also formed on a part of the side surfaces 12c and 12d connected to the outer surface 12b. Specifically, the plating member 15 is formed only on the portion located on the outer surface 12b side (lower side) of the side surfaces 12c and 12d.

他方、側面１２ｃ、１２ｄのうち内面１２ａ側（上側）に位置する部分１２ｅ、１２ｆには、めっき部材１５が形成されておらず、リード部１２を構成する金属（例えば銅）が露出している。   On the other hand, the plating member 15 is not formed on the portions 12e and 12f located on the inner surface 12a side (upper side) of the side surfaces 12c and 12d, and the metal (for example, copper) constituting the lead portion 12 is exposed. .

なお、めっき部材１４、１５としては、例えば銀めっきまたは金めっきを挙げることができる。めっき部材１４、１５の厚みは、例えば１μｍ〜５μｍとすることが好ましい。   Examples of the plating members 14 and 15 include silver plating and gold plating. The thickness of the plating members 14 and 15 is preferably 1 μm to 5 μm, for example.

一方、半導体素子載置部材１１の内面１１ａには、第１の反射用めっき層１６が形成されている。またリード部１２の内面１２ａには、第２の反射用めっき層１７が形成されている。なお、これら反射用めっき層１６、１７は、半導体素子２１がＬＥＤ素子からなる場合、半導体素子２１からの光を反射する反射層として機能するものである。反射用めっき層１６、１７の構成は、反射層として機能するものであれば問わないが、例えば、めっき部材１４、１５と同様の材料（例えば銀めっきまたは金めっき）からなっていても良い。なお、反射用めっき層１６、１７の厚みは、例えば１μｍ〜５μｍとすることが好ましい。   On the other hand, a first reflective plating layer 16 is formed on the inner surface 11 a of the semiconductor element mounting member 11. A second reflective plating layer 17 is formed on the inner surface 12 a of the lead portion 12. The reflective plating layers 16 and 17 function as a reflective layer that reflects light from the semiconductor element 21 when the semiconductor element 21 is an LED element. The configuration of the reflective plating layers 16 and 17 is not limited as long as it functions as a reflective layer. For example, the reflective plating layers 16 and 17 may be made of the same material as the plated members 14 and 15 (for example, silver plating or gold plating). In addition, it is preferable that the thickness of the plating layers 16 and 17 for reflection shall be 1 micrometer-5 micrometers, for example.

なおこれに限らず、反射用めっき層１６、１７とめっき部材１４、１５とが、互いに異なる材料からなっていても良い。あるいは、半導体素子２１としてＬＥＤ素子を用いない場合には、このような反射用めっき層１６、１７を形成しなくても良い。   However, the present invention is not limited to this, and the reflective plating layers 16 and 17 and the plating members 14 and 15 may be made of different materials. Alternatively, when the LED element is not used as the semiconductor element 21, such reflective plating layers 16 and 17 may not be formed.

また図１において、リードフレーム１０が１つの半導体素子載置部材１１と１つのリード部１２とを有する場合を示している。しかしながらこれに限らず、リードフレーム１０が複数の半導体素子載置部材１１と複数のリード部１２とを有していても良い。   Further, FIG. 1 shows a case where the lead frame 10 has one semiconductor element mounting member 11 and one lead portion 12. However, the present invention is not limited to this, and the lead frame 10 may include a plurality of semiconductor element mounting members 11 and a plurality of lead portions 12.

半導体装置の構成
次に、図２により、本実施の形態による半導体装置について説明する。図２は、本実施の形態による半導体装置（ＳＯＮタイプ）を示す断面図である。以下において、半導体素子２１がＬＥＤ素子からなる場合について説明するが、上述したように、半導体素子２１としてＬＥＤ素子以外の半導体素子を用いることも勿論可能である。 Configuration of Semiconductor Device Next, the semiconductor device according to the present embodiment will be described with reference to FIG. FIG. 2 is a cross-sectional view showing the semiconductor device (SON type) according to the present embodiment. In the following, the case where the semiconductor element 21 is an LED element will be described. However, as described above, a semiconductor element other than the LED element may be used as the semiconductor element 21 as a matter of course.

図２に示す半導体装置２０は、図１に示すリードフレーム１０を用いることにより作製されるものである。このような半導体装置２０は、半導体素子載置部材１１およびリード部１２と、半導体素子載置部材１１の内面１１ａ上であって第１の反射用めっき層１６上に載置された半導体素子２１と、リード部１２と半導体素子２１とを電気的に接続するボンディングワイヤ（導電部）２２とを備えている。   The semiconductor device 20 shown in FIG. 2 is manufactured by using the lead frame 10 shown in FIG. Such a semiconductor device 20 includes the semiconductor element mounting member 11 and the lead part 12, and the semiconductor element 21 mounted on the first reflective plating layer 16 on the inner surface 11 a of the semiconductor element mounting member 11. And a bonding wire (conductive portion) 22 that electrically connects the lead portion 12 and the semiconductor element 21.

半導体素子載置部材１１とリード部１２との間の空間１３には、外側樹脂部２３が充填されている。また外側樹脂部２３は、半導体素子２１およびボンディングワイヤ２２を取り囲むように形成された凹部２３ｃを有している。なお凹部２３ｃの深さは、０．１ｍｍ〜０．５ｍｍとすることが可能である。   A space 13 between the semiconductor element mounting member 11 and the lead portion 12 is filled with an outer resin portion 23. The outer resin part 23 has a recess 23 c formed so as to surround the semiconductor element 21 and the bonding wire 22. In addition, the depth of the recessed part 23c can be 0.1 mm-0.5 mm.

また半導体素子載置部材１１の内面１１ａおよびリード部１２の内面１２ａには、それぞれ第１の反射用めっき層１６および第２の反射用めっき層１７が形成されている。   A first reflective plating layer 16 and a second reflective plating layer 17 are formed on the inner surface 11 a of the semiconductor element mounting member 11 and the inner surface 12 a of the lead portion 12, respectively.

さらに半導体素子２１とボンディングワイヤ２２とは、透光性の封止樹脂部２４によって封止されている。この封止樹脂部２４は、外側樹脂部２３の凹部２３ｃ内に充填されている。   Further, the semiconductor element 21 and the bonding wire 22 are sealed with a light-transmitting sealing resin portion 24. The sealing resin portion 24 is filled in the recess 23 c of the outer resin portion 23.

以下、このような半導体装置２０を構成する各構成部材について、順次説明する。   Hereinafter, the respective constituent members constituting such a semiconductor device 20 will be sequentially described.

半導体素子載置部材１１およびリード部１２は、それぞれ外面１１ｂおよび外面１２ｂを有している。半導体素子載置部材１１およびリード部１２の外面１１ｂ、１２ｂには、それぞれ配線用のめっき部材１４、１５が形成されている。また半導体素子載置部材１１の外面１１ｂに連なる側面１１ｃ、１１ｄの一部にめっき部材１４が形成され、リード部１２の外面１２ｂに連なる側面１２ｃ、１２ｄの一部にめっき部材１５が形成されている。   The semiconductor element mounting member 11 and the lead portion 12 have an outer surface 11b and an outer surface 12b, respectively. On the outer surfaces 11b and 12b of the semiconductor element mounting member 11 and the lead part 12, plating members 14 and 15 for wiring are formed, respectively. Further, the plating member 14 is formed on a part of the side surfaces 11 c and 11 d connected to the outer surface 11 b of the semiconductor element mounting member 11, and the plating member 15 is formed on a part of the side surfaces 12 c and 12 d connected to the outer surface 12 b of the lead portion 12. Yes.

なお半導体素子載置部材１１およびリード部１２の構成については、図１を用いて既に説明したので、同一部分には同一の符号を付して、ここでは詳細な説明は省略する。   Since the configurations of the semiconductor element mounting member 11 and the lead portion 12 have already been described with reference to FIG. 1, the same portions are denoted by the same reference numerals, and detailed description thereof is omitted here.

本実施の形態において、半導体素子２１はＬＥＤ素子からなっている。この場合、半導体素子２１は、発光層として例えばＧａＰ、ＧａＡｓ、ＧａＡｌＡｓ、ＧａＡｓＰ、ＡｌＩｎＧａＰ、またはＩｎＧａＮ等の化合物半導体単結晶からなる材料を適宜選ぶことにより、紫外光から赤外光に渡る発光波長を選択することができる。このような半導体素子２１としては、従来一般に用いられているものを使用することができる。   In the present embodiment, the semiconductor element 21 is an LED element. In this case, the semiconductor element 21 has an emission wavelength ranging from ultraviolet light to infrared light by appropriately selecting a material made of a compound semiconductor single crystal such as GaP, GaAs, GaAlAs, GaAsP, AlInGaP, or InGaN as the light emitting layer. You can choose. As such a semiconductor element 21, a conventionally used one can be used.

また半導体素子２１は、はんだまたはダイボンディングペーストにより、外側樹脂部２３の凹部２３ｃ内において、半導体素子載置部材１１の内面１１ａ上（第１の反射用めっき層１６上）に固定されている。なお、ダイボンディングペーストを用いる場合、耐光性のあるエポキシ樹脂やシリコーン樹脂からなるダイボンディングペーストを選択することが可能である。   The semiconductor element 21 is fixed on the inner surface 11a (on the first reflective plating layer 16) of the semiconductor element mounting member 11 in the recess 23c of the outer resin portion 23 by solder or die bonding paste. When using a die bonding paste, it is possible to select a die bonding paste made of an epoxy resin or a silicone resin having light resistance.

ボンディングワイヤ２２は、例えば金等の導電性の良い材料からなり、その一端が半導体素子２１の端子部２１ａに接続されるとともに、その他端がリード部１２の内面１２ａ（第２の反射用めっき層１７）上に接続されている。   The bonding wire 22 is made of a material having good conductivity such as gold, and one end thereof is connected to the terminal portion 21a of the semiconductor element 21 and the other end thereof is the inner surface 12a of the lead portion 12 (second reflective plating layer). 17) Connected above.

外側樹脂部２３は、例えば半導体素子載置部材１１およびリード部１２上に熱可塑性樹脂を射出成形またはトランスファ成形することにより形成されたものである。外側樹脂部２３の形状は、射出成形またはトランスファ成形に使用する金型の設計により、様々に実現することが可能である。例えば、外側樹脂部２３の全体形状を直方体、円筒形および錐形等の形状とすることが可能である。凹部２３ｃの底面は、円形、楕円形または多角形等とすることができる。凹部２３ｃの側壁の断面形状は、図２のように直線から構成されていても良いし、あるいは曲線から構成されていてもよい。   The outer resin portion 23 is formed, for example, by injection molding or transfer molding of a thermoplastic resin on the semiconductor element mounting member 11 and the lead portion 12. The shape of the outer resin portion 23 can be variously realized by designing a mold used for injection molding or transfer molding. For example, the overall shape of the outer resin portion 23 can be a rectangular parallelepiped shape, a cylindrical shape, a cone shape, or the like. The bottom surface of the recess 23c can be circular, elliptical, polygonal, or the like. The cross-sectional shape of the side wall of the recess 23c may be constituted by a straight line as shown in FIG. 2, or may be constituted by a curve.

外側樹脂部２３に使用される熱可塑性樹脂については、特に耐熱性、耐候性および機械的強度に優れたものを選ぶことが望ましい。熱可塑性樹脂の種類としては、ポリアミド、ポリフタルアミド、ポリフェニレンサルファイド、液晶ポリマー、ポリエーテルサルホン、シリコーン、エポキシ、ポリエーテルイミドおよびポリブチレンテレフタレート等を使用することができる。さらにまた、これらの樹脂中に光反射剤として、二酸化チタン、二酸化ジルコニウム、チタン酸カリウム、窒化アルミニウムおよび窒化ホウ素のうちいずれかを添加することによって、凹部２３ｃの底面及び側面において、発光素子からの光の反射率を増大させ、半導体装置２０全体の光取り出し効率を増大させることが可能となる。   As the thermoplastic resin used for the outer resin portion 23, it is desirable to select a thermoplastic resin that is particularly excellent in heat resistance, weather resistance and mechanical strength. As the kind of the thermoplastic resin, polyamide, polyphthalamide, polyphenylene sulfide, liquid crystal polymer, polyether sulfone, silicone, epoxy, polyetherimide, polybutylene terephthalate, or the like can be used. Furthermore, by adding any one of titanium dioxide, zirconium dioxide, potassium titanate, aluminum nitride, and boron nitride as a light reflecting agent in these resins, the light is emitted from the light emitting element on the bottom and side surfaces of the recess 23c. It is possible to increase the light reflectivity and increase the light extraction efficiency of the entire semiconductor device 20.

封止樹脂部２４としては、光の取り出し効率を向上させるために、半導体装置２０の発光波長において光透過率が高く、また屈折率が高い材料を選択するのが望ましい。したがって耐熱性、耐候性、及び機械的強度が高い特性を満たす樹脂として、エポキシ樹脂やシリコーン樹脂を選択することが可能である。特に、半導体素子２１として高輝度ＬＥＤを用いる場合、封止樹脂部２４が強い光にさらされるため、封止樹脂部２４は高い耐候性を有するシリコーン樹脂からなることが好ましい。   For the sealing resin portion 24, it is desirable to select a material having a high light transmittance and a high refractive index at the emission wavelength of the semiconductor device 20 in order to improve the light extraction efficiency. Therefore, it is possible to select an epoxy resin or a silicone resin as a resin that satisfies the characteristics of high heat resistance, weather resistance, and mechanical strength. In particular, when a high-brightness LED is used as the semiconductor element 21, the sealing resin portion 24 is preferably made of a silicone resin having high weather resistance because the sealing resin portion 24 is exposed to strong light.

リードフレームの製造方法
次に、図１に示すリードフレーム１０の製造方法について、図３（ａ）−（ｉ）を用いて説明する。図３（ａ）−（ｉ）は、本実施の形態によるリードフレームの製造方法を示す断面図である。なお図３（ａ）−（ｉ）において、リードフレーム１０が複数の半導体素子載置部材１１および複数のリード部１２を有する場合を例にとって説明する。 Manufacturing Method of Lead Frame Next, a manufacturing method of the lead frame 10 shown in FIG. 1 will be described with reference to FIGS. 3A to 3I are cross-sectional views showing a method for manufacturing a lead frame according to the present embodiment. 3A to 3I, the case where the lead frame 10 has a plurality of semiconductor element mounting members 11 and a plurality of lead portions 12 will be described as an example.

まず図３（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、上述のように銅、銅合金、４２合金（Ｎｉ４１％のＦｅ合金）等からなる金属基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い洗浄処理を施したものを使用することが好ましい。   First, as shown in FIG. 3A, a flat metal substrate 31 is prepared. As the metal substrate 31, a metal substrate made of copper, copper alloy, 42 alloy (Ni 41% Fe alloy) or the like can be used as described above. In addition, it is preferable to use what the metal substrate 31 performed the degreasing | defatting etc. to the both surfaces, and performed the washing process.

次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図３（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。   Next, photosensitive resists 32a and 33a are applied to the entire front and back surfaces of the metal substrate 31, respectively, and dried (FIG. 3B). As the photosensitive resists 32a and 33a, conventionally known resists can be used.

続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図３（ｃ））。   Subsequently, the metal substrate 31 is exposed through a photomask and developed to form etching resist layers 32 and 33 having desired openings 32b and 33b (FIG. 3C).

次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図３（ｄ））。腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができる。例えば、金属基板３１として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、これは金属基板３１の両面からスプレーエッチングにて行うことができる。   Next, the etching resist layers 32 and 33 are used as an anticorrosion film, and the metal substrate 31 is etched with an etching solution (FIG. 3D). Corrosion liquid can be suitably selected according to the material of the metal substrate 31 to be used. For example, when copper is used as the metal substrate 31, an aqueous ferric chloride solution is usually used, and this can be performed by spray etching from both surfaces of the metal substrate 31.

次いで、図３（ｅ）に示すように、エッチング用レジスト層３２、３３を剥離して除去する。このようにして、半導体素子２１を載置する半導体素子載置部材１１と、半導体素子載置部材１１の周囲に設けられ、半導体素子２１と電気的に接続されるリード部１２とが得られる。   Next, as shown in FIG. 3E, the etching resist layers 32 and 33 are peeled and removed. In this manner, the semiconductor element mounting member 11 for mounting the semiconductor element 21 and the lead portion 12 provided around the semiconductor element mounting member 11 and electrically connected to the semiconductor element 21 are obtained.

続いて、半導体素子載置部材１１およびリード部１２の表裏全面に、それぞれ感光性レジスト３４ａ、３５ａを塗布し、乾燥する（図３（ｆ））。なお感光性レジスト３４ａ、３５ａとしては、従来公知のものを使用することができる。   Subsequently, photosensitive resists 34a and 35a are applied to the entire front and back surfaces of the semiconductor element mounting member 11 and the lead part 12, respectively, and dried (FIG. 3F). Conventionally known photosensitive resists 34a and 35a can be used.

次に、半導体素子載置部材１１およびリード部１２に対してフォトマスクを介して露光し、現像することにより、所望パターンを有するめっき用レジスト層３４、３５が形成される（図３（ｇ））。   Next, by exposing and developing the semiconductor element mounting member 11 and the lead portion 12 through a photomask and developing, plating resist layers 34 and 35 having a desired pattern are formed (FIG. 3G). ).

この場合、表面側のめっき用レジスト層３４には、第１の反射用めっき層１６および第２の反射用めっき層１７の形成部位に相当する箇所に、それぞれ開口部（レジスト不存在部）３４ｂ、３４ｃが形成される。この開口部３４ｂ、３４ｃからは、半導体素子載置部材１１の内面１１ａおよびリード部１２の内面１２ａが露出している。一方、これら内面１１ａ、１２ａのうち外側樹脂部２３により覆われる領域には、それぞれめっき用レジスト層３４が残存している。   In this case, in the plating resist layer 34 on the front surface side, openings (resist-free portions) 34b are provided at locations corresponding to the formation sites of the first reflective plating layer 16 and the second reflective plating layer 17, respectively. , 34c are formed. From the openings 34b and 34c, the inner surface 11a of the semiconductor element mounting member 11 and the inner surface 12a of the lead portion 12 are exposed. On the other hand, the plating resist layer 34 remains in the regions covered with the outer resin portion 23 in the inner surfaces 11a and 12a.

また、裏面側のめっき用レジスト層３５には、めっき部材１４の形成部位に相当する箇所に開口部（レジスト不存在部）３５ｂが形成され、この開口部３５ｂからは、半導体素子載置部材１１の外面１１ｂおよび側面１１ｃ、１１ｄが露出している。また裏面側のめっき用レジスト層３５のうち、めっき部材１５の形成部位に相当する箇所に開口部（レジスト不存在部）３５ｃが形成され、この開口部３５ｃからは、リード部１２の外面１２ｂおよび側面１２ｃ、１２ｄが露出している。一方、半導体素子載置部材１１の側面１１ｃ、１１ｄのうち、内面１１ａ側に位置する部分１１ｅ、１１ｆと、リード部１２の側面１２ｃ、１２ｄのうち、内面１２ａ側に位置する部分１２ｅ、１２ｆとには、それぞれめっき用レジスト層３５が残存している。   In addition, in the plating resist layer 35 on the back surface side, an opening portion (resist absence portion) 35b is formed at a position corresponding to the formation portion of the plating member 14, and the semiconductor element mounting member 11 is formed from the opening portion 35b. The outer surface 11b and the side surfaces 11c and 11d are exposed. In addition, an opening (resist absence portion) 35c is formed in a portion corresponding to the formation portion of the plating member 15 in the plating resist layer 35 on the back surface side, and the outer surface 12b of the lead portion 12 and the opening 35c are formed from the opening 35c. The side surfaces 12c and 12d are exposed. On the other hand, of the side surfaces 11c and 11d of the semiconductor element mounting member 11, portions 11e and 11f located on the inner surface 11a side, and of the side surfaces 12c and 12d of the lead portion 12 on the inner surface 12a side, portions 12e and 12f In this case, the plating resist layer 35 remains.

次に、めっき用レジスト層３４、３５に覆われた半導体素子載置部材１１およびリード部１２の表裏に電解めっきを施す（図３（ｈ））。   Next, electrolytic plating is performed on the front and back of the semiconductor element mounting member 11 and the lead portion 12 covered with the plating resist layers 34 and 35 (FIG. 3H).

これにより半導体素子載置部材１１の内面１１ａおよびリード部１２の内面１２ａ上であって開口部３４ｂ、３４ｃの内部に金属（例えば銀）を析出させ、それぞれ第１の反射用めっき層１６および第２の反射用めっき層１７を形成する。   As a result, metal (for example, silver) is deposited on the inner surface 11a of the semiconductor element mounting member 11 and the inner surface 12a of the lead portion 12 and in the openings 34b and 34c. Two reflective plating layers 17 are formed.

また、半導体素子載置部材１１の外面１１ｂおよびリード部１２の外面１２ｂ上であって開口部３５ｂ、３５ｃの内部に金属（例えば金または銀）を析出させ、めっき部材１４、１５を形成する。これにより、半導体素子載置部材１１およびリード部１２の外面１１ｂ、１２ｂに、それぞれめっきにより配線用のめっき部材１４、１５が形成され、かつ外面１１ｂ、１２ｂに連なる側面１１ｃ、１１ｄ、１２ｃ、１２ｄの一部にも、各々めっきによりめっき部材１４、１５が形成される。   Further, metal (for example, gold or silver) is deposited on the outer surface 11b of the semiconductor element mounting member 11 and the outer surface 12b of the lead portion 12 and inside the openings 35b and 35c to form the plating members 14 and 15. Thus, the plating members 14 and 15 for wiring are formed on the outer surfaces 11b and 12b of the semiconductor element mounting member 11 and the lead part 12 by plating, respectively, and the side surfaces 11c, 11d, 12c and 12d connected to the outer surfaces 11b and 12b. Plated members 14 and 15 are also formed on a part of each by plating.

次いで、半導体素子載置部材１１およびリード部１２の表裏からめっき用レジスト層３４、３５を剥離除去することにより、図１に示すリードフレーム１０が得られる（図３（ｉ））。   Next, the plating resist layers 34 and 35 are peeled and removed from the front and back surfaces of the semiconductor element mounting member 11 and the lead portion 12 to obtain the lead frame 10 shown in FIG. 1 (FIG. 3I).

半導体装置の製造方法
次に、図２に示す半導体装置２０の製造方法について、図４（ａ）−（ｇ）により説明する。図４（ａ）−（ｇ）は、本実施の形態による半導体装置の製造方法を示す断面図である。 2. Manufacturing Method of Semiconductor Device Next, a manufacturing method of the semiconductor device 20 shown in FIG. 2 will be described with reference to FIGS. 4A to 4G are cross-sectional views illustrating a method for manufacturing a semiconductor device according to the present embodiment.

まず、上述した工程により（図３（ａ）−（ｉ））、半導体素子載置部材１１と、半導体素子載置部材１１の周囲に設けられたリード部１２とを備えたリードフレーム１０を作製する（図４（ａ））。このリードフレーム１０において、半導体素子載置部材１１およびリード部１２の外面１１ｂ、１２ｂに、それぞれ配線用のめっき部材１４、１５が形成され、かつこれら外面１１ｂ、１２ｂに連なる側面１１ｃ、１１ｄ、１２ｃ、１２ｄの一部にも、それぞれめっき部材１４、１５が形成されている。   First, the lead frame 10 including the semiconductor element mounting member 11 and the lead portion 12 provided around the semiconductor element mounting member 11 is manufactured by the above-described steps (FIGS. 3A to 3I). (FIG. 4A). In the lead frame 10, plating members 14 and 15 for wiring are formed on the outer surfaces 11b and 12b of the semiconductor element mounting member 11 and the lead part 12, respectively, and side surfaces 11c, 11d and 12c connected to the outer surfaces 11b and 12b. , 12d are also formed with plating members 14 and 15, respectively.

次に、リードフレーム１０に対して熱可塑性樹脂を射出成形またはトランスファ成形することにより、外側樹脂部２３を形成する（図４（ｂ））。これにより、外側樹脂部２３とリードフレーム１０とが互いに一体に結合される。またこのとき、射出成形またはトランスファ成形に使用する金型を適宜設計することにより、外側樹脂部２３に凹部２３ｃを形成するとともに、この凹部２３ｃ底面において第１の反射用めっき層１６および第２の反射用めっき層１７が外方に露出するようにする。この場合、外側樹脂部２３は、その一部分が半導体素子載置部材１１とリード部１２との間の空間１３に充填されるとともに、他の一部分がリードフレーム１０の上方に向けて突設している。   Next, the outer resin portion 23 is formed by injection molding or transfer molding of a thermoplastic resin to the lead frame 10 (FIG. 4B). Thereby, the outer side resin part 23 and the lead frame 10 are mutually couple | bonded together. At this time, by appropriately designing a mold used for injection molding or transfer molding, a recess 23c is formed in the outer resin portion 23, and the first reflecting plating layer 16 and the second reflection layer 16 are formed on the bottom surface of the recess 23c. The reflective plating layer 17 is exposed to the outside. In this case, a portion of the outer resin portion 23 is filled in the space 13 between the semiconductor element mounting member 11 and the lead portion 12, and the other portion protrudes upward from the lead frame 10. Yes.

次に、リードフレーム１０の半導体素子載置部材１１の内面１１ａ（第１の反射用めっき層１６）上に、半導体素子２１を搭載する。この場合、はんだまたはダイボンディングペーストを用いて、半導体素子２１を半導体素子載置部材１１の内面１１ａ（第１の反射用めっき層１６）上に載置して固定する（ダイアタッチ工程）（図４（ｃ））。   Next, the semiconductor element 21 is mounted on the inner surface 11 a (first reflective plating layer 16) of the semiconductor element mounting member 11 of the lead frame 10. In this case, the semiconductor element 21 is mounted and fixed on the inner surface 11a (first reflective plating layer 16) of the semiconductor element mounting member 11 using a solder or a die bonding paste (die attach step) (FIG. 4 (c)).

次いで、半導体素子２１の端子部２１ａと、リード部１２の内面１２ａ（第２の反射用めっき層１７）とを、ボンディングワイヤ２２によって電気的に接続する（ワイヤボンディング工程）（図４（ｄ））。   Next, the terminal portion 21a of the semiconductor element 21 and the inner surface 12a (second reflective plating layer 17) of the lead portion 12 are electrically connected by the bonding wire 22 (wire bonding step) (FIG. 4D). ).

その後、外側樹脂部２３の凹部２３ｃ内に封止樹脂部２４を充填し、この封止樹脂部２４により半導体素子２１とボンディングワイヤ２２とを封止する（図４（ｅ））。   After that, the sealing resin portion 24 is filled in the recess 23c of the outer resin portion 23, and the semiconductor element 21 and the bonding wire 22 are sealed by the sealing resin portion 24 (FIG. 4E).

次に、各半導体素子２１間の外側樹脂部２３をダイシングすることにより、リードフレーム１０を各半導体素子２１毎に分離する（図４（ｆ））。この際、まずリードフレーム１０をダイシングテープ３７上に載置して固定し、その後、例えばダイヤモンド砥石等からなるブレード３８によって、各半導体素子２１間の外側樹脂部２３を垂直方向に切断する。   Next, the outer resin portion 23 between the semiconductor elements 21 is diced to separate the lead frame 10 for each semiconductor element 21 (FIG. 4F). At this time, the lead frame 10 is first placed and fixed on the dicing tape 37, and then the outer resin portion 23 between the semiconductor elements 21 is cut in the vertical direction by a blade 38 made of, for example, a diamond grindstone.

このようにして、図２に示す半導体装置２０を得ることができる（図４（ｇ））。   In this way, the semiconductor device 20 shown in FIG. 2 can be obtained (FIG. 4G).

本実施の形態の作用効果
次にこのような構成からなる本実施の形態の作用について、図５および図６（ａ）（ｂ）を用いて説明する。図５は、本実施の形態による半導体装置が配線基板上に配置されている状態を示す断面図である。図６（ａ）は、図５のVI部拡大図であって、はんだ（接続はんだ部）による接続前の状態を示す図であり、図６（ｂ）は、図５のVI部拡大図であって、はんだ（接続はんだ部）による接続後の状態を示す図である。 Operation and Effect of the Present Embodiment Next , the operation of the present embodiment having such a configuration will be described with reference to FIGS. 5 and 6A and 6B. FIG. 5 is a cross-sectional view showing a state where the semiconductor device according to the present embodiment is arranged on a wiring board. 6A is an enlarged view of the VI part in FIG. 5 and shows a state before connection by solder (connection solder part), and FIG. 6B is an enlarged view of the VI part in FIG. It is a figure which shows the state after connection by solder (connection solder part).

図５に示すように、本実施の形態による半導体装置２０を配線基板４１上に配置する。このような配線基板４１は、基板本体４２と、基板本体４２上に形成された配線端子部４３、４４とを有している。このうち一方の配線端子部４３は、半導体装置２０を実装するための一方の接続はんだ部４５を介して、半導体素子載置部材１１の外面１１ｂに接続されている。また他方の配線端子部４４は、半導体装置２０を実装するための他方の接続はんだ部４６を介して、リード部１２の外面１２ｂに接続されている。   As shown in FIG. 5, the semiconductor device 20 according to the present embodiment is arranged on a wiring board 41. Such a wiring board 41 has a board body 42 and wiring terminal portions 43 and 44 formed on the board body 42. Among these, one wiring terminal portion 43 is connected to the outer surface 11 b of the semiconductor element mounting member 11 via one connection solder portion 45 for mounting the semiconductor device 20. The other wiring terminal portion 44 is connected to the outer surface 12 b of the lead portion 12 through the other connection solder portion 46 for mounting the semiconductor device 20.

このようにして、半導体装置２０を配線基板４１上に配置するとともに、一対の配線端子部４３、４４間に電流を流した場合、半導体素子載置部材１１上の半導体素子２１（ＬＥＤ素子）に電流が加わり、半導体素子２１が点灯する。   In this way, when the semiconductor device 20 is arranged on the wiring substrate 41 and a current is passed between the pair of wiring terminal portions 43 and 44, the semiconductor element 21 (LED element) on the semiconductor element mounting member 11 is applied. A current is applied, and the semiconductor element 21 is turned on.

この際、半導体素子２１からの光は、封止樹脂部２４を通過して封止樹脂部２４の表面から放出され、または第１の反射用めっき層１６（第２の反射用めっき層１７）の表面で反射することにより封止樹脂部２４の表面から放出される。あるいは、半導体素子２１からの光の一部は、外側樹脂部２３で反射することにより、封止樹脂部２４の表面から放出される。このように、半導体素子２１からの光を効率良く取り出すことができる。   At this time, the light from the semiconductor element 21 passes through the sealing resin portion 24 and is emitted from the surface of the sealing resin portion 24, or the first reflective plating layer 16 (second reflective plating layer 17). It is emitted from the surface of the sealing resin portion 24 by reflecting on the surface of the sealing resin. Alternatively, a part of the light from the semiconductor element 21 is emitted from the surface of the sealing resin portion 24 by being reflected by the outer resin portion 23. Thus, the light from the semiconductor element 21 can be extracted efficiently.

ところで、半導体装置２０を配線基板４１に接続する際、図６（ａ）に示すように、他方の接続はんだ部４６が、リード部１２の外面１２ｂに設けられためっき部材１５に接触する。その後、他方の接続はんだ部４６が加熱されることにより、他方の接続はんだ部４６が溶解し、リード部１２と連結される。   By the way, when the semiconductor device 20 is connected to the wiring board 41, the other connecting solder portion 46 contacts the plating member 15 provided on the outer surface 12 b of the lead portion 12 as shown in FIG. Thereafter, the other connecting solder portion 46 is heated, so that the other connecting solder portion 46 is melted and coupled to the lead portion 12.

この際、図６（ｂ）に示すように、他方の接続はんだ部４６を構成する金属（例えば錫）が外面１２ｂ上に拡がって、かつ側面１２ｄ（１２ｃ）側に吸い上げられる。またこの際、めっき部材１５を構成する金属（例えば金）は、他方の接続はんだ部４６内部に拡散する。これにより、めっき部材１５と他方の接続はんだ部４６とが一体となって結合する。したがって、めっき部材１５と他方の接続はんだ部４６とが冷却されて固まった後、これらは一体となって外面１２ｂおよび側面１２ｄ（１２ｃ）を覆う。   At this time, as shown in FIG. 6B, the metal (for example, tin) constituting the other connecting solder portion 46 spreads on the outer surface 12b and is sucked up to the side surface 12d (12c). At this time, the metal (for example, gold) constituting the plating member 15 diffuses into the other connecting solder portion 46. Thereby, the plating member 15 and the other connection solder part 46 are united and united. Therefore, after the plated member 15 and the other connecting solder portion 46 are cooled and solidified, they integrally cover the outer surface 12b and the side surface 12d (12c).

このように、他方の接続はんだ部４６が、側面１２ｃ、１２ｄ側に拡がることにより、リード部１２と他方の接続はんだ部４６との接触面積を広くとることができる。このことにより、リード部１２と他方の接続はんだ部４６との密着性を高めることができる。この結果、リード部１２の外面１２ｂの面積を小さくすることが可能となる。   As described above, the other connecting solder portion 46 expands toward the side surfaces 12c and 12d, so that the contact area between the lead portion 12 and the other connecting solder portion 46 can be increased. As a result, the adhesion between the lead portion 12 and the other connecting solder portion 46 can be enhanced. As a result, the area of the outer surface 12b of the lead part 12 can be reduced.

なお、半導体素子載置部材１１の外面１１ｂにおいても、これと同様の作用を得ることができる。   The same action can be obtained also on the outer surface 11 b of the semiconductor element mounting member 11.

また上述したように、本実施の形態による半導体装置２０においては、半導体素子載置部材１１の外面１１ｂに連なる側面１１ｃ、１１ｄ（リード部１２の外面１２ｂに連なる側面１２ｃ、１２ｄ）は、外面１１ｂ（外面１２ｂ）から外側に遠ざかる方向に傾斜した傾斜面からなっている。これにより、半導体素子載置部材１１（リード部１２）と外側樹脂部２３との接触面積を大きくすることができる。   Further, as described above, in the semiconductor device 20 according to the present embodiment, the side surfaces 11c and 11d (side surfaces 12c and 12d connected to the outer surface 12b of the lead portion 12) connected to the outer surface 11b of the semiconductor element mounting member 11 are the outer surface 11b. It consists of an inclined surface inclined in a direction away from the (outer surface 12b). Thereby, the contact area of the semiconductor element mounting member 11 (lead part 12) and the outer side resin part 23 can be enlarged.

すなわち、側面１１ｃ、１１ｄ（側面１２ｃ、１２ｄ）が外面１１ｂ（外面１２ｂ）に対して垂直となっている場合（比較例）と比較して、側面１１ｃ、１１ｄ（側面１２ｃ、１２ｄ）の面積を広くとることができる。したがって、外側樹脂部２３と半導体素子載置部材１１（リード部１２）との密着性を向上させることができ、外側樹脂部２３が空間１３から脱落することを防止することができる。   That is, compared with the case where the side surfaces 11c and 11d (side surfaces 12c and 12d) are perpendicular to the outer surface 11b (outer surface 12b) (comparative example), the areas of the side surfaces 11c and 11d (side surfaces 12c and 12d) are reduced. Can be taken widely. Therefore, the adhesion between the outer resin portion 23 and the semiconductor element mounting member 11 (lead portion 12) can be improved, and the outer resin portion 23 can be prevented from dropping out of the space 13.

このように、外側樹脂部２３と半導体素子載置部材１１およびリード部１２との密着性を向上させたことにより、ストレスに対する半導体装置２０の強度を向上させることができる。したがって、半導体装置２０に対してストレスが加わった場合であっても、半導体装置２０から外側樹脂部２３が脱落することを防止することかできる。   Thus, the strength of the semiconductor device 20 against stress can be improved by improving the adhesion between the outer resin portion 23 and the semiconductor element mounting member 11 and the lead portion 12. Therefore, even when stress is applied to the semiconductor device 20, it is possible to prevent the outer resin portion 23 from dropping from the semiconductor device 20.

例えば、半導体装置２０のサーマルサイクル試験を実施した際、半導体素子載置部材１１およびリード部１２を構成する金属（例えば銅）と、外側樹脂部２３を構成する合成樹脂（例えばシリコーン樹脂）との間に熱膨張の差が発生するが、この場合であっても外側樹脂部２３が半導体素子載置部材１１およびリード部１２から剥離してしまうおそれがない。   For example, when a thermal cycle test of the semiconductor device 20 is performed, a metal (for example, copper) constituting the semiconductor element mounting member 11 and the lead part 12 and a synthetic resin (for example, a silicone resin) constituting the outer resin part 23 Although a difference in thermal expansion occurs between them, even in this case, there is no possibility that the outer resin portion 23 is peeled off from the semiconductor element mounting member 11 and the lead portion 12.

このように外側樹脂部２３の脱落を防止できることにより、半導体素子載置部材１１およびリード部１２の厚みを薄くすることができ、この結果、半導体装置２０の厚みを薄くすることができる。具体的には半導体装置２０の厚みを０．２ｍｍ〜０．８ｍｍとすることができる。さらに、上述したように、半導体素子載置部材１１の外面１１ｂおよびリード部１２の外面１２ｂの面積を小さくすることができるので、半導体装置２０の平面形状を小さくすることができる。具体的には半導体装置２０の一辺を０．２ｍｍ〜５ｍｍとすることができる。   Since the outer resin portion 23 can be prevented from dropping in this way, the thickness of the semiconductor element mounting member 11 and the lead portion 12 can be reduced, and as a result, the thickness of the semiconductor device 20 can be reduced. Specifically, the thickness of the semiconductor device 20 can be set to 0.2 mm to 0.8 mm. Furthermore, as described above, since the area of the outer surface 11b of the semiconductor element mounting member 11 and the outer surface 12b of the lead portion 12 can be reduced, the planar shape of the semiconductor device 20 can be reduced. Specifically, one side of the semiconductor device 20 can be 0.2 mm to 5 mm.

（第２の実施の形態）
次に、本発明の第２の実施の形態によるリードフレームおよび半導体装置について、図７および図８を参照して説明する。図７は、本実施の形態によるリードフレームを示す断面図であり、図８は、本実施の形態による半導体装置を示す断面図である。図７および図８に示す実施の形態は、半導体素子載置部材１１の外面１１ｂおよびリード部１２の外面１２ｂに連なる側面１１ｃ、１１ｄ、１２ｃ、１２ｄのうち、めっき部材１４、１５が形成されていない部分１１ｅ、１１ｆ、１２ｅ、１２ｆに、粗面部１８、１９を形成した点が異なるものであり、他の構成は上述した図１乃至図６に示す実施の形態と略同一である。図７および図８において、図１乃至図６に示す実施の形態と同一部分には同一の符号を付して、詳細な説明は省略する。 (Second Embodiment)
Next, a lead frame and a semiconductor device according to a second embodiment of the present invention will be described with reference to FIGS. FIG. 7 is a cross-sectional view showing the lead frame according to the present embodiment, and FIG. 8 is a cross-sectional view showing the semiconductor device according to the present embodiment. In the embodiment shown in FIGS. 7 and 8, the plating members 14 and 15 are formed among the side surfaces 11c, 11d, 12c and 12d connected to the outer surface 11b of the semiconductor element mounting member 11 and the outer surface 12b of the lead portion 12. The difference is that the rough surface portions 18 and 19 are formed in the portions 11e, 11f, 12e, and 12f that are not present, and the other configurations are substantially the same as those of the embodiment shown in FIGS. 7 and 8, the same parts as those of the embodiment shown in FIGS. 1 to 6 are denoted by the same reference numerals, and detailed description thereof is omitted.

すなわち図７に示すリードフレーム５０および図８に示す半導体装置６０において、半導体素子載置部材１１の外面１１ｂに連なる側面１１ｃ、１１ｄのうち、めっき部材１４が形成されていない部分１１ｅ、１１ｆに、樹脂（外側樹脂部２３）との密着性を高める粗面部１８が形成されている。同様に、リード部１２の外面１２ｂに連なる側面１２ｃ、１２ｄのうち、めっき部材１５が形成されていない部分１２ｅ、１２ｆに、樹脂（外側樹脂部２３）との密着性を高める粗面部１９が形成されている。   That is, in the lead frame 50 shown in FIG. 7 and the semiconductor device 60 shown in FIG. 8, the portions 11e and 11f where the plating member 14 is not formed on the side surfaces 11c and 11d connected to the outer surface 11b of the semiconductor element mounting member 11 A rough surface portion 18 is formed to enhance adhesion with the resin (outer resin portion 23). Similarly, of the side surfaces 12c and 12d connected to the outer surface 12b of the lead portion 12, the rough surface portions 19 for improving the adhesion with the resin (outer resin portion 23) are formed on the portions 12e and 12f where the plating member 15 is not formed. Has been.

さらに、半導体素子載置部材１１およびリード部１２の内面１１ａ、１２ａのうち、第１の反射用めっき層１６および第２の反射用めっき層１７が設けられていない領域１１ｇ、１２ｇにも、樹脂（外側樹脂部２３）との密着性を高める粗面部１８、１９が形成されている。   Furthermore, resin is also applied to the regions 11g and 12g where the first reflective plating layer 16 and the second reflective plating layer 17 are not provided on the inner surfaces 11a and 12a of the semiconductor element mounting member 11 and the lead portion 12. Rough surface portions 18 and 19 are formed to enhance the adhesion with the (outer resin portion 23).

このような粗面部１８、１９は、例えば半導体素子載置部材１１およびリード部１２の表面にマイクロエッチングにより形成された粗面からなっていても良い。   Such rough surface portions 18 and 19 may be formed of, for example, rough surfaces formed on the surfaces of the semiconductor element mounting member 11 and the lead portion 12 by microetching.

ところで、粗面部１８、１９を形成する場合、上述しためっき用レジスト層３４、３５を除去する工程（図３（ｉ））の後、半導体素子載置部材１１およびリード部１２のうちめっき部材１４、１５が形成されていない部分（すなわち符号１１ｅ、１１ｆ、１１ｇ、１２ｅ、１２ｆおよび１２ｇで示す部分）に、樹脂との密着性を高める粗面部１８、１９を形成する。   By the way, when the rough surface portions 18 and 19 are formed, after the step of removing the plating resist layers 34 and 35 (FIG. 3I), the plating member 14 of the semiconductor element mounting member 11 and the lead portion 12 is formed. , 15 are formed (that is, portions indicated by reference numerals 11e, 11f, 11g, 12e, 12f, and 12g), and rough surface portions 18 and 19 that improve adhesion to the resin are formed.

この場合、半導体素子載置部材１１およびリード部１２のうち、めっき部材１４、１５が形成されていない部分にマイクロエッチング液を供給する。これにより、半導体素子載置部材１１およびリード部１２を構成する金属を選択的に粗化することができ（マイクロエッチング）、このようにして粗面部１８、１９を形成することができる。   In this case, the microetching solution is supplied to portions of the semiconductor element mounting member 11 and the lead portion 12 where the plating members 14 and 15 are not formed. Thereby, the metal which comprises the semiconductor element mounting member 11 and the lead part 12 can be selectively roughened (microetching), and the rough surface parts 18 and 19 can be formed in this way.

このようなマイクロエッチング液は、金属表面を僅かに溶かし、微細な凹凸の粗面を形成する表面処理剤である。この場合、半導体素子載置部材１１およびリード部１２をマイクロエッチング液に浸漬することにより粗面を形成することができる。あるいは、マイクロエッチング液に浸漬する代わりにマイクロエッチング液をスプレーにより噴霧する方法でも良い。半導体素子載置部材１１およびリード部１２が銅からなる場合、マイクロエッチング液としては、過酸化水素水と硫酸とを主成分とするマイクロエッチング液が好適である。なおマイクロエッチング液は、めっき部材１４、１５を溶解しないので、めっき部材１４、１５に影響を与えることなく、半導体素子載置部材１１およびリード部１２の表面に部分的な粗面を形成することができる。   Such a microetching solution is a surface treatment agent that slightly dissolves the metal surface and forms a rough surface with fine irregularities. In this case, a rough surface can be formed by immersing the semiconductor element mounting member 11 and the lead portion 12 in a microetching solution. Alternatively, instead of immersing in the microetching solution, a method of spraying the microetching solution by spraying may be used. When the semiconductor element mounting member 11 and the lead part 12 are made of copper, the microetching liquid mainly containing hydrogen peroxide and sulfuric acid is suitable as the microetching liquid. Since the microetching solution does not dissolve the plating members 14 and 15, a partial rough surface is formed on the surfaces of the semiconductor element mounting member 11 and the lead portion 12 without affecting the plating members 14 and 15. Can do.

このほか、本実施の形態によるリードフレームの製造方法および半導体装置の製造方法については、それぞれ図３（ａ）−（ｉ）および図４（ａ）−（ｇ）を用いて説明した方法と同様であるので、ここでは詳細な説明を省略する。   In addition, the manufacturing method of the lead frame and the manufacturing method of the semiconductor device according to the present embodiment are the same as those described with reference to FIGS. 3 (a)-(i) and 4 (a)-(g), respectively. Therefore, detailed description is omitted here.

このように本実施の形態によれば、側面１１ｃ、１１ｄ（側面１２ｃ、１２ｄ）のうち、内面１１ａ（内面１２ａ）側に位置する部分１１ｅ、１１ｆ（部分１２ｅ、１２ｆ）に、粗面部１８（粗面部１９）を形成している。このことにより、とりわけこの部分において外側樹脂部２３とリードフレーム１０との密着性を高めることができる。   Thus, according to the present embodiment, of the side surfaces 11c and 11d (side surfaces 12c and 12d), the rough surface portion 18 (on the inner surface 11a (inner surface 12a) side, the portions 11e and 11f (portions 12e and 12f) are provided. A rough surface portion 19) is formed. Thereby, in particular, the adhesion between the outer resin portion 23 and the lead frame 10 can be enhanced at this portion.

なお本実施の形態においては、粗面部１８、１９は、半導体素子載置部材１１の側面１１ｃ、１１ｄとリード部１２の側面１２ｃ、１２ｄとの両方に形成されている。しかしながらこれに限らず、粗面部１８、１９を、半導体素子載置部材１１の側面１１ｃ、１１ｄおよびリード部１２の側面１２ｃ、１２ｄのうち、１つまたは複数の側面のみに形成しても良い。   In the present embodiment, the rough surface portions 18 and 19 are formed on both the side surfaces 11 c and 11 d of the semiconductor element mounting member 11 and the side surfaces 12 c and 12 d of the lead portion 12. However, the present invention is not limited thereto, and the rough surface portions 18 and 19 may be formed only on one or a plurality of side surfaces of the side surfaces 11c and 11d of the semiconductor element mounting member 11 and the side surfaces 12c and 12d of the lead portion 12.

（第３の実施の形態）
次に、本発明の第３の実施の形態によるリードフレームおよび半導体装置について、図９および図１０を参照して説明する。図９は、本実施の形態によるリードフレームを示す断面図であり、図１０は、本実施の形態による半導体装置を示す断面図である。図９および図１０に示す実施の形態は、半導体素子載置部材１１の周囲に、リード部１２が２つ設けられている点が異なるものであり、他の構成は上述した図１乃至図６に示す実施の形態と略同一である。図９および図１０において、図１乃至図６に示す実施の形態と同一部分には同一の符号を付して、詳細な説明は省略する。 (Third embodiment)
Next, a lead frame and a semiconductor device according to a third embodiment of the present invention will be described with reference to FIGS. FIG. 9 is a cross-sectional view showing the lead frame according to the present embodiment, and FIG. 10 is a cross-sectional view showing the semiconductor device according to the present embodiment. The embodiment shown in FIGS. 9 and 10 is different in that two lead portions 12 are provided around the semiconductor element mounting member 11, and other configurations are the same as those shown in FIGS. Is substantially the same as the embodiment shown in FIG. 9 and 10, the same parts as those in the embodiment shown in FIGS. 1 to 6 are denoted by the same reference numerals, and detailed description thereof is omitted.

すなわち図９に示すリードフレーム７０および図１０に示す半導体装置８０において、半導体素子載置部材１１の周囲であって、半導体素子載置部材１１を挟んで互いに対向する位置に、一対のリード部１２が設けられている。また、半導体素子載置部材１１の外面１１ｂ全体および側面１１ｃ、１１ｄの一部に、配線用のめっき部材１４が形成されている。さらに、各リード部１２の外面１２ｂ全体および側面１２ｃ、１２ｄの一部に、配線用のめっき部材１５が形成されている。   That is, in the lead frame 70 shown in FIG. 9 and the semiconductor device 80 shown in FIG. 10, the pair of lead portions 12 are located around the semiconductor element mounting member 11 and at positions facing each other across the semiconductor element mounting member 11. Is provided. In addition, a plating member 14 for wiring is formed on the entire outer surface 11 b and part of the side surfaces 11 c and 11 d of the semiconductor element mounting member 11. Furthermore, a plating member 15 for wiring is formed on the entire outer surface 12b of each lead portion 12 and part of the side surfaces 12c and 12d.

図１０において、半導体素子２１は一対の端子部２１ａを有しており、この一対の端子部２１ａは、それぞれボンディングワイヤ２２を介して、対応する各リード部１２に接続されている。   In FIG. 10, the semiconductor element 21 has a pair of terminal portions 21 a, and the pair of terminal portions 21 a are connected to the corresponding lead portions 12 via bonding wires 22.

本実施の形態によるリードフレームの製造方法および半導体装置の製造方法については、それぞれ図３（ａ）−（ｉ）および図４（ａ）−（ｇ）を用いて説明した方法と同様であるので、ここでは詳細な説明を省略する。   The lead frame manufacturing method and the semiconductor device manufacturing method according to the present embodiment are the same as those described with reference to FIGS. 3A to 3I and FIGS. 4A to 4G, respectively. Detailed description is omitted here.

なお本実施の形態において、半導体装置８０は１つの半導体素子載置部材１１と２つのリード部１２とを有している。しかしながらこれに限らず、半導体装置が２つ以上の半導体素子載置部材１１および／または３つ以上のリード部１２を有していても良い。   In the present embodiment, the semiconductor device 80 has one semiconductor element mounting member 11 and two lead portions 12. However, the present invention is not limited to this, and the semiconductor device may include two or more semiconductor element mounting members 11 and / or three or more lead portions 12.

また本実施の形態においても、図７および図８に示す実施の形態と同様、半導体素子載置部材１１の側面１１ｃ、１１ｄおよびリード部１２の側面１２ｃ、１２ｄのうち、めっき部材１４、１５が形成されていない部分に粗面部を形成しても良い。   Also in the present embodiment, the plating members 14 and 15 out of the side surfaces 11c and 11d of the semiconductor element mounting member 11 and the side surfaces 12c and 12d of the lead portion 12 are the same as in the embodiment shown in FIGS. You may form a rough surface part in the part which is not formed.

なお、上述した第１の実施の形態乃至第３の実施の形態においては、本発明の要旨の範囲内で種々の変形が可能である。   The first to third embodiments described above can be variously modified within the scope of the present invention.

すなわち上述した実施の形態においては、半導体素子載置部材１１の外面１１ｂおよびリード部１２の外面１２ｂの両方に、配線用のめっき部材１４、１５を形成し、かつこれら外面１１ｂ、１２ｂに連なる側面１１ｃ、１１ｄ、１２ｃ、１２ｄの一部に、それぞれめっき部材１４、１５が形成されている。しかしながらこれに限らず、半導体素子載置部材１１およびリード部１２のうちいずれか一方の外面（外面１１ｂまたは外面１２ｂ）および側面（側面１１ｃ、１１ｄまたは側面１２ｃ、１２ｄ）のみにめっき部材１４またはめっき部材１５を形成しても良い。   That is, in the above-described embodiment, the plating members 14 and 15 for wiring are formed on both the outer surface 11b of the semiconductor element mounting member 11 and the outer surface 12b of the lead portion 12, and the side surfaces connected to these outer surfaces 11b and 12b. Plated members 14 and 15 are respectively formed on parts of 11c, 11d, 12c, and 12d. However, the present invention is not limited to this, and the plating member 14 or the plating is applied only to the outer surface (the outer surface 11b or the outer surface 12b) and the side surfaces (the side surfaces 11c, 11d or the side surfaces 12c, 12d) of the semiconductor element mounting member 11 and the lead portion 12. The member 15 may be formed.

また上述した実施の形態においては、半導体素子載置部材１１の側面１１ｃ、１１ｄおよびリード部１２の側面１２ｃ、１２ｄがいずれも傾斜面からなっている。しかしながらこれに限らず、半導体素子載置部材１１の側面１１ｃ、１１ｄおよびリード部１２の側面１２ｃ、１２ｄのうち、１つまたは複数の側面のみが傾斜面からなっていても良い。   In the above-described embodiment, the side surfaces 11c and 11d of the semiconductor element mounting member 11 and the side surfaces 12c and 12d of the lead portion 12 are both inclined surfaces. However, the present invention is not limited to this, and only one or a plurality of side surfaces of the side surfaces 11c and 11d of the semiconductor element mounting member 11 and the side surfaces 12c and 12d of the lead portion 12 may be inclined surfaces.

１０、５０、７０ リードフレーム
１１ 半導体素子載置部材
１１ａ 内面
１１ｂ 外面
１１ｃ、１１ｄ 側面
１２ リード部
１２ａ 内面
１２ｂ 外面
１２ｃ、１２ｄ 側面
１４、１５ めっき部材
１６ 第１の反射用めっき層
１７ 第２の反射用めっき層
１８、１９ 粗面部
２０、６０、８０ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ（導電部）
２３ 外側樹脂部
２４ 封止樹脂部 10, 50, 70 Lead frame 11 Semiconductor element mounting member 11a Inner surface 11b Outer surface 11c, 11d Side surface 12 Lead portion 12a Inner surface 12b Outer surface 12c, 12d Side surface 14, 15 Plating member 16 First reflective plating layer 17 Second reflection Plating layer 18, 19 Rough surface portion 20, 60, 80 Semiconductor device 21 Semiconductor element 22 Bonding wire (conductive portion)
23 Outer resin part 24 Sealing resin part

Claims (10)

半導体装置を構成するリードフレームにおいて、
半導体素子を載置する半導体素子載置部材と、
半導体素子載置部材の周囲に設けられ、半導体素子と電気的に接続されるリード部と、
半導体素子を取り囲む凹部を有する外側樹脂部とを備え、
半導体素子載置部材およびリード部は、それぞれ外面と内面とを有し、
半導体素子載置部材およびリード部のうち少なくとも一方の外面に、配線用のめっき部材が形成され、かつ当該外面に連なる側面の一部にもめっき部材が形成され、
めっき部材が形成された側面のうち内面側に位置する部分は、半導体素子載置部材またはリード部を構成する金属が露出し、
側面の一部に形成されためっき部材は、外側樹脂部によって覆われていることを特徴とするリードフレーム。 In the lead frame constituting the semiconductor device,
A semiconductor element mounting member for mounting the semiconductor element;
A lead portion provided around the semiconductor element mounting member and electrically connected to the semiconductor element ;
An outer resin portion having a recess surrounding the semiconductor element ,
The semiconductor element mounting member and the lead portion each have an outer surface and an inner surface ,
A plating member for wiring is formed on at least one outer surface of the semiconductor element mounting member and the lead portion, and a plating member is also formed on a part of the side surface connected to the outer surface ,
Of the side surface on which the plating member is formed, the portion located on the inner surface side exposes the metal constituting the semiconductor element mounting member or the lead portion,
A lead frame , wherein a plating member formed on a part of a side surface is covered with an outer resin portion . 半導体素子載置部材およびリード部のうち少なくとも一方の外面に連なる側面は、外面から外側に遠ざかる方向に傾斜した傾斜面からなることを特徴とする請求項１記載のリードフレーム。   2. The lead frame according to claim 1, wherein a side surface connected to at least one outer surface of the semiconductor element mounting member and the lead portion is an inclined surface inclined in a direction away from the outer surface to the outside. 半導体素子載置部材およびリード部のうち少なくとも一方の外面に連なる側面のうち、めっき部材が形成されていない部分に、樹脂との密着性を高める粗面部を形成したことを特徴とする請求項１または２記載のリードフレーム。   The rough surface part which improves adhesiveness with resin was formed in the part in which the plating member is not formed among the side surfaces connected to at least one outer surface among a semiconductor element mounting member and a lead part. Or the lead frame of 2. 半導体装置において、
半導体素子載置部材と、
半導体素子載置部材の周囲に設けられたリード部と、
半導体素子載置部材上に載置された半導体素子と、
リード部と半導体素子とを電気的に接続する導電部と、
半導体素子と導電部とを封止する封止樹脂部と、
半導体素子を取り囲む凹部を有する外側樹脂部とを備え、
半導体素子載置部材およびリード部は、それぞれ外面と内面とを有し、
半導体素子載置部材およびリード部のうち少なくとも一方の外面に、配線用のめっき部材が形成され、かつ当該外面に連なる側面の一部にもめっき部材が形成され、
めっき部材が形成された側面のうち内面側に位置する部分は、半導体素子載置部材またはリード部を構成する金属が露出し、
側面の一部に形成されためっき部材は、外側樹脂部によって覆われていることを特徴とする半導体装置。 In semiconductor devices,
A semiconductor element mounting member;
A lead portion provided around the semiconductor element mounting member;
A semiconductor element mounted on the semiconductor element mounting member;
A conductive portion that electrically connects the lead portion and the semiconductor element;
A sealing resin portion for sealing the semiconductor element and the conductive portion ;
An outer resin portion having a recess surrounding the semiconductor element ,
The semiconductor element mounting member and the lead portion each have an outer surface and an inner surface ,
A plating member for wiring is formed on at least one outer surface of the semiconductor element mounting member and the lead portion, and a plating member is also formed on a part of the side surface connected to the outer surface ,
Of the side surface on which the plating member is formed, the portion located on the inner surface side exposes the metal constituting the semiconductor element mounting member or the lead portion,
A plating apparatus formed on a part of a side surface is covered with an outer resin part . 封止樹脂部は、外側樹脂部の凹部内に充填されていることを特徴とする請求項４記載の半導体装置。 Sealing resin portion, the semiconductor device according to claim 4, characterized in that it is filled into the recess of the external resin portion. 半導体素子載置部材およびリード部のうち少なくとも一方の外面に連なる側面は、外面から外側に遠ざかる方向に傾斜した傾斜面からなることを特徴とする請求項４または５記載の半導体装置。   6. The semiconductor device according to claim 4, wherein a side surface connected to at least one outer surface of the semiconductor element mounting member and the lead portion is an inclined surface inclined in a direction away from the outer surface to the outside. 半導体素子載置部材およびリード部のうち少なくとも一方の外面に連なる側面のうち、めっき部材が形成されていない部分に、樹脂との密着性を高める粗面部を形成したことを特徴とする請求項４乃至６のいずれか一項記載の半導体装置。   The rough surface part which improves adhesiveness with resin was formed in the part in which the plating member is not formed among the side surfaces connected to at least one outer surface among a semiconductor element mounting member and a lead part. The semiconductor device as described in any one of thru | or 6. 半導体装置を構成するリードフレームの製造方法において、
金属基板を準備する工程と、
金属基板の表裏に、それぞれエッチング用レジスト層を形成する工程と、
エッチング用レジスト層を耐腐蝕膜として金属基板の表裏にエッチングを施すことにより、半導体素子を載置するとともに外面と内面とを有する半導体素子載置部材と、半導体素子載置部材の周囲に設けられ、半導体素子と電気的に接続されるとともに外面と内面とを有するリード部とを形成する工程と、
半導体素子載置部材およびリード部の表裏に、それぞれ所望パターンを有するめっき用レジスト層を形成する工程と、
半導体素子載置部材およびリード部のうち少なくとも一方の外面に、めっきにより配線用のめっき部材を形成し、かつ当該外面に連なる側面の一部にもめっきによりめっき部材を形成する工程と、
半導体素子載置部材およびリード部の表裏からめっき用レジスト層を除去する工程と、
リードフレームに、半導体素子を取り囲む凹部を有する外側樹脂部を形成する工程とを備え、
めっき部材が形成された側面のうち内面側に位置する部分は、半導体素子載置部材またはリード部を構成する金属が露出し、
側面の一部に形成されためっき部材は、外側樹脂部によって覆われていることを特徴とするリードフレームの製造方法。 In a method for manufacturing a lead frame constituting a semiconductor device,
Preparing a metal substrate;
Forming a resist layer for etching on the front and back of the metal substrate,
Etching is performed on the front and back of the metal substrate using the etching resist layer as an anticorrosion film, so that the semiconductor element is placed on the front and back of the metal substrate, and the semiconductor element placing member having an outer surface and an inner surface is provided around the semiconductor element placing member. Forming a lead portion electrically connected to the semiconductor element and having an outer surface and an inner surface ;
Forming a resist layer for plating having a desired pattern on the front and back of the semiconductor element mounting member and the lead part, and
Forming a plating member for wiring by plating on at least one outer surface of the semiconductor element mounting member and the lead portion, and forming a plating member also by plating on a part of the side surface connected to the outer surface;
Removing the resist layer for plating from the front and back of the semiconductor element mounting member and the lead part ;
Forming an outer resin portion having a recess surrounding the semiconductor element in the lead frame ,
Of the side surface on which the plating member is formed, the portion located on the inner surface side exposes the metal constituting the semiconductor element mounting member or the lead portion,
A lead frame manufacturing method, wherein a plating member formed on a part of a side surface is covered with an outer resin portion . めっき用レジスト層を除去する工程の後、外面に連なる側面のうちめっき部材が形成されていない部分に、樹脂との密着性を高める粗面部を形成する工程が設けられていることを特徴とする請求項８記載のリードフレームの製造方法。   After the step of removing the resist layer for plating, a step of forming a rough surface portion for improving adhesion to the resin is provided in a portion of the side surface connected to the outer surface where the plating member is not formed. The method for manufacturing a lead frame according to claim 8. 半導体装置の製造方法において、
請求項８記載のリードフレームの製造方法によりリードフレームを製造する工程と、
リードフレームの半導体素子載置部材上に半導体素子を載置する工程と、
半導体素子とリード部とを導電部により接続する工程と、
半導体素子と導電部とを封止樹脂部により封止する工程とを備えたことを特徴とする半導体装置の製造方法。 In a method for manufacturing a semiconductor device,
A step of producing a lead frame by the method of producing a lead frame according to claim 8;
Placing the semiconductor element on the semiconductor element placement member of the lead frame;
Connecting the semiconductor element and the lead portion by a conductive portion;
A method of manufacturing a semiconductor device, comprising: sealing a semiconductor element and a conductive portion with a sealing resin portion.
JP2009286417A 2009-12-17 2009-12-17 Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof Active JP5582382B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009286417A JP5582382B2 (en) 2009-12-17 2009-12-17 Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009286417A JP5582382B2 (en) 2009-12-17 2009-12-17 Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014147907A Division JP5817894B2 (en) 2014-07-18 2014-07-18 Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2011129687A JP2011129687A (en) 2011-06-30
JP5582382B2 true JP5582382B2 (en) 2014-09-03

Family

ID=44291971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009286417A Active JP5582382B2 (en) 2009-12-17 2009-12-17 Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5582382B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6038598B2 (en) * 2012-11-08 2016-12-07 パナソニック デバイスＳｕｎｘ竜野株式会社 LED package, LED light emitting device and manufacturing method thereof
JP2013179271A (en) * 2012-01-31 2013-09-09 Rohm Co Ltd Light emitting device and manufacturing method of the same
JP6362108B2 (en) * 2014-09-08 2018-07-25 大口マテリアル株式会社 Lead frame for mounting a semiconductor element and manufacturing method thereof
JP6455931B2 (en) * 2015-06-11 2019-01-23 大口マテリアル株式会社 LED package, multi-row LED lead frame, and manufacturing method thereof
JP6455932B2 (en) * 2015-06-16 2019-01-23 大口マテリアル株式会社 LED package, multi-row LED lead frame, and manufacturing method thereof
JP6525259B2 (en) * 2015-06-22 2019-06-05 大口マテリアル株式会社 LED package, lead frame for multi-row type LED, and manufacturing method thereof
JP6322853B2 (en) * 2015-06-30 2018-05-16 大口マテリアル株式会社 LED package, multi-row LED lead frame, and manufacturing method thereof
JP6414701B2 (en) * 2015-11-06 2018-10-31 大口マテリアル株式会社 Lead frame manufacturing method
JP2018163908A (en) * 2017-03-24 2018-10-18 旭化成エレクトロニクス株式会社 Semiconductor device
JP7174240B2 (en) 2018-11-30 2022-11-17 日亜化学工業株式会社 Method for manufacturing light emitting device
JP6947988B2 (en) 2019-01-28 2021-10-13 日亜化学工業株式会社 Manufacturing method of light emitting device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846116A (en) * 1994-07-28 1996-02-16 Mitsubishi Denki Metetsukusu Kk Lead frame and its manufacture
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP2001077268A (en) * 1999-06-28 2001-03-23 Matsushita Electronics Industry Corp Resin sealed semiconductor device and manufacture thereof
JP2001077277A (en) * 1999-09-03 2001-03-23 Sony Corp Semiconductor package and its manufacture
JP2002246653A (en) * 2001-02-21 2002-08-30 Toshiba Electronic Engineering Corp Optical semiconductor package
JP4373122B2 (en) * 2003-04-28 2009-11-25 大日本印刷株式会社 Resin-sealed semiconductor device and manufacturing method thereof
JP2006093559A (en) * 2004-09-27 2006-04-06 Sumitomo Metal Mining Package Materials Co Ltd Lead frame and its manufacturing method
JP2007266562A (en) * 2006-03-03 2007-10-11 Matsushita Electric Ind Co Ltd Wiring member, metal part with resin and resin-sealed semiconductor device, and method of manufacturing the same
JP2008187045A (en) * 2007-01-30 2008-08-14 Matsushita Electric Ind Co Ltd Lead frame for semiconductor device, manufacturing method therefor, and the semiconductor device
JP4399503B2 (en) * 2008-02-01 2010-01-20 株式会社三井ハイテック Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP2011129687A (en) 2011-06-30

Similar Documents

Publication Publication Date Title
JP5582382B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP5573176B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP5710128B2 (en) Manufacturing method of lead frame with resin
JP5818149B2 (en) Lead frame with resin, semiconductor device, lighting device, method for manufacturing lead frame with resin, and method for manufacturing semiconductor device
JP6205686B2 (en) Optical semiconductor device
JP6103409B2 (en) Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, and optical semiconductor device
JP5817894B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP5758459B2 (en) Lead frame with resin, lead frame, semiconductor device, and method for manufacturing lead frame with resin
JP6065081B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP6115836B2 (en) Lead frame with resin, lead frame, semiconductor device, and method for manufacturing lead frame with resin
JP2017076806A (en) Lead frame with resin, lead frame, semiconductor device, and method of manufacturing lead frame with resin
JP6026397B2 (en) Manufacturing method of lead frame with resin
JP5939474B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP5590105B2 (en) Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, multi-sided body of lead frame, multi-sided body of lead frame with resin, optical semiconductor device, multi-sided body of optical semiconductor device
JP5908874B2 (en) Lead frame with resin, lead frame, semiconductor device, and method for manufacturing lead frame with resin
JP2015201608A (en) Lead frame with resin and manufacturing method of lead frame with resin and led package and manufacturing method of led package
JP2014060370A (en) Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, multiple mounted component of lead frame, multiple mounted component of lead frame with resin, optical semiconductor device and multiple mounted component of optical semiconductor device
JP5941614B2 (en) Semiconductor device and manufacturing method thereof
JP6115058B2 (en) Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, multi-sided body of lead frame, multi-sided body of lead frame with resin, optical semiconductor device, multi-sided body of optical semiconductor device
JP6111628B2 (en) Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, multi-sided body of lead frame, multi-sided body of lead frame with resin, optical semiconductor device, multi-sided body of optical semiconductor device
JP6155584B2 (en) Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, multi-sided body of lead frame, multi-sided body of lead frame with resin, optical semiconductor device, multi-sided body of optical semiconductor device
JP5888098B2 (en) Lead frame for mounting LED elements, lead frame with resin, LED package with multiple surfaces, LED package manufacturing method, and lead frame for mounting semiconductor elements
JP2015195389A (en) Semiconductor device and manufacturing method thereof
JP6123200B2 (en) Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, multi-sided body of lead frame, multi-sided body of lead frame with resin, optical semiconductor device, multi-sided body of optical semiconductor device
JP2015230953A (en) Lead frame with resin and manufacturing method thereof, lead frame, and led package and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131023

A131 Notification of reasons for refusal

Effective date: 20131025

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140703

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Country of ref document: JP

Ref document number: 5582382