JP4399503B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4399503B2 JP4399503B2 JP2008023114A JP2008023114A JP4399503B2 JP 4399503 B2 JP4399503 B2 JP 4399503B2 JP 2008023114 A JP2008023114 A JP 2008023114A JP 2008023114 A JP2008023114 A JP 2008023114A JP 4399503 B2 JP4399503 B2 JP 4399503B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- tin
- semiconductor device
- lead frame
- frame material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
本発明はリードフレーム素材を直接エッチングしてエリアアレイ状の端子を形成する半導体装置の製造方法に関する。 The present invention relates to a method of manufacturing a semiconductor device in which an area array terminal is formed by directly etching a lead frame material.
リードフレーム素材を使用しこれをエッチング処理によってエリアアレイ状の端子を備えた半導体装置を実現するものとして、たとえば、特許文献1に記載の技術が知られている。この半導体装置の特徴は、エッチング用レジストとして金属めっき被膜を用いたところにある。また、端子表面に形成するめっき被膜の目的としては、下記の(1)、(2)が挙げられる。 For example, a technique described in Patent Document 1 is known as a semiconductor device that uses a lead frame material and performs etching processing on the lead frame material to provide an area array-like terminal. This semiconductor device is characterized in that a metal plating film is used as an etching resist. Moreover, the following (1) and (2) are mentioned as the objective of the plating film formed in the terminal surface.
(1)端子の上面(内側面)はIC組立時のボンディングワイヤ接続用であり、端子の下面は基板実装時の半田接続用である。
(2)エッチング時にパターン(端子及びパッド)を形成するためのレジスト膜として作用する。
特に、上記(2)の理由から、めっき被膜にはエッチング液に耐性のある金属材料を選択する必要がある。
(1) The upper surface (inner surface) of the terminal is for bonding wire connection at the time of IC assembly, and the lower surface of the terminal is for solder connection at the time of board mounting.
(2) Acts as a resist film for forming a pattern (terminal and pad) during etching.
In particular, for the reason (2), it is necessary to select a metal material that is resistant to the etching solution for the plating film.
しかしながら、特許文献1記載の半導体装置の製造においては、エッチング工程で使用するエッチング液に塩化第二鉄溶液(以下、塩化第二鉄ともいう)を用いたエッチングを行っているが、塩化第二鉄は金属に対する腐食性が激しく、金(Au)以外の殆どの金属を溶解してしまうことから、特許文献1の半導体装置の製造においても、エッチング液に耐性のあるめっき被膜として高価な金めっきが採用されている。なお、この金めっきの下地めっきとしてはニッケル(Ni)めっきがなされている。 However, in the manufacture of the semiconductor device described in Patent Document 1, etching using a ferric chloride solution (hereinafter also referred to as ferric chloride) is performed as an etchant used in the etching process. Since iron is highly corrosive to metals and dissolves almost all metals other than gold (Au), expensive gold plating is used as a plating film resistant to an etching solution in the manufacture of the semiconductor device of Patent Document 1. Is adopted. Note that nickel (Ni) plating is performed as the gold plating.
この特許文献1において、金めっき層を塩化第二鉄のレジスト膜として使用しているので、0.5μm以上は必要である。また、ワイヤボンディング側(内装側)の接続を考えると、Ni下地のAuめっきが必要となり、現状では表裏同時にめっきを行っているので、必然的に外部接続端子側(実装側)もAuめっきとなって、結果的にはコスト高を招くという問題がある。ここで、コストダウンのために、Auめっきを薄くしようとするとレジスト膜の剛性が不足し、その結果サイドエッチ(側面溶解)が進行し、エッチングファクター(エッチング深さ/サイドエッチ幅)が悪化する。
また、この特許文献1記載の技術においては、基板実装側の端子面には金めっきがなされているが、その側面はエッチングを行ったままでリードフレーム素材が露出しており、そのままでは時間の経過と共に表面が酸化される恐れがある。
In this Patent Document 1, since the gold plating layer is used as a ferric chloride resist film, 0.5 μm or more is necessary. Also, considering the connection on the wire bonding side (interior side), Au plating on the Ni base is necessary, and at present, plating is performed simultaneously on the front and back sides, so the external connection terminal side (mounting side) is inevitably also Au plating As a result, there is a problem that the cost increases. Here, in order to reduce the cost, if the Au plating is made thin, the resist film has insufficient rigidity, and as a result, side etching (side surface dissolution) proceeds and the etching factor (etching depth / side etching width) deteriorates. .
Further, in the technique described in Patent Document 1, the terminal surface on the board mounting side is gold-plated, but the side surface is still etched and the lead frame material is exposed. At the same time, the surface may be oxidized.
本発明はかかる事情に鑑みてなされたもので、エッチング液を変えて、少なくとも基板側実装面の端子面にコスト削減が可能なめっき材料を使用して厚めっきを可能とし、更に、実装側端子の側面も酸化防止用の膜を形成できる半導体装置の製造方法を提供することを目的とする。 The present invention has been made in view of such circumstances, and enables thick plating using a plating material capable of reducing costs at least on the terminal surface of the substrate side mounting surface by changing the etching solution, and further, mounting side terminals Another object of the present invention is to provide a method of manufacturing a semiconductor device capable of forming a film for preventing oxidation.
前記目的に沿う第1の発明に係る半導体装置の製造方法は、銅又は銅合金からなるリードフレーム素材に対して、中央部の素子搭載領域を囲んで配置され上面がワイヤボンディング部となる柱状端子を形成する第1の回路パターンを表側に、下面が外部接続端子部となる前記柱状端子を含む第2の回路パターンを裏側にそれぞれレジスト膜によって形成する第1工程と、前記第1、第2の回路パターンが表裏に形成された前記リードフレーム素材の表側に第1のめっき層を、前記リードフレーム素材の裏側に第2のめっき層を形成する第2工程と、前記リードフレーム素材をその表側から前記第1のめっき層をレジスト膜として第1のエッチング液を用いてハーフエッチングする第3工程と、前記第3工程でハーフエッチングした前記リードフレーム素材の表側の前記素子搭載領域に半導体素子を搭載してワイヤボンディングした後、樹脂封止する第4工程と、樹脂封止された該半導体装置の中間製品を、前記第2のめっき層をレジスト膜として、第2のエッチング液を用いてハーフエッチングし前記柱状端子を個々に分離する第5工程とを有する半導体装置の製造方法において、
前記第1のめっき層を、1)下地ニッケルめっきを介して形成された金めっき、2)下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、3)下地めっき無しのニッケルめっき、4)下地めっき無しの錫めっき又は錫合金めっきのいずれか1によって形成し、
前記第2のめっき層を、1)下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、又は2)下地めっき無しの錫めっき又は錫合金めっきによって形成し、
前記第1、第2のエッチング液に、前記リードフレーム素材は溶かすが前記第1のめっき層及び前記第2のめっき層を溶かさないアルカリエッチング液を用い、
更に、前記第2のめっき層は厚地めっきであって、前記第5工程の後、加熱リフロー処理を行って該厚地めっきを溶融させ、封止樹脂の下端から下方に突出している前記柱状端子の外周面を前記第2のめっき層で覆う第6工程を有する。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, wherein a lead terminal made of copper or a copper alloy is disposed so as to surround an element mounting region in a central portion, and a columnar terminal whose upper surface is a wire bonding portion. A first step of forming a second circuit pattern including a columnar terminal on the front side of the first circuit pattern for forming the bottom surface and a columnar terminal whose lower surface serves as an external connection terminal portion; A second step of forming a first plating layer on the front side of the lead frame material on which the circuit pattern is formed on the front side and the second plating layer on the back side of the lead frame material, and the lead frame material on the front side To a third step of half-etching the first plating layer as a resist film using a first etching solution, and the lead half-etched in the third step After the semiconductor element is mounted on the element mounting region on the front side of the frame material and wire-bonded, the resin-sealed fourth step, the intermediate product of the resin-sealed semiconductor device, the second plating layer As a resist film, in a method of manufacturing a semiconductor device having a fifth step of half-etching using a second etching solution and separating the columnar terminals individually,
The first plating layer is composed of 1) gold plating formed through underlying nickel plating, 2) tin plating or tin alloy plating formed through underlying nickel plating, 3) nickel plating without underlying plating, 4 ) It is formed by any one of tin plating without tin plating or tin alloy plating,
The second plating layer is formed by 1) tin plating or tin alloy plating formed through base nickel plating, or 2) tin plating or tin alloy plating without base plating,
In the first and second etching solutions, an alkaline etching solution that dissolves the lead frame material but does not dissolve the first plating layer and the second plating layer is used .
Further, the second plating layer is thick ground plating, and after the fifth step, a heat reflow process is performed to melt the thick ground plating, and the columnar terminal protruding downward from the lower end of the sealing resin A sixth step of covering the outer peripheral surface with the second plating layer;
第2の発明に係る半導体装置の製造方法は、第1の発明に係る半導体装置の製造方法において、前記アルカリエッチング液は、塩化テトラミン銅である。 According to a second aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to the first aspect of the present invention, wherein the alkaline etching solution is tetramine copper chloride.
第3の発明に係る半導体装置の製造方法は、第1、第2の発明に係る半導体装置の製造方法において、該半導体装置は前記リードフレーム素材に複数並べて配置され、最終工程で固片化される。
なお、以上の発明において、錫合金めっき層は半田めっき層を含む。
A method for manufacturing a semiconductor device according to a third invention is the method for manufacturing a semiconductor device according to the first or second invention, wherein a plurality of the semiconductor devices are arranged side by side on the lead frame material and separated into pieces in the final process. The
In the above invention, the tin alloy plating layer includes a solder plating layer.
本発明によって、以下に示すような作用効果を有する。
(1)基板実装側の端子、即ち、外部接続端子部の表面には、高価な金めっきを除く、錫めっき、錫合金めっきのいずれか1からなる第2のめっき層を形成しているので、半導体装置のコスト低減を図ることができる。
(2)高価な金めっきに代えて、以上に説明した第2のめっき層を使用するので、このめっき層の厚みを厚くすることが容易となり、これによって、レジスト膜として作用するこれらのめっきの裏側周囲のエッチングファクターが緩和され、その結果微細な柱状端子の形成も可能となる。
The present invention has the following operational effects.
(1) Since a second plating layer made of any one of tin plating and tin alloy plating, excluding expensive gold plating, is formed on the surface of the terminal on the board mounting side, that is, the external connection terminal portion. The cost of the semiconductor device can be reduced.
(2) Since the second plating layer described above is used in place of expensive gold plating, it is easy to increase the thickness of this plating layer, and as a result of these plating acting as a resist film. The etching factor around the back side is relaxed, and as a result, a fine columnar terminal can be formed.
(3)半導体装置の裏側に露出する外部接続端子部に施す金属めっきに錫又は錫を主体とする錫合金材料(例えば、半田)を使用した場合には、これを厚地めっきして溶融させることにより、スタンドオフを形成する柱状端子の側面にこれらの金属材料が這い上がって柱状端子を保護して、柱状端子側面の酸化防止を図ることができる。 (3) When tin or a tin alloy material (eg, solder) mainly composed of tin is used for metal plating applied to the external connection terminal exposed on the back side of the semiconductor device, it should be thickly plated and melted. Thus, these metal materials can crawl up on the side surfaces of the columnar terminals forming the standoffs to protect the columnar terminals and prevent the columnar terminal side surfaces from being oxidized.
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
図1は本発明の一実施の形態に係る方法で製造する半導体装置の断面図、図2は同半導体装置の底面図、図3(A)〜(K)は同半導体装置の製造方法の説明図、図4(A)、(B)は同半導体装置の製造過程を示す説明図、図5は本発明の他の実施の形態に係る方法で製造する半導体装置の断面図である。
Next, embodiments of the present invention will be described with reference to the accompanying drawings for understanding of the present invention.
1 is a cross-sectional view of a semiconductor device manufactured by a method according to an embodiment of the present invention, FIG. 2 is a bottom view of the semiconductor device, and FIGS. 3A to 3K are diagrams illustrating a method of manufacturing the semiconductor device. FIGS. 4A and 4B are explanatory views showing the manufacturing process of the semiconductor device, and FIG. 5 is a cross-sectional view of the semiconductor device manufactured by the method according to another embodiment of the present invention.
図1、図2に示すように、本発明の一実施の形態に係る方法で製造する半導体装置10は、中央に配置された半導体素子11と、半導体素子11の周囲にエリアアレイ状に配置され上面がワイヤボンディング部12となり下面が外部接続端子部13となる柱状端子14と、半導体素子11の各電極パッド15と対応する柱状端子14のワイヤボンディング部12とを電気的に連結するボンディングワイヤ16と、裏面側にある各柱状端子14の下面を露出させて半導体素子11、ボンディングワイヤ16、柱状端子14の一部を覆う封止樹脂17とを有している。以下、これらについて詳しく説明する。
As shown in FIGS. 1 and 2, a
この半導体装置10においては、半導体素子11の底部に放熱作用を有する素子搭載部18が形成されている。この素子搭載部18は、柱状端子14と同一材料によって形成され、この実施の形態では銅(銅合金を含む)からなって、裏面には、ニッケルめっきからなる下地めっき19を介して錫めっき20がなされている。錫めっき20を含めた素子搭載部18の下方への突出高さは、柱状端子14の下面に形成される外部接続端子13と同一となっている。なお、半導体素子11は素子搭載部18に導電性接着剤21を介して接合されている。
In the
各柱状端子14は、リードフレーム素材28(図3参照)を表側と裏側からそれぞれのハーフエッチングによって形成され、上面には1〜10μm(好ましくは2〜8μm)厚みの下地めっき22を介して0.1〜0.7μm(好ましくは0.2〜0.5μm)の金めっき23がなされ、下面には例えば1〜10μm(好ましくは2〜8μm)の下地めっき24を介して該下地めっき24より厚地の錫めっき25(又は錫を主体とする半田めっき)がなされている。なお、下地めっき22、24としてはニッケルめっきが使用されている。そして、柱状端子14の下側の側面であって、封止樹脂17から露出している部分には厚地の錫めっきがリフローによりその側面まで這い上がることで錫めっき被膜26が形成されている(図4(B)参照)。また、素子搭載部18の周囲の露出部分も錫めっき被膜26によって覆われている。従って、封止樹脂17から露出した部分、即ち、封止樹脂17の下端から下方に突出した部分が錫めっき被膜26によって覆われているので、その部分の耐蝕性を高めることができる。
Each
続いて、図3(A)〜(K)を参照しながら、本発明の一実施の形態に係る半導体装置の製造方法について説明する。
図3(A)に示すように、複数の半導体装置10を並べて同時に製造できる広さで、厚みが例えば0.02〜1.5mm程度の銅(銅合金を含む)からなるリードフレーム素材28を用意し、上面(表面)及び下面(裏面)にそれぞれ耐めっき用のレジスト膜29、30を形成し、第1、第2の回路パターン31、32を周知の露光処理及び現像を行って形成する。この第1の回路パターン31は中央の素子搭載領域を囲んでエリアアレイ状に並べて配置されたワイヤボンディング部12のパターンを有し、第2の回路パターン32はエリアアレイ状に配置された外部接続端子部13と中央の素子搭載部18のパターンを有している。
Next, a method for manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS.
As shown in FIG. 3A, a
そして、図3(B)に示すように、第1、第2の回路パターン31、32の開口部にニッケルめっきからなる下地めっき19、22、24を行う。下地めっき19、24の厚みは例えば1〜10μm(好ましくは2〜8μm)程度であれば十分である。次に、図3(C)に示すように、第1の回路パターン31の上をマスク34で完全に覆い、第2の回路パターン32の下地めっき19、24の上に錫めっき20、25を行う(第2のめっき層の形成)。この錫めっき20、25の厚みは、例えば、5〜40μm(より好ましくは、10〜20μm)となって下地めっき19、24より厚地に形成されている。
Then, as shown in FIG. 3B,
また、図3(D)に示すように下側の第2の回路パターン32の上を完全にマスク35で覆って、第1の回路パターン31上のマスク34を除去した後、下地めっき22の上に厚みが0.1〜0.7μm(好ましくは0.2〜0.5μm)金めっき23を行う(第1のめっき層の形成)。次に、マスク35を除去した後、図3(E)に示すようにレジスト膜29、30を全部除去する。これによって、表面に金めっき23がなされたワイヤボンディング部12、表面に錫めっき20、25がなされた素子搭載部18と外部接続端子部13が露出する。
Further, as shown in FIG. 3D, the lower
この後、図3(F)に示すように、リードフレーム素材28の裏面側をマスク36を被せて完全に覆い、下地めっき22がなされた金めっき23の層をレジスト膜として、リードフレーム素材28の表面側をハーフエッチングする。この場合の第1のエッチング液としては、銅は浸食するが、錫は浸食しないアルカリエッチング液の一例である塩化テトラミン銅(Cu(NH3)4Cl3)を使用する。リードフレーム素材28の表側に形成されている金めっき23及びニッケルめっき層はアルカリエッチング液では浸食されないが、リードフレーム素材28は浸食されるので、時間の経過と共に、リードフレーム素材28が露出している部分はその厚みが薄くなり、エッチングがリードフレーム素材28の厚みの約半分を超えた位置でエッチングを停止するというハーフエッチングを行う。この場合、ニッケルめっきからなる下地めっき22の層が厚く(1〜10μm)形成されているので、下地めっき22の層の剛性が高くエッチング液のめっき層下部への回り込みが減少し、サイドエッチングの量が減少する。
Thereafter, as shown in FIG. 3F, the
このハーフエッチングによって、中央の素子搭載領域もハーフエッチングされてその厚みが薄くなって、素子搭載部18が形成される。これによって、半導体装置10を搭載するリードフレームが形成される。このリードフレームは下面に無区画状の外部接続端子部を有する。
この状態で、図3(J)に示すように、半導体素子11を素子搭載部18の中央に導電性接着剤21を介して載せる。そして、半導体素子11の電極パッド15と各ワイヤボンディング部12との間でワイヤボンディングを行った後全体を樹脂封止して中間製品を形成する。
By this half etching, the central element mounting region is also half etched to reduce its thickness, and the
In this state, as shown in FIG. 3J, the
そして、図3(K)に示すように、リードフレーム素材28の裏面側のマスク36を除去した後、錫めっき20、25の層をレジスト膜として第2のエッチング液で裏面側をハーフエッチングする。第2のエッチング液としては、第1のエッチング液と同様、銅は浸食するが、錫は浸食しないアルカリエッチング液の一例である塩化テトラミン銅(Cu(NH3)4Cl2)の溶液を使用する。
この場合、下地めっき24の層及び錫めっき25の層が厚地に形成されているので、錫めっき25の層の剛性が高くエッチング液のめっき層下部への回り込みが減少し、サイドエッチングの量が減少する。従って、個々に分離された、より精密な柱状端子14を形成できる。
Then, as shown in FIG. 3K, after removing the mask 36 on the back side of the
In this case, since the layer of the base plating 24 and the layer of the tin plating 25 are formed thick, the rigidity of the layer of the tin plating 25 is high, and the wraparound of the etching solution to the lower part of the plating layer is reduced, and the amount of side etching is reduced. Decrease. Accordingly, it is possible to form a more precise columnar terminal 14 that is individually separated.
この後、並べて製造された半導体装置10の群をそのままリフロー炉に入れて加熱リフロー処理を行う。図4(A)に示すように、錫めっき25が溶ける温度に加熱すると、錫めっき25の層を形成する金属が溶けて、柱状端子14の下側の側面を這い上がって、図4(B)に示すように側面全体(外周面)を覆って、錫めっき被膜26ができる。これによって柱状端子14のリードフレーム素材28が露出する部分が無くなり酸化防止を図ることができる。
Thereafter, the group of
なお、錫の場合は融点が232℃と高いので、錫を主成分とする無鉛半田めっき(例えば、Sn−Bi、Sn−Pb、Sn−Cu−Ag)を行うと融点が下がり、濡れ性も向上し這い上がり特性も向上する。なお、半田めっきの形成は電気めっき法(所謂合金めっき法)でもよいし、浸漬めっきでもよい。
以上の方法によって製造された半導体装置10の群を縦横に切断して、固片化(ダイシング)を行い、個々の半導体装置10が完成する。
In the case of tin, since the melting point is as high as 232 ° C., lead-free solder plating mainly composed of tin (for example, Sn—Bi, Sn—Pb, Sn—Cu—Ag) lowers the melting point and also improves wettability. Improved and improved creep characteristics. The solder plating may be formed by electroplating (so-called alloy plating) or immersion plating.
The group of the
図5には、本発明の他の実施の形態に係る方法で製造する半導体装置40を示すが、半導体装置10と異なる点は、素子搭載部18の上面がワイヤボンディング部12と同じ高さを有し、外部接続端子部13の如く樹脂封止部より下面側に突出しておらず、更にはアレイ状に配置された柱状端子14が半導体素子11を中心に前後左右に4列ずつ設けられている点である。このように構成することによって、素子搭載部が突出しない分、基板への実装精度が向上すると共に、多ピンの半導体装置を提供できる。
なお、このような2列や4列の柱状端子の他、半導体素子の周囲に隙間を設けて1列、3列又は5列以上の柱状端子を有する半導体装置であっても本発明は適用される。
FIG. 5 shows a
The present invention can be applied to a semiconductor device having a columnar terminal of one, three, or five or more rows by providing a gap around the semiconductor element in addition to such two or four columnar terminals. The
(変形例1)
前記実施の形態においては、下地めっき22としてニッケルめっきを使用し、その上に金めっき23を形成したが、この金めっき23の代わりに錫めっき、又は錫合金めっき(半田めっき)をすることもでき、この場合、錫めっき及び錫合金めっきの厚みは厚く(例えは、1〜10μm)とすることができ、これによって更に半導体装置の製造コストが低減する。第1のエッチング液としては、アルカリエッチング液を使用することになる(以下の変形例においても同じ)。
(Modification 1)
In the embodiment, nickel plating is used as the base plating 22 and the
(変形例2)
前記実施の形態において、下地めっき22の代わりに、厚地(例えば、1〜10μm、より好ましくは、2〜8μm)のニッケルめっき層のみとすることもできる。当然その上に金めっきは行わない。これによって、金は全く使用しないので、廉価に半導体装置を製造できる。
(Modification 2)
In the embodiment, instead of the base plating 22, only a thick nickel plating layer (for example, 1 to 10 μm, more preferably 2 to 8 μm) may be used. Of course, gold plating is not performed thereon. Thereby, since no gold is used, a semiconductor device can be manufactured at low cost.
(変形例3)
前記実施の形態において、下地めっき22の代わりに、厚地(例えば、1〜10μm、より好ましくは、2〜8μm)の錫めっき層又は錫合金めっき層のみとすることもできる。当然その上に金めっきは行わない。これによって、金は全く使用せず、工程の省略も可能となるので、廉価に半導体装置を製造できる。
(Modification 3)
In the above-described embodiment, instead of the base plating 22, only a tin plating layer or a tin alloy plating layer having a thick ground (for example, 1 to 10 μm, more preferably 2 to 8 μm) may be used. Of course, gold plating is not performed thereon. As a result, gold is not used at all and the process can be omitted, so that a semiconductor device can be manufactured at low cost.
(変形例4)
前記実施の形態においては、下地めっき24の上に更に錫めっき25(又は錫合金めっき)をしたが、下地めっき24を省略して、リードフレーム素材28の上に直接厚地(例えば、2〜40μm)の錫めっき又は錫合金めっきをすることもできる。これによって、工程の省略が可能となるので、安価に製造できる。
(Modification 4)
In the above-described embodiment, tin plating 25 (or tin alloy plating) is further applied on the base plating 24. However, the base plating 24 is omitted, and a thick layer (for example, 2 to 40 μm) is directly formed on the lead frame material 28. ) Tin plating or tin alloy plating. As a result, the process can be omitted, so that it can be manufactured at low cost.
(変形例5)
前記実施の形態においては、下地めっき24の上に更に錫めっき25(又は錫合金めっき)をしたが、下地めっき24を省略して、リードフレーム素材28の上に直接厚地(例えば、2〜40μm)のニッケルめっきをすることもできる。これによって、工程の省略が可能となるので、安価に製造できる。なお、この場合、リフローにより封止樹脂の下端から下方に突出している柱状端子の外周面には、酸化防止用の膜を形成できないので、この部分に、錫めっき又は錫合金めっき層の形成を行うのが好ましい。
(Modification 5)
In the above-described embodiment, tin plating 25 (or tin alloy plating) is further applied on the base plating 24. However, the base plating 24 is omitted, and a thick layer (for example, 2 to 40 μm) is directly formed on the lead frame material 28. ) Nickel plating is also possible. As a result, the process can be omitted, so that it can be manufactured at low cost. In this case, since an anti-oxidation film cannot be formed on the outer peripheral surface of the columnar terminal protruding downward from the lower end of the sealing resin by reflow, a tin plating or tin alloy plating layer is formed on this portion. It is preferred to do so.
以上の半導体装置の製造方法に用いた第1、第2のエッチング液の一例であるCu濃度が130g/リットルの塩化テトラミン銅(Cu(NH3)4Cl2)と塩化第二鉄の各種金属に対する腐食性(エッチング可能性)について実験した例を表1に示す。なお、表中の○は耐性が有るもの、×は耐性が無いものを示す。 Various metals such as tetramine copper chloride (Cu (NH 3 ) 4 Cl 2 ) and ferric chloride having a Cu concentration of 130 g / liter, which is an example of the first and second etching solutions used in the manufacturing method of the semiconductor device described above. Table 1 shows an example of an experiment on the corrosiveness (etchability). In addition, (circle) in a table | surface shows what has tolerance, * shows what has no tolerance.
この表1からも明らかなように、塩化テトラミン銅からなるエッチング液は、錫及び錫合金(即ち、半田)に対しては浸食性を有さないし、ニッケルに対しても浸食性を有さない。従って、塩化第二鉄溶液からなるエッチング液と異なり、下地ニッケルめっきの層も浸食しないことになるので、その上に錫めっき又は半田めっきをした外部接続端子部の強度を増すことができると共に、このめっき層の剛性が増し、これによってエッチング液によって柱状端子の側面溶解を減らすことができる。
また、このエッチング液を使用すると、金めっきの底部に形成されているニッケルめっきからなる下地めっきを浸食しないので、この下地めっきによって金めっきが補強され、金めっきの厚みを薄くすることもできる。
As apparent from Table 1, the etching solution made of tetramine copper chloride does not have erosion with respect to tin and tin alloy (that is, solder) and does not have erosion with respect to nickel. . Therefore, unlike the etching solution made of a ferric chloride solution, the layer of the underlying nickel plating does not erode, so that the strength of the external connection terminal portion plated with tin or solder can be increased. The rigidity of the plating layer is increased, whereby the side surface dissolution of the columnar terminal can be reduced by the etching solution.
Further, when this etching solution is used, the base plating made of nickel plating formed on the bottom of the gold plating is not eroded, so that the gold plating is reinforced by the base plating and the thickness of the gold plating can be reduced.
前記実施の形態においては、具体的数字を用いて説明したが、本発明はこの数字には限定されず、本発明の要旨を変更しない範囲で変更可能である。
また、前記実施の形態においては、第1、第2のエッチング液として、塩化テトラミン銅(Cu(NH3)4Cl2)の溶液を使用したが、錫、半田、ニッケルを浸食(溶解)しないで、銅等のリードフレーム素材を浸食(溶解)する液体であれば、他の溶液であっても本発明は適用される。
Although the embodiment has been described using specific numbers, the present invention is not limited to these numbers and can be changed without changing the gist of the present invention.
In the above embodiment, a solution of tetramine copper chloride (Cu (NH 3 ) 4 Cl 2 ) is used as the first and second etching solutions, but tin, solder, and nickel are not eroded (dissolved). Thus, the present invention can be applied to other solutions as long as they are liquids that erode (dissolve) a lead frame material such as copper.
10:半導体装置、11:半導体素子、12:ワイヤボンディング部、13:外部接続端子部、14:柱状端子、15:電極パッド、16:ボンディングワイヤ、17:封止樹脂、18:素子搭載部、19:下地めっき、20:錫めっき、21:導電性接着剤、22:下地めっき、23:金めっき、24:下地めっき、25:錫めっき、26:錫めっき被膜、28:リードフレーム素材、29、30:レジスト膜、31:第1の回路パターン、32:第2の回路パターン、34、35:マスク、36:マスク、40:半導体装置 10: Semiconductor device, 11: Semiconductor element, 12: Wire bonding part, 13: External connection terminal part, 14: Columnar terminal, 15: Electrode pad, 16: Bonding wire, 17: Sealing resin, 18: Element mounting part, 19: foundation plating, 20: tin plating, 21: conductive adhesive, 22: foundation plating, 23: gold plating, 24: foundation plating, 25: tin plating, 26: tin plating film, 28: lead frame material, 29 , 30: resist film, 31: first circuit pattern, 32: second circuit pattern, 34, 35: mask, 36: mask, 40: semiconductor device
Claims (3)
前記第1のめっき層を、1)下地ニッケルめっきを介して形成された金めっき、2)下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、3)下地めっき無しのニッケルめっき、4)下地めっき無しの錫めっき又は錫合金めっきのいずれか1によって形成し、
前記第2のめっき層を、1)下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、又は2)下地めっき無しの錫めっき又は錫合金めっきによって形成し、
前記第1、第2のエッチング液に、前記リードフレーム素材は溶かすが前記第1のめっき層及び前記第2のめっき層を溶かさないアルカリエッチング液を用い、
更に、前記第2のめっき層は厚地めっきであって、前記第5工程の後、加熱リフロー処理を行って該厚地めっきを溶融させ、封止樹脂の下端から下方に突出している前記柱状端子の外周面を前記第2のめっき層で覆う第6工程を有することを特徴とする半導体装置の製造方法。 For a lead frame material made of copper or a copper alloy, the first circuit pattern that forms a columnar terminal that surrounds the element mounting region in the central portion and whose upper surface forms a wire bonding portion is on the front side, and the lower surface is an external connection terminal A first step of forming a second circuit pattern including the columnar terminals to be a part on the back side with a resist film, and a first step on the front side of the lead frame material on which the first and second circuit patterns are formed on the front and back sides. A second step of forming a second plating layer on the back side of the lead frame material, and a first etching solution from the front side of the lead frame material using the first plating layer as a resist film. A third step of half-etching using the semiconductor device, and mounting a semiconductor element on the device mounting region on the front side of the lead frame material half-etched in the third step After the wire bonding, the fourth step of resin sealing and the intermediate product of the semiconductor device sealed with the resin are half-etched using the second etching solution with the second plating layer as a resist film. In a manufacturing method of a semiconductor device having a fifth step of individually separating the columnar terminals,
The first plating layer is composed of 1) gold plating formed through underlying nickel plating, 2) tin plating or tin alloy plating formed through underlying nickel plating, 3) nickel plating without underlying plating, 4 ) It is formed by any one of tin plating without tin plating or tin alloy plating,
The second plating layer is formed by 1) tin plating or tin alloy plating formed through base nickel plating, or 2) tin plating or tin alloy plating without base plating,
In the first and second etching solutions, an alkaline etching solution that dissolves the lead frame material but does not dissolve the first plating layer and the second plating layer is used .
Further, the second plating layer is thick ground plating, and after the fifth step, a heat reflow process is performed to melt the thick ground plating, and the columnar terminal protruding downward from the lower end of the sealing resin A method for manufacturing a semiconductor device, comprising a sixth step of covering an outer peripheral surface with the second plating layer .
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008023114A JP4399503B2 (en) | 2008-02-01 | 2008-02-01 | Manufacturing method of semiconductor device |
PCT/JP2008/073627 WO2009084597A1 (en) | 2007-12-28 | 2008-12-25 | Method for manufacturing semiconductor device, semiconductor device, method for manufacturing interim product of semiconductor device, interim product of semiconductor device, and lead frame |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008023114A JP4399503B2 (en) | 2008-02-01 | 2008-02-01 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009187980A JP2009187980A (en) | 2009-08-20 |
JP4399503B2 true JP4399503B2 (en) | 2010-01-20 |
Family
ID=41070974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008023114A Active JP4399503B2 (en) | 2007-12-28 | 2008-02-01 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4399503B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5582382B2 (en) * | 2009-12-17 | 2014-09-03 | 大日本印刷株式会社 | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof |
JP2016032033A (en) * | 2014-07-29 | 2016-03-07 | 株式会社村田製作所 | Method of manufacturing multilayer substrate |
JP2022041152A (en) * | 2020-08-31 | 2022-03-11 | ソニーセミコンダクタソリューションズ株式会社 | Manufacturing method of for semiconductor device, semiconductor device, and electronic device |
-
2008
- 2008-02-01 JP JP2008023114A patent/JP4399503B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009187980A (en) | 2009-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2010052973A1 (en) | Semiconductor device and method for manufacturing same | |
JP4032063B2 (en) | Manufacturing method of semiconductor device | |
US9305889B2 (en) | Leadless integrated circuit package having standoff contacts and die attach pad | |
KR101089449B1 (en) | Semiconductor device and method for manufacturing same | |
KR20050016130A (en) | Semiconductor device and method of manufacturing thereof | |
TW200832658A (en) | Semiconductor device and manufacturing method of the same | |
JP7089388B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
JP2009164232A (en) | Semiconductor device and manufacturing method thereof, and lead frame and manufacturing method thereof | |
JP2011077519A (en) | Lead frame, and method of manufacturing the same | |
KR101167805B1 (en) | Package substrate and fabricating method of the same | |
JP2019021815A (en) | Semiconductor element mounting substrate and manufacturing method thereof | |
TW201448059A (en) | Method of manufacturing resin-encapsulated semiconductor device, and lead frame | |
CN109390237A (en) | Side can weld non-leaded package | |
JP4399503B2 (en) | Manufacturing method of semiconductor device | |
JP2007048978A (en) | Semiconductor device and method for manufacturing same | |
JP2006108666A (en) | Semiconductor lead frame, semiconductor package having it, and method of plating it | |
JP2007287762A (en) | Semiconductor integrated circuit element, its manufacturing method and semiconductor device | |
JP2006351950A (en) | Semiconductor device and method for manufacturing the same | |
WO2009084597A1 (en) | Method for manufacturing semiconductor device, semiconductor device, method for manufacturing interim product of semiconductor device, interim product of semiconductor device, and lead frame | |
JP5476926B2 (en) | Manufacturing method of semiconductor device | |
WO2020213133A1 (en) | Semiconductor device | |
JP2009016608A (en) | Semiconductor device and manufacturing method thereof | |
JP7382175B2 (en) | semiconductor equipment | |
JP2006303028A (en) | Semiconductor device and its fabrication process | |
JP6299004B2 (en) | Semiconductor element mounting substrate, semiconductor device, and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090527 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20090605 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20090623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4399503 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |