JP2006303028A - Semiconductor device and its fabrication process - Google Patents

Semiconductor device and its fabrication process Download PDF

Info

Publication number
JP2006303028A
JP2006303028A JP2005120053A JP2005120053A JP2006303028A JP 2006303028 A JP2006303028 A JP 2006303028A JP 2005120053 A JP2005120053 A JP 2005120053A JP 2005120053 A JP2005120053 A JP 2005120053A JP 2006303028 A JP2006303028 A JP 2006303028A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
semiconductor element
external electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005120053A
Other languages
Japanese (ja)
Inventor
Daisuke Takao
大輔 高尾
Masahiro Tomiya
正博 富家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Hitachi Maxell Ltd
Aoi Electronics Co Ltd
Maxell Ltd
Original Assignee
Kyushu Hitachi Maxell Ltd
Aoi Electronics Co Ltd
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Hitachi Maxell Ltd, Aoi Electronics Co Ltd, Hitachi Maxell Ltd filed Critical Kyushu Hitachi Maxell Ltd
Priority to JP2005120053A priority Critical patent/JP2006303028A/en
Publication of JP2006303028A publication Critical patent/JP2006303028A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device exhibiting excellent electrical characteristics and heat dissipation characteristics. <P>SOLUTION: A semiconductor element 2 is mounted substantially at the center of a mounting pad 4b. An external electrode 3b and the mounting pad 4b are composed of Cu. On the upper surface of the external electrode 3b and the mounting pad 4b, Ag layers 3a and 4a are formed in order to connect a wire 5 and the external electrode 3b and on the lower surface thereof, Sn-Pb layers 3c and 4c are formed in order to connect the external electrode 3b and the mounting pad 4b by soldering. Furthermore, the semiconductor element 2 and the external electrode 3b are connected electrically through the wire 5 of Au, and four out of six external electrodes 3b are connected electrically. The semiconductor element 2, the wire 5, the external electrode 3b, and the mounting pad 4b are sealed with resin 6 such as epoxy resin. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、電鋳フレームを用いたリードレスタイプの半導体装置および半導体装置の製造方法に関する。   The present invention relates to a leadless type semiconductor device using an electroformed frame and a method for manufacturing the semiconductor device.

電鋳フレームを用いたリードレスタイプの半導体装置として、特許文献１の半導体装置が知られている。この半導体装置は、金属層に接着された半導体素子と、その半導体素子上の電極パッドと外部導出用の金属層とを電気的に接続するワイヤと、そのワイヤで配線を行った半導体素子を封止する樹脂パッケージとを備え、半導体素子が接着されている金属層裏面と外部導出用の金属層裏面とが樹脂パッケージ底面と同一平面である。
特開２００２−１６１８１号公報 As a leadless type semiconductor device using an electroformed frame, a semiconductor device disclosed in Patent Document 1 is known. This semiconductor device encapsulates a semiconductor element bonded to a metal layer, a wire for electrically connecting an electrode pad on the semiconductor element and a metal layer for external derivation, and a semiconductor element wired with the wire. The back surface of the metal layer to which the semiconductor element is bonded and the back surface of the metal layer for external derivation are flush with the bottom surface of the resin package.
Japanese Patent Laid-Open No. 2002-16181

上記特許文献１に開示されている半導体装置では、金属層にＮｉ薄膜層またはＮｉ・Ｃｏ薄膜層が用いられているため、半導体素子のクロック数が上昇している今日において、半導体装置の電気特性と放熱特性とがよくないという問題点がある。また、金属層にＮｉ薄膜層やＮｉ・Ｃｏ薄膜層を用いるとめっきスピードが遅いため、電鋳による金属層の形成に時間がかかり、生産性が低いという問題点がある。   In the semiconductor device disclosed in Patent Document 1, since the Ni thin film layer or the Ni · Co thin film layer is used as the metal layer, the number of clocks of the semiconductor element is increasing today. There is a problem that the heat dissipation characteristics are not good. In addition, when a Ni thin film layer or a Ni / Co thin film layer is used for the metal layer, the plating speed is slow, so that it takes time to form the metal layer by electroforming, resulting in low productivity.

（１）請求項１の発明は、半導体素子と、半導体素子が搭載された搭載パッドと、半導体素子とワイヤにより電気的に接続している外部電極とを備え、半導体素子と搭載パッドとワイヤと外部電極とが樹脂によって封止されている半導体装置であって、搭載パッドと外部電極とは電鋳によるＣｕから成り、半導体装置の底面に露出していることを特徴とする。
（２）請求項２の発明は、半導体素子と、半導体素子とフリップチップ接続により電気的に接続している外部電極とを備え、半導体素子と外部電極とが樹脂によって封止されている半導体装置であって、外部電極は電鋳によるＣｕから成り、半導体装置の底面に露出していることを特徴とする。
（３）請求項３の発明の半導体装置の製造方法は、パターニングされた電鋳によるＣｕ層が形成されている可撓性平板状の導電性基板を用い、Ｃｕ層に複数の半導体素子を隣接して搭載し、半導体素子とＣｕ層とを電気的に接続する半導体素子実装工程と、Ｃｕ層および半導体素子を樹脂封止する樹脂封止工程と、導電性基板を剥離して樹脂封止体を得る剥離工程と、樹脂封止体の導電性基板を剥離した剥離面に露出するＣｕ層に半田接続用金属層を形成する金属層形成工程と、金属層形成工程において半田接続用金属層が形成された樹脂封止体を切断して、個々の半導体装置に分割する分割工程とを備えることを特徴とする。
（４）請求項４の発明の半導体装置の製造方法は、パターニングされた半田接続用金属層と、その上に電鋳によるＣｕ層とが形成されている可撓性平板状の導電性基板を用い、Ｃｕ層に複数の半導体素子を隣接して搭載し、半導体素子とＣｕ層とを電気的に接続する半導体素子実装工程と、半田接続用金属層、Ｃｕ層および半導体素子を樹脂封止する樹脂封止工程と、導電性基板を剥離して樹脂封止体を得る剥離工程とを備えることを特徴とする。 (1) The invention of claim 1 includes a semiconductor element, a mounting pad on which the semiconductor element is mounted, and an external electrode electrically connected to the semiconductor element by a wire. A semiconductor device in which an external electrode is sealed with a resin, wherein the mounting pad and the external electrode are made of electroformed Cu and exposed on the bottom surface of the semiconductor device.
(2) The invention of claim 2 is a semiconductor device comprising a semiconductor element and an external electrode electrically connected to the semiconductor element by flip chip connection, wherein the semiconductor element and the external electrode are sealed with resin. The external electrode is made of electroformed Cu and is exposed on the bottom surface of the semiconductor device.
(3) A method of manufacturing a semiconductor device according to claim 3 uses a flexible flat conductive substrate on which a patterned Cu layer is formed by electroforming, and a plurality of semiconductor elements are adjacent to the Cu layer. A semiconductor element mounting step for electrically connecting the semiconductor element and the Cu layer, a resin sealing step for resin-sealing the Cu layer and the semiconductor element, and a resin sealing body by peeling the conductive substrate. A metal layer forming step of forming a solder connecting metal layer on the Cu layer exposed on the peeling surface from which the conductive substrate of the resin-sealed body has been peeled, and a metal layer for solder connection in the metal layer forming step. And a dividing step of cutting the formed resin sealing body into individual semiconductor devices.
(4) According to a fourth aspect of the present invention, there is provided a method for manufacturing a semiconductor device comprising: a flexible flat conductive substrate having a patterned solder connecting metal layer and an electroformed Cu layer formed thereon. And mounting a plurality of semiconductor elements adjacent to the Cu layer, electrically connecting the semiconductor elements and the Cu layer, and resin-sealing the metal layer for solder connection, the Cu layer, and the semiconductor elements. It is characterized by comprising a resin sealing step and a peeling step of peeling the conductive substrate to obtain a resin sealing body.

本発明によれば、外部電極の材料としてＣｕを使用しているので、電気特性の優れた半導体装置を得ることができる。また、電鋳に外部電極を金属板に形成する際、外部電極の材料としてＣｕを使用すると、金属板に流す電流の電流密度を大きくすることができるので、めっきスピードが速くなり、生産性を向上することができる。   According to the present invention, since Cu is used as the material of the external electrode, a semiconductor device having excellent electrical characteristics can be obtained. Also, when forming the external electrode on the metal plate for electroforming, if Cu is used as the material of the external electrode, the current density of the current flowing through the metal plate can be increased, so the plating speed is increased and the productivity is increased. Can be improved.

−第１の実施の形態−
本発明の第１の実施形態の半導体装置１の構造について図１を参照して説明する。図１（ａ）は半導体装置１の断面図である。図１（ｂ）は半導体装置１の裏面図である。２は半導体素子であり、３ｂは外部電極であり、４ｂは搭載パッド部である。半導体素子２は、搭載パッド部４ｂの略中央に搭載される。搭載パッド部４ｂには不図示のボンディング剤が塗布され、半導体素子２は固定される。外部電極３ｂおよび搭載パッド部４ｂは、Ｃｕからなる。 -First embodiment-
The structure of the semiconductor device 1 according to the first embodiment of the present invention will be described with reference to FIG. FIG. 1A is a cross-sectional view of the semiconductor device 1. FIG. 1B is a back view of the semiconductor device 1. 2 is a semiconductor element, 3b is an external electrode, and 4b is a mounting pad portion. The semiconductor element 2 is mounted substantially at the center of the mounting pad portion 4b. A bonding agent (not shown) is applied to the mounting pad portion 4b, and the semiconductor element 2 is fixed. The external electrode 3b and the mounting pad portion 4b are made of Cu.

外部電極３ｂおよび搭載パッド部４ｂの上面にはワイヤ５と接続するためのＡｇ層３ａ，４ａが形成され、下面には半田と接続する際の濡れ性向上のためのＳｎ−Ｐｂ層３ｃ，４ｃが形成される。外部電極３ｂおよび搭載パッド部４ｂの厚さは５０〜８０μｍであり、Ａｇ層３ａ，４ａの厚さは約２．５μｍであり、Ｓｎ−Ｐｂ層３ｃ，４ｃの厚さは３〜２０μｍである。また、半導体素子２と外部電極３ｂとはＡｕのワイヤ５によって電気的に接続しており、図１（ｂ）に示すように、６つの外部電極３ｂのうちの４つの外部電極３ｂと半導体素子２とが電気的に接続している。   Ag layers 3a and 4a for connecting to the wires 5 are formed on the upper surfaces of the external electrode 3b and the mounting pad portion 4b, and Sn-Pb layers 3c and 4c for improving wettability when connecting to the solder on the lower surface. Is formed. The thickness of the external electrode 3b and the mounting pad portion 4b is 50 to 80 μm, the thickness of the Ag layers 3a and 4a is about 2.5 μm, and the thickness of the Sn-Pb layers 3c and 4c is 3 to 20 μm. . Further, the semiconductor element 2 and the external electrode 3b are electrically connected by an Au wire 5 and, as shown in FIG. 1B, four of the six external electrodes 3b and the semiconductor element 2 is electrically connected.

半導体素子２、ワイヤ５、外部電極３ｂおよび搭載パッド部４ｂは、エポキシ樹脂などからなる樹脂６によって封止される。半導体装置２の底面には、図１（ｂ）に示すように、樹脂６と外部電極３ｂおよび搭載パッド部４ｂに形成したＳｎ−Ｐｂ層３ｃ，４ｃとが露呈している。   The semiconductor element 2, the wire 5, the external electrode 3b, and the mounting pad portion 4b are sealed with a resin 6 made of an epoxy resin or the like. As shown in FIG. 1B, the bottom surface of the semiconductor device 2 exposes the resin 6, the external electrodes 3b, and the Sn-Pb layers 3c and 4c formed on the mounting pad portion 4b.

次に本発明の第１の実施形態の半導体装置１の製造方法について、図２〜図７を参照して説明する。本発明の第１の実施形態の半導体装置１の製造方法では、１つの金属板を用いて複数の半導体装置１を同時に作製する。第１の実施形態の半導体装置１の製造方法は、第１金属層形成工程と、半導体素子実装工程と、樹脂封止工程と、金属板剥離工程と、第２金属層形成工程と、分割工程とからなる。   Next, a method for manufacturing the semiconductor device 1 according to the first embodiment of the present invention will be described with reference to FIGS. In the manufacturing method of the semiconductor device 1 according to the first embodiment of the present invention, a plurality of semiconductor devices 1 are simultaneously manufactured using one metal plate. The manufacturing method of the semiconductor device 1 according to the first embodiment includes a first metal layer forming step, a semiconductor element mounting step, a resin sealing step, a metal plate peeling step, a second metal layer forming step, and a dividing step. It consists of.

（イ）第１金属形成工程
第１金属層形成工程について、図２（ａ）〜（ｄ）および図３を参照して説明する。
図２（ａ）に示すように、レジスト２２を可撓性を有する金属板２１の両面に塗布またはラミネートする。金属板２１は、厚さ約０．１ｍｍの平板状のＪＩＳ規格のＳＵＳステンレス鋼板またはＣｕ板の金属薄板などからなる。次にアクリルフィルムベースのパターンマスクフィルムを密着させ、紫外線により露光する。そして、現像し、図２（ｂ）に示すように、金属層を形成する部分のレジスト２２を除去する。このときの金属板２１の平面方向の状態を図３に示すと、１つの半導体装置１を作製するためのレジスト２２ａ，２２ｂが縦横に複数並列して形成されている。 (A) 1st metal formation process A 1st metal layer formation process is demonstrated with reference to Fig.2 (a)-(d) and FIG.
As shown in FIG. 2A, a resist 22 is applied or laminated on both surfaces of a metal plate 21 having flexibility. The metal plate 21 is made of a flat JIS standard SUS stainless steel plate having a thickness of about 0.1 mm or a Cu thin metal plate. Next, an acrylic film-based pattern mask film is brought into intimate contact and exposed to ultraviolet rays. Then, development is performed, and as shown in FIG. 2B, a portion of the resist 22 where the metal layer is to be formed is removed. FIG. 3 shows the state of the metal plate 21 in the planar direction at this time. A plurality of resists 22a and 22b for manufacturing one semiconductor device 1 are formed in parallel in the vertical and horizontal directions.

金属板２１の一方の面には金属層を形成しないので、レジスト２２によって全面が覆われる。次に、Ｈ２ＳＯ４−Ｈ２Ｏ２やＮａ２Ｓ２Ｏ８などの酸化性溶液により、レジスト２２を除去した部分の金属板２１面のソフトエッチングを行う。そして、硫酸などの酸で酸洗いし、酸活性処理を行う。 Since no metal layer is formed on one surface of the metal plate 21, the entire surface is covered with the resist 22. Next, the surface of the metal plate 21 where the resist 22 has been removed is soft etched with an oxidizing solution such as H 2 SO 4 —H 2 O 2 or Na 2 S 2 O 8 . And it pickles with acids, such as a sulfuric acid, and performs an acid activation process.

次に、酸活性処理を行った金属板２１をＣｕめっき溶液に浸漬して金属板２１に電力を供給し、電鋳を行う。そして、Ｃｕ層２３を形成する。次に、Ａｇめっき溶液に金属板２１を浸漬して金属板２１に電力を供給する。そして、Ａｇ層２４を形成する。このようにして、図２（ｃ）に示すように、金属板２１に金属層として、パターニングされたＣｕ層２３とＡｇ層２４とを形成する。金属層を形成後、図２（ｄ）に示すように、レジスト２２を金属板２１から剥離する。   Next, the metal plate 21 that has been subjected to the acid activation treatment is immersed in a Cu plating solution to supply electric power to the metal plate 21 to perform electroforming. Then, a Cu layer 23 is formed. Next, the metal plate 21 is immersed in the Ag plating solution to supply power to the metal plate 21. Then, an Ag layer 24 is formed. In this way, as shown in FIG. 2C, the patterned Cu layer 23 and Ag layer 24 are formed on the metal plate 21 as metal layers. After forming the metal layer, the resist 22 is peeled from the metal plate 21 as shown in FIG.

（ロ）半導体素子実装工程
半導体素子実装工程について図２（ｅ）を参照して説明する。
半導体素子２の搭載面に不図示のボンディング剤を塗布し、そして図２（ｅ）に示すように、複数の半導体素子２を隣接して搭載する。そして、ワイヤボンディングによって、Ａｇ層２４と半導体素子２とをワイヤ５によって接続し、半導体素子２をＣｕ層２３およびＡｇ層２４に実装する。 (B) Semiconductor Element Mounting Process The semiconductor element mounting process will be described with reference to FIG.
A bonding agent (not shown) is applied to the mounting surface of the semiconductor element 2, and a plurality of semiconductor elements 2 are mounted adjacent to each other as shown in FIG. Then, the Ag layer 24 and the semiconductor element 2 are connected by the wire 5 by wire bonding, and the semiconductor element 2 is mounted on the Cu layer 23 and the Ag layer 24.

（ハ）樹脂封止工程
樹脂封止工程について、図２（ｆ）および図４を参照して説明する。
樹脂封止工程では、図２（ｆ）に示すように半導体素子２、ワイヤ５、Ｃｕ層２３およびＡｇ層２４を樹脂６によって封止する。樹脂封止は次のようにして行う。図４に示すように、金属板２１の半導体素子２が実装などされている面に金型４１が被せられる。そして、樹脂６が金型４１内に注入され、金属板２１に搭載された複数の隣接配置された半導体素子２などが一括に封止される。この樹脂封止工程では、金型４１は上型の役割を果たし、金属板２１は下型の役割を果たす。 (C) Resin sealing process The resin sealing process is demonstrated with reference to FIG.2 (f) and FIG.
In the resin sealing step, the semiconductor element 2, the wire 5, the Cu layer 23, and the Ag layer 24 are sealed with the resin 6 as shown in FIG. Resin sealing is performed as follows. As shown in FIG. 4, the metal mold | die 41 is covered on the surface in which the semiconductor element 2 of the metal plate 21 is mounted. Then, the resin 6 is injected into the mold 41, and a plurality of adjacently arranged semiconductor elements 2 mounted on the metal plate 21 are sealed together. In this resin sealing step, the mold 41 serves as an upper mold, and the metal plate 21 serves as a lower mold.

（ニ）金属板剥離工程
金属板剥離工程について、図５（ａ）を参照して説明する。
樹脂６による封止が完了した後は、図５（ａ）に示すように、Ｃｕ層２３や樹脂６から金属板２１を剥離する。金属板２１は可撓性を有するので、容易に剥離することができる。この金属板２１を剥離したものを以下、樹脂封止体５０と呼ぶ。 (D) Metal plate peeling process A metal plate peeling process is demonstrated with reference to Fig.5 (a).
After the sealing with the resin 6 is completed, the metal plate 21 is peeled from the Cu layer 23 and the resin 6 as shown in FIG. Since the metal plate 21 has flexibility, it can be easily peeled off. Hereinafter, the metal plate 21 peeled off is referred to as a resin sealing body 50.

（ホ）第２金属層形成工程
第２金属層形成工程について、図５（ｂ）および図６を参照して説明する。
樹脂封止体５０をＳｎ−Ｐｂめっき溶液に浸漬し、剥離面５１に電力を供給する。電力の供給は、図６に示すように樹脂封止体５０の両側を基板ホルダ６１ではさみ、基板ホルダ６１より電力を供給して、２箇所から通電するようにして行う。ところで、剥離面５１に露出されているＣｕ層２３は全ての外部電極３ｂの形成部分や搭載パッド部４ｂの形成部分において電気的に接続されている。したがって、矢印６２で示すように、全ての外部電極３ｂの形成部分や搭載パッド部４ｂの形成部分に基板ホルダ６１から供給された電流が流れる。そして、図５（ｂ）に示すように、樹脂封止体５０の剥離面５１にパターニングされたＳｎ−Ｐｂ層５２を形成する。 (E) Second Metal Layer Formation Step The second metal layer formation step will be described with reference to FIG. 5B and FIG.
The resin sealing body 50 is immersed in the Sn—Pb plating solution, and power is supplied to the peeling surface 51. As shown in FIG. 6, power is supplied by sandwiching both sides of the resin sealing body 50 with the substrate holder 61, supplying power from the substrate holder 61, and energizing from two locations. By the way, the Cu layer 23 exposed on the peeling surface 51 is electrically connected in all the formation portions of the external electrodes 3b and the formation portions of the mounting pad portions 4b. Therefore, as indicated by the arrow 62, the current supplied from the substrate holder 61 flows through all the external electrode 3b formation portions and the mounting pad portion 4b formation portions. And as shown in FIG.5 (b), the Sn-Pb layer 52 patterned on the peeling surface 51 of the resin sealing body 50 is formed.

（ヘ）分割工程
分割工程について、図５（ｂ），（ｃ）および図７を参照して説明する。
図５（ｂ）の２点鎖線５３に沿って、ダイヤモンドブレード・ダイシング法で樹脂封止体５０をダイシングする。ダイジングは、ダイシングライン７５，７６において行われる。図７に示すように、Ｓｎ−Ｐｂ層で形成されためっきパターンの辺７１，７２および辺７３，７４はダイシングライン７５，７６に沿って形成されているので、辺７１，７２および辺７３，７４を目印として画像認識し、ダイシングを行うことができる。そして、図５（ｃ）に示すように、一つの樹脂封止体５０が分割され、半導体装置１が完成する。 (F) Division process A division process is explained with reference to Drawing 5 (b), (c), and Drawing 7.
The resin sealing body 50 is diced by a diamond blade dicing method along the two-dot chain line 53 of FIG. Dicing is performed at dicing lines 75 and 76. As shown in FIG. 7, since the sides 71 and 72 and the sides 73 and 74 of the plating pattern formed of the Sn—Pb layer are formed along the dicing lines 75 and 76, the sides 71 and 72 and the sides 73, Dicing can be performed by recognizing an image using 74 as a mark. Then, as shown in FIG. 5C, one resin sealing body 50 is divided, and the semiconductor device 1 is completed.

以上の第１の実施形態による半導体装置１の製造方法は次のような作用効果を奏する。
（１）外部電極の材料としてＣｕを使用しているので、電気特性に優れた半導体装置１を得ることができる。
（２）搭載パッド部の材料としてＣｕを使用しているので、放熱特性の優れた半導体装置１を得ることができる。
（３）外部電極３ｂと搭載パッド部４ｂをＣｕで形成するので、電鋳によって形成する際、金属板２１に流す電流の電流密度を大きくすることができ、生産性を向上することができる。
（４）Ｃｕは樹脂６との密着性が強いため、Ｎｉと比較して外部電極３ｂおよび搭載パッド部４ｂの信頼性が向上する。
（５）個々の半導体装置１に切断する前に、樹脂封止体５０の剥離面５１のＣｕ層２３に半田接続用のＳｎ−Ｐｂ層５２を成膜する。したがって、個々の半導体装置１ごとの半田接続用のＳｎ−Ｐｂ層５２を成膜する工程が必要なく、半導体装置１の製造コストを安くすることができる。
（６）樹脂封止体５０の剥離面５１に形成されている外部電極３ｂや搭載パッド部４ｂに相当するＣｕ層２３は電気的に接続されるように形成されている。このため、半導体装置１の外部電極３ｂと搭載パッド部４ｂとにおけるＳｎ−Ｐｂ層３ｃ，４ｃの膜厚および膜質を１回のめっき処理で安定的に精度よく均一にすることができる。 The manufacturing method of the semiconductor device 1 according to the first embodiment described above has the following operational effects.
(1) Since Cu is used as the material of the external electrode, the semiconductor device 1 having excellent electrical characteristics can be obtained.
(2) Since Cu is used as the material of the mounting pad portion, the semiconductor device 1 having excellent heat dissipation characteristics can be obtained.
(3) Since the external electrode 3b and the mounting pad portion 4b are made of Cu, the current density of the current flowing through the metal plate 21 can be increased when forming by electroforming, and the productivity can be improved.
(4) Since Cu has strong adhesion to the resin 6, the reliability of the external electrode 3b and the mounting pad portion 4b is improved as compared with Ni.
(5) Before cutting into individual semiconductor devices 1, a Sn—Pb layer 52 for solder connection is formed on the Cu layer 23 of the peeling surface 51 of the resin sealing body 50. Therefore, a process for forming the Sn—Pb layer 52 for solder connection for each individual semiconductor device 1 is not required, and the manufacturing cost of the semiconductor device 1 can be reduced.
(6) The Cu layer 23 corresponding to the external electrode 3b and the mounting pad portion 4b formed on the peeling surface 51 of the resin sealing body 50 is formed so as to be electrically connected. For this reason, the film thickness and film quality of the Sn—Pb layers 3c and 4c in the external electrode 3b and the mounting pad portion 4b of the semiconductor device 1 can be made uniform and stable with a single plating process.

−第２の実施の形態−
次に本発明の第２の実施形態の半導体装置１の製造方法について、図８および図９を参照して説明する。第２の実施形態の半導体装置１の製造方法は、第１金属層形成工程と、半導体素子実装工程と、樹脂封止工程と、金属板剥離工程と、第２金属層形成工程と、分割工程とからなる。第１の実施形態の半導体装置１の製造方法と共通する部分は同じ符号を使用する。 -Second Embodiment-
Next, a method for manufacturing the semiconductor device 1 according to the second embodiment of the present invention will be described with reference to FIGS. The manufacturing method of the semiconductor device 1 of the second embodiment includes a first metal layer forming step, a semiconductor element mounting step, a resin sealing step, a metal plate peeling step, a second metal layer forming step, and a dividing step. It consists of. The same reference numerals are used for parts common to the method for manufacturing the semiconductor device 1 of the first embodiment.

第１金属層形成工程について、図８（ａ）〜（ｄ）を参照して説明する。
可撓性を有する金属板２１の一方の面にＣｕ箔をラミネートし、他方の面にレジスト２２を塗布またはラミネートする。次に、Ａｇめっき溶液に金属板２１を浸漬して金属板２１に電力を供給する。そして、Ａｇ層２４を形成する。以上のようにして、図８（ａ）に示すように、金属板２１にＣｕ層８１とＡｇ層２４とを形成する。次に、図８（ｂ）に示すように、レジスト２２を金属板２１のＡｇ層２４面に塗布またはラミネートする。そして、アクリルフィルムベースのパターンマスクフィルムを密着させ、紫外線により露光を行う。次に、現像を行い、図８（ｃ）に示すように、金属層を形成する部分以外のレジスト２２を除去する。そして、エッチングを行い、レジスト２２で被服されていない不要部分のＣｕ層８１およびＡｇ層２４を溶解除去する。次に、図８（ｄ）に示すように、レジスト２２を金属板２１から剥離する。 A 1st metal layer formation process is demonstrated with reference to Fig.8 (a)-(d).
A Cu foil is laminated on one surface of the flexible metal plate 21, and a resist 22 is applied or laminated on the other surface. Next, the metal plate 21 is immersed in the Ag plating solution and electric power is supplied to the metal plate 21. Then, an Ag layer 24 is formed. As described above, the Cu layer 81 and the Ag layer 24 are formed on the metal plate 21 as shown in FIG. Next, as shown in FIG. 8B, a resist 22 is applied or laminated on the surface of the Ag layer 24 of the metal plate 21. Then, an acrylic film-based pattern mask film is brought into close contact, and exposure is performed with ultraviolet rays. Next, development is performed, and as shown in FIG. 8C, the resist 22 other than the portion for forming the metal layer is removed. Etching is performed to dissolve and remove unnecessary portions of the Cu layer 81 and the Ag layer 24 that are not covered with the resist 22. Next, as shown in FIG. 8D, the resist 22 is peeled off from the metal plate 21.

半導体素子実装工程と、樹脂封止工程と、金属板剥離工程と、第２金属層形成工程と、分割工程とは、第１の実施形態の半導体装置１の製造方法と共通するので、以下、説明を省略する。   Since the semiconductor element mounting step, the resin sealing step, the metal plate peeling step, the second metal layer forming step, and the dividing step are common to the manufacturing method of the semiconductor device 1 of the first embodiment, Description is omitted.

以上の第２の実施形態による半導体装置１の製造方法は、第１の実施形態による半導体装置１の製造方法の実施形態による作用効果（１）（２）のほかに次のような作用効果を奏する。
（１）Ｃｕ層の形成にＣｕ箔を使用するので、均一なＣｕ層を形成することができる。したがって、樹脂封止体５０から分割した半導体素子１の電気特性のばらつきが小さくすることができる。 The manufacturing method of the semiconductor device 1 according to the second embodiment described above has the following effects in addition to the effects (1) and (2) according to the embodiment of the method of manufacturing the semiconductor device 1 according to the first embodiment. Play.
(1) Since a Cu foil is used for forming the Cu layer, a uniform Cu layer can be formed. Therefore, variation in electrical characteristics of the semiconductor element 1 divided from the resin sealing body 50 can be reduced.

−第３の実施の形態−
本発明の第３の実施形態の半導体装置１００の構造について、図１０を参照して説明する。第１の実施形態の半導体装置１と共通する部分は同じ符号を使用し、共通する部分の説明は省略する。 -Third embodiment-
The structure of the semiconductor device 100 according to the third embodiment of the present invention will be described with reference to FIG. Portions common to the semiconductor device 1 of the first embodiment are denoted by the same reference numerals, and description of the common portions is omitted.

図１０（ａ）は半導体装置１００の断面図である。図１０（ｂ）は半導体装置１００の裏面図である。外部電極３ｂおよび搭載パッド部４ｂ下面には、半田と接続するためのＡｕ層３ｄ，４ｄが形成される。また、半導体装置１Ａの底面において、Ａｕ層３ｄ，４ｄと樹脂６とは同一の平面に形成されている。半導体装置１Ａの底面には、図１０（ｂ）に示すように、樹脂６と外部電極３ｂおよび搭載パッド部４ｂに形成したＡｕ層３ｄ，４ｄとが露呈している。   FIG. 10A is a cross-sectional view of the semiconductor device 100. FIG. 10B is a rear view of the semiconductor device 100. Au layers 3d and 4d for connection with solder are formed on the lower surfaces of the external electrode 3b and the mounting pad portion 4b. Further, on the bottom surface of the semiconductor device 1A, the Au layers 3d, 4d and the resin 6 are formed on the same plane. As shown in FIG. 10B, the resin 6, the external electrodes 3b, and the Au layers 3d and 4d formed on the mounting pad portion 4b are exposed on the bottom surface of the semiconductor device 1A.

次に本発明の第３の実施形態の半導体装置１００の製造方法について、図１１および図１２を参照して説明する。第３の実施形態の半導体装置１００の製造方法は、第１金属層形成工程と、半導体素子実装工程と、樹脂封止工程と、金属板剥離工程と、分割工程とからなり、第２金属形成工程を有さない点で第１の実施形態の半導体装置１の製造方法と異なる。第１の実施形態の半導体装置１の製造方法と共通する部分は同じ符号を使用する。   Next, a method for manufacturing the semiconductor device 100 according to the third embodiment of the present invention will be described with reference to FIGS. The manufacturing method of the semiconductor device 100 according to the third embodiment includes a first metal layer forming step, a semiconductor element mounting step, a resin sealing step, a metal plate peeling step, and a dividing step. It differs from the manufacturing method of the semiconductor device 1 of the first embodiment in that it does not have a process. The same reference numerals are used for parts common to the method for manufacturing the semiconductor device 1 of the first embodiment.

第１金属層形成工程について、図１１（ａ）〜（ｄ）を参照して説明する。
図１１（ａ）に示すように、レジスト２２を可撓性を有する金属板２１の両面に塗布またはラミネートする。次にアクリルフィルムベースのパターンマスクフィルムを密着させ、紫外線により露光する。そして、現像し、図１１（ｂ）に示すように、金属層を形成する部分のレジスト２２を除去する。このとき、金属板２１の一方の面には金属層を形成しないので、全面をレジスト２２によって覆う。次に、レジスト２２を除去した部分の金属板２１面をソフトエッチングし、そして、酸活性処理を行う。 A 1st metal layer formation process is demonstrated with reference to Fig.11 (a)-(d).
As shown in FIG. 11A, a resist 22 is applied or laminated on both surfaces of a flexible metal plate 21. Next, an acrylic film-based pattern mask film is brought into intimate contact and exposed to ultraviolet rays. Then, development is performed, and as shown in FIG. 11B, a portion of the resist 22 for forming the metal layer is removed. At this time, since the metal layer is not formed on one surface of the metal plate 21, the entire surface is covered with the resist 22. Next, the surface of the metal plate 21 where the resist 22 is removed is soft-etched, and acid activation treatment is performed.

酸活性処理を行った金属板２１をＡｕめっき溶液に浸漬して金属板２１に電力を供給する。そして、Ａｕ層１１１を形成する。次に、Ｃｕめっき溶液に浸漬して金属板２１に電力を供給し、電鋳を行う。そして、Ｃｕ層２３を形成する。次に、Ａｇめっき溶液に金属板２１を浸漬して金属板２１に電力を供給する。そして、Ａｇ層２４を形成する。このようにして、図１１（ｃ）に示すように、金属板２１にＡｕ層１１１とＣｕ層２３とＡｇ層２４とを形成する。そして、図１１（ｄ）に示すように、レジスト２２を金属板２１から剥離する。以下、半導体素子実装工程と、樹脂封止工程と、金属板剥離工程と、分割工程とは、第１の実施形態の半導体装置１の製造方法と同じなので説明を省略する。   The metal plate 21 that has been subjected to the acid activation treatment is immersed in an Au plating solution to supply power to the metal plate 21. Then, the Au layer 111 is formed. Next, it is immersed in a Cu plating solution, power is supplied to the metal plate 21, and electroforming is performed. Then, a Cu layer 23 is formed. Next, the metal plate 21 is immersed in the Ag plating solution to supply power to the metal plate 21. Then, an Ag layer 24 is formed. In this way, the Au layer 111, the Cu layer 23, and the Ag layer 24 are formed on the metal plate 21, as shown in FIG. Then, as shown in FIG. 11 (d), the resist 22 is peeled off from the metal plate 21. Hereinafter, the semiconductor element mounting process, the resin sealing process, the metal plate peeling process, and the dividing process are the same as those in the method for manufacturing the semiconductor device 1 of the first embodiment, and thus description thereof is omitted.

以上の第３の実施形態による半導体装置１００の製造方法によれば、金属板２１を剥離した後、ダイシングで分割すれば半導体装置１００が完成する。ところで外部電極３ｂの下面にはＡｕ層３ｄが形成されているので、金属板２１の剥離のあと、半導体装置１００を半田接続用の金属層を形成する必要がない。したがって、金属板２１を樹脂封止体１２０から剥離した後のめっき処理の必要がないので、半導体装置の製造コストを安くすることができる。   According to the manufacturing method of the semiconductor device 100 according to the third embodiment described above, the semiconductor device 100 is completed if the metal plate 21 is peeled and then divided by dicing. Incidentally, since the Au layer 3d is formed on the lower surface of the external electrode 3b, it is not necessary to form a metal layer for solder connection of the semiconductor device 100 after the metal plate 21 is peeled off. Therefore, there is no need for plating after the metal plate 21 is peeled off from the resin sealing body 120, so that the manufacturing cost of the semiconductor device can be reduced.

以上の実施の形態の半導体装置１，１００を次のように変形することができる。
（１）半導体素子２と外部電極４ｂをワイヤ５で接続したが、図１３（ａ）および（ｂ）に示すようにハンダバンプ１３１でフリップチップ接続してもよい。ハンダバンプ１３１でフリップチップ接続する場合は、搭載パッド部４ｂを設けず、外部電極３ｂのみ設けることとなる。この場合においても、樹脂封止体５０の剥離面５１に形成されている外部電極３ｂに相当するＣｕ層２３，８１は図６と同様に電気的に接続されるように形成されている。また、ワイヤ５を用いて接続する場合に比べて、半導体装置１，１００をさらに低背化、小型化することができる。フリップチップ接続の場合は、半導体素子２は外部電極３ｂに搭載されるので、外部電極の材料としてＣｕを使用することによって、電気特性および放熱特性の優れた半導体装置１３０を得ることができる。
（２）ワイヤ接続用の金属層や半田接続用の金属層をめっき法によって形成したが、真空蒸着法やＣＶＤ法によって形成してもよい。
（３）Ｃｕ層２３，８１の上面側にＡｇ層２４を形成しているが、ワイヤ５とＣｕ層２３，８１とを接続できるようにするためのものであれば、Ａｇ層２４に限定されない。たとえば、Ａｕ層を形成してもよい。また、ワイヤ５を直接Ｃｕ層２３，８１に接続できる場合は、Ａｇ層２４を形成しなくてもよい。
（４）Ｃｕ層２３，８１の下面側にＳｎ−Ｐｂ層５２、Ａｕ層１１１を形成したが、外部電極４ｂと半田と接合するための半田接続用金属層であれば実施の形態に限定されない。たとえば、Ｓｎ−Ａｇ層、Ｓｎ−Ｃｕ層、Ｓｎ−Ｂｉ層またはＳｎ層を形成してもよい。
（５）外部電極３ｂおよび搭載パッド部４ｂの厚さは５０〜８０μｍであり、Ａｇ層３ａ，４ａの厚さは約２．５μｍであり、Ｓｎ−Ｐｂ層３ｃ，４ｃの厚さは３〜２０μｍであったが、実施の形態には限定されない。
（６）以上の第１の実施の形態では、可撓性を有する金属板２１にＮｉ層２３やレジスト２２などを形成したが、可撓性を有し、導電性を有する導電性基板であればＳＵＳステンレス鋼板やＣｕ板に限定されない。たとえば、ＳＵＳステンレス鋼板やＣｕ板以外の金属薄板を使用してもよいし、導電性樹脂を使用してもよい。また、表面に導電膜を形成した基板を使用してもよい。
（７）以上の第２の実施の形態では、可撓性を有する金属板２１にＮｉ層２３やレジスト２２などを形成したが、可撓性を有する基板であればＳＵＳステンレス鋼板やＣｕ板に限定されない。たとえば、可撓性を有する樹脂基板を使用してもよい。
（８）搭載パッドや外部電極の材料であるＣｕには、Ｃｕを主成分としたＣｕ合金も含まれる。
（９）以上の第１の実施形態では、第２金属層形成工程について、電力の供給は、２箇所から通電するようにして行ったが、２箇所に限定されず、２箇所以上の複数箇所から通電してもよい。 The semiconductor devices 1 and 100 of the above embodiments can be modified as follows.
(1) Although the semiconductor element 2 and the external electrode 4b are connected by the wire 5, they may be flip-chip connected by a solder bump 131 as shown in FIGS. 13 (a) and 13 (b). In the case of flip chip connection with the solder bump 131, only the external electrode 3b is provided without providing the mounting pad portion 4b. Also in this case, the Cu layers 23 and 81 corresponding to the external electrode 3b formed on the peeling surface 51 of the resin sealing body 50 are formed so as to be electrically connected as in FIG. In addition, the semiconductor devices 1 and 100 can be further reduced in height and size as compared with the case where the wires 5 are used for connection. In the case of flip-chip connection, since the semiconductor element 2 is mounted on the external electrode 3b, the semiconductor device 130 having excellent electrical characteristics and heat dissipation characteristics can be obtained by using Cu as the material of the external electrode.
(2) Although the metal layer for wire connection and the metal layer for solder connection are formed by a plating method, they may be formed by a vacuum deposition method or a CVD method.
(3) Although the Ag layer 24 is formed on the upper surface side of the Cu layers 23 and 81, the Ag layer 24 is not limited to the Ag layer 24 as long as the wire 5 can be connected to the Cu layers 23 and 81. . For example, an Au layer may be formed. Further, when the wire 5 can be directly connected to the Cu layers 23 and 81, the Ag layer 24 may not be formed.
(4) Although the Sn-Pb layer 52 and the Au layer 111 are formed on the lower surface side of the Cu layers 23 and 81, the present invention is not limited to the embodiment as long as it is a metal layer for solder connection for joining the external electrode 4b and solder. . For example, a Sn—Ag layer, a Sn—Cu layer, a Sn—Bi layer, or a Sn layer may be formed.
(5) The thickness of the external electrode 3b and the mounting pad portion 4b is 50 to 80 μm, the thickness of the Ag layers 3a and 4a is about 2.5 μm, and the thickness of the Sn—Pb layers 3c and 4c is 3 to 3 μm. Although it was 20 micrometers, it is not limited to embodiment.
(6) In the first embodiment described above, the Ni layer 23, the resist 22 and the like are formed on the flexible metal plate 21. However, the flexible metal plate 21 may be a conductive substrate having flexibility and conductivity. For example, it is not limited to a SUS stainless steel plate or a Cu plate. For example, a thin metal plate other than a SUS stainless steel plate or a Cu plate may be used, or a conductive resin may be used. Alternatively, a substrate having a conductive film formed on the surface may be used.
(7) In the second embodiment described above, the Ni layer 23 and the resist 22 are formed on the flexible metal plate 21. However, as long as the substrate is flexible, it is applied to a SUS stainless steel plate or Cu plate. It is not limited. For example, a flexible resin substrate may be used.
(8) Cu, which is a material for the mounting pad and the external electrode, includes a Cu alloy containing Cu as a main component.
(9) In the first embodiment described above, in the second metal layer forming step, power is supplied from two locations. However, the power supply is not limited to two locations, but a plurality of two or more locations. May be energized.

本発明の第１の実施形態の半導体装置の構造を示す図である。1 is a diagram illustrating a structure of a semiconductor device according to a first embodiment of the present invention. 本発明の第１の実施形態の半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the semiconductor device of the 1st Embodiment of this invention. 本発明の第１の実施形態の半導体装置の製造方法におけるレジストが形成された金属板を説明するための図である。It is a figure for demonstrating the metal plate in which the resist in the manufacturing method of the semiconductor device of the 1st Embodiment of this invention was formed. 本発明の第１の実施形態の半導体装置の製造方法における樹脂の封止を説明するための図である。It is a figure for demonstrating sealing of the resin in the manufacturing method of the semiconductor device of the 1st Embodiment of this invention. 本発明の第１の実施形態の半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the semiconductor device of the 1st Embodiment of this invention. 本発明の第１の実施形態の半導体装置の製造方法におけるＳｎ−Ｐｂめっき処理を説明するための図である。It is a figure for demonstrating the Sn-Pb plating process in the manufacturing method of the semiconductor device of the 1st Embodiment of this invention. 本発明の第１の実施形態の半導体装置の製造方法におけるダイシング工程を説明するための図である。It is a figure for demonstrating the dicing process in the manufacturing method of the semiconductor device of the 1st Embodiment of this invention. 本発明の第２の実施形態の半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the semiconductor device of the 2nd Embodiment of this invention. 本発明の第２の実施形態の半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the semiconductor device of the 2nd Embodiment of this invention. 本発明の第３の実施形態の半導体装置の構造を示す図である。It is a figure which shows the structure of the semiconductor device of the 3rd Embodiment of this invention. 本発明の第３の実施形態の半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the semiconductor device of the 3rd Embodiment of this invention. 本発明の第３の実施形態の半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the semiconductor device of the 3rd Embodiment of this invention. 半導体素子をフリップチップ接続した半導体装置を説明するための図である。It is a figure for demonstrating the semiconductor device which flip-chip connected the semiconductor element.

符号の説明Explanation of symbols

１，１００，１３０ 半導体装置
２ 半導体素子
３ａ，４ａ，２４ Ａｇ層
３ｂ 外部電極
３ｃ，４ｃ，５２ Ｓｎ−Ｐｂ層
３ｄ，４ｄ，１１１ Ａｕ層
４ｂ 搭載パッド部
５ ワイヤ
６ 樹脂
２１ 金属板
２２，２２ａ，２２ｂ レジスト
２３，８１ Ｃｕ層
４１ 金型
５０，１２０ 樹脂封止体
５１ 剥離面
６１ 基板ホルダ
１３１ ハンダバンプ 1, 100, 130 Semiconductor device 2 Semiconductor elements 3a, 4a, 24 Ag layer 3b External electrodes 3c, 4c, 52 Sn-Pb layers 3d, 4d, 111 Au layer 4b Mounting pad portion 5 Wire 6 Resin 21 Metal plates 22, 22a , 22b Resist 23, 81 Cu layer 41 Mold 50, 120 Resin sealing body 51 Peeling surface 61 Substrate holder 131 Solder bump

Claims (4)

半導体素子と、
前記半導体素子が搭載された搭載パッドと、
前記半導体素子とワイヤにより電気的に接続している外部電極とを備え、
前記半導体素子と前記搭載パッドと前記ワイヤと前記外部電極とが樹脂によって封止されている半導体装置であって、
前記搭載パッドと前記外部電極とは電鋳によるＣｕから成り、前記半導体装置の底面に露出していることを特徴とする半導体装置。 A semiconductor element;
A mounting pad on which the semiconductor element is mounted;
An external electrode electrically connected to the semiconductor element by a wire;
The semiconductor device, the mounting pad, the wire, and the external electrode are sealed with resin,
The mounting pad and the external electrode are made of electroformed Cu, and are exposed on the bottom surface of the semiconductor device. 半導体素子と、
前記半導体素子とフリップチップ接続により電気的に接続している外部電極とを備え、
前記半導体素子と前記外部電極とが樹脂によって封止されている半導体装置であって、
前記外部電極は電鋳によるＣｕから成り、前記半導体装置の底面に露出していることを特徴とする半導体装置。 A semiconductor element;
An external electrode electrically connected by flip chip connection with the semiconductor element,
A semiconductor device in which the semiconductor element and the external electrode are sealed with resin,
The semiconductor device is characterized in that the external electrode is made of electroformed Cu and exposed on the bottom surface of the semiconductor device. パターニングされた電鋳によるＣｕ層が形成されている可撓性平板状の導電性基板を用い、前記Ｃｕ層に複数の半導体素子を隣接して搭載し、前記半導体素子と前記Ｃｕ層とを電気的に接続する半導体素子実装工程と、
前記Ｃｕ層および前記半導体素子を樹脂封止する樹脂封止工程と、
前記導電性基板を剥離して樹脂封止体を得る剥離工程と、
前記樹脂封止体の前記導電性基板を剥離した剥離面に露出するＣｕ層に半田接続用金属層を形成する金属層形成工程と、
前記金属層形成工程において半田接続用金属層が形成された樹脂封止体を切断して、個々の半導体装置に分割する分割工程とを備えることを特徴とする半導体装置の製造方法。 A flexible flat conductive substrate having a patterned Cu layer formed by electroforming is used, a plurality of semiconductor elements are mounted adjacent to the Cu layer, and the semiconductor element and the Cu layer are electrically connected. Semiconductor element mounting process to be connected,
A resin sealing step of resin sealing the Cu layer and the semiconductor element;
A peeling step of peeling the conductive substrate to obtain a resin sealing body;
A metal layer forming step of forming a metal layer for solder connection on a Cu layer exposed on a peeling surface from which the conductive substrate of the resin sealing body is peeled off;
A semiconductor device manufacturing method comprising: a dividing step of cutting the resin sealing body on which the solder connecting metal layer is formed in the metal layer forming step to divide into individual semiconductor devices. パターニングされた半田接続用金属層と、その上に電鋳によるＣｕ層とが形成されている可撓性平板状の導電性基板を用い、前記Ｃｕ層に複数の半導体素子を隣接して搭載し、前記半導体素子と前記Ｃｕ層とを電気的に接続する半導体素子実装工程と、
前記半田接続用金属層、前記Ｃｕ層および前記半導体素子を樹脂封止する樹脂封止工程と、
前記導電性基板を剥離して樹脂封止体を得る剥離工程とを備えることを特徴とする半導体装置の製造方法。 A flexible flat conductive substrate on which a patterned solder connecting metal layer and an electroformed Cu layer are formed is mounted, and a plurality of semiconductor elements are mounted adjacent to the Cu layer. , A semiconductor element mounting step for electrically connecting the semiconductor element and the Cu layer;
A resin sealing step for resin sealing the solder connecting metal layer, the Cu layer and the semiconductor element;
A method for manufacturing a semiconductor device, comprising: a peeling step of peeling the conductive substrate to obtain a resin sealing body.
JP2005120053A 2005-04-18 2005-04-18 Semiconductor device and its fabrication process Pending JP2006303028A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005120053A JP2006303028A (en) 2005-04-18 2005-04-18 Semiconductor device and its fabrication process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005120053A JP2006303028A (en) 2005-04-18 2005-04-18 Semiconductor device and its fabrication process

Publications (1)

Publication Number Publication Date
JP2006303028A true JP2006303028A (en) 2006-11-02

Family

ID=37470990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005120053A Pending JP2006303028A (en) 2005-04-18 2005-04-18 Semiconductor device and its fabrication process

Country Status (1)

Country Link
JP (1) JP2006303028A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135417A (en) * 2007-11-07 2009-06-18 Sumitomo Metal Mining Co Ltd Method for manufacturing substrate for mounting semiconductor element
CN106158792A (en) * 2015-01-27 2016-11-23 日月光半导体制造股份有限公司 Semiconductor packages and manufacture method thereof
JP2022050174A (en) * 2020-09-17 2022-03-30 アオイ電子株式会社 Method of manufacturing semiconductor device, and semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116935A (en) * 1996-10-08 1998-05-06 Fujitsu Ltd Semiconductor device and its manufacturing method
JP2003174121A (en) * 2002-07-23 2003-06-20 Kyushu Hitachi Maxell Ltd Semiconductor device
JP2004273807A (en) * 2003-03-10 2004-09-30 Mitsui High Tec Inc Semiconductor device and its manufacturing method
JP2005116886A (en) * 2003-10-09 2005-04-28 Rohm Co Ltd Manufacturing method of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116935A (en) * 1996-10-08 1998-05-06 Fujitsu Ltd Semiconductor device and its manufacturing method
JP2003174121A (en) * 2002-07-23 2003-06-20 Kyushu Hitachi Maxell Ltd Semiconductor device
JP2004273807A (en) * 2003-03-10 2004-09-30 Mitsui High Tec Inc Semiconductor device and its manufacturing method
JP2005116886A (en) * 2003-10-09 2005-04-28 Rohm Co Ltd Manufacturing method of semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135417A (en) * 2007-11-07 2009-06-18 Sumitomo Metal Mining Co Ltd Method for manufacturing substrate for mounting semiconductor element
CN106158792A (en) * 2015-01-27 2016-11-23 日月光半导体制造股份有限公司 Semiconductor packages and manufacture method thereof
JP2022050174A (en) * 2020-09-17 2022-03-30 アオイ電子株式会社 Method of manufacturing semiconductor device, and semiconductor device
JP7350703B2 (en) 2020-09-17 2023-09-26 アオイ電子株式会社 Method for manufacturing a semiconductor device and semiconductor device

Similar Documents

Publication Publication Date Title
JP4032063B2 (en) Manufacturing method of semiconductor device
JP2967697B2 (en) Lead frame manufacturing method and semiconductor device manufacturing method
US20070181983A1 (en) Semiconductor device and manufacturing method thereof
KR100639736B1 (en) Method of manufacturing circuit device
JP5154039B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2006210807A (en) Method for manufacturing semiconductor device
JP3003624B2 (en) Semiconductor device
JP5447928B2 (en) Mounting substrate and method of manufacturing thin light emitting device using the same
JP2006278914A (en) Semiconductor device, manufacturing method therefor, and plastic molding body
JP2007048978A (en) Semiconductor device and method for manufacturing same
JP2005244033A (en) Electrode package and semiconductor device
JP2006303305A (en) Semiconductor device
JP4288277B2 (en) Semiconductor device
JP2006165411A (en) Semiconductor device and manufacturing method thereof
JP2006196922A (en) Semiconductor device, manufacturing method thereof, and electrodeposition frame
JP2007048911A (en) Semiconductor device, manufacturing method thereof and sheet for use in its manufacturing method
JP2006303028A (en) Semiconductor device and its fabrication process
JP2005203390A (en) Method for manufacturing resin sealing semiconductor device
JP2007157846A (en) Method of manufacturing semiconductor device
JP4084737B2 (en) Semiconductor device
JP2014022582A (en) Semiconductor device manufacturing method and semiconductor device
JP2006310570A (en) Semiconductor device
JP4549318B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2020155570A (en) Semiconductor package, die-attach film and manufacturing method therefor
JP2006351835A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100406