JP5941614B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP5941614B2
JP5941614B2 JP2010234790A JP2010234790A JP5941614B2 JP 5941614 B2 JP5941614 B2 JP 5941614B2 JP 2010234790 A JP2010234790 A JP 2010234790A JP 2010234790 A JP2010234790 A JP 2010234790A JP 5941614 B2 JP5941614 B2 JP 5941614B2
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
lead frame
solder
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010234790A
Other languages
Japanese (ja)
Other versions
JP2012089669A (en
Inventor
田 和 範 小
田 和 範 小
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2010234790A priority Critical patent/JP5941614B2/en
Publication of JP2012089669A publication Critical patent/JP2012089669A/en
Application granted granted Critical
Publication of JP5941614B2 publication Critical patent/JP5941614B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Description

本発明は、半導体素子を備えた半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device including a semiconductor element and a manufacturing method thereof.

従来より、薄型の半導体装置（半導体パッケージ）として、例えばＱＦＮ（Quad Flat Non-leaded package）タイプのものやＳＯＮ（Small Outline Non-leaded Package）タイプ等のものが知られている。このような薄型の半導体装置の中には下面実装型のものが存在し、下面実装型の半導体装置は、半導体素子を搭載する下面実装型のリードフレームを有している。   Conventionally, as a thin semiconductor device (semiconductor package), for example, a QFN (Quad Flat Non-leaded package) type or a SON (Small Outline Non-leaded Package) type is known. Among such thin semiconductor devices, there is a bottom-mount type semiconductor device, and the bottom-mount type semiconductor device has a bottom-mount type lead frame on which a semiconductor element is mounted.

ところで、従来のＱＦＮタイプの半導体装置においては、一般に、半導体装置の側方に露出する金属面を充分にはんだで濡らすことが難しいという問題がある。このため、基板に対する実装強度を高めること、半導体装置の実装状態を目視で確認できるようにすること、あるいは半導体装置のリペアを行いやすくすること等の理由から、半導体装置の側方に露出する金属面をはんだで充分に濡らせるようにすることが求められている。   By the way, the conventional QFN type semiconductor device generally has a problem that it is difficult to sufficiently wet the metal surface exposed to the side of the semiconductor device with solder. For this reason, the metal exposed to the side of the semiconductor device for reasons such as increasing the mounting strength on the substrate, enabling visual confirmation of the mounting state of the semiconductor device, or facilitating repair of the semiconductor device. There is a need to ensure that the surface is sufficiently wetted with solder.

基板に実装させる部分の下面露出部については、フレームの段階からあらかじめ、めっきなどのはんだが濡れる表面処理を行なう方法や、個片化前にプレはんだめっきなどのはんだぬれ処理を行なう方法などがある。はんだが濡れる処理をした部位については、充分にはんだで濡れるが、いずれの方法でも個片化後にダイシングやプレスなどで金属をカットした断面は、はんだが濡れる処理を行なっていない部分が露出するため、はんだが充分に濡れないという問題があった。   For the exposed part of the lower surface of the part to be mounted on the board, there are a method of performing a surface treatment such as plating that wets the solder in advance from the frame stage, a method of performing a soldering treatment such as pre-solder plating before dividing into individual pieces, etc. . For the parts where the solder has been wetted, the parts will be wetted by the solder enough, but in any method, the section where the metal is cut by dicing or pressing after singulation is exposed because the part where the solder has not been wetted is exposed. There was a problem that the solder did not get wet enough.

特許文献１には、端子部５の裏面にハーフエッチングにより溝５ａを形成しておくことにより、端子部５に対するはんだの接合強度を高める技術が開示されている。   Patent Document 1 discloses a technique for increasing the bonding strength of solder to the terminal portion 5 by forming a groove 5 a on the back surface of the terminal portion 5 by half etching.

特開２００２−２６２２２号公報JP 2002-26222 A

ところで、特許文献１によれば、上述した各点、すなわち半導体装置の実装強度を高めること、半導体装置の実装状態を目視確認できるようにすること、あるいは半導体装置のリペアを行いやすくすることについてある程度改善が図られている。しかしながら、これらの点を更に改善するため、半導体装置の側方に露出する金属面全体をはんだで濡らす構造が求められている。   By the way, according to Japanese Patent Application Laid-Open No. 2004-228561, the above-described points, that is, increasing the mounting strength of the semiconductor device, making it possible to visually check the mounting state of the semiconductor device, or facilitating repair of the semiconductor device to some extent. Improvements are being made. However, in order to further improve these points, there is a demand for a structure in which the entire metal surface exposed to the side of the semiconductor device is wetted with solder.

とりわけ、半導体素子としてＬＥＤ素子を用いる場合、実装検査工程において目視による外観検査を行う場合が多く、半導体装置の側面にはんだが存在しないと検査が難しい。また、ＬＥＤ素子を用いる場合、光量の低いＬＥＤ素子を取り替える必要が生じる場合が多い。このため、半導体装置の側面にはんだが存在する場合、ＬＥＤ素子の交換を容易に行うことができるようになると考えられる。   In particular, when an LED element is used as a semiconductor element, visual inspection is often performed in the mounting inspection process, and inspection is difficult if there is no solder on the side surface of the semiconductor device. Moreover, when using an LED element, it is often necessary to replace an LED element with a low light amount. For this reason, when solder exists on the side surface of the semiconductor device, it is considered that the LED element can be easily replaced.

本発明はこのような点を考慮してなされたものであり、ダイパッドおよびリード部のうち少なくとも一方の側面をはんだで濡らすことが可能な半導体装置およびその製造方法を提供することを目的とする。   The present invention has been made in consideration of such points, and an object thereof is to provide a semiconductor device and a method for manufacturing the same that can wet at least one side surface of a die pad and a lead portion with solder.

本発明は、ダイパッドとリード部とを有するリードフレームと、リードフレームのダイパッド上に載置された半導体素子と、リードフレームのリード部と半導体素子とを電気的に接続する導電部と、リードフレーム、半導体素子、および導電部を封止する封止樹脂部とを備え、リードフレームのダイパッドおよびリード部のうち少なくとも一方は、外方に露出する底面と、この底面に連なるとともに外方に露出する側面とを有し、ダイパッドおよびリード部のうち少なくとも一方の側面に、はんだを上方に導く多数の案内路を形成したことを特徴とする半導体装置である。   The present invention relates to a lead frame having a die pad and a lead part, a semiconductor element mounted on the die pad of the lead frame, a conductive part electrically connecting the lead part of the lead frame and the semiconductor element, and a lead frame , A semiconductor element, and a sealing resin portion that seals the conductive portion, and at least one of the die pad and the lead portion of the lead frame is exposed to the outside and is connected to the bottom surface and exposed to the outside. The semiconductor device is characterized in that a plurality of guide paths for guiding the solder upward are formed on at least one side surface of the die pad and the lead portion.

本発明は、各案内路は、側面に形成された縦溝からなることを特徴とする半導体装置である。   The present invention is the semiconductor device characterized in that each guide path includes a vertical groove formed on a side surface.

本発明は、各案内路は、側面に形成された傾斜溝からなることを特徴とする半導体装置である。   The present invention is the semiconductor device characterized in that each guide path includes an inclined groove formed on a side surface.

本発明は、底面に、側面に開口する凹部が設けられていることを特徴とする半導体装置である。   The present invention is a semiconductor device characterized in that a recess opening on a side surface is provided on a bottom surface.

本発明は、側面は、その間に凹部を介して互いに分離した一対の側面部分からなり、各側面部分に、それぞれ多数の案内路が形成されていることを特徴とする半導体装置である。   The present invention is a semiconductor device characterized in that the side surface is composed of a pair of side surface portions separated from each other via a recess, and a plurality of guide paths are formed in each side surface portion.

本発明は、半導体素子を取り囲むとともに樹脂凹部を有する外側樹脂部を更に備え、封止樹脂部は、この外側樹脂部の樹脂凹部内に充填されていることを特徴とする半導体装置である。   The present invention is a semiconductor device characterized in that it further includes an outer resin portion surrounding the semiconductor element and having a resin recess, and the sealing resin portion is filled in the resin recess of the outer resin portion.

本発明は、半導体装置の製造方法において、複数のダイパッドと複数のリード部とを有するリードフレームを準備する工程と、リードフレームの各ダイパッド上に半導体素子を載置する工程と、リードフレームの各リード部と各半導体素子とを導電部により接続する工程と、リードフレーム、半導体素子、および導電部を封止樹脂部により樹脂封止する工程と、各半導体素子毎にリードフレームを切断する工程とを備え、リードフレームのダイパッドおよびリード部のうち少なくとも一方は、外方に露出する底面と、この底面に連なるとともに外方に露出する側面とを有し、リードフレームを切断する工程において、各ダイパッドおよび各リード部のうち少なくとも一方の側面に、はんだを上方に導く多数の案内路が形成されることを特徴とする半導体装置の製造方法である。   The present invention relates to a method of manufacturing a semiconductor device, a step of preparing a lead frame having a plurality of die pads and a plurality of lead portions, a step of placing a semiconductor element on each die pad of the lead frame, and each of the lead frames A step of connecting the lead portion and each semiconductor element with the conductive portion, a step of resin-sealing the lead frame, the semiconductor element, and the conductive portion with a sealing resin portion, and a step of cutting the lead frame for each semiconductor element. And at least one of the die pad and the lead portion of the lead frame has a bottom surface that is exposed to the outside and a side surface that is continuous with the bottom surface and is exposed to the outside, and each die pad in the step of cutting the lead frame And a plurality of guide paths for guiding the solder upward are formed on at least one side surface of each lead portion. That is a method of manufacturing a semiconductor device.

本発明によれば、リードフレームのリード部のうち外方に露出する側面に、はんだを上方に導く多数の案内路を形成したので、リードフレームのリード部の側面を、はんだで濡らすことが容易となる。   According to the present invention, since many guide paths for guiding the solder upward are formed on the side surface of the lead frame that is exposed to the outside, it is easy to wet the side surface of the lead portion of the lead frame with the solder. It becomes.

本発明の第１の実施の形態による半導体装置を示す斜視図。1 is a perspective view showing a semiconductor device according to a first embodiment of the present invention. 本発明の第１の実施の形態による半導体装置を示す断面図（図１のII−II線断面図）。Sectional drawing which shows the semiconductor device by the 1st Embodiment of this invention (II-II sectional view taken on the line of FIG. 1). 本発明の第１の実施の形態による半導体装置を示す側面図（図１のIII方向矢視図）。The side view which shows the semiconductor device by the 1st Embodiment of this invention (III direction arrow line view of FIG. 1). 本発明の第１の実施の形態による半導体装置を示す底面図（図１のIV方向矢視図）。1 is a bottom view showing a semiconductor device according to a first embodiment of the present invention (viewed in the direction of arrows IV in FIG. 1). 本発明の第１の実施の形態による半導体装置の一変形例を示す側面図（図３に対応する図）。The side view which shows the modification of the semiconductor device by the 1st Embodiment of this invention (the figure corresponding to FIG. 3). リードフレームの製造方法を示す図。The figure which shows the manufacturing method of a lead frame. 本発明の第１の実施の形態による半導体装置に用いられるリードフレームを示す平面図。1 is a plan view showing a lead frame used in a semiconductor device according to a first embodiment of the present invention. 本発明の第１の実施の形態による半導体装置の製造方法を示す図。The figure which shows the manufacturing method of the semiconductor device by the 1st Embodiment of this invention. リードフレームを切断する工程を示す図。The figure which shows the process of cut | disconnecting a lead frame. 本発明の第１の実施の形態による半導体装置が配線基板上に実装されている状態を示す断面図。Sectional drawing which shows the state by which the semiconductor device by the 1st Embodiment of this invention is mounted on the wiring board. 本発明の第２の実施の形態による半導体装置を示す斜視図。The perspective view which shows the semiconductor device by the 2nd Embodiment of this invention. 本発明の第２の実施の形態による半導体装置を示す断面図（図１１のXII−XII線断面図）。Sectional drawing which shows the semiconductor device by the 2nd Embodiment of this invention (XII-XII sectional view taken on the line of FIG. 11). 本発明の第２の実施の形態による半導体装置を示す側面図（図１１のXIII方向矢視図）。The side view which shows the semiconductor device by the 2nd Embodiment of this invention (XIII direction arrow line view of FIG. 11). 本発明の第２の実施の形態による半導体装置を示す底面図（図１１のXIV方向矢視図）。The bottom view which shows the semiconductor device by the 2nd Embodiment of this invention (XIV direction arrow line view of FIG. 11). 本発明の第２の実施の形態による半導体装置に用いられるリードフレームを示す平面図。FIG. 6 is a plan view showing a lead frame used in a semiconductor device according to a second embodiment of the present invention. 本発明の第３の実施の形態による半導体装置を示す斜視図。The perspective view which shows the semiconductor device by the 3rd Embodiment of this invention. 本発明の第３の実施の形態による半導体装置を示す断面図（図１６のXVII−XVII線断面図）。Sectional drawing which shows the semiconductor device by the 3rd Embodiment of this invention (XVII-XVII sectional view taken on the line of FIG. 16). 本発明の第３の実施の形態による半導体装置を示す側面図（図１６のXVIII方向矢視図）。The side view which shows the semiconductor device by the 3rd Embodiment of this invention (XVIII direction arrow line view of FIG. 16). 本発明の第３の実施の形態による半導体装置を示す底面図（図１６のXIX方向矢視図）。The bottom view which shows the semiconductor device by the 3rd Embodiment of this invention (XIX direction arrow line view of FIG. 16). 本発明の第３の実施の形態による半導体装置に用いられるリードフレームを示す平面図。FIG. 6 is a plan view showing a lead frame used in a semiconductor device according to a third embodiment of the present invention. 本発明の第４の実施の形態による半導体装置を示す斜視図。The perspective view which shows the semiconductor device by the 4th Embodiment of this invention. 本発明の第４の実施の形態による半導体装置を示す断面図（図２１のXXII−XXII線断面図）。Sectional drawing which shows the semiconductor device by the 4th Embodiment of this invention (XXII-XXII sectional view taken on the line of FIG. 21). 本発明の第４の実施の形態による半導体装置を示す側面図（図２１のXXIII方向矢視図）。The side view which shows the semiconductor device by the 4th Embodiment of this invention (XXIII direction arrow line view of FIG. 21). 本発明の第４の実施の形態による半導体装置を示す底面図（図２１のXXIV方向矢視図）。The bottom view which shows the semiconductor device by the 4th Embodiment of this invention (XXIV direction arrow line view of FIG. 21). 本発明の第４の実施の形態による半導体装置に用いられるリードフレームを示す平面図。FIG. 6 is a plan view showing a lead frame used in a semiconductor device according to a fourth embodiment of the present invention.

第１の実施の形態
以下、本発明の第１の実施の形態について、図１乃至図１０を参照して説明する。 First Embodiment Hereinafter, a first embodiment of the present invention will be described with reference to FIGS.

半導体装置の構成
まず、図１乃至図４により、本発明による半導体装置の第１の実施の形態について説明する。図１乃至図４は、本発明の第１の実施の形態による半導体装置を示す図である。 Configuration of Semiconductor Device First, a first embodiment of a semiconductor device according to the present invention will be described with reference to FIGS. 1 to 4 are views showing a semiconductor device according to a first embodiment of the present invention.

図１乃至図４に示すように、半導体装置２０は、ダイパッド２５とリード部２６、２６とを有するリードフレーム１０と、リードフレーム１０のダイパッド２５上に載置された半導体素子２１と、リードフレーム１０と半導体素子２１とを電気的に接続する一対のボンディングワイヤ（導電部）２２とを備えている。   As shown in FIGS. 1 to 4, the semiconductor device 20 includes a lead frame 10 having a die pad 25 and lead portions 26, 26, a semiconductor element 21 placed on the die pad 25 of the lead frame 10, and a lead frame. 10 and a semiconductor element 21 are provided with a pair of bonding wires (conductive portions) 22.

また、半導体素子２１を取り囲むように、樹脂凹部２３ａを有する外側樹脂部２３が設けられている。この外側樹脂部２３は、リードフレーム１０と一体化されている。さらに、リードフレーム１０、半導体素子２１、およびボンディングワイヤ２２は、透光性の封止樹脂部２４によって封止されている。この封止樹脂部２４は、外側樹脂部２３の樹脂凹部２３ａ内に充填されている。以下、このような半導体装置２０を構成する各構成部材について、順次説明する。   An outer resin portion 23 having a resin recess 23 a is provided so as to surround the semiconductor element 21. The outer resin portion 23 is integrated with the lead frame 10. Further, the lead frame 10, the semiconductor element 21, and the bonding wire 22 are sealed with a light-transmitting sealing resin portion 24. The sealing resin portion 24 is filled in the resin recess 23 a of the outer resin portion 23. Hereinafter, the respective constituent members constituting such a semiconductor device 20 will be sequentially described.

半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であるが、とりわけＬＥＤ素子を好適に用いることができる。この場合、ＬＥＤ素子からなる半導体素子２１は、発光層として例えばＧａＰ、ＧａＡｓ、ＧａＡｌＡｓ、ＧａＡｓＰ、ＡｌＩｎＧａＰ、またはＩｎＧａＮ等の化合物半導体単結晶からなる材料を適宜選ぶことにより、紫外光から赤外光に渡る発光波長を選択することができる。以下、半導体素子２１がＬＥＤ素子からなる場合を例にとって説明する。   As the semiconductor element 21, various semiconductor elements generally used in the past can be used. In particular, an LED element can be preferably used. In this case, the semiconductor element 21 made of LED elements changes from ultraviolet light to infrared light by appropriately selecting a material made of a compound semiconductor single crystal such as GaP, GaAs, GaAlAs, GaAsP, AlInGaP, or InGaN as the light emitting layer. The light emission wavelength across can be selected. Hereinafter, a case where the semiconductor element 21 is formed of an LED element will be described as an example.

半導体素子２１は、一対の端子部２１ａ、２１ａを有している。また、半導体素子２１は、はんだまたはダイボンディングペーストにより、外側樹脂部２３の樹脂凹部２３ａ内においてダイパッド２５上（反射用めっき層１２上）に固定されている。なお、ダイボンディングペーストを用いる場合、耐光性のあるエポキシ樹脂やシリコーン樹脂からなるダイボンディングペーストを選択することが可能である。   The semiconductor element 21 has a pair of terminal portions 21a and 21a. The semiconductor element 21 is fixed on the die pad 25 (on the reflective plating layer 12) in the resin recess 23a of the outer resin portion 23 by solder or die bonding paste. When using a die bonding paste, it is possible to select a die bonding paste made of an epoxy resin or a silicone resin having light resistance.

リードフレーム１０は、半導体素子２１を載置する載置面１１ａを有する本体部１１と、本体部１１の表面に形成され、半導体素子２１からの光を反射するための反射層として機能する反射用めっき層１２とを有している。   The lead frame 10 is formed on the surface of the main body 11 having a mounting surface 11 a on which the semiconductor element 21 is mounted, and functions as a reflective layer for reflecting light from the semiconductor element 21. And a plating layer 12.

このうち本体部１１は金属板からなっている。本体部１１を構成する金属板の材料としては、例えば銅、銅合金、４２合金（Ｎｉ４１％のＦｅ合金）等を挙げることができる。この本体部１１の厚みは、半導体装置の構成にもよるが、０．０５ｍｍ〜０．５ｍｍとすることが好ましい。   Of these, the main body 11 is made of a metal plate. Examples of the material of the metal plate constituting the main body 11 include copper, copper alloy, 42 alloy (Ni 41% Fe alloy), and the like. The thickness of the main body 11 is preferably 0.05 mm to 0.5 mm, although it depends on the configuration of the semiconductor device.

反射用めっき層１２は、半導体素子２１（ＬＥＤ素子）からの光を反射するための反射層として機能するものであり、リードフレーム１０の最表面側に位置している。この反射用めっき層１２は、反射機能のほかに、ダイボンディング性、ワイヤーボンディング性を有することが望ましく、例えば銀めっき層からなっており、可視光の反射率が高いものを用いらることが好ましい。また、反射用めっき層１２のめっき厚は、１〜１０μｍとされることが望ましい。   The reflective plating layer 12 functions as a reflective layer for reflecting light from the semiconductor element 21 (LED element), and is located on the outermost surface side of the lead frame 10. The reflective plating layer 12 desirably has die bonding properties and wire bonding properties in addition to the reflection function, and is made of, for example, a silver plating layer and having a high visible light reflectance. preferable. The plating thickness of the reflective plating layer 12 is desirably 1 to 10 μm.

また、リードフレーム１０は、半導体素子２１を載置するダイパッド２５と、ダイパッド２５から離間した一対のリード部２６、２６とを有している。これらダイパッド２５とリード部２６、２６との間には、外側樹脂部２３が充填されており、ダイパッド２５とリード部２６、２６とは互いに電気的に絶縁されている。ダイパッド２５は、半導体装置２０の外方に露出する底面２７を有している。また各リード部２６は、半導体装置２０の外方に露出する底面２８と、この底面２８に連なるとともに半導体装置２０の外方に露出する側面２９とを有している。半導体装置２０の底面２７と、各リード部２６の底面２８とは、同一平面上に位置している。   In addition, the lead frame 10 includes a die pad 25 on which the semiconductor element 21 is placed and a pair of lead portions 26 and 26 that are separated from the die pad 25. The outer resin portion 23 is filled between the die pad 25 and the lead portions 26 and 26, and the die pad 25 and the lead portions 26 and 26 are electrically insulated from each other. The die pad 25 has a bottom surface 27 exposed to the outside of the semiconductor device 20. Each lead portion 26 has a bottom surface 28 exposed to the outside of the semiconductor device 20 and a side surface 29 continuous with the bottom surface 28 and exposed to the outside of the semiconductor device 20. The bottom surface 27 of the semiconductor device 20 and the bottom surface 28 of each lead portion 26 are located on the same plane.

底面２８には、はんだが濡れるような表面処理が行なわれている（図示せず）。このような表面処理としては、銀めっきやプレはんだめっきなどがある。一括処理が可能なため、銀めっきなど、反射用めっき層１２と同種の表面処理が望ましい。   The bottom surface 28 is subjected to a surface treatment so that the solder gets wet (not shown). Examples of such surface treatment include silver plating and pre-solder plating. Since batch processing is possible, the same type of surface treatment as that of the reflective plating layer 12 such as silver plating is desirable.

本実施の形態において、各リード部２６の側面２９に、半導体装置２０を実装する際に、底面２８に付着したはんだを上方に導く多数の案内路４３が形成されている。図１乃至図４において、各案内路４３は、リード部２６の側面２９に形成された縦溝４４からなっており、この縦溝４４は、側面２９の下端から上端まで延びている。なお、はんだを底面２８側から上方に向けて効果的に導くために、各縦溝４４の幅を０．１μｍ〜１μｍとし、各縦溝４４の深さを０．１μｍ〜３μｍとし、隣接する縦溝４４間のピッチを０．５μｍ〜２０μｍとすることが好ましい。   In the present embodiment, a large number of guide paths 43 are formed on the side surfaces 29 of the lead portions 26 to guide the solder attached to the bottom surface 28 upward when the semiconductor device 20 is mounted. 1 to 4, each guide path 43 includes a vertical groove 44 formed on a side surface 29 of the lead portion 26, and the vertical groove 44 extends from the lower end to the upper end of the side surface 29. In order to effectively guide the solder upward from the bottom surface 28 side, the width of each vertical groove 44 is set to 0.1 μm to 1 μm, and the depth of each vertical groove 44 is set to 0.1 μm to 3 μm. It is preferable that the pitch between the vertical grooves 44 be 0.5 μm to 20 μm.

なお、図５の変形例に示すように、各案内路４３は、リード部２６の側面２９に形成された傾斜溝４５からなっていても良い。この場合、各傾斜溝４５は、底面２８に対して１０°以上の傾斜角を有することが好ましい。なお、底面２８に対する傾斜溝４５の角度が１０°未満であると、はんだを上方に十分に導くことができないおそれがある。また、図５において、各傾斜溝４５の幅を０．１μｍ〜１μｍとし、各傾斜溝４５の深さを０．１μｍ〜３μｍとし、隣接する傾斜溝４５間のピッチを０．５μｍ〜２０μｍとすることが好ましい。なお、図５において、各傾斜溝４５はそれぞれ直線からなっているが、これに限らず、各傾斜溝４５がそれぞれ弧状の曲線からなっていても良い。   As shown in the modification of FIG. 5, each guide path 43 may include an inclined groove 45 formed on the side surface 29 of the lead portion 26. In this case, each inclined groove 45 preferably has an inclination angle of 10 ° or more with respect to the bottom surface 28. If the angle of the inclined groove 45 with respect to the bottom surface 28 is less than 10 °, the solder may not be sufficiently guided upward. In FIG. 5, the width of each inclined groove 45 is 0.1 μm to 1 μm, the depth of each inclined groove 45 is 0.1 μm to 3 μm, and the pitch between adjacent inclined grooves 45 is 0.5 μm to 20 μm. It is preferable to do. In FIG. 5, each inclined groove 45 is a straight line. However, the present invention is not limited to this, and each inclined groove 45 may be an arcuate curve.

一方、各ボンディングワイヤ２２は、例えば金等の導電性の良い材料からなり、それぞれその一端が半導体素子２１の端子部２１ａに接続されるとともに、その他端がリードフレーム１０のリード部２６に接続されている。   On the other hand, each bonding wire 22 is made of a material having good conductivity such as gold, and one end thereof is connected to the terminal portion 21a of the semiconductor element 21 and the other end thereof is connected to the lead portion 26 of the lead frame 10. ing.

外側樹脂部２３は、例えばリードフレーム１０上に熱可塑性樹脂または熱硬化性樹脂を例えば射出成形またはトランスファ成形することにより形成されたものである。外側樹脂部２３の形状は、射出成形またはトランスファ成形に使用する金型の設計により、様々に実現することが可能である。例えば、外側樹脂部２３の全体形状を、図１乃至図４に示すように直方体としても良く、あるいは円筒形または錐形等の形状とすることも可能である。また樹脂凹部２３ａの底面は、矩形、円形、楕円形または多角形等とすることができる。樹脂凹部２３ａの側壁の断面形状は、図２のように直線から構成されていても良いし、あるいは曲線から構成されていてもよい。   The outer resin portion 23 is formed by, for example, injection molding or transfer molding of a thermoplastic resin or a thermosetting resin on the lead frame 10. The shape of the outer resin portion 23 can be variously realized by designing a mold used for injection molding or transfer molding. For example, the overall shape of the outer resin portion 23 may be a rectangular parallelepiped as shown in FIGS. 1 to 4, or may be a cylindrical shape or a conical shape. The bottom surface of the resin recess 23a can be rectangular, circular, elliptical, polygonal, or the like. The cross-sectional shape of the side wall of the resin recess 23a may be constituted by a straight line as shown in FIG. 2, or may be constituted by a curve.

外側樹脂部２３に使用される熱可塑性樹脂または熱硬化性樹脂については、特に耐熱性、耐候性および機械的強度の優れたものを選ぶことが望ましい。熱可塑性樹脂の種類としては、ポリアミド、ポリフタルアミド、ポリフェニレンサルファイド、液晶ポリマー、ポリエーテルサルホン、シリコーン、エポキシ、ポリウレタン、ポリエーテルイミドおよびポリブチレンテレフタレート等を使用することができる。さらにまた、これらの樹脂中に光反射剤として、二酸化チタン、二酸化ジルコニウム、チタン酸カリウム、窒化アルミニウムおよび窒化ホウ素のうちいずれかを添加することによって、樹脂凹部２３ａの底面及び側面において、半導体素子２１（ＬＥＤ素子）からの光の反射率を増大させ、半導体装置２０全体の光取り出し効率を増大させることが可能となる。   Regarding the thermoplastic resin or thermosetting resin used for the outer resin portion 23, it is particularly preferable to select a resin having excellent heat resistance, weather resistance and mechanical strength. As the kind of the thermoplastic resin, polyamide, polyphthalamide, polyphenylene sulfide, liquid crystal polymer, polyether sulfone, silicone, epoxy, polyurethane, polyetherimide, polybutylene terephthalate, and the like can be used. Furthermore, by adding any one of titanium dioxide, zirconium dioxide, potassium titanate, aluminum nitride and boron nitride as a light reflecting agent in these resins, the semiconductor element 21 is formed on the bottom and side surfaces of the resin recess 23a. The reflectance of light from the (LED element) can be increased, and the light extraction efficiency of the entire semiconductor device 20 can be increased.

封止樹脂部２４としては、光の取り出し効率を向上させるために、半導体素子２１の発光波長において光透過率が高く、また屈折率が高い材料を選択するのが望ましい。したがって耐熱性、耐候性、及び機械的強度が高い特性を満たす樹脂として、エポキシ樹脂やシリコーン樹脂を選択することが可能である。特に、半導体素子２１として高輝度ＬＥＤを用いる場合、封止樹脂部２４が強い光にさらされるため、封止樹脂部２４は高い耐候性を有するシリコーン樹脂からなることが好ましい。   As the sealing resin portion 24, it is desirable to select a material having a high light transmittance and a high refractive index at the emission wavelength of the semiconductor element 21 in order to improve the light extraction efficiency. Therefore, it is possible to select an epoxy resin or a silicone resin as a resin that satisfies the characteristics of high heat resistance, weather resistance, and mechanical strength. In particular, when a high-brightness LED is used as the semiconductor element 21, the sealing resin portion 24 is preferably made of a silicone resin having high weather resistance because the sealing resin portion 24 is exposed to strong light.

リードフレームの製造方法
次に、図１乃至図４に示す半導体装置２０に用いられるリードフレーム１０の製造方法について、図６（ａ）−（ｅ）を用いて説明する。 Method for Manufacturing Lead Frame Next, a method for manufacturing the lead frame 10 used in the semiconductor device 20 shown in FIGS. 1 to 4 will be described with reference to FIGS.

まず図６（ａ）に示すように、金属基板からなる本体部１１を準備する。この本体部１１としては、上述のように銅、銅合金、４２合金（Ｎｉ４１％のＦｅ合金）等からなる金属基板を使用することができる。なお本体部１１は、その両面に対して脱脂等を行い洗浄処理を施したものを使用することが好ましい。   First, as shown in FIG. 6A, a main body 11 made of a metal substrate is prepared. As the main body 11, a metal substrate made of copper, copper alloy, 42 alloy (Ni 41% Fe alloy) or the like can be used as described above. In addition, it is preferable to use what the main-body part 11 performed the degreasing | defatting etc. to the both surfaces, and performed the washing process.

次に、本体部１１の表裏に感光性レジストを塗布、乾燥し、これを所望のフォトマスクを介して露光した後、現像してエッチング用レジスト層３２、３３を形成する（図６（ｂ））。なお感光性レジストとしては、従来公知のものを使用することができる。   Next, a photosensitive resist is applied to the front and back surfaces of the main body 11 and dried, exposed through a desired photomask, and then developed to form etching resist layers 32 and 33 (FIG. 6B). ). In addition, a conventionally well-known thing can be used as a photosensitive resist.

次に、エッチング用レジスト層３２、３３を耐腐蝕膜として本体部１１に腐蝕液でエッチングを施す（図６（ｃ））。腐蝕液は、使用する本体部１１の材質に応じて適宜選択することができ、例えば、本体部１１として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、本体部１１の両面からスプレーエッチングにて行うことができる。   Next, the etching resist layers 32 and 33 are used as an anticorrosion film, and the main body 11 is etched with an etching solution (FIG. 6C). The corrosive liquid can be appropriately selected according to the material of the main body 11 to be used. For example, when copper is used as the main body 11, an aqueous ferric chloride solution is usually used and sprayed from both surfaces of the main body 11. It can be performed by etching.

次いで、エッチング用レジスト層３２、３３を剥離して除去する。このようにして、ダイパッド２５と、ダイパッド２５から離間した一対のリード部２６、２６とが得られる（図６（ｄ））。   Next, the etching resist layers 32 and 33 are peeled and removed. In this way, the die pad 25 and the pair of lead portions 26 and 26 separated from the die pad 25 are obtained (FIG. 6D).

次に、電解めっきを施すことにより本体部１１上に金属を析出させて、本体部１１上に金属（例えば銀）を析出させて、例えば銀めっき層からなる反射用めっき層１２を形成する。この場合、反射用めっき層１２を形成する電解めっき用めっき液としては、シアン化銀およびシアン化カリウムを主成分とした銀めっき液を用いることができる。このようにして、半導体装置２０に用いられるリードフレーム１０を得ることができる（図６（ｅ））。この際、底面２８の処理も同時に行なうことが、工程を短縮するうえで望ましい。反射用めっき層１２を構成する金属のめっき層は、部分めっきに限らず、全面めっきでも良い。   Next, by performing electroplating, a metal is deposited on the main body 11 and a metal (for example, silver) is deposited on the main body 11 to form a reflective plating layer 12 made of, for example, a silver plating layer. In this case, a silver plating solution mainly composed of silver cyanide and potassium cyanide can be used as the plating solution for electrolytic plating for forming the reflective plating layer 12. Thus, the lead frame 10 used for the semiconductor device 20 can be obtained (FIG. 6E). At this time, it is desirable to simultaneously perform the processing of the bottom surface 28 in order to shorten the process. The metal plating layer constituting the reflective plating layer 12 is not limited to partial plating, and may be full plating.

このようにして得られたリードフレーム１０は、図７に示すように、複数のダイパッド２５と複数のリード部２６とを有する多面付リードフレームからなっている。図７において、複数のダイパッド２５および複数のリード部２６は、タイバー１６を介して互いに連結されている。なお、図７中、斜線部は反射用めっき層１２を示しており、二点鎖線は、１つの半導体装置２０に対応する領域を示している。   The lead frame 10 obtained in this way is composed of a multi-faced lead frame having a plurality of die pads 25 and a plurality of lead portions 26, as shown in FIG. In FIG. 7, a plurality of die pads 25 and a plurality of lead portions 26 are connected to each other via tie bars 16. In FIG. 7, the hatched portion indicates the reflective plating layer 12, and the alternate long and two short dashes line indicates a region corresponding to one semiconductor device 20.

半導体装置の製造方法
次に、図１乃至図４に示す半導体装置２０の製造方法について、図８（ａ）−（ｇ）および図９（ａ）−（ｂ）により説明する。 Manufacturing Method of Semiconductor Device Next, a manufacturing method of the semiconductor device 20 shown in FIGS. 1 to 4 will be described with reference to FIGS. 8 (a)-(g) and FIGS. 9 (a)-(b).

まず、上述した工程により（図６（ａ）−（ｅ））、複数のダイパッド２５と複数のリード部２６とを有するリードフレーム１０（多面付リードフレーム）（図７参照）を作製する（図８（ａ））。   First, the lead frame 10 (multi-face lead frame) (see FIG. 7) having a plurality of die pads 25 and a plurality of lead portions 26 is manufactured by the above-described steps (FIGS. 6A to 6E) (see FIG. 7). 8 (a)).

次に、このリードフレーム１０に対して熱硬化性樹脂を射出成形またはトランスファ成形することにより、外側樹脂部２３を形成する（図８（ｂ））。これにより、外側樹脂部２３とリードフレーム１０とが一体に形成される。またこのとき、射出成形またはトランスファ成形に使用する金型を適宜設計することにより、外側樹脂部２３に樹脂凹部２３ａを形成するとともに、この樹脂凹部２３ａ内において反射用めっき層１２が外方（上方）に露出するようにする。   Next, the outer resin portion 23 is formed by injection molding or transfer molding of a thermosetting resin to the lead frame 10 (FIG. 8B). Thereby, the outer side resin part 23 and the lead frame 10 are integrally formed. At this time, by appropriately designing a mold used for injection molding or transfer molding, a resin recess 23a is formed in the outer resin portion 23, and the reflective plating layer 12 is outward (upward) in the resin recess 23a. ) To be exposed.

次に、リードフレーム１０の本体部１１の載置面１１ａ上（反射用めっき層１２上）に、半導体素子２１を搭載する。この場合、はんだまたはダイボンディングペーストを用いて、半導体素子２１を本体部１１の載置面１１ａ上（反射用めっき層１２上）に載置して固定する（ダイアタッチ工程）（図８（ｃ））。   Next, the semiconductor element 21 is mounted on the mounting surface 11 a (on the reflective plating layer 12) of the main body 11 of the lead frame 10. In this case, the semiconductor element 21 is mounted and fixed on the mounting surface 11a (on the reflective plating layer 12) of the main body 11 using a solder or a die bonding paste (die attach step) (FIG. 8 (c). )).

次に、半導体素子２１の各端子部２１ａと、本体部１１の各リード部２６とを、ボンディングワイヤ２２によって互いに電気的に接続する（ワイヤボンディング工程）（図８（ｄ））。   Next, each terminal part 21a of the semiconductor element 21 and each lead part 26 of the main body part 11 are electrically connected to each other by a bonding wire 22 (wire bonding process) (FIG. 8D).

その後、外側樹脂部２３の樹脂凹部２３ａ内に封止樹脂部２４を充填し、封止樹脂部２４によりリードフレーム１０、半導体素子２１、およびボンディングワイヤ２２を封止する（図８（ｅ））。   Thereafter, the sealing resin portion 24 is filled in the resin concave portion 23a of the outer resin portion 23, and the lead frame 10, the semiconductor element 21, and the bonding wire 22 are sealed by the sealing resin portion 24 (FIG. 8E). .

次に、各半導体素子２１間の外側樹脂部２３をダイシングすることにより、リードフレーム１０を各半導体素子２１毎に分離する（図８（ｆ））。この際、まずリードフレーム１０をダイシングテープ３７上に載置して固定し、その後、例えばダイヤモンド砥石からなるブレード３８を回転させながら、図８（ｆ）の紙面に対して垂直な方向（すなわち図７の矢印Ｌ方向）に移動させることにより、各半導体素子２１間の外側樹脂部２３を切断する。   Next, the outer resin portion 23 between the semiconductor elements 21 is diced to separate the lead frame 10 for each semiconductor element 21 (FIG. 8F). At this time, the lead frame 10 is first placed and fixed on the dicing tape 37, and then, for example, while rotating a blade 38 made of, for example, a diamond grindstone, a direction perpendicular to the paper surface of FIG. 7 in the direction of arrow L), the outer resin portion 23 between the semiconductor elements 21 is cut.

この際、リードフレーム１０の各リード部２６には、底面２８に連なるとともに外方に露出する側面２９が形成される。また、各リード部２６の側面２９に、はんだを上方に導く多数の案内路４３が形成される。すなわちブレード３８の砥粒により、リード部２６の切断面（側面２９）に研磨キズが生じ、この研磨キズが多数の案内路４３を構成する。   At this time, each lead portion 26 of the lead frame 10 is formed with a side surface 29 that continues to the bottom surface 28 and is exposed to the outside. A large number of guide paths 43 are formed on the side surfaces 29 of the lead portions 26 to guide the solder upward. That is, the abrasive grains of the blade 38 cause polishing scratches on the cut surface (side surface 29) of the lead portion 26, and the polishing scratches constitute a number of guide paths 43.

なお、リードフレーム１０を切断する際、図９（ａ）に示すように、リードフレーム１０の高さ位置をブレード３８の中心近傍にもってくることにより、ブレード３８による研磨キズが略垂直になり、縦溝４４からなる案内路４３（図３参照）を形成することができる。他方、図９（ｂ）に示すように、リードフレーム１０の高さ位置をブレード３８の回転中心から離した場合、ブレード３８による研磨キズが斜めになり、傾斜溝４５からなる案内路４３（図５参照）を形成することができる。   When cutting the lead frame 10, as shown in FIG. 9A, by bringing the height position of the lead frame 10 near the center of the blade 38, the polishing scratches by the blade 38 become substantially vertical, A guide path 43 (see FIG. 3) composed of the longitudinal grooves 44 can be formed. On the other hand, as shown in FIG. 9B, when the height position of the lead frame 10 is separated from the rotation center of the blade 38, the polishing scratches by the blade 38 become oblique, and the guide path 43 (see FIG. 5) can be formed.

なお、縦溝４４または傾斜溝４５の幅、深さおよびピッチは、ブレード３８の砥粒の粒子サイズを適宜設定することにより、コントロールすることができる。   The width, depth, and pitch of the vertical groove 44 or the inclined groove 45 can be controlled by appropriately setting the particle size of the abrasive grains of the blade 38.

このようにして、図１乃至図４に示す半導体装置２０を得ることができる（図８（ｇ））。   In this way, the semiconductor device 20 shown in FIGS. 1 to 4 can be obtained (FIG. 8G).

本実施の形態の作用効果
次にこのような構成からなる本実施の形態の作用について、図１０を用いて説明する。図１０は、半導体装置が配線基板上に実装されている状態を示す断面図である。 Operation and Effect of the Present Embodiment Next , the operation of the present embodiment having such a configuration will be described with reference to FIG. FIG. 10 is a cross-sectional view showing a state where the semiconductor device is mounted on a wiring board.

図１０に示すように、本実施の形態による半導体装置２０を配線基板５１上に配置して実装する。このような配線基板５１は、基板本体５２と、基板本体５２上に形成された一対の配線端子部５３、５３とを有している。このうち各配線端子部５３は、それぞれ接続はんだ部５４を介して、対応するリード部２６の底面２８に接続されている。   As shown in FIG. 10, the semiconductor device 20 according to the present embodiment is arranged and mounted on a wiring board 51. Such a wiring substrate 51 includes a substrate body 52 and a pair of wiring terminal portions 53 and 53 formed on the substrate body 52. Among these, each wiring terminal portion 53 is connected to the bottom surface 28 of the corresponding lead portion 26 via a connection solder portion 54.

このように、接続はんだ部５４を用いて半導体装置２０を配線基板５１に実装する際、溶融したはんだ（接続はんだ部５４）を各リード部２６の底面２８に付着させる。このとき、溶融したはんだは、毛細管現象により底面２８から多数の案内路４３（縦溝４４）を伝わって側面２９を上昇する。その後、上昇したはんだは、側面２９上で冷却されて固化し、側面２９が全面的にはんだで覆われる。   As described above, when the semiconductor device 20 is mounted on the wiring board 51 using the connection solder portion 54, the molten solder (connection solder portion 54) is attached to the bottom surface 28 of each lead portion 26. At this time, the melted solder travels along the many guide paths 43 (vertical grooves 44) from the bottom surface 28 by the capillary phenomenon, and ascends the side surface 29. Thereafter, the raised solder is cooled and solidified on the side surface 29, and the side surface 29 is entirely covered with the solder.

このように本実施の形態によれば、リード部２６の側面２９に、はんだを上方に導く多数の案内路４３を形成したので、リード部２６のうち外方に露出する側面２９を、容易にはんだで覆うことができる。これにより、底面２８のみにはんだが付着している場合と比べて、半導体装置２０を配線基板５１に実装する強度を向上させることができ、半導体装置２０の実装信頼性が向上する。   As described above, according to the present embodiment, since many guide paths 43 for guiding the solder upward are formed on the side surface 29 of the lead portion 26, the side surface 29 exposed to the outside of the lead portion 26 can be easily formed. Can be covered with solder. Thereby, compared with the case where the solder has adhered only to the bottom face 28, the intensity | strength which mounts the semiconductor device 20 in the wiring board 51 can be improved, and the mounting reliability of the semiconductor device 20 improves.

また本実施の形態によれば、半導体装置２０が配線基板５１に実装されているか否かを容易に目視確認することができるので、実装検査を容易に行うことができる。   Further, according to the present embodiment, it is possible to easily visually check whether or not the semiconductor device 20 is mounted on the wiring board 51, so that the mounting inspection can be easily performed.

また本実施の形態によれば、半導体装置２０を配線基板５１から取り外す必要が生じた場合、側面２９を加熱することによって接続はんだ部５４を溶融させ、配線端子部５３と底面２８とを引き離すことができるので、半導体装置２０を容易に交換することができる。   Further, according to the present embodiment, when it is necessary to remove the semiconductor device 20 from the wiring substrate 51, the connection solder portion 54 is melted by heating the side surface 29, and the wiring terminal portion 53 and the bottom surface 28 are separated. Therefore, the semiconductor device 20 can be easily replaced.

さらに本実施の形態によれば、リードフレーム１０を切断するのと同時に側面２９に多数の案内路４３が形成されるので、案内路４３を形成するための工程を別途設ける必要がなく、製造コストが上昇することもない。   Furthermore, according to the present embodiment, since a large number of guide paths 43 are formed on the side surface 29 at the same time when the lead frame 10 is cut, there is no need to provide a separate process for forming the guide paths 43, and the manufacturing cost is reduced. Will not rise.

第２の実施の形態
次に、本発明の第２の実施の形態について図１１乃至図１５を参照して説明する。図１１乃至図１５は、本発明の第２の実施の形態を示す図である。図１１乃至図１５に示す第２の実施の形態は、リード部２６の底面２８に、側面２９に開口する凹部６１が設けられている点が異なるものであり、他の構成は上述した第１の実施の形態と同一である。図１１乃至図１５において、図１乃至図１０に示す第１の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。 Second Embodiment Next, a second embodiment of the present invention will be described with reference to FIGS. 11 to 15 are views showing a second embodiment of the present invention. The second embodiment shown in FIGS. 11 to 15 is different from the first embodiment in that the bottom surface 28 of the lead portion 26 is provided with a recess 61 that opens to the side surface 29. Other configurations are the same as those in the first embodiment. This is the same as the embodiment. 11 to 15, the same parts as those of the first embodiment shown in FIGS. 1 to 10 are denoted by the same reference numerals, and detailed description thereof is omitted.

図１１乃至図１４に示す半導体装置２０Ａにおいて、リード部２６の底面２８に、直方体状の凹部６１が設けられている。凹部６１は、底面２８および側面２９に開口する一方、ダイパッド２５側には開口していない。このことにより、外側樹脂部２３を形成する際（図８（ｂ）参照）、凹部６１の内部に外側樹脂部２３が進入しないようになっている。なお、凹部６１を側面から見た形状は、図１３に示すように長方形のほか、半円状、半楕円状または多角形状であっても良い。   In the semiconductor device 20 </ b> A shown in FIGS. 11 to 14, a rectangular parallelepiped recess 61 is provided on the bottom surface 28 of the lead portion 26. The recess 61 opens to the bottom surface 28 and the side surface 29, but does not open to the die pad 25 side. This prevents the outer resin portion 23 from entering the recess 61 when the outer resin portion 23 is formed (see FIG. 8B). Note that the shape of the concave portion 61 viewed from the side surface may be a semicircular shape, a semielliptical shape, or a polygonal shape in addition to a rectangle as shown in FIG.

本実施の形態においても、案内路４３として縦溝４４に代えて図５に示すような傾斜溝４５を用いても良い。   Also in this embodiment, an inclined groove 45 as shown in FIG. 5 may be used as the guide path 43 instead of the vertical groove 44.

このような半導体装置２０Ａの製造方法は、図６（ａ）−（ｅ）および図８（ａ）−（ｇ）に示す工程と略同様である。この場合、リードフレームとしては、図１５に示すものが用いられる。図１５に示すリードフレーム１０は、複数のダイパッド２５と複数のリード部２６とを有する多面付リードフレームからなっており、各リード部２６の中央には、凹部６１に対応するハーフエッチング部６２が形成されている。ハーフエッチング部６２は、リードフレーム１０全体の厚みより薄く形成されており、本体部１１に対してエッチングを施す際に（図６（ｃ）参照）同時に形成される。   The manufacturing method of such a semiconductor device 20A is substantially the same as the steps shown in FIGS. 6 (a)-(e) and FIGS. 8 (a)-(g). In this case, the lead frame shown in FIG. 15 is used. The lead frame 10 shown in FIG. 15 includes a multi-faced lead frame having a plurality of die pads 25 and a plurality of lead portions 26, and a half-etched portion 62 corresponding to the recess 61 is formed at the center of each lead portion 26. Is formed. The half-etched portion 62 is formed thinner than the entire thickness of the lead frame 10 and is simultaneously formed when etching the main body portion 11 (see FIG. 6C).

本実施の形態によれば、図１乃至図１０に示す第１の実施の形態における作用効果に加え、以下のような作用効果を得ることができる。すなわち、リード部２６の底面２８に、側面２９に開口する凹部６１を設けたことにより、半導体装置２０Ａを配線基板５１に実装する際、溶融するはんだ（接続はんだ部５４）が凹部６１内に流入する。この場合、はんだ（接続はんだ部５４）が凹部６１内で固化するので、配線端子部５３とリード部２６の底面２８とがより強固に固着し、半導体装置２０Ａの実装強度を更に向上させることができる。また、底面２８上のはんだを凹部６１内に逃がすことができるので、底面２８上の接続はんだ部５４の厚みが均一となり、半導体装置２０Ａを配線基板５１に対して水平に取り付け易くなる。   According to the present embodiment, the following operational effects can be obtained in addition to the operational effects of the first embodiment shown in FIGS. That is, by providing the bottom surface 28 of the lead portion 26 with the concave portion 61 that opens to the side surface 29, when the semiconductor device 20 </ b> A is mounted on the wiring substrate 51, molten solder (connection solder portion 54) flows into the concave portion 61. To do. In this case, since the solder (connection solder portion 54) is solidified in the recess 61, the wiring terminal portion 53 and the bottom surface 28 of the lead portion 26 are more firmly fixed, and the mounting strength of the semiconductor device 20A can be further improved. it can. Further, since the solder on the bottom surface 28 can escape into the recess 61, the thickness of the connecting solder portion 54 on the bottom surface 28 becomes uniform, and the semiconductor device 20A can be easily attached to the wiring substrate 51 horizontally.

第３の実施の形態
次に、本発明の第３の実施の形態について図１６乃至図２０を参照して説明する。図１６乃至図２０は、本発明の第３の実施の形態を示す図である。図１６乃至図２０に示す第３の実施の形態は、半導体装置２０Ｂが、ダイパッド２５およびリード部２６を１つずつ有している点が異なるものであり、他の構成は上述した第１の実施の形態と略同一である。図１６乃至図２０において、図１乃至図１０に示す第１の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。 Third Embodiment Next, a third embodiment of the present invention will be described with reference to FIGS. 16 to 20 are diagrams showing a third embodiment of the present invention. The third embodiment shown in FIGS. 16 to 20 is different in that the semiconductor device 20B has one die pad 25 and one lead portion 26, and the other configuration is the first embodiment described above. This is substantially the same as the embodiment. 16 to 20, the same parts as those of the first embodiment shown in FIGS. 1 to 10 are denoted by the same reference numerals, and detailed description thereof is omitted.

図１６乃至図１９に示す半導体装置２０Ｂにおいて、半導体装置２０Ｂは、ダイパッド２５と、ダイパッド２５から離間した１つのリード部２６とを有している。この場合、半導体素子２１は１つの端子部２１ａを有し、この端子部２１ａは、ボンディングワイヤ２２を介してリード部２６に接続されている。さらに、半導体素子２１は、図示しないはんだにより、ダイパッド２５にも電気的に接続されている。   In the semiconductor device 20B shown in FIGS. 16 to 19, the semiconductor device 20B includes a die pad 25 and one lead portion 26 that is separated from the die pad 25. In this case, the semiconductor element 21 has one terminal portion 21 a, and this terminal portion 21 a is connected to the lead portion 26 via the bonding wire 22. Furthermore, the semiconductor element 21 is also electrically connected to the die pad 25 by solder (not shown).

本実施の形態において、ダイパッド２５は、半導体装置２０Ｂの外方に露出する底面２７と、この底面２７に連なるとともに半導体装置２０Ｂの外方に露出する側面１９とを有している。また、はんだを上方に導く多数の案内路４３は、リード部２６の側面２９に加えて、ダイパッド２５の側面１９にも形成されている。   In the present embodiment, the die pad 25 has a bottom surface 27 exposed to the outside of the semiconductor device 20B, and a side surface 19 connected to the bottom surface 27 and exposed to the outside of the semiconductor device 20B. In addition to the side surfaces 29 of the lead portions 26, many guide paths 43 that guide the solder upward are also formed on the side surfaces 19 of the die pad 25.

本実施の形態においても、案内路４３として、縦溝４４に代えて図５に示すような傾斜溝４５を用いても良い。また本実施の形態において、図１１乃至図１４に示す実施の形態と同様、リード部２６の底面２８と、ダイパッド２５の底面２７とに、それぞれ側面２９、１９に開口する凹部６１、６１を設けても良い。   Also in this embodiment, an inclined groove 45 as shown in FIG. 5 may be used as the guide path 43 instead of the vertical groove 44. Further, in the present embodiment, as in the embodiment shown in FIGS. 11 to 14, the bottom surface 28 of the lead portion 26 and the bottom surface 27 of the die pad 25 are provided with concave portions 61 and 61 that open to the side surfaces 29 and 19, respectively. May be.

半導体装置２０Ｂの製造方法は、図６（ａ）−（ｅ）および図８（ａ）−（ｇ）に示す工程と略同様である。この場合、リードフレームとしては、図２０に示すものが用いられる。図２０に示すリードフレーム１０は、複数のダイパッド２５と複数のリード部２６とを有する多面付リードフレームからなっており、一の半導体装置２０Ｂに対応するリード部２６と、この半導体装置２０Ｂに隣接する半導体装置２０Ｂに対応するダイパッド２５とが一体に形成されている。   The manufacturing method of the semiconductor device 20B is substantially the same as the steps shown in FIGS. 6 (a)-(e) and FIGS. 8 (a)-(g). In this case, the lead frame shown in FIG. 20 is used. The lead frame 10 shown in FIG. 20 is composed of a multi-faced lead frame having a plurality of die pads 25 and a plurality of lead portions 26, and is adjacent to the lead portion 26 corresponding to one semiconductor device 20B and the semiconductor device 20B. A die pad 25 corresponding to the semiconductor device 20B is integrally formed.

本実施の形態によれば、図１乃至図１０に示す第１の実施の形態における作用効果のほか、半導体装置２０Ｂがダイパッド２５およびリード部２６を１つずつ有していることにより、半導体装置２０Ｂの全体形状を小型化することができる。   According to the present embodiment, in addition to the operational effects of the first embodiment shown in FIGS. 1 to 10, the semiconductor device 20B has one die pad 25 and one lead portion 26, so that the semiconductor device The overall shape of 20B can be reduced in size.

第４の実施の形態
次に、本発明の第４の実施の形態について図２１乃至図２５を参照して説明する。図２１乃至図２５は、本発明の第４の実施の形態を示す図である。図２１乃至図２５に示す第４の実施の形態は、リード部２６の側面２９が、その間に凹部６６を介して互いに分離した一対の側面部分２９ａ、２９ａからなる点、および半導体素子２１とボンディングワイヤ２２とが封止樹脂部２４のみによって封止されている点が異なるものであり、他の構成は上述した第１の実施の形態と略同一である。図２１乃至図２５において、図１乃至図１０に示す第１の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。 Fourth Embodiment Next, a fourth embodiment of the present invention will be described with reference to FIGS. 21 to 25 are diagrams showing a fourth embodiment of the present invention. In the fourth embodiment shown in FIGS. 21 to 25, the side surface 29 of the lead portion 26 is composed of a pair of side surface portions 29a and 29a separated from each other via a recess 66 therebetween, and bonding to the semiconductor element 21 is performed. The point that the wire 22 is sealed only by the sealing resin portion 24 is different, and the other configuration is substantially the same as that of the above-described first embodiment. 21 to 25, the same parts as those of the first embodiment shown in FIGS. 1 to 10 are denoted by the same reference numerals, and detailed description thereof is omitted.

図２１乃至図２４に示す半導体装置２０Ｃにおいて、リード部２６の側面２９は、その間の凹部６６を介して互いに分離した一対の側面部分２９ａ、２９ａからなっている。各側面部分２９ａ、２９ａには、それぞれ多数の案内路４３が形成されている。この場合、各リード部２６に形成された凹部６６は、リード部２６を厚み方向に貫通している。また凹部６６は、側面２９に開口する一方、ダイパッド２５側には開口していない。   In the semiconductor device 20C shown in FIGS. 21 to 24, the side surface 29 of the lead portion 26 is composed of a pair of side surface portions 29a and 29a separated from each other through a recess 66 therebetween. A large number of guide paths 43 are formed in each of the side surface portions 29a and 29a. In this case, the recess 66 formed in each lead portion 26 penetrates the lead portion 26 in the thickness direction. The recess 66 opens to the side surface 29, but does not open to the die pad 25 side.

また、本実施の形態において、外側樹脂部２３を用いることなく、封止樹脂部２４のみによって半導体素子２１とボンディングワイヤ２２とが一括封止されている。なお、ダイパッド２５と各リード部２６との間には、それぞれ封止樹脂部２４が充填されているが、凹部６６内には封止樹脂部２４が充填されていない。また、各リード部２６のうち凹部６６周辺の部分は、封止樹脂部２４から外方に露出している。   In the present embodiment, the semiconductor element 21 and the bonding wire 22 are collectively sealed only by the sealing resin portion 24 without using the outer resin portion 23. The sealing resin portion 24 is filled between the die pad 25 and each lead portion 26, but the sealing resin portion 24 is not filled in the recess 66. In addition, a portion of each lead portion 26 around the recess 66 is exposed outward from the sealing resin portion 24.

本実施の形態においても、案内路４３として、縦溝４４に代えて図５に示すような傾斜溝４５を用いても良い。   Also in this embodiment, an inclined groove 45 as shown in FIG. 5 may be used as the guide path 43 instead of the vertical groove 44.

半導体装置２０Ｃの製造方法は、外側樹脂部２３を形成する工程（図８（ｂ））を除き、図６（ａ）−（ｅ）および図８（ａ）−（ｇ）に示す工程と略同様である。この場合、リードフレームとしては、図２５に示すものが用いられる。図２５に示すリードフレーム１０は、複数のダイパッド２５と複数のリード部２６とを有する多面付リードフレームからなっており、各リード部２６の中央には、凹部６６に対応する貫通孔６７が形成されている。   The manufacturing method of the semiconductor device 20C is substantially the same as the steps shown in FIGS. 6A to 6E and FIGS. 8A to 8G except for the step of forming the outer resin portion 23 (FIG. 8B). It is the same. In this case, the lead frame shown in FIG. 25 is used. The lead frame 10 shown in FIG. 25 is composed of a multifaceted lead frame having a plurality of die pads 25 and a plurality of lead portions 26, and a through hole 67 corresponding to the recess 66 is formed at the center of each lead portion 26. Has been.

本実施の形態によれば、図１乃至図１０に示す第１の実施の形態における作用効果に加え、以下のような作用効果を得ることができる。すなわち、本実施の形態においては、凹部６６を設けたことにより、半導体装置２０Ｃを配線基板５１に実装する際、凹部６６内に溶融するはんだが流入するので、半導体装置２０Ｃの実装強度を更に向上させることができる。また、リード部２６の底面２８上のはんだを凹部６６内に逃がすことができるので、底面２８上のはんだの厚みが均一となり、半導体装置２０Ｃを水平に取り付けることができる。   According to the present embodiment, the following operational effects can be obtained in addition to the operational effects of the first embodiment shown in FIGS. That is, in the present embodiment, by providing the recess 66, when the semiconductor device 20C is mounted on the wiring board 51, the molten solder flows into the recess 66, so that the mounting strength of the semiconductor device 20C is further improved. Can be made. Further, since the solder on the bottom surface 28 of the lead portion 26 can escape into the recess 66, the thickness of the solder on the bottom surface 28 becomes uniform, and the semiconductor device 20C can be mounted horizontally.

１０ リードフレーム
１１ 本体部
１２ 反射用めっき層
１９ 側面
２０、２０Ａ〜２０Ｄ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ（導電部）
２３ 外側樹脂部
２４ 封止樹脂部
２５ ダイパッド
２６ リード部
２７ ダイパッドの底面
２８ リード部の底面
２９ リード部の側面
２９ａ 側面部分
４３ 案内路
４４ 縦溝
４５ 傾斜溝 DESCRIPTION OF SYMBOLS 10 Lead frame 11 Main-body part 12 Reflective plating layer 19 Side surface 20, 20A-20D Semiconductor device 21 Semiconductor element 22 Bonding wire (conductive part)
23 Outer resin portion 24 Sealing resin portion 25 Die pad 26 Lead portion 27 Bottom surface of die pad 28 Bottom surface of lead portion 29 Side surface of lead portion 29a Side surface portion 43 Guide path 44 Vertical groove 45 Inclined groove

Claims (4)

ダイパッドとリード部とを有するリードフレームと、
リードフレームのダイパッド上に載置された半導体素子と、
リードフレームのリード部と半導体素子とを電気的に接続する導電部と、
リードフレーム、半導体素子、および導電部を封止する封止樹脂部とを備え、
リードフレームのダイパッドおよびリード部のうち少なくとも一方は、外方に露出する底面と、この底面に連なるとともに外方に露出する側面とを有し、
ダイパッドおよびリード部のうち少なくとも一方の側面に、はんだを上方に導く多数の案内路を形成し、前記案内路は、前記側面の下端から上端まで延び、
半導体素子を取り囲むとともに樹脂凹部を有する外側樹脂部を更に備え、封止樹脂部は、この外側樹脂部の樹脂凹部内に充填され、
外側樹脂部の全体形状は直方体であり、前記案内路が形成された前記側面と、外側樹脂部の側面とは、同一平面上に位置し、断面視において前記底面に対して略垂直に形成されていることを特徴とする半導体装置。 A lead frame having a die pad and a lead portion;
A semiconductor element mounted on a die pad of a lead frame;
A conductive portion that electrically connects the lead portion of the lead frame and the semiconductor element;
A lead frame, a semiconductor element, and a sealing resin portion for sealing the conductive portion;
At least one of the die pad and the lead part of the lead frame has a bottom surface that is exposed to the outside, and a side surface that is continuous with the bottom surface and is exposed to the outside.
A plurality of guide paths for guiding the solder upward are formed on at least one side surface of the die pad and the lead portion, and the guide paths extend from the lower end to the upper end of the side surface ,
Further comprising an outer resin portion surrounding the semiconductor element and having a resin recess, the sealing resin portion is filled in the resin recess of the outer resin portion,
The overall shape of the outer resin portion is a rectangular parallelepiped, and the side surface on which the guide path is formed and the side surface of the outer resin portion are located on the same plane and are formed substantially perpendicular to the bottom surface in a cross-sectional view. wherein a is. 各案内路は、側面に形成された縦溝からなることを特徴とする請求項１記載の半導体装置。   2. The semiconductor device according to claim 1, wherein each guide path includes a vertical groove formed on a side surface. 各案内路は、側面に形成された傾斜溝からなることを特徴とする請求項１記載の半導体装置。   2. The semiconductor device according to claim 1, wherein each guide path includes an inclined groove formed on a side surface. 底面に、側面に開口する凹部が設けられていることを特徴とする請求項１乃至３のいずれか一項記載の半導体装置。   4. The semiconductor device according to claim 1, wherein the bottom surface is provided with a recess opening in the side surface. 5.
JP2010234790A 2010-10-19 2010-10-19 Semiconductor device and manufacturing method thereof Active JP5941614B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010234790A JP5941614B2 (en) 2010-10-19 2010-10-19 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010234790A JP5941614B2 (en) 2010-10-19 2010-10-19 Semiconductor device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015121925A Division JP2015195389A (en) 2015-06-17 2015-06-17 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2012089669A JP2012089669A (en) 2012-05-10
JP5941614B2 true JP5941614B2 (en) 2016-06-29

Family

ID=46260974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010234790A Active JP5941614B2 (en) 2010-10-19 2010-10-19 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5941614B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6841550B2 (en) * 2017-05-29 2021-03-10 大口マテリアル株式会社 Lead frame and its manufacturing method
JP6917010B2 (en) * 2017-09-06 2021-08-11 大日本印刷株式会社 Semiconductor devices and their manufacturing methods

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3213794B2 (en) * 1995-07-31 2001-10-02 ローム株式会社 Surface mount type electronic component and method of manufacturing the same
JPH11297917A (en) * 1998-04-13 1999-10-29 Sony Corp Semiconductor device and its manufacture
JP2000294719A (en) * 1999-04-09 2000-10-20 Hitachi Ltd Lead frame, semiconductor device using the same, and manufacture thereof
JP2004228166A (en) * 2003-01-20 2004-08-12 Sanyo Electric Co Ltd Semiconductor device and its producing process
JP3915794B2 (en) * 2003-04-02 2007-05-16 ヤマハ株式会社 Semiconductor package, manufacturing method thereof, and lead frame used for the same
JP5416975B2 (en) * 2008-03-11 2014-02-12 ローム株式会社 Semiconductor light emitting device

Also Published As

Publication number Publication date
JP2012089669A (en) 2012-05-10

Similar Documents

Publication Publication Date Title
JP5573176B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
KR101760545B1 (en) Resin-attached lead frame, method for manufacturing same, and lead frame
JP5714621B2 (en) Lead frame with resin and method for manufacturing semiconductor device
JP5582382B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP5971552B2 (en) Lead frame for mounting LED elements, lead frame with resin, LED package with multiple surfaces, LED package manufacturing method, and lead frame for mounting semiconductor elements
JP6103409B2 (en) Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, and optical semiconductor device
JP5904001B2 (en) Lead frame for mounting LED elements, lead frame with resin, LED package with multiple surfaces, LED package manufacturing method, and lead frame for mounting semiconductor elements
JP5970835B2 (en) Lead frame member, lead frame member with resin, and semiconductor device
JP6349648B2 (en) Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, multi-sided body of lead frame, multi-sided body of lead frame with resin, optical semiconductor device, multi-sided body of optical semiconductor device
JP6264634B2 (en) Lead frame with resin and manufacturing method thereof, and LED package and manufacturing method thereof
JP5817894B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP5941614B2 (en) Semiconductor device and manufacturing method thereof
JP6065081B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP6019988B2 (en) Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, multi-sided body of lead frame, multi-sided body of lead frame with resin, optical semiconductor device, multi-sided body of optical semiconductor device
JP5590105B2 (en) Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, multi-sided body of lead frame, multi-sided body of lead frame with resin, optical semiconductor device, multi-sided body of optical semiconductor device
JP2015195389A (en) Semiconductor device and manufacturing method thereof
JP5939474B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP2017069590A (en) Semiconductor device and manufacturing method of the same
JP6171360B2 (en) Multi-faceted body of lead frame with resin, multi-faced body of optical semiconductor device, lead frame with resin, optical semiconductor device
JP5811454B2 (en) Lead frame, lead frame with resin, manufacturing method thereof, and manufacturing method of semiconductor device
JP2017027991A (en) Lead frame with resin, multifaceted body with resin, optical semiconductor device, multifaceted body of optical semiconductor device, mold for lead frame with resin
JP6115058B2 (en) Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, multi-sided body of lead frame, multi-sided body of lead frame with resin, optical semiconductor device, multi-sided body of optical semiconductor device
JP6155584B2 (en) Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, multi-sided body of lead frame, multi-sided body of lead frame with resin, optical semiconductor device, multi-sided body of optical semiconductor device
JP5888098B2 (en) Lead frame for mounting LED elements, lead frame with resin, LED package with multiple surfaces, LED package manufacturing method, and lead frame for mounting semiconductor elements
JP6111628B2 (en) Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, multi-sided body of lead frame, multi-sided body of lead frame with resin, optical semiconductor device, multi-sided body of optical semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150617

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150625

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160523

R150 Certificate of patent or registration of utility model

Ref document number: 5941614

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02