JP2015195389A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP2015195389A
JP2015195389A JP2015121925A JP2015121925A JP2015195389A JP 2015195389 A JP2015195389 A JP 2015195389A JP 2015121925 A JP2015121925 A JP 2015121925A JP 2015121925 A JP2015121925 A JP 2015121925A JP 2015195389 A JP2015195389 A JP 2015195389A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead frame
lead
die pad
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015121925A
Other languages
Japanese (ja)
Inventor
田 和 範 小
Kazunori Oda
田 和 範 小
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2015121925A priority Critical patent/JP2015195389A/en
Publication of JP2015195389A publication Critical patent/JP2015195389A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which allows at least a side surface of one of a die pad and a lead part to get wet with solder, and to provide a manufacturing method of the semiconductor device.SOLUTION: A semiconductor device 20 includes a lead frame 10 having a die pad 25 and a lead part 26, a semiconductor element 21 placed on the die pad 25 of the lead frame 10, and a bonding wire 22 electrically connecting the lead part 26 of the lead frame 10 with the semiconductor element 21. The lead frame 10, the semiconductor element 21, and the bonding wire 22 are sealed with a sealing resin part 24. The lead part 26 of the lead frame 10 has a bottom surface 28 that is exposed to the exterior and a side surface 29 which continues into the bottom surface 28 and is exposed to the exterior. A number of guide passages 43, which lead solder upwards, are formed on the side surface 29.

Description

本発明は、半導体素子を備えた半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device including a semiconductor element and a manufacturing method thereof.

従来より、薄型の半導体装置(半導体パッケージ)として、例えばQFN(Quad Flat Non-leaded package)タイプのものやSON(Small Outline Non-leaded Package)タイプ等のものが知られている。このような薄型の半導体装置の中には下面実装型のものが存在し、下面実装型の半導体装置は、半導体素子を搭載する下面実装型のリードフレームを有している。   Conventionally, as a thin semiconductor device (semiconductor package), for example, a QFN (Quad Flat Non-leaded package) type or a SON (Small Outline Non-leaded Package) type is known. Among such thin semiconductor devices, there is a bottom-mount type semiconductor device, and the bottom-mount type semiconductor device has a bottom-mount type lead frame on which a semiconductor element is mounted.

ところで、従来のQFNタイプの半導体装置においては、一般に、半導体装置の側方に露出する金属面を充分にはんだで濡らすことが難しいという問題がある。このため、基板に対する実装強度を高めること、半導体装置の実装状態を目視で確認できるようにすること、あるいは半導体装置のリペアを行いやすくすること等の理由から、半導体装置の側方に露出する金属面をはんだで充分に濡らせるようにすることが求められている。   By the way, the conventional QFN type semiconductor device generally has a problem that it is difficult to sufficiently wet the metal surface exposed to the side of the semiconductor device with solder. For this reason, the metal exposed to the side of the semiconductor device for reasons such as increasing the mounting strength on the substrate, enabling visual confirmation of the mounting state of the semiconductor device, or facilitating repair of the semiconductor device. There is a need to ensure that the surface is sufficiently wetted with solder.

基板に実装させる部分の下面露出部については、フレームの段階からあらかじめ、めっきなどのはんだが濡れる表面処理を行なう方法や、個片化前にプレはんだめっきなどのはんだぬれ処理を行なう方法などがある。はんだが濡れる処理をした部位については、充分にはんだで濡れるが、いずれの方法でも個片化後にダイシングやプレスなどで金属をカットした断面は、はんだが濡れる処理を行なっていない部分が露出するため、はんだが充分に濡れないという問題があった。   For the exposed part of the lower surface of the part to be mounted on the board, there are a method of performing a surface treatment such as plating that wets the solder in advance from the frame stage, a method of performing a soldering treatment such as pre-solder plating before dividing into individual pieces, etc. . For the parts where the solder has been wetted, the parts will be wetted by the solder enough, but in any method, the section where the metal is cut by dicing or pressing after singulation is exposed because the part where the solder has not been wetted is exposed. There was a problem that the solder did not get wet enough.

特許文献1には、端子部5の裏面にハーフエッチングにより溝5aを形成しておくことにより、端子部5に対するはんだの接合強度を高める技術が開示されている。   Patent Document 1 discloses a technique for increasing the bonding strength of solder to the terminal portion 5 by forming a groove 5 a on the back surface of the terminal portion 5 by half etching.

特開2002−26222号公報JP 2002-26222 A

ところで、特許文献1によれば、上述した各点、すなわち半導体装置の実装強度を高めること、半導体装置の実装状態を目視確認できるようにすること、あるいは半導体装置のリペアを行いやすくすることについてある程度改善が図られている。しかしながら、これらの点を更に改善するため、半導体装置の側方に露出する金属面全体をはんだで濡らす構造が求められている。   By the way, according to Japanese Patent Application Laid-Open No. 2004-228561, the above-described points, that is, increasing the mounting strength of the semiconductor device, making it possible to visually check the mounting state of the semiconductor device, or facilitating repair of the semiconductor device to some extent. Improvements are being made. However, in order to further improve these points, there is a demand for a structure in which the entire metal surface exposed to the side of the semiconductor device is wetted with solder.

とりわけ、半導体素子としてLED素子を用いる場合、実装検査工程において目視による外観検査を行う場合が多く、半導体装置の側面にはんだが存在しないと検査が難しい。また、LED素子を用いる場合、光量の低いLED素子を取り替える必要が生じる場合が多い。このため、半導体装置の側面にはんだが存在する場合、LED素子の交換を容易に行うことができるようになると考えられる。   In particular, when an LED element is used as a semiconductor element, visual inspection is often performed in the mounting inspection process, and inspection is difficult if there is no solder on the side surface of the semiconductor device. Moreover, when using an LED element, it is often necessary to replace an LED element with a low light amount. For this reason, when solder exists on the side surface of the semiconductor device, it is considered that the LED element can be easily replaced.

本発明はこのような点を考慮してなされたものであり、ダイパッドおよびリード部のうち少なくとも一方の側面をはんだで濡らすことが可能な半導体装置およびその製造方法を提供することを目的とする。   The present invention has been made in consideration of such points, and an object thereof is to provide a semiconductor device and a method for manufacturing the same that can wet at least one side surface of a die pad and a lead portion with solder.

本発明は、ダイパッドとリード部とを有するリードフレームと、リードフレームのダイパッド上に載置された半導体素子と、リードフレームのリード部と半導体素子とを電気的に接続する導電部と、リードフレーム、半導体素子、および導電部を封止する封止樹脂部とを備え、リードフレームのダイパッドおよびリード部のうち少なくとも一方は、外方に露出する底面と、この底面に連なるとともに外方に露出する側面とを有し、ダイパッドおよびリード部のうち少なくとも一方の側面に、はんだを上方に導く多数の案内路を形成したことを特徴とする半導体装置である。   The present invention relates to a lead frame having a die pad and a lead part, a semiconductor element mounted on the die pad of the lead frame, a conductive part electrically connecting the lead part of the lead frame and the semiconductor element, and a lead frame , A semiconductor element, and a sealing resin portion that seals the conductive portion, and at least one of the die pad and the lead portion of the lead frame is exposed to the outside and is connected to the bottom surface and exposed to the outside. The semiconductor device is characterized in that a plurality of guide paths for guiding the solder upward are formed on at least one side surface of the die pad and the lead portion.

本発明は、各案内路は、側面に形成された縦溝からなることを特徴とする半導体装置である。   The present invention is the semiconductor device characterized in that each guide path includes a vertical groove formed on a side surface.

本発明は、各案内路は、側面に形成された傾斜溝からなることを特徴とする半導体装置である。   The present invention is the semiconductor device characterized in that each guide path includes an inclined groove formed on a side surface.

本発明は、底面に、側面に開口する凹部が設けられていることを特徴とする半導体装置である。   The present invention is a semiconductor device characterized in that a recess opening on a side surface is provided on a bottom surface.

本発明は、側面は、その間に凹部を介して互いに分離した一対の側面部分からなり、各側面部分に、それぞれ多数の案内路が形成されていることを特徴とする半導体装置である。   The present invention is a semiconductor device characterized in that the side surface is composed of a pair of side surface portions separated from each other via a recess, and a plurality of guide paths are formed in each side surface portion.

本発明は、半導体素子を取り囲むとともに樹脂凹部を有する外側樹脂部を更に備え、封止樹脂部は、この外側樹脂部の樹脂凹部内に充填されていることを特徴とする半導体装置である。   The present invention is a semiconductor device characterized in that it further includes an outer resin portion surrounding the semiconductor element and having a resin recess, and the sealing resin portion is filled in the resin recess of the outer resin portion.

本発明は、半導体装置の製造方法において、複数のダイパッドと複数のリード部とを有するリードフレームを準備する工程と、リードフレームの各ダイパッド上に半導体素子を載置する工程と、リードフレームの各リード部と各半導体素子とを導電部により接続する工程と、リードフレーム、半導体素子、および導電部を封止樹脂部により樹脂封止する工程と、各半導体素子毎にリードフレームを切断する工程とを備え、リードフレームのダイパッドおよびリード部のうち少なくとも一方は、外方に露出する底面と、この底面に連なるとともに外方に露出する側面とを有し、リードフレームを切断する工程において、各ダイパッドおよび各リード部のうち少なくとも一方の側面に、はんだを上方に導く多数の案内路が形成されることを特徴とする半導体装置の製造方法である。   The present invention relates to a method of manufacturing a semiconductor device, a step of preparing a lead frame having a plurality of die pads and a plurality of lead portions, a step of placing a semiconductor element on each die pad of the lead frame, and each of the lead frames A step of connecting the lead portion and each semiconductor element with the conductive portion, a step of resin-sealing the lead frame, the semiconductor element, and the conductive portion with a sealing resin portion, and a step of cutting the lead frame for each semiconductor element. And at least one of the die pad and the lead portion of the lead frame has a bottom surface that is exposed to the outside and a side surface that is continuous with the bottom surface and is exposed to the outside, and each die pad in the step of cutting the lead frame And a plurality of guide paths for guiding the solder upward are formed on at least one side surface of each lead portion. That is a method of manufacturing a semiconductor device.

本発明によれば、リードフレームのリード部のうち外方に露出する側面に、はんだを上方に導く多数の案内路を形成したので、リードフレームのリード部の側面を、はんだで濡らすことが容易となる。   According to the present invention, since many guide paths for guiding the solder upward are formed on the side surface of the lead frame that is exposed to the outside, it is easy to wet the side surface of the lead portion of the lead frame with the solder. It becomes.

本発明の第1の実施の形態による半導体装置を示す斜視図。1 is a perspective view showing a semiconductor device according to a first embodiment of the present invention. 本発明の第1の実施の形態による半導体装置を示す断面図(図1のII−II線断面図)。Sectional drawing which shows the semiconductor device by the 1st Embodiment of this invention (II-II sectional view taken on the line of FIG. 1). 本発明の第1の実施の形態による半導体装置を示す側面図(図1のIII方向矢視図)。The side view which shows the semiconductor device by the 1st Embodiment of this invention (III direction arrow line view of FIG. 1). 本発明の第1の実施の形態による半導体装置を示す底面図(図1のIV方向矢視図)。1 is a bottom view showing a semiconductor device according to a first embodiment of the present invention (viewed in the direction of arrows IV in FIG. 1). 本発明の第1の実施の形態による半導体装置の一変形例を示す側面図(図3に対応する図)。The side view which shows the modification of the semiconductor device by the 1st Embodiment of this invention (the figure corresponding to FIG. 3). リードフレームの製造方法を示す図。The figure which shows the manufacturing method of a lead frame. 本発明の第1の実施の形態による半導体装置に用いられるリードフレームを示す平面図。1 is a plan view showing a lead frame used in a semiconductor device according to a first embodiment of the present invention. 本発明の第1の実施の形態による半導体装置の製造方法を示す図。The figure which shows the manufacturing method of the semiconductor device by the 1st Embodiment of this invention. リードフレームを切断する工程を示す図。The figure which shows the process of cut | disconnecting a lead frame. 本発明の第1の実施の形態による半導体装置が配線基板上に実装されている状態を示す断面図。Sectional drawing which shows the state by which the semiconductor device by the 1st Embodiment of this invention is mounted on the wiring board. 本発明の第2の実施の形態による半導体装置を示す斜視図。The perspective view which shows the semiconductor device by the 2nd Embodiment of this invention. 本発明の第2の実施の形態による半導体装置を示す断面図(図11のXII−XII線断面図)。Sectional drawing which shows the semiconductor device by the 2nd Embodiment of this invention (XII-XII sectional view taken on the line of FIG. 11). 本発明の第2の実施の形態による半導体装置を示す側面図(図11のXIII方向矢視図)。The side view which shows the semiconductor device by the 2nd Embodiment of this invention (XIII direction arrow line view of FIG. 11). 本発明の第2の実施の形態による半導体装置を示す底面図(図11のXIV方向矢視図)。The bottom view which shows the semiconductor device by the 2nd Embodiment of this invention (XIV direction arrow line view of FIG. 11). 本発明の第2の実施の形態による半導体装置に用いられるリードフレームを示す平面図。FIG. 6 is a plan view showing a lead frame used in a semiconductor device according to a second embodiment of the present invention. 本発明の第3の実施の形態による半導体装置を示す斜視図。The perspective view which shows the semiconductor device by the 3rd Embodiment of this invention. 本発明の第3の実施の形態による半導体装置を示す断面図(図16のXVII−XVII線断面図)。Sectional drawing which shows the semiconductor device by the 3rd Embodiment of this invention (XVII-XVII sectional view taken on the line of FIG. 16). 本発明の第3の実施の形態による半導体装置を示す側面図(図16のXVIII方向矢視図)。The side view which shows the semiconductor device by the 3rd Embodiment of this invention (XVIII direction arrow line view of FIG. 16). 本発明の第3の実施の形態による半導体装置を示す底面図(図16のXIX方向矢視図)。The bottom view which shows the semiconductor device by the 3rd Embodiment of this invention (XIX direction arrow line view of FIG. 16). 本発明の第3の実施の形態による半導体装置に用いられるリードフレームを示す平面図。FIG. 6 is a plan view showing a lead frame used in a semiconductor device according to a third embodiment of the present invention. 本発明の第4の実施の形態による半導体装置を示す斜視図。The perspective view which shows the semiconductor device by the 4th Embodiment of this invention. 本発明の第4の実施の形態による半導体装置を示す断面図(図21のXXII−XXII線断面図)。Sectional drawing which shows the semiconductor device by the 4th Embodiment of this invention (XXII-XXII sectional view taken on the line of FIG. 21). 本発明の第4の実施の形態による半導体装置を示す側面図(図21のXXIII方向矢視図)。The side view which shows the semiconductor device by the 4th Embodiment of this invention (XXIII direction arrow line view of FIG. 21). 本発明の第4の実施の形態による半導体装置を示す底面図(図21のXXIV方向矢視図)。The bottom view which shows the semiconductor device by the 4th Embodiment of this invention (XXIV direction arrow line view of FIG. 21). 本発明の第4の実施の形態による半導体装置に用いられるリードフレームを示す平面図。FIG. 6 is a plan view showing a lead frame used in a semiconductor device according to a fourth embodiment of the present invention.

第1の実施の形態
以下、本発明の第1の実施の形態について、図1乃至図10を参照して説明する。
First Embodiment Hereinafter, a first embodiment of the present invention will be described with reference to FIGS.

半導体装置の構成
まず、図1乃至図4により、本発明による半導体装置の第1の実施の形態について説明する。図1乃至図4は、本発明の第1の実施の形態による半導体装置を示す図である。
Configuration of Semiconductor Device First, a first embodiment of a semiconductor device according to the present invention will be described with reference to FIGS. 1 to 4 are views showing a semiconductor device according to a first embodiment of the present invention.

図1乃至図4に示すように、半導体装置20は、ダイパッド25とリード部26、26とを有するリードフレーム10と、リードフレーム10のダイパッド25上に載置された半導体素子21と、リードフレーム10と半導体素子21とを電気的に接続する一対のボンディングワイヤ(導電部)22とを備えている。   As shown in FIGS. 1 to 4, the semiconductor device 20 includes a lead frame 10 having a die pad 25 and lead portions 26, 26, a semiconductor element 21 placed on the die pad 25 of the lead frame 10, and a lead frame. 10 and a semiconductor element 21 are provided with a pair of bonding wires (conductive portions) 22.

また、半導体素子21を取り囲むように、樹脂凹部23aを有する外側樹脂部23が設けられている。この外側樹脂部23は、リードフレーム10と一体化されている。さらに、リードフレーム10、半導体素子21、およびボンディングワイヤ22は、透光性の封止樹脂部24によって封止されている。この封止樹脂部24は、外側樹脂部23の樹脂凹部23a内に充填されている。以下、このような半導体装置20を構成する各構成部材について、順次説明する。   An outer resin portion 23 having a resin recess 23 a is provided so as to surround the semiconductor element 21. The outer resin portion 23 is integrated with the lead frame 10. Further, the lead frame 10, the semiconductor element 21, and the bonding wire 22 are sealed with a light-transmitting sealing resin portion 24. The sealing resin portion 24 is filled in the resin recess 23 a of the outer resin portion 23. Hereinafter, the respective constituent members constituting such a semiconductor device 20 will be sequentially described.

半導体素子21としては、従来一般に用いられている各種半導体素子を使用することが可能であるが、とりわけLED素子を好適に用いることができる。この場合、LED素子からなる半導体素子21は、発光層として例えばGaP、GaAs、GaAlAs、GaAsP、AlInGaP、またはInGaN等の化合物半導体単結晶からなる材料を適宜選ぶことにより、紫外光から赤外光に渡る発光波長を選択することができる。以下、半導体素子21がLED素子からなる場合を例にとって説明する。   As the semiconductor element 21, various semiconductor elements generally used in the past can be used. In particular, an LED element can be preferably used. In this case, the semiconductor element 21 made of LED elements changes from ultraviolet light to infrared light by appropriately selecting a material made of a compound semiconductor single crystal such as GaP, GaAs, GaAlAs, GaAsP, AlInGaP, or InGaN as the light emitting layer. The light emission wavelength across can be selected. Hereinafter, a case where the semiconductor element 21 is formed of an LED element will be described as an example.

半導体素子21は、一対の端子部21a、21aを有している。また、半導体素子21は、はんだまたはダイボンディングペーストにより、外側樹脂部23の樹脂凹部23a内においてダイパッド25上(反射用めっき層12上)に固定されている。なお、ダイボンディングペーストを用いる場合、耐光性のあるエポキシ樹脂やシリコーン樹脂からなるダイボンディングペーストを選択することが可能である。   The semiconductor element 21 has a pair of terminal portions 21a and 21a. The semiconductor element 21 is fixed on the die pad 25 (on the reflective plating layer 12) in the resin recess 23a of the outer resin portion 23 by solder or die bonding paste. When using a die bonding paste, it is possible to select a die bonding paste made of an epoxy resin or a silicone resin having light resistance.

リードフレーム10は、半導体素子21を載置する載置面11aを有する本体部11と、本体部11の表面に形成され、半導体素子21からの光を反射するための反射層として機能する反射用めっき層12とを有している。   The lead frame 10 is formed on the surface of the main body 11 having a mounting surface 11 a on which the semiconductor element 21 is mounted, and functions as a reflective layer for reflecting light from the semiconductor element 21. And a plating layer 12.

このうち本体部11は金属板からなっている。本体部11を構成する金属板の材料としては、例えば銅、銅合金、42合金(Ni41%のFe合金)等を挙げることができる。この本体部11の厚みは、半導体装置の構成にもよるが、0.05mm〜0.5mmとすることが好ましい。   Of these, the main body 11 is made of a metal plate. Examples of the material of the metal plate constituting the main body 11 include copper, copper alloy, 42 alloy (Ni 41% Fe alloy), and the like. The thickness of the main body 11 is preferably 0.05 mm to 0.5 mm, although it depends on the configuration of the semiconductor device.

反射用めっき層12は、半導体素子21(LED素子)からの光を反射するための反射層として機能するものであり、リードフレーム10の最表面側に位置している。この反射用めっき層12は、反射機能のほかに、ダイボンディング性、ワイヤーボンディング性を有することが望ましく、例えば銀めっき層からなっており、可視光の反射率が高いものを用いらることが好ましい。また、反射用めっき層12のめっき厚は、1〜10μmとされることが望ましい。   The reflective plating layer 12 functions as a reflective layer for reflecting light from the semiconductor element 21 (LED element), and is located on the outermost surface side of the lead frame 10. The reflective plating layer 12 desirably has die bonding properties and wire bonding properties in addition to the reflection function, and is made of, for example, a silver plating layer and having a high visible light reflectance. preferable. The plating thickness of the reflective plating layer 12 is desirably 1 to 10 μm.

また、リードフレーム10は、半導体素子21を載置するダイパッド25と、ダイパッド25から離間した一対のリード部26、26とを有している。これらダイパッド25とリード部26、26との間には、外側樹脂部23が充填されており、ダイパッド25とリード部26、26とは互いに電気的に絶縁されている。ダイパッド25は、半導体装置20の外方に露出する底面27を有している。また各リード部26は、半導体装置20の外方に露出する底面28と、この底面28に連なるとともに半導体装置20の外方に露出する側面29とを有している。半導体装置20の底面27と、各リード部26の底面28とは、同一平面上に位置している。   In addition, the lead frame 10 includes a die pad 25 on which the semiconductor element 21 is placed and a pair of lead portions 26 and 26 that are separated from the die pad 25. The outer resin portion 23 is filled between the die pad 25 and the lead portions 26 and 26, and the die pad 25 and the lead portions 26 and 26 are electrically insulated from each other. The die pad 25 has a bottom surface 27 exposed to the outside of the semiconductor device 20. Each lead portion 26 has a bottom surface 28 exposed to the outside of the semiconductor device 20 and a side surface 29 continuous with the bottom surface 28 and exposed to the outside of the semiconductor device 20. The bottom surface 27 of the semiconductor device 20 and the bottom surface 28 of each lead portion 26 are located on the same plane.

底面28には、はんだが濡れるような表面処理が行なわれている(図示せず)。このような表面処理としては、銀めっきやプレはんだめっきなどがある。一括処理が可能なため、銀めっきなど、反射用めっき層12と同種の表面処理が望ましい。   The bottom surface 28 is subjected to a surface treatment so that the solder gets wet (not shown). Examples of such surface treatment include silver plating and pre-solder plating. Since batch processing is possible, the same type of surface treatment as that of the reflective plating layer 12 such as silver plating is desirable.

本実施の形態において、各リード部26の側面29に、半導体装置20を実装する際に、底面28に付着したはんだを上方に導く多数の案内路43が形成されている。図1乃至図4において、各案内路43は、リード部26の側面29に形成された縦溝44からなっており、この縦溝44は、側面29の下端から上端まで延びている。なお、はんだを底面28側から上方に向けて効果的に導くために、各縦溝44の幅を0.1μm〜1μmとし、各縦溝44の深さを0.1μm〜3μmとし、隣接する縦溝44間のピッチを0.5μm〜20μmとすることが好ましい。   In the present embodiment, a large number of guide paths 43 are formed on the side surfaces 29 of the lead portions 26 to guide the solder attached to the bottom surface 28 upward when the semiconductor device 20 is mounted. 1 to 4, each guide path 43 includes a vertical groove 44 formed on a side surface 29 of the lead portion 26, and the vertical groove 44 extends from the lower end to the upper end of the side surface 29. In order to effectively guide the solder upward from the bottom surface 28 side, the width of each vertical groove 44 is set to 0.1 μm to 1 μm, and the depth of each vertical groove 44 is set to 0.1 μm to 3 μm. It is preferable that the pitch between the vertical grooves 44 be 0.5 μm to 20 μm.

なお、図5の変形例に示すように、各案内路43は、リード部26の側面29に形成された傾斜溝45からなっていても良い。この場合、各傾斜溝45は、底面28に対して10°以上の傾斜角を有することが好ましい。なお、底面28に対する傾斜溝45の角度が10°未満であると、はんだを上方に十分に導くことができないおそれがある。また、図5において、各傾斜溝45の幅を0.1μm〜1μmとし、各傾斜溝45の深さを0.1μm〜3μmとし、隣接する傾斜溝45間のピッチを0.5μm〜20μmとすることが好ましい。なお、図5において、各傾斜溝45はそれぞれ直線からなっているが、これに限らず、各傾斜溝45がそれぞれ弧状の曲線からなっていても良い。   As shown in the modification of FIG. 5, each guide path 43 may include an inclined groove 45 formed on the side surface 29 of the lead portion 26. In this case, each inclined groove 45 preferably has an inclination angle of 10 ° or more with respect to the bottom surface 28. If the angle of the inclined groove 45 with respect to the bottom surface 28 is less than 10 °, the solder may not be sufficiently guided upward. In FIG. 5, the width of each inclined groove 45 is 0.1 μm to 1 μm, the depth of each inclined groove 45 is 0.1 μm to 3 μm, and the pitch between adjacent inclined grooves 45 is 0.5 μm to 20 μm. It is preferable to do. In FIG. 5, each inclined groove 45 is a straight line. However, the present invention is not limited to this, and each inclined groove 45 may be an arcuate curve.

一方、各ボンディングワイヤ22は、例えば金等の導電性の良い材料からなり、それぞれその一端が半導体素子21の端子部21aに接続されるとともに、その他端がリードフレーム10のリード部26に接続されている。   On the other hand, each bonding wire 22 is made of a material having good conductivity such as gold, and one end thereof is connected to the terminal portion 21a of the semiconductor element 21 and the other end thereof is connected to the lead portion 26 of the lead frame 10. ing.

外側樹脂部23は、例えばリードフレーム10上に熱可塑性樹脂または熱硬化性樹脂を例えば射出成形またはトランスファ成形することにより形成されたものである。外側樹脂部23の形状は、射出成形またはトランスファ成形に使用する金型の設計により、様々に実現することが可能である。例えば、外側樹脂部23の全体形状を、図1乃至図4に示すように直方体としても良く、あるいは円筒形または錐形等の形状とすることも可能である。また樹脂凹部23aの底面は、矩形、円形、楕円形または多角形等とすることができる。樹脂凹部23aの側壁の断面形状は、図2のように直線から構成されていても良いし、あるいは曲線から構成されていてもよい。   The outer resin portion 23 is formed by, for example, injection molding or transfer molding of a thermoplastic resin or a thermosetting resin on the lead frame 10. The shape of the outer resin portion 23 can be variously realized by designing a mold used for injection molding or transfer molding. For example, the overall shape of the outer resin portion 23 may be a rectangular parallelepiped as shown in FIGS. 1 to 4, or may be a cylindrical shape or a conical shape. The bottom surface of the resin recess 23a can be rectangular, circular, elliptical, polygonal, or the like. The cross-sectional shape of the side wall of the resin recess 23a may be constituted by a straight line as shown in FIG. 2, or may be constituted by a curve.

外側樹脂部23に使用される熱可塑性樹脂または熱硬化性樹脂については、特に耐熱性、耐候性および機械的強度の優れたものを選ぶことが望ましい。熱可塑性樹脂の種類としては、ポリアミド、ポリフタルアミド、ポリフェニレンサルファイド、液晶ポリマー、ポリエーテルサルホン、シリコーン、エポキシ、ポリウレタン、ポリエーテルイミドおよびポリブチレンテレフタレート等を使用することができる。さらにまた、これらの樹脂中に光反射剤として、二酸化チタン、二酸化ジルコニウム、チタン酸カリウム、窒化アルミニウムおよび窒化ホウ素のうちいずれかを添加することによって、樹脂凹部23aの底面及び側面において、半導体素子21(LED素子)からの光の反射率を増大させ、半導体装置20全体の光取り出し効率を増大させることが可能となる。   Regarding the thermoplastic resin or thermosetting resin used for the outer resin portion 23, it is particularly preferable to select a resin having excellent heat resistance, weather resistance and mechanical strength. As the kind of the thermoplastic resin, polyamide, polyphthalamide, polyphenylene sulfide, liquid crystal polymer, polyether sulfone, silicone, epoxy, polyurethane, polyetherimide, polybutylene terephthalate, and the like can be used. Furthermore, by adding any one of titanium dioxide, zirconium dioxide, potassium titanate, aluminum nitride and boron nitride as a light reflecting agent in these resins, the semiconductor element 21 is formed on the bottom and side surfaces of the resin recess 23a. The reflectance of light from the (LED element) can be increased, and the light extraction efficiency of the entire semiconductor device 20 can be increased.

封止樹脂部24としては、光の取り出し効率を向上させるために、半導体素子21の発光波長において光透過率が高く、また屈折率が高い材料を選択するのが望ましい。したがって耐熱性、耐候性、及び機械的強度が高い特性を満たす樹脂として、エポキシ樹脂やシリコーン樹脂を選択することが可能である。特に、半導体素子21として高輝度LEDを用いる場合、封止樹脂部24が強い光にさらされるため、封止樹脂部24は高い耐候性を有するシリコーン樹脂からなることが好ましい。   As the sealing resin portion 24, it is desirable to select a material having a high light transmittance and a high refractive index at the emission wavelength of the semiconductor element 21 in order to improve the light extraction efficiency. Therefore, it is possible to select an epoxy resin or a silicone resin as a resin that satisfies the characteristics of high heat resistance, weather resistance, and mechanical strength. In particular, when a high-brightness LED is used as the semiconductor element 21, the sealing resin portion 24 is preferably made of a silicone resin having high weather resistance because the sealing resin portion 24 is exposed to strong light.

リードフレームの製造方法
次に、図1乃至図4に示す半導体装置20に用いられるリードフレーム10の製造方法について、図6(a)−(e)を用いて説明する。
Method for Manufacturing Lead Frame Next, a method for manufacturing the lead frame 10 used in the semiconductor device 20 shown in FIGS. 1 to 4 will be described with reference to FIGS.

まず図6(a)に示すように、金属基板からなる本体部11を準備する。この本体部11としては、上述のように銅、銅合金、42合金(Ni41%のFe合金)等からなる金属基板を使用することができる。なお本体部11は、その両面に対して脱脂等を行い洗浄処理を施したものを使用することが好ましい。   First, as shown in FIG. 6A, a main body 11 made of a metal substrate is prepared. As the main body 11, a metal substrate made of copper, copper alloy, 42 alloy (Ni 41% Fe alloy) or the like can be used as described above. In addition, it is preferable to use what the main-body part 11 performed the degreasing | defatting etc. on both surfaces, and performed the washing process.

次に、本体部11の表裏に感光性レジストを塗布、乾燥し、これを所望のフォトマスクを介して露光した後、現像してエッチング用レジスト層32、33を形成する(図6(b))。なお感光性レジストとしては、従来公知のものを使用することができる。   Next, a photosensitive resist is applied to the front and back surfaces of the main body 11 and dried, exposed through a desired photomask, and then developed to form etching resist layers 32 and 33 (FIG. 6B). ). In addition, a conventionally well-known thing can be used as a photosensitive resist.

次に、エッチング用レジスト層32、33を耐腐蝕膜として本体部11に腐蝕液でエッチングを施す(図6(c))。腐蝕液は、使用する本体部11の材質に応じて適宜選択することができ、例えば、本体部11として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、本体部11の両面からスプレーエッチングにて行うことができる。   Next, the etching resist layers 32 and 33 are used as an anticorrosion film, and the main body 11 is etched with an etching solution (FIG. 6C). The corrosive liquid can be appropriately selected according to the material of the main body 11 to be used. For example, when copper is used as the main body 11, an aqueous ferric chloride solution is usually used and sprayed from both surfaces of the main body 11. It can be performed by etching.

次いで、エッチング用レジスト層32、33を剥離して除去する。このようにして、ダイパッド25と、ダイパッド25から離間した一対のリード部26、26とが得られる(図6(d))。   Next, the etching resist layers 32 and 33 are peeled and removed. In this way, the die pad 25 and the pair of lead portions 26 and 26 separated from the die pad 25 are obtained (FIG. 6D).

次に、電解めっきを施すことにより本体部11上に金属を析出させて、本体部11上に金属(例えば銀)を析出させて、例えば銀めっき層からなる反射用めっき層12を形成する。この場合、反射用めっき層12を形成する電解めっき用めっき液としては、シアン化銀およびシアン化カリウムを主成分とした銀めっき液を用いることができる。このようにして、半導体装置20に用いられるリードフレーム10を得ることができる(図6(e))。この際、底面28の処理も同時に行なうことが、工程を短縮するうえで望ましい。反射用めっき層12を構成する金属のめっき層は、部分めっきに限らず、全面めっきでも良い。   Next, by performing electroplating, a metal is deposited on the main body 11 and a metal (for example, silver) is deposited on the main body 11 to form a reflective plating layer 12 made of, for example, a silver plating layer. In this case, a silver plating solution mainly composed of silver cyanide and potassium cyanide can be used as the plating solution for electrolytic plating for forming the reflective plating layer 12. Thus, the lead frame 10 used for the semiconductor device 20 can be obtained (FIG. 6E). At this time, it is desirable to simultaneously perform the processing of the bottom surface 28 in order to shorten the process. The metal plating layer constituting the reflective plating layer 12 is not limited to partial plating, and may be full plating.

このようにして得られたリードフレーム10は、図7に示すように、複数のダイパッド25と複数のリード部26とを有する多面付リードフレームからなっている。図7において、複数のダイパッド25および複数のリード部26は、タイバー16を介して互いに連結されている。なお、図7中、斜線部は反射用めっき層12を示しており、二点鎖線は、1つの半導体装置20に対応する領域を示している。   The lead frame 10 obtained in this way is composed of a multi-faced lead frame having a plurality of die pads 25 and a plurality of lead portions 26, as shown in FIG. In FIG. 7, a plurality of die pads 25 and a plurality of lead portions 26 are connected to each other via tie bars 16. In FIG. 7, the hatched portion indicates the reflective plating layer 12, and the alternate long and two short dashes line indicates a region corresponding to one semiconductor device 20.

半導体装置の製造方法
次に、図1乃至図4に示す半導体装置20の製造方法について、図8(a)−(g)および図9(a)−(b)により説明する。
Manufacturing Method of Semiconductor Device Next, a manufacturing method of the semiconductor device 20 shown in FIGS. 1 to 4 will be described with reference to FIGS. 8 (a)-(g) and FIGS. 9 (a)-(b).

まず、上述した工程により(図6(a)−(e))、複数のダイパッド25と複数のリード部26とを有するリードフレーム10(多面付リードフレーム)(図7参照)を作製する(図8(a))。   First, the lead frame 10 (multi-face lead frame) (see FIG. 7) having a plurality of die pads 25 and a plurality of lead portions 26 is manufactured by the above-described steps (FIGS. 6A to 6E) (see FIG. 7). 8 (a)).

次に、このリードフレーム10に対して熱硬化性樹脂を射出成形またはトランスファ成形することにより、外側樹脂部23を形成する(図8(b))。これにより、外側樹脂部23とリードフレーム10とが一体に形成される。またこのとき、射出成形またはトランスファ成形に使用する金型を適宜設計することにより、外側樹脂部23に樹脂凹部23aを形成するとともに、この樹脂凹部23a内において反射用めっき層12が外方(上方)に露出するようにする。   Next, the outer resin portion 23 is formed by injection molding or transfer molding of a thermosetting resin to the lead frame 10 (FIG. 8B). Thereby, the outer side resin part 23 and the lead frame 10 are integrally formed. At this time, by appropriately designing a mold used for injection molding or transfer molding, a resin recess 23a is formed in the outer resin portion 23, and the reflective plating layer 12 is outward (upward) in the resin recess 23a. ) To be exposed.

次に、リードフレーム10の本体部11の載置面11a上(反射用めっき層12上)に、半導体素子21を搭載する。この場合、はんだまたはダイボンディングペーストを用いて、半導体素子21を本体部11の載置面11a上(反射用めっき層12上)に載置して固定する(ダイアタッチ工程)(図8(c))。   Next, the semiconductor element 21 is mounted on the mounting surface 11 a (on the reflective plating layer 12) of the main body 11 of the lead frame 10. In this case, the semiconductor element 21 is mounted and fixed on the mounting surface 11a (on the reflective plating layer 12) of the main body 11 using a solder or a die bonding paste (die attach step) (FIG. 8 (c). )).

次に、半導体素子21の各端子部21aと、本体部11の各リード部26とを、ボンディングワイヤ22によって互いに電気的に接続する(ワイヤボンディング工程)(図8(d))。   Next, each terminal part 21a of the semiconductor element 21 and each lead part 26 of the main body part 11 are electrically connected to each other by a bonding wire 22 (wire bonding process) (FIG. 8D).

その後、外側樹脂部23の樹脂凹部23a内に封止樹脂部24を充填し、封止樹脂部24によりリードフレーム10、半導体素子21、およびボンディングワイヤ22を封止する(図8(e))。   Thereafter, the sealing resin portion 24 is filled in the resin concave portion 23a of the outer resin portion 23, and the lead frame 10, the semiconductor element 21, and the bonding wire 22 are sealed by the sealing resin portion 24 (FIG. 8E). .

次に、各半導体素子21間の外側樹脂部23をダイシングすることにより、リードフレーム10を各半導体素子21毎に分離する(図8(f))。この際、まずリードフレーム10をダイシングテープ37上に載置して固定し、その後、例えばダイヤモンド砥石からなるブレード38を回転させながら、図8(f)の紙面に対して垂直な方向(すなわち図7の矢印L方向)に移動させることにより、各半導体素子21間の外側樹脂部23を切断する。   Next, the outer resin portion 23 between the semiconductor elements 21 is diced to separate the lead frame 10 for each semiconductor element 21 (FIG. 8F). At this time, the lead frame 10 is first placed and fixed on the dicing tape 37, and then, for example, while rotating a blade 38 made of, for example, a diamond grindstone, a direction perpendicular to the paper surface of FIG. 7 in the direction of arrow L), the outer resin portion 23 between the semiconductor elements 21 is cut.

この際、リードフレーム10の各リード部26には、底面28に連なるとともに外方に露出する側面29が形成される。また、各リード部26の側面29に、はんだを上方に導く多数の案内路43が形成される。すなわちブレード38の砥粒により、リード部26の切断面(側面29)に研磨キズが生じ、この研磨キズが多数の案内路43を構成する。   At this time, each lead portion 26 of the lead frame 10 is formed with a side surface 29 that continues to the bottom surface 28 and is exposed to the outside. A large number of guide paths 43 are formed on the side surfaces 29 of the lead portions 26 to guide the solder upward. That is, the abrasive grains of the blade 38 cause polishing scratches on the cut surface (side surface 29) of the lead portion 26, and the polishing scratches constitute a number of guide paths 43.

なお、リードフレーム10を切断する際、図9(a)に示すように、リードフレーム10の高さ位置をブレード38の中心近傍にもってくることにより、ブレード38による研磨キズが略垂直になり、縦溝44からなる案内路43(図3参照)を形成することができる。他方、図9(b)に示すように、リードフレーム10の高さ位置をブレード38の回転中心から離した場合、ブレード38による研磨キズが斜めになり、傾斜溝45からなる案内路43(図5参照)を形成することができる。   When cutting the lead frame 10, as shown in FIG. 9A, by bringing the height position of the lead frame 10 near the center of the blade 38, the polishing scratches by the blade 38 become substantially vertical, A guide path 43 (see FIG. 3) composed of the longitudinal grooves 44 can be formed. On the other hand, as shown in FIG. 9B, when the height position of the lead frame 10 is separated from the rotation center of the blade 38, the polishing scratches by the blade 38 become oblique, and the guide path 43 (see FIG. 5) can be formed.

なお、縦溝44または傾斜溝45の幅、深さおよびピッチは、ブレード38の砥粒の粒子サイズを適宜設定することにより、コントロールすることができる。   The width, depth, and pitch of the vertical groove 44 or the inclined groove 45 can be controlled by appropriately setting the particle size of the abrasive grains of the blade 38.

このようにして、図1乃至図4に示す半導体装置20を得ることができる(図8(g))。   In this way, the semiconductor device 20 shown in FIGS. 1 to 4 can be obtained (FIG. 8G).

本実施の形態の作用効果
次にこのような構成からなる本実施の形態の作用について、図10を用いて説明する。図10は、半導体装置が配線基板上に実装されている状態を示す断面図である。
Operation and Effect of the Present Embodiment Next , the operation of the present embodiment having such a configuration will be described with reference to FIG. FIG. 10 is a cross-sectional view showing a state where the semiconductor device is mounted on a wiring board.

図10に示すように、本実施の形態による半導体装置20を配線基板51上に配置して実装する。このような配線基板51は、基板本体52と、基板本体52上に形成された一対の配線端子部53、53とを有している。このうち各配線端子部53は、それぞれ接続はんだ部54を介して、対応するリード部26の底面28に接続されている。   As shown in FIG. 10, the semiconductor device 20 according to the present embodiment is arranged and mounted on a wiring board 51. Such a wiring substrate 51 includes a substrate body 52 and a pair of wiring terminal portions 53 and 53 formed on the substrate body 52. Among these, each wiring terminal portion 53 is connected to the bottom surface 28 of the corresponding lead portion 26 via a connection solder portion 54.

このように、接続はんだ部54を用いて半導体装置20を配線基板51に実装する際、溶融したはんだ(接続はんだ部54)を各リード部26の底面28に付着させる。このとき、溶融したはんだは、毛細管現象により底面28から多数の案内路43(縦溝44)を伝わって側面29を上昇する。その後、上昇したはんだは、側面29上で冷却されて固化し、側面29が全面的にはんだで覆われる。   As described above, when the semiconductor device 20 is mounted on the wiring board 51 using the connection solder portion 54, the molten solder (connection solder portion 54) is attached to the bottom surface 28 of each lead portion 26. At this time, the melted solder travels along the many guide paths 43 (vertical grooves 44) from the bottom surface 28 by the capillary phenomenon, and ascends the side surface 29. Thereafter, the raised solder is cooled and solidified on the side surface 29, and the side surface 29 is entirely covered with the solder.

このように本実施の形態によれば、リード部26の側面29に、はんだを上方に導く多数の案内路43を形成したので、リード部26のうち外方に露出する側面29を、容易にはんだで覆うことができる。これにより、底面28のみにはんだが付着している場合と比べて、半導体装置20を配線基板51に実装する強度を向上させることができ、半導体装置20の実装信頼性が向上する。   As described above, according to the present embodiment, since many guide paths 43 for guiding the solder upward are formed on the side surface 29 of the lead portion 26, the side surface 29 exposed to the outside of the lead portion 26 can be easily formed. Can be covered with solder. Thereby, compared with the case where the solder has adhered only to the bottom face 28, the intensity | strength which mounts the semiconductor device 20 in the wiring board 51 can be improved, and the mounting reliability of the semiconductor device 20 improves.

また本実施の形態によれば、半導体装置20が配線基板51に実装されているか否かを容易に目視確認することができるので、実装検査を容易に行うことができる。   Further, according to the present embodiment, it is possible to easily visually check whether or not the semiconductor device 20 is mounted on the wiring board 51, so that the mounting inspection can be easily performed.

また本実施の形態によれば、半導体装置20を配線基板51から取り外す必要が生じた場合、側面29を加熱することによって接続はんだ部54を溶融させ、配線端子部53と底面28とを引き離すことができるので、半導体装置20を容易に交換することができる。   Further, according to the present embodiment, when it is necessary to remove the semiconductor device 20 from the wiring substrate 51, the connection solder portion 54 is melted by heating the side surface 29, and the wiring terminal portion 53 and the bottom surface 28 are separated. Therefore, the semiconductor device 20 can be easily replaced.

さらに本実施の形態によれば、リードフレーム10を切断するのと同時に側面29に多数の案内路43が形成されるので、案内路43を形成するための工程を別途設ける必要がなく、製造コストが上昇することもない。   Furthermore, according to the present embodiment, since a large number of guide paths 43 are formed on the side surface 29 at the same time when the lead frame 10 is cut, there is no need to provide a separate process for forming the guide paths 43, and the manufacturing cost is reduced. Will not rise.

第2の実施の形態
次に、本発明の第2の実施の形態について図11乃至図15を参照して説明する。図11乃至図15は、本発明の第2の実施の形態を示す図である。図11乃至図15に示す第2の実施の形態は、リード部26の底面28に、側面29に開口する凹部61が設けられている点が異なるものであり、他の構成は上述した第1の実施の形態と同一である。図11乃至図15において、図1乃至図10に示す第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
Second Embodiment Next, a second embodiment of the present invention will be described with reference to FIGS. 11 to 15 are views showing a second embodiment of the present invention. The second embodiment shown in FIGS. 11 to 15 is different from the first embodiment in that the bottom surface 28 of the lead portion 26 is provided with a recess 61 that opens to the side surface 29. Other configurations are the same as those of the first embodiment described above. This is the same as the embodiment. 11 to 15, the same parts as those of the first embodiment shown in FIGS. 1 to 10 are denoted by the same reference numerals, and detailed description thereof is omitted.

図11乃至図14に示す半導体装置20Aにおいて、リード部26の底面28に、直方体状の凹部61が設けられている。凹部61は、底面28および側面29に開口する一方、ダイパッド25側には開口していない。このことにより、外側樹脂部23を形成する際(図8(b)参照)、凹部61の内部に外側樹脂部23が進入しないようになっている。なお、凹部61を側面から見た形状は、図13に示すように長方形のほか、半円状、半楕円状または多角形状であっても良い。   In the semiconductor device 20 </ b> A shown in FIGS. 11 to 14, a rectangular parallelepiped recess 61 is provided on the bottom surface 28 of the lead portion 26. The recess 61 opens to the bottom surface 28 and the side surface 29, but does not open to the die pad 25 side. This prevents the outer resin portion 23 from entering the recess 61 when the outer resin portion 23 is formed (see FIG. 8B). Note that the shape of the concave portion 61 viewed from the side surface may be a semicircular shape, a semielliptical shape, or a polygonal shape in addition to a rectangle as shown in FIG.

本実施の形態においても、案内路43として縦溝44に代えて図5に示すような傾斜溝45を用いても良い。   Also in this embodiment, an inclined groove 45 as shown in FIG. 5 may be used as the guide path 43 instead of the vertical groove 44.

このような半導体装置20Aの製造方法は、図6(a)−(e)および図8(a)−(g)に示す工程と略同様である。この場合、リードフレームとしては、図15に示すものが用いられる。図15に示すリードフレーム10は、複数のダイパッド25と複数のリード部26とを有する多面付リードフレームからなっており、各リード部26の中央には、凹部61に対応するハーフエッチング部62が形成されている。ハーフエッチング部62は、リードフレーム10全体の厚みより薄く形成されており、本体部11に対してエッチングを施す際に(図6(c)参照)同時に形成される。   The manufacturing method of such a semiconductor device 20A is substantially the same as the steps shown in FIGS. 6 (a)-(e) and FIGS. 8 (a)-(g). In this case, the lead frame shown in FIG. 15 is used. The lead frame 10 shown in FIG. 15 includes a multi-faced lead frame having a plurality of die pads 25 and a plurality of lead portions 26, and a half-etched portion 62 corresponding to the recess 61 is formed at the center of each lead portion 26. Is formed. The half-etched portion 62 is formed thinner than the entire thickness of the lead frame 10 and is simultaneously formed when etching the main body portion 11 (see FIG. 6C).

本実施の形態によれば、図1乃至図10に示す第1の実施の形態における作用効果に加え、以下のような作用効果を得ることができる。すなわち、リード部26の底面28に、側面29に開口する凹部61を設けたことにより、半導体装置20Aを配線基板51に実装する際、溶融するはんだ(接続はんだ部54)が凹部61内に流入する。この場合、はんだ(接続はんだ部54)が凹部61内で固化するので、配線端子部53とリード部26の底面28とがより強固に固着し、半導体装置20Aの実装強度を更に向上させることができる。また、底面28上のはんだを凹部61内に逃がすことができるので、底面28上の接続はんだ部54の厚みが均一となり、半導体装置20Aを配線基板51に対して水平に取り付け易くなる。   According to the present embodiment, the following operational effects can be obtained in addition to the operational effects of the first embodiment shown in FIGS. That is, by providing the bottom surface 28 of the lead portion 26 with the concave portion 61 that opens to the side surface 29, when the semiconductor device 20 </ b> A is mounted on the wiring substrate 51, molten solder (connection solder portion 54) flows into the concave portion 61. To do. In this case, since the solder (connection solder portion 54) is solidified in the recess 61, the wiring terminal portion 53 and the bottom surface 28 of the lead portion 26 are more firmly fixed, and the mounting strength of the semiconductor device 20A can be further improved. it can. Further, since the solder on the bottom surface 28 can escape into the recess 61, the thickness of the connecting solder portion 54 on the bottom surface 28 becomes uniform, and the semiconductor device 20A can be easily attached to the wiring substrate 51 horizontally.

第3の実施の形態
次に、本発明の第3の実施の形態について図16乃至図20を参照して説明する。図16乃至図20は、本発明の第3の実施の形態を示す図である。図16乃至図20に示す第3の実施の形態は、半導体装置20Bが、ダイパッド25およびリード部26を1つずつ有している点が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図16乃至図20において、図1乃至図10に示す第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
Third Embodiment Next, a third embodiment of the present invention will be described with reference to FIGS. 16 to 20 are diagrams showing a third embodiment of the present invention. The third embodiment shown in FIGS. 16 to 20 is different in that the semiconductor device 20B has one die pad 25 and one lead portion 26, and the other configuration is the first embodiment described above. This is substantially the same as the embodiment. 16 to 20, the same parts as those of the first embodiment shown in FIGS. 1 to 10 are denoted by the same reference numerals, and detailed description thereof is omitted.

図16乃至図19に示す半導体装置20Bにおいて、半導体装置20Bは、ダイパッド25と、ダイパッド25から離間した1つのリード部26とを有している。この場合、半導体素子21は1つの端子部21aを有し、この端子部21aは、ボンディングワイヤ22を介してリード部26に接続されている。さらに、半導体素子21は、図示しないはんだにより、ダイパッド25にも電気的に接続されている。   In the semiconductor device 20B shown in FIGS. 16 to 19, the semiconductor device 20B includes a die pad 25 and one lead portion 26 that is separated from the die pad 25. In this case, the semiconductor element 21 has one terminal portion 21 a, and this terminal portion 21 a is connected to the lead portion 26 via the bonding wire 22. Furthermore, the semiconductor element 21 is also electrically connected to the die pad 25 by solder (not shown).

本実施の形態において、ダイパッド25は、半導体装置20Bの外方に露出する底面27と、この底面27に連なるとともに半導体装置20Bの外方に露出する側面19とを有している。また、はんだを上方に導く多数の案内路43は、リード部26の側面29に加えて、ダイパッド25の側面19にも形成されている。   In the present embodiment, the die pad 25 has a bottom surface 27 exposed to the outside of the semiconductor device 20B, and a side surface 19 connected to the bottom surface 27 and exposed to the outside of the semiconductor device 20B. In addition to the side surfaces 29 of the lead portions 26, many guide paths 43 that guide the solder upward are also formed on the side surfaces 19 of the die pad 25.

本実施の形態においても、案内路43として、縦溝44に代えて図5に示すような傾斜溝45を用いても良い。また本実施の形態において、図11乃至図14に示す実施の形態と同様、リード部26の底面28と、ダイパッド25の底面27とに、それぞれ側面29、19に開口する凹部61、61を設けても良い。   Also in this embodiment, an inclined groove 45 as shown in FIG. 5 may be used as the guide path 43 instead of the vertical groove 44. In the present embodiment, as in the embodiment shown in FIGS. 11 to 14, the bottom surface 28 of the lead portion 26 and the bottom surface 27 of the die pad 25 are provided with recesses 61 and 61 that open to the side surfaces 29 and 19, respectively. May be.

半導体装置20Bの製造方法は、図6(a)−(e)および図8(a)−(g)に示す工程と略同様である。この場合、リードフレームとしては、図20に示すものが用いられる。図20に示すリードフレーム10は、複数のダイパッド25と複数のリード部26とを有する多面付リードフレームからなっており、一の半導体装置20Bに対応するリード部26と、この半導体装置20Bに隣接する半導体装置20Bに対応するダイパッド25とが一体に形成されている。   The manufacturing method of the semiconductor device 20B is substantially the same as the steps shown in FIGS. 6 (a)-(e) and FIGS. 8 (a)-(g). In this case, the lead frame shown in FIG. 20 is used. The lead frame 10 shown in FIG. 20 is composed of a multi-faced lead frame having a plurality of die pads 25 and a plurality of lead portions 26, and is adjacent to the lead portion 26 corresponding to one semiconductor device 20B and the semiconductor device 20B. A die pad 25 corresponding to the semiconductor device 20B is integrally formed.

本実施の形態によれば、図1乃至図10に示す第1の実施の形態における作用効果のほか、半導体装置20Bがダイパッド25およびリード部26を1つずつ有していることにより、半導体装置20Bの全体形状を小型化することができる。   According to the present embodiment, in addition to the operational effects of the first embodiment shown in FIGS. 1 to 10, the semiconductor device 20B has one die pad 25 and one lead portion 26, so that the semiconductor device The overall shape of 20B can be reduced in size.

第4の実施の形態
次に、本発明の第4の実施の形態について図21乃至図25を参照して説明する。図21乃至図25は、本発明の第4の実施の形態を示す図である。図21乃至図25に示す第4の実施の形態は、リード部26の側面29が、その間に凹部66を介して互いに分離した一対の側面部分29a、29aからなる点、および半導体素子21とボンディングワイヤ22とが封止樹脂部24のみによって封止されている点が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図21乃至図25において、図1乃至図10に示す第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
Fourth Embodiment Next, a fourth embodiment of the present invention will be described with reference to FIGS. 21 to 25 are diagrams showing a fourth embodiment of the present invention. In the fourth embodiment shown in FIGS. 21 to 25, the side surface 29 of the lead portion 26 is composed of a pair of side surface portions 29a and 29a separated from each other via a recess 66 therebetween, and bonding to the semiconductor element 21 is performed. The point that the wire 22 is sealed only by the sealing resin portion 24 is different, and the other configuration is substantially the same as that of the above-described first embodiment. 21 to 25, the same parts as those of the first embodiment shown in FIGS. 1 to 10 are denoted by the same reference numerals, and detailed description thereof is omitted.

図21乃至図24に示す半導体装置20Cにおいて、リード部26の側面29は、その間の凹部66を介して互いに分離した一対の側面部分29a、29aからなっている。各側面部分29a、29aには、それぞれ多数の案内路43が形成されている。この場合、各リード部26に形成された凹部66は、リード部26を厚み方向に貫通している。また凹部66は、側面29に開口する一方、ダイパッド25側には開口していない。   In the semiconductor device 20C shown in FIGS. 21 to 24, the side surface 29 of the lead portion 26 is composed of a pair of side surface portions 29a and 29a separated from each other through a recess 66 therebetween. A large number of guide paths 43 are formed in each of the side surface portions 29a and 29a. In this case, the recess 66 formed in each lead portion 26 penetrates the lead portion 26 in the thickness direction. The recess 66 opens to the side surface 29, but does not open to the die pad 25 side.

また、本実施の形態において、外側樹脂部23を用いることなく、封止樹脂部24のみによって半導体素子21とボンディングワイヤ22とが一括封止されている。なお、ダイパッド25と各リード部26との間には、それぞれ封止樹脂部24が充填されているが、凹部66内には封止樹脂部24が充填されていない。また、各リード部26のうち凹部66周辺の部分は、封止樹脂部24から外方に露出している。   In the present embodiment, the semiconductor element 21 and the bonding wire 22 are collectively sealed only by the sealing resin portion 24 without using the outer resin portion 23. The sealing resin portion 24 is filled between the die pad 25 and each lead portion 26, but the sealing resin portion 24 is not filled in the recess 66. In addition, a portion of each lead portion 26 around the recess 66 is exposed outward from the sealing resin portion 24.

本実施の形態においても、案内路43として、縦溝44に代えて図5に示すような傾斜溝45を用いても良い。   Also in this embodiment, an inclined groove 45 as shown in FIG. 5 may be used as the guide path 43 instead of the vertical groove 44.

半導体装置20Cの製造方法は、外側樹脂部23を形成する工程(図8(b))を除き、図6(a)−(e)および図8(a)−(g)に示す工程と略同様である。この場合、リードフレームとしては、図25に示すものが用いられる。図25に示すリードフレーム10は、複数のダイパッド25と複数のリード部26とを有する多面付リードフレームからなっており、各リード部26の中央には、凹部66に対応する貫通孔67が形成されている。   The manufacturing method of the semiconductor device 20C is substantially the same as the steps shown in FIGS. 6A to 6E and FIGS. 8A to 8G except for the step of forming the outer resin portion 23 (FIG. 8B). It is the same. In this case, the lead frame shown in FIG. 25 is used. The lead frame 10 shown in FIG. 25 is composed of a multifaceted lead frame having a plurality of die pads 25 and a plurality of lead portions 26, and a through hole 67 corresponding to the recess 66 is formed at the center of each lead portion 26. Has been.

本実施の形態によれば、図1乃至図10に示す第1の実施の形態における作用効果に加え、以下のような作用効果を得ることができる。すなわち、本実施の形態においては、凹部66を設けたことにより、半導体装置20Cを配線基板51に実装する際、凹部66内に溶融するはんだが流入するので、半導体装置20Cの実装強度を更に向上させることができる。また、リード部26の底面28上のはんだを凹部66内に逃がすことができるので、底面28上のはんだの厚みが均一となり、半導体装置20Cを水平に取り付けることができる。   According to the present embodiment, the following operational effects can be obtained in addition to the operational effects of the first embodiment shown in FIGS. That is, in the present embodiment, by providing the recess 66, when the semiconductor device 20C is mounted on the wiring board 51, the molten solder flows into the recess 66, so that the mounting strength of the semiconductor device 20C is further improved. Can be made. Further, since the solder on the bottom surface 28 of the lead portion 26 can escape into the recess 66, the thickness of the solder on the bottom surface 28 becomes uniform, and the semiconductor device 20C can be mounted horizontally.

10 リードフレーム
11 本体部
12 反射用めっき層
19 側面
20、20A〜20D 半導体装置
21 半導体素子
22 ボンディングワイヤ(導電部)
23 外側樹脂部
24 封止樹脂部
25 ダイパッド
26 リード部
27 ダイパッドの底面
28 リード部の底面
29 リード部の側面
29a 側面部分
43 案内路
44 縦溝
45 傾斜溝
DESCRIPTION OF SYMBOLS 10 Lead frame 11 Main-body part 12 Reflective plating layer 19 Side surface 20, 20A-20D Semiconductor device 21 Semiconductor element 22 Bonding wire (conductive part)
23 Outer resin portion 24 Sealing resin portion 25 Die pad 26 Lead portion 27 Bottom surface of die pad 28 Bottom surface of lead portion 29 Side surface of lead portion 29a Side surface portion 43 Guide path 44 Vertical groove 45 Inclined groove

Claims (7)

ダイパッドとリード部とを有するリードフレームと、
リードフレームのダイパッド上に載置された半導体素子と、
リードフレームのリード部と半導体素子とを電気的に接続する導電部と、
リードフレーム、半導体素子、および導電部を封止する封止樹脂部とを備え、
リードフレームのダイパッドおよびリード部のうち少なくとも一方は、外方に露出する底面と、この底面に連なるとともに外方に露出する側面とを有し、
ダイパッドおよびリード部のうち少なくとも一方の側面に、はんだを上方に導く多数の案内路を形成したことを特徴とする半導体装置。
A lead frame having a die pad and a lead portion;
A semiconductor element mounted on a die pad of a lead frame;
A conductive portion that electrically connects the lead portion of the lead frame and the semiconductor element;
A lead frame, a semiconductor element, and a sealing resin portion for sealing the conductive portion;
At least one of the die pad and the lead part of the lead frame has a bottom surface that is exposed to the outside, and a side surface that is continuous with the bottom surface and is exposed to the outside.
A semiconductor device, wherein a plurality of guide paths for guiding solder upward are formed on at least one side surface of the die pad and the lead portion.
各案内路は、側面に形成された縦溝からなることを特徴とする請求項1記載の半導体装置。   2. The semiconductor device according to claim 1, wherein each guide path includes a vertical groove formed on a side surface. 各案内路は、側面に形成された傾斜溝からなることを特徴とする請求項1記載の半導体装置。   2. The semiconductor device according to claim 1, wherein each guide path includes an inclined groove formed on a side surface. 底面に、側面に開口する凹部が設けられていることを特徴とする請求項1乃至3のいずれか一項記載の半導体装置。   4. The semiconductor device according to claim 1, wherein the bottom surface is provided with a recess opening in the side surface. 5. 側面は、その間に凹部を介して互いに分離した一対の側面部分からなり、各側面部分に、それぞれ多数の案内路が形成されていることを特徴とする請求項4記載の半導体装置。   5. The semiconductor device according to claim 4, wherein the side surface includes a pair of side surface portions separated from each other via a recess therebetween, and a plurality of guide paths are formed in each side surface portion. 半導体素子を取り囲むとともに樹脂凹部を有する外側樹脂部を更に備え、封止樹脂部は、この外側樹脂部の樹脂凹部内に充填されていることを特徴とする請求項1乃至4のいずれか一項記載の半導体装置。   The outer resin part surrounding the semiconductor element and having a resin recess is further provided, and the sealing resin part is filled in the resin recess of the outer resin part. The semiconductor device described. 半導体装置の製造方法において、
複数のダイパッドと複数のリード部とを有するリードフレームを準備する工程と、
リードフレームの各ダイパッド上に半導体素子を載置する工程と、
リードフレームの各リード部と各半導体素子とを導電部により接続する工程と、
リードフレーム、半導体素子、および導電部を封止樹脂部により樹脂封止する工程と、 各半導体素子毎にリードフレームを切断する工程とを備え、
リードフレームのダイパッドおよびリード部のうち少なくとも一方は、外方に露出する底面と、この底面に連なるとともに外方に露出する側面とを有し、
リードフレームを切断する工程において、各ダイパッドおよび各リード部のうち少なくとも一方の側面に、はんだを上方に導く多数の案内路が形成されることを特徴とする半導体装置の製造方法。
In a method for manufacturing a semiconductor device,
Preparing a lead frame having a plurality of die pads and a plurality of lead portions;
Placing a semiconductor element on each die pad of the lead frame;
Connecting each lead portion of the lead frame and each semiconductor element by a conductive portion;
A step of resin-sealing the lead frame, the semiconductor element, and the conductive portion with a sealing resin portion; and a step of cutting the lead frame for each semiconductor element,
At least one of the die pad and the lead part of the lead frame has a bottom surface that is exposed to the outside, and a side surface that is continuous with the bottom surface and is exposed to the outside.
A method of manufacturing a semiconductor device, wherein in the step of cutting the lead frame, a plurality of guide paths for guiding the solder upward are formed on at least one side surface of each die pad and each lead portion.
JP2015121925A 2015-06-17 2015-06-17 Semiconductor device and manufacturing method thereof Pending JP2015195389A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015121925A JP2015195389A (en) 2015-06-17 2015-06-17 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015121925A JP2015195389A (en) 2015-06-17 2015-06-17 Semiconductor device and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010234790A Division JP5941614B2 (en) 2010-10-19 2010-10-19 Semiconductor device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017010502A Division JP2017069590A (en) 2017-01-24 2017-01-24 Semiconductor device and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2015195389A true JP2015195389A (en) 2015-11-05

Family

ID=54434118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015121925A Pending JP2015195389A (en) 2015-06-17 2015-06-17 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2015195389A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022018793A (en) * 2020-07-16 2022-01-27 Tdk株式会社 Electronic component

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629152U (en) * 1992-09-17 1994-04-15 太陽誘電株式会社 Electronic components for surface mounting
JPH0945817A (en) * 1995-07-31 1997-02-14 Rohm Co Ltd Surface mount electronic part and manufacture thereof
JPH10261753A (en) * 1997-01-20 1998-09-29 Oki Electric Ind Co Ltd Resin sealed type semiconductor device
JP2000294719A (en) * 1999-04-09 2000-10-20 Hitachi Ltd Lead frame, semiconductor device using the same, and manufacture thereof
JP2003179269A (en) * 2001-01-24 2003-06-27 Nichia Chem Ind Ltd Optical semiconductor element
JP2004343136A (en) * 1995-09-29 2004-12-02 Dainippon Printing Co Ltd Semiconductor device
JP2006140258A (en) * 2004-11-11 2006-06-01 Shindengen Electric Mfg Co Ltd Resin-sealing semiconductor device
JP2006179760A (en) * 2004-12-24 2006-07-06 Yamaha Corp Semiconductor package and lead frame used therefor
JP2006319109A (en) * 2005-05-12 2006-11-24 Matsushita Electric Ind Co Ltd Lead frame for semiconductor device, package for semiconductor device and using same lead frame, and manufacturing method of same package
JP2008258411A (en) * 2007-04-05 2008-10-23 Rohm Co Ltd Semiconductor device and manufacturing method thereof
JP2010062272A (en) * 2008-09-03 2010-03-18 Nichia Corp Light-emitting device, resin package, resin molding and method of manufacturing them
JP2010199166A (en) * 2009-02-24 2010-09-09 Panasonic Corp Lead frame for optical semiconductor apparatus, and method of manufacturing the same

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629152U (en) * 1992-09-17 1994-04-15 太陽誘電株式会社 Electronic components for surface mounting
JPH0945817A (en) * 1995-07-31 1997-02-14 Rohm Co Ltd Surface mount electronic part and manufacture thereof
JP2004343136A (en) * 1995-09-29 2004-12-02 Dainippon Printing Co Ltd Semiconductor device
JPH10261753A (en) * 1997-01-20 1998-09-29 Oki Electric Ind Co Ltd Resin sealed type semiconductor device
JP2000294719A (en) * 1999-04-09 2000-10-20 Hitachi Ltd Lead frame, semiconductor device using the same, and manufacture thereof
JP2003179269A (en) * 2001-01-24 2003-06-27 Nichia Chem Ind Ltd Optical semiconductor element
JP2006140258A (en) * 2004-11-11 2006-06-01 Shindengen Electric Mfg Co Ltd Resin-sealing semiconductor device
JP2006179760A (en) * 2004-12-24 2006-07-06 Yamaha Corp Semiconductor package and lead frame used therefor
JP2006319109A (en) * 2005-05-12 2006-11-24 Matsushita Electric Ind Co Ltd Lead frame for semiconductor device, package for semiconductor device and using same lead frame, and manufacturing method of same package
JP2008258411A (en) * 2007-04-05 2008-10-23 Rohm Co Ltd Semiconductor device and manufacturing method thereof
JP2010062272A (en) * 2008-09-03 2010-03-18 Nichia Corp Light-emitting device, resin package, resin molding and method of manufacturing them
JP2010199166A (en) * 2009-02-24 2010-09-09 Panasonic Corp Lead frame for optical semiconductor apparatus, and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022018793A (en) * 2020-07-16 2022-01-27 Tdk株式会社 Electronic component
JP7363691B2 (en) 2020-07-16 2023-10-18 Tdk株式会社 electronic components

Similar Documents

Publication Publication Date Title
JP5573176B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
KR101760545B1 (en) Resin-attached lead frame, method for manufacturing same, and lead frame
JP5582382B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP5632047B2 (en) Lead frame and manufacturing method thereof, lead frame with resin and manufacturing method thereof, and LED package and manufacturing method thereof
JP6103409B2 (en) Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, and optical semiconductor device
JP6264634B2 (en) Lead frame with resin and manufacturing method thereof, and LED package and manufacturing method thereof
JP5941614B2 (en) Semiconductor device and manufacturing method thereof
JP5817894B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP6065081B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP6019988B2 (en) Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, multi-sided body of lead frame, multi-sided body of lead frame with resin, optical semiconductor device, multi-sided body of optical semiconductor device
JP5590105B2 (en) Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, multi-sided body of lead frame, multi-sided body of lead frame with resin, optical semiconductor device, multi-sided body of optical semiconductor device
JP2015195389A (en) Semiconductor device and manufacturing method thereof
JP5939474B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP6171360B2 (en) Multi-faceted body of lead frame with resin, multi-faced body of optical semiconductor device, lead frame with resin, optical semiconductor device
JP5854086B2 (en) Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, multi-sided body of lead frame, multi-sided body of lead frame with resin, optical semiconductor device, multi-sided body of optical semiconductor device
JP2017069590A (en) Semiconductor device and manufacturing method of the same
JP6268793B2 (en) Multi-sided body of lead frame, multi-sided body of lead frame with resin, multi-sided body of optical semiconductor device, lead frame, lead frame with resin, optical semiconductor device
JP6155584B2 (en) Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, multi-sided body of lead frame, multi-sided body of lead frame with resin, optical semiconductor device, multi-sided body of optical semiconductor device
JP2017027991A (en) Lead frame with resin, multifaceted body with resin, optical semiconductor device, multifaceted body of optical semiconductor device, mold for lead frame with resin
JP5811454B2 (en) Lead frame, lead frame with resin, manufacturing method thereof, and manufacturing method of semiconductor device
JP6115058B2 (en) Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, multi-sided body of lead frame, multi-sided body of lead frame with resin, optical semiconductor device, multi-sided body of optical semiconductor device
JP6111628B2 (en) Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, multi-sided body of lead frame, multi-sided body of lead frame with resin, optical semiconductor device, multi-sided body of optical semiconductor device
JP6375753B2 (en) Multi-sided body of lead frame, multi-sided body of lead frame with resin, multi-sided body of semiconductor device
JP6414405B2 (en) Lead frame
JP6123200B2 (en) Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, multi-sided body of lead frame, multi-sided body of lead frame with resin, optical semiconductor device, multi-sided body of optical semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170124

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170201

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180206