JP5575064B2 - コントローラーおよび画像処理装置 - Google Patents

Description

本発明は、コントローラーおよび画像処理装置に関するものである。

電子機器では、内部装置を制御するコントローラーが、ＣＰＵ（Central Processing Unit）とは別に設けられ、その内部装置から得られるデータやその内部装置へ供給するデータの処理を行うことがある（例えば特許文献１参照）。そのようなコントローラーはＡＳＩＣ（Application Specific Integrated Circuit）などで構成される。

しかしながら、複合機のように複数の機能を有する電子機器では、すべての機能を１つのコントローラーＩＣで実現することは好ましくない。例えば、複合機は、画像読取機能、画像読取により得られた画像を処理する機能、ファクシミリ通信機能、ネットワーク通信機能、印字機能などを有しており、１つのコントローラーＩＣで実現すると、回路規模が大きくなってしまい、コントローラーＩＣの開発コストなどが大きくなる。また、大規模なコントローラーＩＣは、別の機種への再利用が難しい。

このため、複数の機能を複数のコントローラーＩＣに分散し、コントローラーＩＣ間を、ＰＣＩｅなどの高速なシリアル通信で接続することで、１つのシステムを構成することが多い（例えば、特許文献２，３参照）。例えば、特許文献３に記載の装置では、コントローラー（インターフェイス）が、スキャン用プロセッサー、プロット用プロセッサー、および内蔵ＲＡＭ（Random Access Memory）を有し、スキャン用プロセッサーおよびプロット用プロセッサーは、その内蔵ＲＡＭをバッファーメモリーとして使用している。

特開２００８−３１０７９８号公報 特開２００８−３０１０９０号公報 特開２００７−１０４６８３号公報

しかしながら、上述のように、コントローラーに内蔵ＲＡＭを設けると、コントローラーの回路規模が大きくなるため、コントローラー自体のコストが高くなる。

印刷や画像読取の処理速度が低い装置（以下、低速機という）であれば、コントローラーに内蔵ＲＡＭを設けずに、バスを介してデータを転送して、ＣＰＵのメインメモリーを、コントローラーのバッファーメモリーとして使用することができる。

一方、印刷や画像読取の処理速度が高い装置（以下、高速機という）の場合、ＣＰＵとコントローラーとの間のバスのデータ転送速度が低いため、ＣＰＵのメインメモリーをバッファーメモリーとして使用することは困難であり、上述の特許文献３に記載のように、コントローラーに、バッファーメモリーとしての内蔵ＲＡＭを設ける必要がある。

このため、低速機用のコントローラーと高速機用のコントローラーを別々に開発する必要があり、コントローラーのコストが高くなってしまう。

本発明は、上記の問題に鑑みてなされたものであり、低速機や高速機などといった性能の異なる電子機器に共通して使用可能なコントローラー、およびそのコントローラーを使用した画像処理装置を得ることを目的とする。

上記の課題を解決するために、本発明では以下のようにした。

本発明に係るコントローラーは、電子機器に内蔵され、その電子機器の内部装置を制御する。このコントローラーは、外部バスを介してプロセッサーとデータ通信する外部バスコントローラーと、外部メモリーを着脱可能であって、外部メモリーが接続されている場合において外部メモリーに対するデータの読み書きを行う外部メモリーコントローラーと、内部装置からデータを取得するか内部装置へデータを供給する内部機能部とを備える。そして、内部機能部は、外部メモリーが外部メモリーコントローラーに接続されている場合、外部メモリーコントローラーを使用して、外部メモリーを、データのためのバッファーメモリーとして使用し、外部メモリーが外部メモリーコントローラーに接続されていない場合、外部バスコントローラーを使用して、プロセッサーのメインメモリーを、データのためのバッファーメモリーとして使用する。

これにより、必要に応じて外部メモリーをコントローラーに接続し、バッファーメモリーとして使用することで、コントローラーが、低速機や高速機などといった性能の異なる電子機器に共通して使用可能となる。

また、本発明に係るコントローラーは、上記のコントローラーに加え、次のようにしてもよい。この場合、内部機能部は、プロセッサーからの命令に基づいて、外部メモリーをバッファーメモリーとして使用するか、プロセッサーのメインメモリーをバッファーメモリーとして使用するかを決定する。

これにより、ソフトウェアで、外部メモリーおよびプロセッサーのメインメモリーのどちらをバッファーメモリーとして使用するかを決定できるため、ハードウェアスイッチなどを設ける必要がなく、コントローラーのコストが低くなる。

また、本発明に係るコントローラーは、上記のコントローラーのいずれかに加え、次のようにしてもよい。この場合、外部メモリーコントローラーによる外部メモリーへのデータの読み書きは、外部バスコントローラーによるデータ通信より速い。

また、本発明に係るコントローラーは、上記のコントローラーのいずれかに加え、次のようにしてもよい。この場合、上述の内部装置は、画像読取装置である。そして、内部機能部は、その画像読取装置から画像データを取得し、バッファーメモリーに記憶する。

また、本発明に係るコントローラーは、上記のコントローラーのいずれかに加え、次のようにしてもよい。この場合、上述の内部装置は、印刷装置である。そして、内部機能部は、その印刷装置へ供給する画像データをバッファーメモリーに記憶する。

本発明に係る画像処理装置は、画像読取装置と、上述のコントローラーのいずれかとを備え、そのコントローラーの内部機能部は、その画像読取装置から画像データを取得し、バッファーメモリーに記憶する。

本発明に係る画像処理装置は、印刷装置と、上述のコントローラーのいずれかとを備え、そのコントローラーの内部機能部は、その印刷装置へ供給する画像データをバッファーメモリーに記憶する。

本発明によれば、低速機や高速機などといった性能の異なる電子機器に共通して使用可能なコントローラー、およびそのコントローラーを使用した画像処理装置を得ることができる。

図１は、本発明の実施の形態１に係るコントローラーの構成を示すブロック図である。 図２は、実施の形態１による低速機である画像形成装置の一例を示すブロック図である。 図３は、実施の形態１による高速機である画像形成装置の一例を示すブロック図である。 図４は、本発明の実施の形態２に係るコントローラーの構成を示すブロック図である。 図５は、実施の形態２による高速機である画像形成装置の一例を示すブロック図である。

以下、図に基づいて本発明の実施の形態を説明する。

実施の形態１．

図１は、本発明の実施の形態１に係るコントローラーの構成を示すブロック図である。図１において、コントローラー１は、電子機器に内蔵され、その電子機器の内部装置を制御するＩＣである。この実施の形態１では、コントローラー１は、画像処理装置に内蔵され、その画像処理装置内の画像読取装置２を制御するＡＳＩＣである。画像読取装置２は、原稿画像を光学的に読み取り、その原稿画像の画像データを出力する内部装置である。

コントローラー１は、外部バス３を介してプロセッサーの一例としてのＣＰＵ４に接続されている。この実施の形態１では、外部バス３は、ＰＣＩｅバスである。メインメモリー５は、ＣＰＵ４により使用されるデータやプログラムが一時的に記憶されるメモリーである。メインメモリー５としては、ＤＲＡＭ（Dynamic RAM）などが使用される。ＣＰＵ４は、図示せぬＲＯＭ（Read Only Memory）などからプログラムをメインメモリー５にロードして実行し、各種処理を実行する。

コントローラー１は、読取制御回路１１、内部バス１２、画像処理回路１３、データ圧縮・伸張回路１４、外部バスコントローラー１５、および外部メモリーコントローラー１６を有する。

このうち、読取制御回路１１、画像処理回路１３、およびデータ圧縮・伸張回路１４は、画像読取装置２から画像データを取得する内部機能部１７を構成する。

読取制御回路１１は、内部バス１２に接続されており、画像読取装置２を制御して、画像読取を実行させるとともに、画像読取装置２からの画像データを受信し、バッファーメモリーに記憶する。

画像処理回路１３は、内部バス１２に接続されており、バッファーメモリーから画像データを読み出し、その画像データに対して所定の画像処理を施す。画像処理回路１３は、画像処理後の画像データをバッファーメモリーに記憶するか、内部バス１２などを介してＣＰＵ４へ出力する。

データ圧縮・伸張回路１４は、内部バス１２に接続されており、バッファーメモリーから画像データを読み出し、その画像データに対してデータ圧縮またはデータ伸張を施す。データ圧縮・伸張回路１４は、処理後の画像データをバッファーメモリーに記憶するか、内部バス１２などを介してＣＰＵ４へ出力する。

外部バスコントローラー１５は、内部バス１２に接続されており、外部バス３を介してＣＰＵ４とデータ通信する。

外部メモリーコントローラー１６は、内部バス１２に接続されており、また、外部メモリー２１を着脱可能であって、外部メモリー２１が接続されている場合において外部メモリー２１に対するデータの読み書きを行う。なお、外部メモリー２１は、ＤＲＡＭであって、外部メモリーコントローラー１６による外部メモリー２１へのデータの読み書きは、外部バスコントローラー３によるＣＰＵ４とのデータ通信より速い。

読取制御回路１１、画像処理回路１３、およびデータ圧縮・伸張回路１４は、外部メモリー２１が外部メモリーコントローラー１６に接続されている場合、外部メモリーコントローラー１６を使用して、外部メモリー２１をバッファーメモリーとして使用し、外部メモリー２１が外部メモリーコントローラー１６に接続されていない場合、外部バスコントローラー１５を使用して、メインメモリー５をバッファーメモリーとして使用する。

ＣＰＵ４は、プログラムに従って、外部バス３、外部バスコントローラー１５および内部バス１２を介して、読取制御回路１１、画像処理回路１３、およびデータ圧縮・伸張回路１４のそれぞれに対して、外部メモリー２１をバッファーメモリーとして使用するか、メインメモリー５をバッファーメモリーとして使用するかを指定する命令を供給する。読取制御回路１１、画像処理回路１３、およびデータ圧縮・伸張回路１４は、それぞれ、ＣＰＵ４からのその命令に従って、外部メモリー２１をバッファーメモリーとして使用するか、メインメモリー５をバッファーメモリーとして使用するかを決定する。

次に、実施の形態１に係るコントローラー１の動作について説明する。

外部メモリー２１が外部メモリーコントローラー１６に接続されている場合、ＣＰＵ４は、外部メモリー２１をバッファーメモリーとして使用させる命令を、読取制御部１１、画像処理回路１３、およびデータ圧縮・伸張回路１４に供給する。読取制御部１１、画像処理回路１３、およびデータ圧縮・伸張回路１４は、この命令を受け付けると、外部メモリーコントローラー１６を使用して、外部メモリー２１をバッファーメモリーとして使用する。

一方、ＣＰＵ４から、外部メモリー２１をバッファーメモリーとして使用させる命令が供給されなかった場合、読取制御部１１、画像処理回路１３、およびデータ圧縮・伸張回路１４は、外部バスコントローラー１５を使用して、外部バス３を介して、メインメモリー５をバッファーメモリーとして使用する。

このようにして、外部メモリー２１がコントローラー１に装着されているか否かに応じて、バッファーメモリーとして使用される物理メモリーが切り換えられる。

ここで、この実施の形態１に係るコントローラー１が、低速機である画像形成装置に組み込まれた場合について説明する。図２は、実施の形態１による低速機である画像形成装置の一例を示すブロック図である。

低速機の場合、コントローラー１は高速な処理が要求されないため、外部メモリー２１は装着されない。このため、コントローラー１の読取制御部１１は、画像読取装置２から画像データを取得すると、その画像データを、外部バスコントローラー１５、外部バス３およびＣＰＵ４を介してメインメモリー５に記憶する。そして、画像処理回路１３およびデータ圧縮・伸張回路１４は、メインメモリー５から外部バスコントローラー１５、外部バス３およびＣＰＵ４を介して画像データを読み出し、その画像データに対して所定の処理を施し、処理後のデータを、外部バスコントローラー１５、外部バス３およびＣＰＵ４を介してメインメモリー５に記憶する。

コピージョブの場合には、このようにしてコントローラー１により処理された後、画像データがメインメモリー５に記憶される。そして、その画像データがメインメモリー５から外部バス３３を介して印刷用のコントローラー３１により読み出され、印刷装置３２に供給される。なお、外部バス３３は外部バス３と同様のバスである。コントローラー３１は、印刷装置３２に画像データを供給して印刷を実行させる。印刷装置３２は、例えば、画像データに対してハーフトーニングなどの画像処理を施した後、図示せぬ内蔵の印刷機構（印刷用紙の給排紙系、現像プロセス系など）を制御して画像データに基づく画像の印刷を行う。

次に、この実施の形態１に係るコントローラー１が、高速機である画像形成装置に組み込まれた場合について説明する。図３は、実施の形態１による高速機である画像形成装置の一例を示すブロック図である。

高速機の場合、コントローラー１は高速な処理が要求されるため、外部メモリー２１が装着される。このため、コントローラー１の読取制御部１１は、画像読取装置２からデータを取得すると、そのデータを、外部メモリーコントローラー１６を介して外部メモリー２１に記憶する。そして、画像処理回路１３およびデータ圧縮・伸張回路１４は、外部メモリー２１から外部メモリーコントローラー１６を介してデータを読み出し、データに対して所定の処理を施す。

コピージョブの場合には、このようにしてコントローラー１により処理された後、コントローラー１から、外部バス３およびＣＰＵ４を介してメインメモリー５へ、処理後の画像データが転送される。そして、その画像データがメインメモリー５から外部バス３３を介してコントローラー３１により読み出され、印刷装置３２に供給される。

以上のように、上記実施の形態１によれば、コントローラー１は、外部バスコントローラー１５と、外部メモリー２１を着脱可能であって、外部メモリー２１が接続されている場合において外部メモリー２１に対するデータの読み書きを行う外部メモリーコントローラー１６と、画像読取装置２からデータを取得する内部機能部１７とを備える。そして、内部機能部１７は、外部メモリー２１が外部メモリーコントローラー１６に接続されている場合、外部メモリーコントローラー１６を使用して、外部メモリー２１を、取得したデータのためのバッファーメモリーとして使用し、外部メモリー２１が外部メモリーコントローラー１６に接続されていない場合、外部バスコントローラー１５を使用して、メインメモリー５を、取得したデータのためのバッファーメモリーとして使用する。

これにより、必要に応じて外部メモリー２１をコントローラー１に接続してバッファーメモリーとして使用することで、コントローラー１が、低速機や高速機などといった性能の異なる画像処理装置に共通して使用可能となる。

実施の形態２．

本発明の実施の形態２に係るコントローラー１は、画像処理装置に内蔵され、その画像処理装置内の印刷装置を制御する。

図４は、本発明の実施の形態２に係るコントローラーの構成を示すブロック図である。図４に示すコントローラー４１は、画像処理装置に内蔵され、その画像処理装置内の印刷装置３２を制御するＡＳＩＣである。

このコントローラー４１は、上述のコントローラー１と同様に、外部バスコントローラー５５、外部メモリーコントローラー５６、および内部機能部５７を有する。外部バスコントローラー５５および外部メモリーコントローラー５６は、上述の外部バスコントローラー１５および外部メモリーコントローラー１６と同一のものである。つまり、外部メモリーコントローラー５６には、外部メモリー２１と同様の外部メモリー６１を接続可能である。

また、内部機能部５７は、印刷制御回路５１、画像処理回路５３、およびデータ圧縮・伸張回路５４を有する。

印刷制御回路５１は、内部バス５２に接続されており、バッファーメモリー（メインメモリー５または外部メモリー６１）に記憶されている画像データを印刷装置３２に供給し、印刷装置３２を制御して印刷を実行させる。

画像処理回路５３は、内部バス５２に接続されており、メインメモリー５または外部メモリー６１から画像データを読み出し、その画像データに対して所定の画像処理を施す。画像処理回路５３は、画像処理後の画像データをバッファーメモリーに記憶する。

データ圧縮・伸張回路５４は、内部バス５２に接続されており、メインメモリー５または外部メモリー６１から画像データを読み出し、その画像データに対してデータ圧縮またはデータ伸張を施す。データ圧縮・伸張回路５４は、処理後の画像データをバッファーメモリーに記憶する。

また、内部バス５２には、外部バスコントローラー５５および外部メモリーコントローラー５６が接続されている。

印刷制御回路５１、画像処理回路５３、およびデータ圧縮・伸張回路５４は、外部メモリー６１が外部メモリーコントローラー５６に接続されている場合、外部メモリーコントローラー５６を使用して、外部メモリー６１をバッファーメモリーとして使用し、外部メモリー６１が外部メモリーコントローラー５６に接続されていない場合、外部バスコントローラー５５を使用して、メインメモリー５をバッファーメモリーとして使用する。

ＣＰＵ４は、プログラムに従って、外部バス３３、外部バスコントローラー５５および内部バス５２を介して、印刷制御回路５１、画像処理回路５３、およびデータ圧縮・伸張回路５４のそれぞれに対して、外部メモリー６１をバッファーメモリーとして使用するか、メインメモリー５をバッファーメモリーとして使用するかを指定する命令を供給する。印刷制御回路５１、画像処理回路５３、およびデータ圧縮・伸張回路５４は、それぞれ、ＣＰＵ４からのその命令に従って、外部メモリー６１をバッファーメモリーとして使用するか、メインメモリー５をバッファーメモリーとして使用するかを決定する。

次に、実施の形態２に係るコントローラー１の動作について説明する。

外部メモリー６１が外部メモリーコントローラー５６に接続されている場合、ＣＰＵ４は、外部メモリー６１をバッファーメモリーとして使用させる命令を、印刷制御部５１、画像処理回路５３、およびデータ圧縮・伸張回路５４に供給する。印刷制御部５１、画像処理回路５３、およびデータ圧縮・伸張回路５４は、この命令を受け付けると、外部メモリーコントローラー５６を使用して、外部メモリー６１をバッファーメモリーとして使用する。

一方、ＣＰＵ４から、外部メモリー６１をバッファーメモリーとして使用させる命令が供給されなかった場合、印刷制御部５１、画像処理回路５３、およびデータ圧縮・伸張回路５４は、外部バスコントローラー５５を使用して、外部バス３３などを介して、メインメモリー５をバッファーメモリーとして使用する。

このようにして、外部メモリー６１がコントローラー４１に装着されているか否かに応じて、バッファーメモリーとして使用される物理メモリーが切り換えられる。

ここで、この実施の形態２に係るコントローラー４１が、低速機である画像形成装置に組み込まれた場合について説明する。

低速機の場合、コントローラー４１は高速な処理が要求されないため、外部メモリー６１は装着されない。このため、画像処理回路５３およびデータ圧縮・伸張回路５４は、メインメモリー５から外部バスコントローラー５５、外部バス３３およびＣＰＵ４を介して画像データを読み出し、画像データに対して所定の処理を施し、処理後のデータを、外部バスコントローラー５５、外部バス３３およびＣＰＵ４を介してメインメモリー５に記憶する。そして、コントローラー４１の印刷制御部５１は、印刷用の画像データを、外部バスコントローラー５５、外部バス３３およびＣＰＵ４を介してメインメモリー５から取得して、印刷装置３２へ供給する。

次に、この実施の形態２に係るコントローラー４１が、高速機である画像形成装置に組み込まれた場合について説明する。図５は、実施の形態２による高速機である画像形成装置の一例を示すブロック図である。

高速機の場合、コントローラー４１は高速な処理が要求されるため、外部メモリー６１が装着される。このため、画像処理回路１３およびデータ圧縮・伸張回路１４は、最初の処理を行う際に、メインメモリー５から画像データを読み出し、処理後の画像データを外部メモリー６１に記憶する。そして、その最初の処理以降の処理については、画像処理回路１３およびデータ圧縮・伸張回路１４は、外部メモリー６１から画像データを読み出し、処理後の画像データを外部メモリー６１に記憶する。そして、印刷制御部１１は、外部メモリー６１から画像データを読み出して、印刷装置３２に供給する。

以上のように、上記実施の形態２によれば、コントローラー４１は、外部バスコントローラー５５と、外部メモリー６１を着脱可能であって、外部メモリー６１が接続されている場合において外部メモリー６１に対するデータの読み書きを行う外部メモリーコントローラー５６と、印刷装置３２へデータを供給する内部機能部５７とを備える。そして、内部機能部５７は、外部メモリー６１が外部メモリーコントローラー５６に接続されている場合、外部メモリーコントローラー５６を使用して、外部メモリー６１を、印刷装置３２へ供給すべきデータのためのバッファーメモリーとして使用し、外部メモリー６１が外部メモリーコントローラー５６に接続されていない場合、外部バスコントローラー５５を使用して、メインメモリー５を、印刷装置３２へ供給すべきデータのためのバッファーメモリーとして使用する。

これにより、必要に応じて外部メモリー６１をコントローラー４１に接続し、バッファーメモリーとして使用することで、コントローラー４１が、低速機や高速機などといった性能の異なる画像処理装置に共通して使用可能となる。

なお、上述の各実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。

例えば、上記実施の形態１，２において、ＣＰＵ４とコントローラー１，４１とを接続するバスはＰＣＩｅであるが、他の規格のバスを使用してもよい。

また、上記実施の形態１，２において、ＣＰＵ４は、例えば、画像処理装置の起動時に、外部バス３，３３を介して外部メモリーコントローラー１６，５６にアクセスして、外部メモリー２１，６１が接続されているか否かを特定し、外部メモリー２１，６１が接続されていると特定した場合に、外部メモリー２１，６１をバッファーメモリーとして使用させる命令を内部機能部１７，５７に供給するようにしてもよい。また、その場合において、ＣＰＵ４は、外部メモリー２１，６１が接続されている場合に、外部メモリー２１，６１の記憶容量を特定し、外部メモリー２１，６１の記憶容量に応じて、外部メモリー２１，６１をバッファーメモリーとして使用させるか否かを判定し、その判定結果に対応する命令を内部機能部１７，５７に供給するようにしてもよい。

また、上記実施の形態１，２において、ＣＰＵ４とコントローラー１，４１との間にブリッジを設け、そのブリッジにメインメモリー５を接続する構成としてもよい。

本発明は、例えば、複写機、複合機などの画像形成装置に適用可能である。

１，４１ コントローラー
２ 画像読取装置（内部装置の一例）
３，３３ 外部バス
４ ＣＰＵ（プロセッサーの一例）
５ メインメモリー
１５，５５ 外部バスコントローラー
１６，５６ 外部メモリーコントローラー
１７，５７ 内部機能部
２１，６１ 外部メモリー
３２ 印刷装置（内部装置の一例）

Claims (7)

1. 電子機器に内蔵され前記電子機器の内部装置を制御するコントローラーにおいて、
   外部バスを介してプロセッサーとデータ通信する外部バスコントローラーと、
   外部メモリーを着脱可能であって、前記外部メモリーが接続されている場合において前記外部メモリーに対するデータの読み書きを行う外部メモリーコントローラーと、
   前記内部装置からデータを取得するか前記内部装置へデータを供給する内部機能部とを備え、
   前記内部機能部は、前記外部メモリーが前記外部メモリーコントローラーに接続されている場合、前記外部メモリーコントローラーを使用して、前記外部メモリーを、前記データのためのバッファーメモリーとして使用し、前記外部メモリーが前記外部メモリーコントローラーに接続されていない場合、前記外部バスコントローラーを使用して、前記プロセッサーのメインメモリーを、前記データのためのバッファーメモリーとして使用すること、
   を特徴とするコントローラー。
2. 前記内部機能部は、前記プロセッサーからの命令に基づいて、前記外部メモリーをバッファーメモリーとして使用するか、前記プロセッサーのメインメモリーをバッファーメモリーとして使用するかを決定することを特徴とする請求項１記載のコントローラー。
3. 前記外部メモリーコントローラーによる前記外部メモリーへのデータの読み書きは、前記外部バスコントローラーによるデータ通信より速いことを特徴とする請求項１または請求項２記載のコントローラー。
4. 前記内部装置は、画像読取装置であって、
   前記内部機能部は、その画像読取装置から画像データを取得し、前記バッファーメモリーに記憶すること、
   を特徴とする請求項１から請求項３のうちのいずれか１項記載のコントローラー。
5. 前記内部装置は、印刷装置であって、
   前記内部機能部は、その印刷装置へ供給する画像データを前記バッファーメモリーに記憶すること、
   を特徴とする請求項１から請求項３のうちのいずれか１項記載のコントローラー。
6. 請求項４記載のコントローラーと、
   前記画像読取装置と、
   を備えることを特徴とする画像処理装置。
7. 請求項５記載のコントローラーと、
   前記印刷装置と、
   を備えることを特徴とする画像処理装置。

Images