KR100636817B1 - 시스템 버스로의 트랜잭션을 줄이기 위한 그래픽처리장치와 이를 구비한 화상형성장치 - Google Patents

시스템 버스로의 트랜잭션을 줄이기 위한 그래픽처리장치와 이를 구비한 화상형성장치 Download PDF

Info

Publication number
KR100636817B1
KR100636817B1 KR1020040105399A KR20040105399A KR100636817B1 KR 100636817 B1 KR100636817 B1 KR 100636817B1 KR 1020040105399 A KR1020040105399 A KR 1020040105399A KR 20040105399 A KR20040105399 A KR 20040105399A KR 100636817 B1 KR100636817 B1 KR 100636817B1
Authority
KR
South Korea
Prior art keywords
bitmap image
geu
pattern
core
image data
Prior art date
Application number
KR1020040105399A
Other languages
English (en)
Other versions
KR20060066889A (ko
Inventor
박원호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040105399A priority Critical patent/KR100636817B1/ko
Publication of KR20060066889A publication Critical patent/KR20060066889A/ko
Application granted granted Critical
Publication of KR100636817B1 publication Critical patent/KR100636817B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/50—Machine control of apparatus for electrographic processes using a charge pattern, e.g. regulating differents parts of the machine, multimode copiers, microprocessor control
    • G03G15/5016—User-machine interface; Display panels; Control console
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/55—Self-diagnostics; Malfunction or lifetime display
    • G03G15/553—Monitoring or warning means for exhaustion or lifetime end of consumables, e.g. indication of insufficient copy sheet quantity for a job
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/80—Details relating to power supplies, circuits boards, electrical connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00912—Arrangements for controlling a still picture apparatus or components thereof not otherwise provided for
    • H04N1/00954—Scheduling operations or managing resources
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/46—Colour picture communication systems
    • H04N1/56—Processing of colour picture signals
    • H04N1/60—Colour correction or control

Abstract

시스템 버스로의 트랜잭션을 줄이기 위한 그래픽 처리장치 및 이를 구비한 화상형성장치가 개시된다. 본 발명에 따른 시스템 버스로의 트랜잭션을 줄이기 위한 그래픽 처리장치는 그래픽 처리를 수행하기 위한 GEU 코어, 전원인가시, 시스템 메모리에 기저장되어 있는 패턴 비트맵 이미지가 복사되어 저장되는 저장부, 및 저장부에 저장되는 패턴 비트맵 이미지의 시작 주소(start adress)와 마지막 주소(end adress)를 저장하고, GEU 코어로부터 요청된 패턴 비트맵 이미지 데이터가 시작 주소와 마지막 주소 사이에 존재하면 저장부에 저장된 패턴 비트맵 이미지 데이터를 읽어와서 GEU 코어에 제공하는 패턴 블럭 컨트롤러를 포함한다. 본 발명에 의하면 GEU 블럭 내의 SRAM에 저장된 패턴 비트맵 이미지 데이터를 이용하여 그래픽 처리를 수행하므로, GEU 블럭으로부터 시스템 버스로의 트랜잭션을 줄여서, 전체적인 시스템의 성능을 향상시킬 수 있는 장점이 있다.
시스템 버스, 비트맵 이미지, SDRAM, GEU, 트랜잭션

Description

시스템 버스로의 트랜잭션을 줄이기 위한 그래픽 처리장치와 이를 구비한 화상형성장치{The graphic execution device for reducing the transaction with the system bus}
도 1은 종래의 화상형성장치의 내부 구성도로서, 특히 그래픽 실행부의 내부 구성을 상세히 도시한 도면,
도 2는 본 발명에 따른 화상형성장치의 내부 구성도로서, 특히 GEU 블럭의 내부 구성을 상세히 도시한 도면, 그리고
도 3은 본 발명의 동작 과정을 설명하기 위해 제공되는 흐름도이다.
* 도면의 주요 부분에 대한 간단한 설명 *
110: CPU 120: 메모리 컨트롤러
130: 시스템 메모리 140: 시스템 버스
150: GEU 코어 160a: 소스 블럭 컨트롤러
160b: 데스티네이션 컨트롤러 160c: 패턴 블럭 컨트롤러
162: 제1 레지스터 164: 제2 레지스터
170a: 소스 메모리 인터페이스
170b: 데스티네이션 메모리 인터페이스
170c: 패턴 메모리 인터페이스 180: SRAM
190: GEU 블럭 200: 화상형성장치
본 발명은 시스템 버스로의 트랜잭션을 줄이기 위한 방법에 관한 것으로, 특히 그래픽 처리 수행시 그래픽 처리장치 내의 SRAM에 저장된 패턴 이미지를 사용함으로써 시스템 버스로의 트랜잭션을 줄일 수 있도록 한 그래픽 처리장치와 이를 구비한 화상형성장치에 관한 것이다.
화상형성장치는 입력되는 원본 화상 데이터에 대응하는 이미지를 인쇄용지와 같은 기록매체에 인쇄처리하는 장치를 말한다. 화상형성장치의 예로는 프린터나 복사기 또는 팩시밀리 등이 있다. 이와 같은 화상형성장치에는 비트맵 이미지의 처리를 위하여여 그래픽 처리부(graphic execution unit:이하 'GEU'라 함)를 구비하고 있다.
도 1은 종래의 화상형성장치의 내부 구성도로서, 특히 그래픽 처리부의 내부 구성을 상세히 도시한 도면이다. 도 1을 참조하면, 종래의 화상형성장치(100)는 GEU 블럭(80)과 CPU(10), 메모리 컨트롤러(20), 시스템 메모리(30) 및 이들을 각각 연결하기 위한 시스템 버스(40)를 포함한다. 이들 각각의 구성 부분은 하나의 칩에 집적되어 있으며, 이와 같은 구조를 SoC(System on Chip) 구조라 한다.
이와 같은 SoC 구조에서, GEU 블럭(80)은 GEU 코어(50)와 GEU 코어(50)로부터 소스 비트맵 이미지, 패턴 비트맵 이미지, 데스티네이션 비트맵 이미지의 요청 이 있는 경우, 요청된 데이터를 제공해주는 각각의 콘트롤러(60a~60c) 및 메모리 인터페이스(70a~70c)를 구비한다.
이와 같이 구성되는 GEU 블럭(80)의 동작을 살펴보면 다음과 같다. 먼저, 화상형성장치(100)가 부팅되면, GEU 코어(50)는 각 콘트롤러(60a~60c)와 메모리 인터페이스(70a~70c)를 통해서 시스템 메모리(30)에 기저장된 소스 비트맵 이미지와, 패턴 비트맵 이미지, 데스티네이션 비트맵 이미지를 읽어들인 후, 읽어들인 데이터를 처리하게 된다. 즉, GEU 코어(50)는 각각의 비트맵 이미지를 읽어들이고, 이 중 소스 비트맵 이미지와 패턴 비트맵 이미지에 논리적 연산(예:AND 연산, OR 연산 등)을 수행하여, 연산된 결과를 데스티네이션 어드레스(미도시)에 덮어 쓴다.
상술한 바와 같은 종래 화상형성장치(100)의 GEU 블럭(80)에서 논리적 연산을 수행하기 위해서는 시스템 메모리(30)로부터 소스 비트맵 이미지와, 패턴 비트맵 이미지, 데스티네이션 비트맵 이미지를 계속해서 읽어들여야 하므로, 시스템 버스(40)에 많은 읽기/쓰기 트랜잭션을 요청하게 된다. 이와 같이, 시스템 버스(40)로의 트랜잭션이 늘어나면, 시스템 버스(40)의 성능이 저하되고, 결과적으로 SoC 시스템 구조를 갖는 화상형성장치의 성능이 저하되는 결과를 초래하는 문제점이 있다.
따라서, 본 발명의 목적은 시스템 버스에서 발생되는 트랜잭션의 수를 줄여 전체적으로 화상형성장치의 성능을 증가시키기 위한 그래픽 처리장치 및 이를 구비한 화상형성장치를 제공하기 위함이다.
상기 목적을 달성하기 위한 본 발명에 따른 그래픽 처리장치는 그래픽 처리를 수행하기 위한 GEU 코어(graphic execution unit core); 전원인가시, 시스템 메모리에 기저장되어 있는 패턴 비트맵 이미지가 복사되어 저장되는 저장부; 및 저장부에 저장되는 패턴 비트맵 이미지의 시작 주소(start adress)와 마지막 주소(end adress)를 저장하고, GEU 코어로부터 요청된 패턴 비트맵 이미지 데이터가 시작 주소와 마지막 주소 사이에 존재하면 저장부에 저장된 패턴 비트맵 이미지 데이터를 읽어와서 GEU 코어에 제공하는 패턴 블럭 컨트롤러;를 포함하는 것이 바람직하다.
여기서, 패턴 블럭 컨트롤러는, 저장부에 저장된 패턴 비트맵 이미지의 시작 주소와 마지막 주소를 각각 저장하기 위한 복수의 레지스터를 구비하는 것이 바람직하다.
여기서, 저장부는, SRAM인 것이 바람직하다.
여기서, SRAM은, 대략 2KB의 용량을 가지며, 확장가능한 것이 바람직하다.
이하에서는 첨부된 예시도면을 참조하여 본 발명에 대해 설명한다.
도 2는 본 발명에 따른 화상형성장치의 내부 구성도로서, 특히 GEU 블럭의 내부 구성을 상세히 도시한 도면이다. 도 2를 참조하면, 본 화상형성장치(200)는 GEU 블럭(190)과 CPU(110), 메모리 컨트롤러(120), 시스템 메모리(130) 및 이들을 각각 연결하기 위한 시스템 버스(140)를 포함하며, 각각의 구성 부분은 하나의 칩에 집적되어 있는 SoC 구조를 이루고 있다.
본 발명의 일실예에 따른 GEU 블럭(190)은 종래와 달리 패턴 블럭 컨트롤러 (160c)와 연결된 SRAM(180)을 구비한다. 패턴 블럭 컨트롤러(160c)는 화상형성장치(200)에 전원이 인가되는 경우, 시스템 메모리(130)에 기저장되어 있는 패턴 비트맵 이미지 데이터를 SRAM(180)에 복사하여 저장한다. SRAM(180)의 용량은 2KB 정도인 것이 바람직하며, 원하는 크기로 확장가능하다.
이 때, 패턴 블럭 컨트롤러(160c) 내부의 제1 레지스터(162)와 제2 레지스터(164)에는 각각 SRAM(180)에 저장된 패턴 비트맵 이미지의 시작 주소(start adress)와 마지막 주소(end adress)가 저장된다.
GEU 코어(150)는 소스 블럭 컨트롤러(160a)와 소스 메모리 인터페이스(170a)를 통해서 시스템 메모리(130)에 기저장된 소스 비트맵 이미지를 읽어오며, 데스티네이션 블럭 컨트롤러(160b)와 데스티네이션 메모리 인터페이스를(170b)를 통해 시스템 메모리(130)에 기저장된 데스티네이션 비트맵 이미지를 읽어온다. 한편, GEU 코어(150)가 패턴 비트맵 이미지 데이터를 요청하는 경우, 패턴 블럭 컨트롤러는 GEU 코어(150)가 요청한 패턴 비트맵 이미지 데이터가 SRAM(180)에 저장된 경우에는 SRAM(180)에 저장된 패턴 비트맵 이미지를 읽어들이며, GEU 코어(150)가 요청한 패턴 비트맵 이미지 데이터가 SRAM(180)에 저장되지 않은 경우에는 시스템 메모리(130)에 기저장된 후, 읽어들인 데이터를 처리하게 된다.
즉, GEU 코어(50)는 각각의 비트맵 이미지를 읽어들이고, 이 중 소스 비트맵 이미지와 패턴 비트맵 이미지에 논리적 연산(예:AND 연산, OR 연산 등)을 수행하여, 연산된 결과를 데스티네이션 어드레스(미도시)에 덮어 써서 그래픽 처리를 수행한다.
도 3은 본 발명의 동작과정을 설명하기 위해 제공되는 흐름도이다. 도 2 및 도 3을 참조하면, 먼저, 화상형성장치(200)에 전원이 인가되면(S310), 패턴 블럭 컨트롤러(160c)는 시스템 메모리(130)에 저장된 패턴 비트맵 이미지 데이터를 시스템 메모리(130)로부터 GEU 블럭(190) 내의 SRAM(180)으로 복사한다(S320).
이어서, 패턴 블럭 컨트롤러(160c)는 SRAM(180)에 복사되는 패턴 비트맵 이미지 데이터의 시작 주소와 마지막 주소를 패턴 블럭 컨트롤러(160c) 내의 제1 레지스터(162)와 제2 레지스터(164)에 각각 저장한다(S330).
그 후, GEU 코어(150)로부터 패턴 비트맵 이미지 데이터가 요청되면(S340), 패턴 블럭 컨트롤러(160c)는 요청된 데이터의 시작 주소와 마지막 주소가 각각 제1 레지스터(162) 및 제2 레지스터(164)에 저장되어 있는지를 판단한다(S350).
판단결과, GEU 코어(150)에서 요청한 패턴 비트맵 이미지 데이터가 제1 레지스터(162)에 저장된 시작 주소와 제2 레지스터(164)에 저장된 마지막 주소 사이에 존재하면(Yes), SRAM(180)에 GEU 코어(150)에서 요청한 패턴 비트맵 이미지 데이터가 저장되어 있는 경우이므로, 패턴 블럭 컨트롤러(160c)는 SRAM(180)에 저장된 패턴 비트맵 이미지 데이터를 읽어와서, GEU 코어(150)에 제공한다(S360).
한편, GEU 코어(150)에서 요청한 패턴 비트맵 이미지 데이터가 제1 레지스터(162)에 저장된 시작 주소와 제2 레지스터(164)에 저장된 마지막 주소 사이에 존재하지 않으면(No), SRAM(180)에 GEU 코어(150)에서 요청한 패턴 비트맵 이미지 데이터가 저장되어 있지 않은 경우이므로, 패턴 블럭 컨트롤러(160c)는 패턴 메모리 인터페이스(170c)에 데이터를 요청하고, 패턴 메모리 인터페이스(170c)는 시스템 버 스(140)를 통해 메모리 컨트롤러(120)에 패턴 비트맵 이미지 데이터를 요청한다. 이 때, 메모리 컨트롤러(120)는 시스템 메모리(110)에 저장된 패턴 비트맵 이미지 데이터를 독출한다(S370). 독출된 패턴 비트맵 이미지 데이터는 시스템 버스(140)를 통해 GEU 블럭(190) 내의 GEU 코어(150)에 제공된다.
상술한 바와 같이, GEU 코어(150)로부터 요청된 패턴 비트맵 이미지 데이터가 제1 레지스터(162)에 저장된 시작 주소와 제2 레지스터(164)에 저장된 마지막 주소 사이에 존재하면, 패턴 블럭 컨트롤러(160c)는 SRAM(180)에 저장된 패턴 비트맵 이미지 데이터를 읽어와서, GEU 코어(150)에 제공하므로, 시스템 메모리에 액세스할 필요가 없어, 시스템 버스로의 트랜잭션을 줄여주는 장점이 있다.
이상에서 설명한 바와 같이, 본 발명에 의하면, GEU 블럭 내의 SRAM에 저장된 패턴 비트맵 이미지 데이터를 이용하여 그래픽 처리를 수행하므로, GEU 블럭으로부터 시스템 버스로의 트랜잭션을 줄여서, 전체적인 시스템의 성능을 향상시킬 수 있는 장점이 있다.
이상에서는 본 발명의 바람직한 실시예에 대해서 도시하고 설명하였으나, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위에 있게 된다.

Claims (5)

  1. 그래픽 처리를 수행하기 위한 GEU 코어(graphic execution unit core);
    전원인가시, 시스템 메모리에 기저장되어 있는 패턴 비트맵 이미지가 복사되어 저장되는 저장부; 및
    상기 저장부에 저장되는 패턴 비트맵 이미지의 시작 주소(start adress)와 마지막 주소(end adress)를 저장하고, 상기 GEU 코어로부터 요청된 패턴 비트맵 이미지 데이터가 상기 시작 주소와 상기 마지막 주소 사이에 존재하면 상기 저장부에 저장된 패턴 비트맵 이미지 데이터를 읽어와서 상기 GEU 코어에 제공하는 패턴 블럭 컨트롤러;를 포함하는 것을 특징으로 하는 그래픽 처리장치.
  2. 제1항에 있어서, 상기 패턴 블럭 컨트롤러는,
    상기 저장부에 저장된 패턴 비트맵 이미지의 시작 주소와 마지막 주소를 각각 저장하기 위한 복수의 레지스터를 구비하는 것을 특징으로 하는 그래픽 처리장치.
  3. 제1항에 있어서, 상기 저장부는,
    SRAM인 것을 특징으로 하는 그래픽 처리장치.
  4. 제3항에 있어서, 상기 SRAM은,
    대략 2KB의 용량을 가지며, 확장가능한 것을 특징으로 하는 그래픽 처리장 치.
  5. 제1항의 그래픽 처리장치를 구비하는 것을 특징으로 하는 화상형성장치.
KR1020040105399A 2004-12-14 2004-12-14 시스템 버스로의 트랜잭션을 줄이기 위한 그래픽처리장치와 이를 구비한 화상형성장치 KR100636817B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040105399A KR100636817B1 (ko) 2004-12-14 2004-12-14 시스템 버스로의 트랜잭션을 줄이기 위한 그래픽처리장치와 이를 구비한 화상형성장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040105399A KR100636817B1 (ko) 2004-12-14 2004-12-14 시스템 버스로의 트랜잭션을 줄이기 위한 그래픽처리장치와 이를 구비한 화상형성장치

Publications (2)

Publication Number Publication Date
KR20060066889A KR20060066889A (ko) 2006-06-19
KR100636817B1 true KR100636817B1 (ko) 2006-10-23

Family

ID=37161558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040105399A KR100636817B1 (ko) 2004-12-14 2004-12-14 시스템 버스로의 트랜잭션을 줄이기 위한 그래픽처리장치와 이를 구비한 화상형성장치

Country Status (1)

Country Link
KR (1) KR100636817B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950003990A (ko) * 1993-07-08 1995-02-17 김광호 비디오 메모리의 데이타 억세스회로
KR20000046470A (ko) * 1998-12-31 2000-07-25 윤종용 화상형성장치 및 그 비디오데이터 전송방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950003990A (ko) * 1993-07-08 1995-02-17 김광호 비디오 메모리의 데이타 억세스회로
KR20000046470A (ko) * 1998-12-31 2000-07-25 윤종용 화상형성장치 및 그 비디오데이터 전송방법

Also Published As

Publication number Publication date
KR20060066889A (ko) 2006-06-19

Similar Documents

Publication Publication Date Title
JP2015013429A (ja) 画像処理装置及びその制御方法、並びにプログラム
JP4358041B2 (ja) 制御装置、情報処理装置、制御方法、省電力制御プログラムおよび記録媒体
JP4829408B2 (ja) 画像処理方法及び画像処理装置
JP5393813B2 (ja) メモリー管理装置および画像処理装置
JP7292873B2 (ja) 画像形成装置
KR100636817B1 (ko) 시스템 버스로의 트랜잭션을 줄이기 위한 그래픽처리장치와 이를 구비한 화상형성장치
JP5060241B2 (ja) 情報処理装置及びその制御方法
JP2019220787A (ja) 制御装置、画像形成装置、制御方法及び制御プログラム
US7457943B2 (en) Controller, image processing apparatus, and method of controlling execution of program
JP3230516B2 (ja) プリンタ、記録媒体およびプリンタのメモリ管理方法
JP2006338194A (ja) データ処理システム、データ処理プログラム及びデータ処理方法
JP7463855B2 (ja) 情報処理装置及びプログラム
JP2007241757A (ja) 情報処理装置
JP2006260273A (ja) サブシステムモジュール、情報処理装置およびサブシステムモジュールにおけるデータ転送方法
JP2010181998A (ja) データ処理装置
JP2007280373A (ja) データ処理装置、画像処理装置、画像形成装置及びコンピュータプログラム
JP2021074974A (ja) 画像形成装置および画像形成装置の制御方法
JPH11115258A (ja) 出力制御装置及び方法
JP2005258783A (ja) データ転送装置、データ転送方法、画像形成装置及びオプションボード
JP2006252482A (ja) 装置の起動方法及び画像形成装置
JP3622525B2 (ja) 印刷装置、その制御方法および記録媒体
JP5575064B2 (ja) コントローラーおよび画像処理装置
JP2005231374A (ja) プリンタおよびプリンタのメモリ管理方法並びにプログラムを記録した記録媒体
JP2003165248A (ja) 印刷制御装置および印刷制御方法
JP2004338213A (ja) 印刷方法及びその装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee