JP5569067B2 - 画像形成装置および画像形成方法 - Google Patents

Description

本発明は、画像形成に関し、より詳細には、マルチビーム潜像形成を行う画像形成装置および画像形成方法に関する。

画像形成装置の機能向上に伴い、画像形成装置の単位時間当たりの画像形成速度（ＰＰＭ：Ｐｒｉｎｔｓ Ｐｅｒ Ｍｉｎｕｔｅｓ)も増大してきている。近年では、より高速・高精細な画像形成を行うために、面発光レーザ（以下、ＶＣＳＥＬとして参照する。)を使用してマルチビーム露光をおこなう画像形成装置が提案されている。また、画像形成装置も省資源の要請に対応して、両面印刷を行う機種が提供されるようになっている。

このため、自動両面装置では、画像形成速度の向上に伴い、用紙の第１面記録から第２面記録までの時間間隔が短縮される傾向となっている。例えば、高速機種では、第１面印刷から第２面印刷まで、１０秒以内で行われる機種も存在する。

このような状態で、両面記録した場合、用紙の表裏に対応する第１面および第２面で印字された画像は、厚さ約８０μｍの上質紙を印刷用紙として使用した場合、熱・湿度変動により０．２％〜０．４％の倍率差が生じることが確認されている。

従来、上述した問題点に対し、倍率差を解消すべく、画像形成装置に対して副走査倍率変倍機能を提供し、副走査画像データの間引きによる縮小、または画像データ追加による拡大を行う方法が開示されている（例えば、特許文献１）。

しかしながら、特許文献１に記載された方法では、画像拡大処理で生じる画像劣化を解消することができない。具体的には、形成するべき画像が高精細化するにつれ、例えば、５ラインおきに１ライン線を形成するような周期性のある画像では、倍率調整のためにラインを間引き、または追加した場合、濃度ムラ、モワレ等、大域的な画像欠陥が顕著に発生するという問題がある。

また、倍率差解消の処理に伴ってスクリーン線数と変倍率の干渉等に起因するバンディングを防止する必要もある。

本発明は、上記に鑑みてなされたものであって、大域的な画像劣化を生じさせることなく、両面対応を考えた場合の高速印刷および高精細な画像形成を実現するとともに、バンディングの発生を防止することができる画像形成装置および画像形成方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明にかかる画像形成装置は、複数の画素から構成される画像データを取得する取得部と、取得された画像データを、より高い解像度の変換画像データに変換する解像度変換部と、変換画像データの変倍率を決定する変倍率決定部と、変換画像データの、補正対象となる補正画素の副走査方向のずらし量の指定を受け付ける受付部と、指定を受け付けたずらし量に基づいて、補正画素の位置を決定する位置決定処理を行う位置決定部と、変換画像データの画素のうち、決定された位置の補正画素を補正する補正処理を行う補正部と、副走査方向の画素列について位置決定処理および補正処理を繰り返し行い、副走査方向の画素列について行った位置決定処理および補正処理を主走査方向に繰り返し行うように、位置決定部と補正部とを制御することにより、変換画像データを、決定された変倍率で変倍する変倍部と、を備えたことを特徴とする。

また、本発明にかかる画像形成方法は、複数の画素から構成される画像データを取得する取得ステップと、取得された画像データを、より高い解像度の変換画像データに変換する解像度変換ステップと、変換画像データの変倍率を決定する変倍率決定ステップと、変換画像データの、補正対象となる補正画素の副走査方向のずらし量の指定を受け付ける受付ステップと、指定を受け付けたずらし量に基づいて、補正画素の位置を決定する位置決定処理を行う位置決定ステップと、変換画像データの画素のうち、決定された位置の補正画素を補正する補正処理を行う補正ステップと、副走査方向の画素列について位置決定処理および補正処理を繰り返し行い、副走査方向の画素列について行った位置決定処理および補正処理を主走査方向に繰り返し行うように、位置決定部と補正部とを制御することにより、変換画像データを、決定された変倍率で変倍する変倍ステップと、を含むことを特徴とする。

本発明によれば、大域的な画像劣化を生じさせることなく、両面対応を考えた場合の高速印刷および高精細な画像形成を実現するとともに、バンディングの発生を防止することができるという効果を奏する。

図１は、実施の形態１の画像形成装置の機械的構成を示す模式図である。 図２は、本実施の形態の光学装置１０２に組み込まれたＶＩＣＳＥＬ２００の構成図である。 図３は、ＶＣＳＥＬ２００を含む光学装置１０２が感光体ドラム１０４ａを露光する場合の概略的な斜視図である。 図４は、本画像形成装置１００の制御ユニット３００の概略的な機能ブロック図である。 図５は、ＧＡＶＤ３１０のより詳細な機能ブロック図である。 図６は、画像処理部３４２の機能ブロック図である。 図７は、解像度変換部３５０による高解像度化処理を説明するための模式図である。 図８−１は、画像パスセレクタ３５８の動作を示す説明図である。 図８−２は、画像パスセレクタ３５８の動作を示す説明図である。 図９は、実施の形態１の濃度データの一例を示す図である。 図１０−１は、Ｂ≧０が設定された場合の補正アドレスの一例を示す図である。 図１０−２は、Ｂ＜０が設定された場合の補正アドレスの一例を示す図である。 図１１は元画像の一例を示す図である。 図１２−１は、補正部３５７による縮小処理により画素が間引かれた画像データの一例を示す図である。 図１２−２は、補正部３５７による縮小処理により画素が間引かれた画像データの一例を示す図である。 図１３−１は、補正部３５７による拡大処理により画素が間引かれた画像データの一例を示す図である。 図１３−２は、補正部３５７による拡大処理により画素が間引かれた画像データの一例を示す図である。 図１４−１は、ｒａｔｅ／Ｂに割り切れない値が設定された補正ドレス値の一例を示す図である。 図１４−２は、ｒａｔｅ／Ｂに割り切れない値が設定された補正ドレス値の一例を示す図である。 図１５は、元画像の一例を示す図である。 図１６−１は、画像データにおける補正アドレス値の一例を示す図である。 図１６−２は、画像データにおける補正アドレス値の一例を示す図である。 図１７−１は、図１６−１に示した補正画素が間引かれた画像データを示す図である。 図１７−２は、図１６−２に示した補正画素が間引かれた画像データを示す図である。 図１８−１は、図１５に示した元画像の画像データに対して画素ビットの挿入により拡大処理が行われた画像データの一例を示す図である。 図１８−２は、図１５に示した元画像の画像データに対して画素ビットの挿入により拡大処理が行われた画像データの一例を示す図である。 図１９は、ディザスクリーン角にずらし量Ｂの設定値を対応付けた設定値テーブルの一例を示す図である。 図２０は、実施の形態１〜３にかかる画像形成装置１００のハードウェア構成を示すブロック図である。

以下に添付図面を参照して、この発明にかかる画像形成装置および画像形成方法の最良な実施の形態を詳細に説明する。以下の実施の形態においては、本発明における機器を、コピー機能、プリンタ機能、スキャナ機能、およびファクシミリ機能のうち少なくとも２つの機能を有する複合機（ＭＦＰ：Ｍｕｌｔｉ Ｆｕｎｃｔｉｏｎ Ｐｅｒｉｐｈｅｒａｌｓ）に適用した例を示すが、これに限定されない。

（実施の形態１）
図１は、実施の形態１の画像形成装置の機械的構成を示す模式図である。図１に示すように、実施の形態１の画像形成装置１００は、ＶＣＳＥＬ２００（図２、図３参照）、ポリゴンミラー１０２ａなどの光学要素を含む光学装置１０２と、感光体ドラム、帯電装置、現像装置などを含む像形成部１１２と、中間転写ベルトなどを含む転写部１２２を主に備える。光学装置１０２は、半導体レーザとしてＶＣＳＥＬ２００を含んで構成される。図１に示すように、ＶＣＳＥＬ２００（図１では不図示）から照射された光ビームは、一旦、第１シリンドリカルレンズ（不図示）により集光され、ポリゴンミラー１０２ａにより、反射ミラー１０２ｂへと偏向される。

ここで、ＶＣＳＥＬ（ＶＥＲＴＩＣＡＬ ＣＡＶＩＴＹ ＳＵＲＦＡＣＥ ＥＭＩＴＴＩＮＧ ＬＡＳＥＲ）２００とは、同一チップ上に複数の光源（半導体レーザ）を格子状に配置した面発光型半導体レーザである。このようなＶＣＳＥＬ２００を使用した画像形成装置としては様々な技術が知られており、本実施の形態の画像形成装置１００の光学装置１０２には、これらの公知技術と同様の構成で、ＶＣＳＥＬ２００が組み込まれている。図２は、本実施の形態の光学装置１０２に組み込まれたＶＩＣＳＥＬ２００の構成図である。本実施の形態のＶＣＳＥＬ２００は、図２に示すように、格子状に複数の光源１００１（複数の半導体レーザ）が格子状に配置された半導体レーザアレイを構成している。そして、複数の光源１００１の配列方向が偏向器としてのポリゴンミラー１０２ａの回転軸に対して所定の角度θで傾斜して設けられている。

図２では、光源の縦配列方向をａ〜ｃ、横配列方向を１〜４とし、例えば、図２の左上の光源１００１をａ１のように表記する。光源１００１がポリゴンミラー角度θをもって配置されていることにより、光源ａ１と光源ａ２とは異なる走査位置を露光し、この２光源により１つの画素（１画素）を構成する場合、すなわち、図２において、２光源で１画素を実現する場合を考える。例えば２光源ａ１，ａ２で１画素、２光源ａ３，ａ４で１画素を構成していくとすると、図中の光源によって図２右端に示すような画素が形成される。図の縦方向を副走査方向としたとき、２光源により構成される画素の中心間距離が６００ｄｐｉ相当であるとする。このとき、１画素を構成する２光源の中心間隔は１２００ｄｐｉ相当となり、画素密度に対して光源密度が２倍となっている。よって１画素を構成する光源の光量比を変えることで、画素の重心位置を副走査方向にずらすことが可能となり、高精度な画像形成が実現できる。

画像形成装置１００は、ｆθレンズを使用しないポストオブジェクト型の光学装置１０２を構成する。光ビームＬは、図示した実施形態ではシアン（Ｃ)、マゼンタ（Ｍ)、イエロー（Ｙ)、ブラック（Ｋ)の各色に対応した数発生されていて、反射ミラー１０２ｂで反射され、第２シリンドリカルレンズ１０２ｃで再度集光された後に感光体ドラム１０４ａ、１０６ａ、１０８ａ、１１０ａを露光している。

光ビームＬの照射は、上述したように複数の光学要素を使用して行われるため、主走査方向および副走査方向に関して、タイミング同期が行われている。なお、以下、主走査方向を、光ビームの走査方向として定義し、副走査方向を、主走査方向に対して直交する方向として定義する。

感光体ドラム１０４ａ、１０６ａ、１０８ａ、１１０ａは、アルミニウムなどの導電性ドラム上に、少なくとも電荷発生層と、電荷輸送層とを含む光導電層を備えている。光導電層は、それぞれ感光体ドラム１０４ａ、１０６ａ、１０８ａ、１１０ａに対応して配設され、コロトロン、スコロトロン、または帯電ローラなどを含んで構成される帯電器１０４ｂ、１０６ｂ、１０８ｂ、１１０ｂにより表面電荷が付与される。

各帯電器１０４ｂ、１０６ｂ、１０８ｂ、１１０ｂにより感光体ドラム１０４ａ、１０６ａ、１０８ａ、１１０ａ上に付与された静電荷は、光ビームＬにより像状露光され、静電潜像が形成される。感光体ドラム１０４ａ、１０６ａ、１０８ａ、１１０ａ上に形成された静電潜像は、現像スリーブ、現像剤供給ローラ、規制ブレードなどを含む現像器１０４ｃ、１０６ｃ、１０８ｃ、１１０ｃにより現像され、現像剤像が形成される。

感光体ドラム１０４ａ、１０６ａ、１０８ａ、１１０ａ上に担持された現像剤は、搬送ローラ１１４ａ、１１４ｂ、１１４ｃにより矢線Ａの方向に移動する中間転写ベルト１１４上に転写される。中間転写ベルト１１４は、Ｃ、Ｍ、Ｙ、Ｋの現像剤を担持した状態で２次転写部へと搬送される。２次転写部は、２次転写ベルト１１８と、搬送ローラ１１８ａ、１１８ｂと含んで構成される。２次転写ベルト１１８は、搬送ローラ１１８ａ、１１８ｂにより矢線Ｂの方向に搬送される。２次転写部には、給紙カセットなどの受像材収容部１２８から上質紙、プラスチックシートなどの受像材１２４が搬送ローラ１２６により供給される。

２次転写部は、２次転写バイアスを印加して、中間転写ベルト１１４上に担持された多色現像剤像を、２次転写ベルト１１８上に吸着保持された受像材１２４に転写する。受像材１２４は、２次転写ベルト１１８の搬送と共に定着装置１２０へと供給される。定着装置１２０は、シリコーンゴム、フッソゴムなどを含む定着ローラなどの定着部材１３０を含んで構成されていて、受像材１２４と多色現像剤像とを加圧加熱し、印刷物１３２として画像形成装置１００の外部へと出力する。多色現像剤像を転写した後の転写ベルト１１４は、クリーニングブレードを含むクリーニング部１１６により転写残現像剤が除去された後、次の像形成プロセスへと供給される。

図３は、ＶＣＳＥＬ２００を含む光学装置１０２が感光体ドラム１０４ａを露光する場合の概略的な斜視図を示す。ＶＣＳＥＬ２００から射出された光ビームＬは、光ビーム束を整形するために使用される第１シリンドリカルレンズ２０２により集光され、反射ミラー２０４および結像レンズ２０６を経た後、ポリゴンミラー１０２ａにより偏向される。ポリゴンミラー１０２ａは、数千〜数万回転するスピンドルモータなどにより回転駆動されている。ポリゴンミラー１０２ａで反射された光ビームＬは、反射ミラー１０２ｂで反射された後、第２シリンドリカルレンズ１０２ｃにより再整形され、感光体ドラム１０４ａ上を露光する。

また、光ビームＬの副走査方向への走査開始タイミングを同期するため、反射ミラー２０８が配置されている。反射ミラー２０８は、副走査方向の走査を開始する以前で、光ビームＬを、フォトダイオードなどを含む同期検出装置２１０へと反射させる。同期検出装置２１０は、当該光ビームを検出すると、副走査を開始させるために同期信号を発生させ、ＶＣＳＥＬ２００への駆動制御信号の生成処理などの処理を同期する。

ＶＣＳＥＬ２００は、後述するＧＡＶＤ３１０から送付されるパルス信号により駆動され、後述するように、画像データの所定の画像ビットに対応する位置に光ビームＬが露光され、感光体ドラム１０４ａ上に静電潜像を形成する。

図４は、本画像形成装置１００の制御ユニット３００の概略的な機能ブロック図を示す。制御ユニット３００は、スキャナ部３０２と、プリンタ部３０８と、主制御部３３０として構成されている。スキャナ部３０２は、画像を読み取る手段として機能しており、スキャナが読み取った信号をＡ／Ｄ変換して黒オフセット補正、シェーディング補正、画素位置補正を行うＶＰＵ３０４と、主に取得された画像を、ＲＧＢ表色系からＣＭＹＫ表色系での画像データとしてディジタル変換するための画像処理を行うＩＰＵ３０６とを含んで構成されている。スキャナ部３０２が取得した読み取り画像は、ディジタルデータとしてプリンタ部３０８へと送られる。ここでは、スキャナ部３０２は、両面原稿を取得し、表面に対応する第１面と裏面に対応する第２面のディジタルデータをメモリ３４０に保存する。

プリンタ部３０８は、ＶＣＳＥＬ２００の駆動制御を行う制御手段として機能するＧＡＶＤ３１０と、ＧＡＶＤ３１０が生成した駆動制御信号により半導体レーザ素子を駆動させるための電流を、半導体レーザ素子に供するＬＤドライバ３１２と、２次元的に配置された半導体レーザ素子を実装するＶＣＳＥＬ２００とを含んで構成される。本実施形態のＧＡＶＤ３１０は、スキャナ部３０２から送られた画像データについて、画素データにＶＣＳＥＬ２００の射出する半導体レーザ素子の空間的なサイズに対応するように画素データを分割して高解像度化処理を実行する。

また、スキャナ部３０２とプリンタ部３０８は、システムバス３１６を介して主制御部３３０と接続されていて、主制御部３３０の指令により、画像読み取りおよび画像形成が制御されている。主制御部３３０は、中央処理装置（以下、ＣＰＵとして参照する。)３２０と、ＣＰＵ３２０が処理のために使用する処理空間を提供するＲＡＭ３２２とを含んでいる。ＣＰＵ３２０は、これまで知られたいかなるＣＰＵでも使用することができ、例えば、ＰＥＮＴＩＵＭ（登録商標)シリーズ、またはその互換ＣＰＵなどＣＩＳＣ（Ｃｏｍｐｌｅｘ Ｉｎｓｔｒｕｃｔｉｏｎ Ｓｅｔ Ｃｏｍｐｕｔｅｒ)、ＭＩＰＳなどのＲＩＳＣ（Ｒｅｄｕｃｅｄ Ｉｎｓｔｒｕｃｔｉｏｎ Ｓｅｔ Ｃｏｍｐｕｔｅｒ)などを使用することができる。ＣＰＵ３２０は、インタフェース３２８を介してユーザからの指令を受け付け、指令に対応する処理を実行するプログラムモジュールを呼び出して、コピー、ファクシミリ、スキャナ、イメージストレージなどの処理を実行させる。さらに、主制御部３３０は、ＲＯＭ３２４を含んでおり、ＣＰＵ３２０の初期設定データ、制御データ、プログラムなどをＣＰＵ３２０が利用可能に格納する。イメージストレージ３２６は、ハードディスク装置、ＳＤカード、ＵＳＢメモリなどの固定または着脱自在のメモリ装置として構成され、画像形成装置１００が取得した画像データを、格納して、ユーザによる各種処理のために利用可能としている。

スキャナ部３０２が取得した画像データについてプリンタ部３０８を駆動して感光体ドラム１０４ａなどに静電潜像として画像を出力する場合、ＣＰＵ３２０は、上質紙、プラスチックフィルムなどの受像材の主走査方向制御および副走査位置制御を実行する。ＣＰＵ３２０は、副走査方向のスキャンを開始させる場合、ＧＡＶＤ３１０にスタート信号を出力する。ＧＡＶＤ３１０は、スタート信号を受領すると、ＩＰＵ３０６がスキャン処理を開始する。その後、ＧＡＶＤ３１０は、バッファメモリなどに格納した画像データを受信し、その後、その受信した画像データを処理し、処理した画像データをＬＤドライバ３１２に出力する。ＬＤドライバ３１２は、ＧＡＶＤ３１０から画像データを受け取ると、ＶＣＳＥＬ２００の駆動制御信号を生成する。その後、ＬＤドライバ３１２は、この駆動制御信号をＶＣＳＥＬ２００に送出することにより、ＶＣＳＥＬ２００を点灯させる。なお、ＬＤドライバ３１２は、半導体レーザ素子を、ＰＷＭ制御などを使用して駆動させる。本実施形態で説明するＶＣＳＥＬ２００は、半導体レーザ素子を８ｃｈ備えるが、ＶＣＳＥＬ２００のチャネル数は限定されるものではない。

図５は、ＧＡＶＤ３１０のより詳細な機能ブロックを示す。ＧＡＶＤ３１０は、同期信号を受信して、ＩＰＵ３０６から送付される画像データを格納して記憶するＦＩＦＯバッファなどのメモリ３４０を備えていて、ＩＰＵ３０６から送信された画像データを先入れ／先出し方式で画像処理部３４２に渡している。画像処理部３４２は、メモリ３４０から画像データを読み込んで、画像データの解像度変換、半導体レーザ素子チャネルの割当て、および画像ビット（すなわち、画像データを変倍するための補正画素）の追加・削除の処理（すなわち、画像データの補正処理）を実行する。画像データは、Ｘ座標およびＹ座標により、感光体ドラム１０４ａに対して露光される位置が規定されている。以下、本実施形態では、Ｘ座標とは、主走査方向における座標を指し、Ｙ座標とは、副走査方向の座標を指す。また、座標は、主走査方向および副走査方向のラインに並んだ画素（すなわち画素列）ごとに定められている。

出力データ制御部３４４は、画像処理部３４２が生成した画像データに対応する書き込み信号とされる出力データを、Ｆアドレス値および副走査速度から時系列的な駆動パルスに変換し、さらに同期検出装置２１０に対して同期信号を与えるための同期制御信号を追加して生成する。生成された駆動制御信号は、ＬＤドライバ３１２に伝送され、ＶＣＳＥＬ（図示せず)を駆動する。また、出力データ制御部３４４には、同期検出装置２１０からの同期信号が入力され、ＬＤドライバ３１２への駆動制御信号の伝送を同期させている。なお、メモリ３４０、画像処理部３４２、出力データ制御部３４４の処理は、ＰＬＬ３４６により動作クロックに同期している。

図６は、画像処理部３４２の機能ブロック図を示す。画像処理部３４２は、図６に示すように、解像度変換部３５０と、副走査変倍制御部３５２とを主に備えている。

解像度変換部３５０は、メモリ３４０から取得した画像データについて単位画素を、ＶＣＳＥＬ２００のチャネル数およびサイズに対応して分割して分割画素を作成する。その後、分割画素に対して当該画素の照射を行うレーザ素子チャネルの割当てを行う。また、解像度変換部３５０は、高解像度化を行う場合、２ｎ倍密度処理（ｎは、正の整数)または２ｎライン化処理を選択し、レーザ素子チャネルの駆動割当てを決定する。ここでは、解像度変換部３５０は、入力画像１２００ｄｐｉ、出力解像度４８００ｄｐｉの８ｃｈＶＣＳＥＬによる複数ライン同時書込みを決定する。

解像度変換部３５０は、入力された画像データ（以下、入力データという。）を、入力画像の解像度（以下、入力解像度という。）よりも高い解像度を（以下、出力解像度という。）に変換する。図７は、解像度変換部３５０による高解像度化処理を説明するための模式図である。図７に示すように、解像度変換部３５０は、左側に示す入力データＤ０［１：０］を、入力データの濃度に応じて右側に示す出力データＤｃ０［３：０］〜Ｄｃ３［３：０］のいずれかに変換する。ここでは、解像度変換部３５０は、入力解像度１２００ｄｐｉのＤ０［１：０］を、出力解像度４８００ｄｐｉのＤｃ０［３：０］〜Ｄｃ３［３：０］に変換する。解像度変換部３５０は、他のＤ１［１：０］〜Ｄ５［１：０］についても同様に処理する。例えば、解像度変換部３５０は、Ｄ１［１：０］を、Ｄｃ４［３：０］〜Ｄｃ７［３：０］に変換する。

副走査変倍制御部３５２は、変倍率決定部３５３と、位置決定部３５４と、受付部３５５と、メモリ３５６と、補正部３５７と、画像パスセレクタ３５８とを主に備える。

変倍率決定部３５３は、両面原稿の第１面の画像データの画像処理時に第１面の画像データの変倍率を取得し、取得した表面の変倍率に基づいて、第２面の画像データの変倍率を決定する。なお、変倍率決定部３５３により決定される第２面の画像データの変倍率と、第１面の変倍率の差は微小な値となる。例えば、上記のとおり、第１面および第２面で印字された画像は、厚さ約８０μｍの上質紙を印刷用紙として使用した場合、熱・湿度変動により０．２％〜０．４％の倍率差が生じるが、この倍率差を解消するために第１面と異なる変倍率が設定される。また、変倍率は任意に設定することも可能である。

受付部３５５は、ずらし量の指定を受け付け、メモリ３５６に保存する。ここで、ずらし量とは、補正対象となる補正画素を副走査方向にずらす量のことである。例えば、受付部３５５は、ユーザ（システムエンジニア等）によりインタフェース３２８からずらし量の値の入力を受け付ける。なお、ユーザは、画像データに対して行われたディザ処理のデータに応じて、ディザスクリーン角と干渉しない値をずらし量として指定する。

画像パスセレクタ３５８は、メモリ３５６に保存されているずらし量に基づいて、位置決定部３５４と、補正部３５７とを制御し、画像データを変倍する。ここで、画像データの変倍率は、変倍率決定部３５３により決定された変倍率と同一の値とする。なお、画像パスセレクタ３５８は、両面原稿のうち副走査処理における変倍する面をいずれか１面とすることもできる。例えば、第１面を拡大し、第２面を変倍しないケース、第１面を副走査方向における変倍せず、第２面を縮小するケース、第１面を拡大し、第２面を縮小するケース等がある。

位置決定部３５４は、補正画素のアドレス値（以下、補正アドレス値という。）を決定する。ここで、補正アドレス値とは、画像拡大処理において画像データに画像ビットが追加または削除されるＸ座標（以下、Ｒアドレス値という。）およびＹ座標（以下、Ｆアドレス値という。）のことである。また、位置決定部３５４は、受付部３５５により受け付けられたずらし量に基づいて補正画素の位置を再決定する。

補正部３５７は、位置決定部３５４により決定された補正アドレス値の補正画素に対して画像ビットを追加または削除することにより補正を行う。

画像パスセレクタ３５８は、解像度変換部３５０で変換された画像データを変倍する。具体的には、画像パスセレクタ３５８は、位置決定部３５４から、決定された補正アドレス値を取得する。また、画像パスセレクタ３５８は、処理対象となっているアドレス値が補正アドレス値を含むか否かを判断する。例えば、画像パスセレクタ３５８は、補正アドレス値を含む場合は、追加フラグ、または削除フラグなどの変倍指令信号を生成し、メモリ３５６に渡す。

画像パスセレクタ３５８は、処理対象となっているアドレス値が補正アドレス値を含むと判断した場合、すなわち変倍指令信号が設定されている場合、受付部３５５により受け付けられたずらし量に基づいて第２面の画像データを変倍する。

一方、画像パスセレクタ３５８は、処理対象となっているアドレス値が補正アドレス値を含まないと判断した場合、すなわち変倍指令信号が設定されていない場合は、メモリ３５６からのシフト量を元に、解像度変換部３５０からの入力データを選択し、出力する。なお、本実施形態で、半導体レーザとして８ｃｈＶＣＳＥＬ２００が使用される場合、追加・削除する位置を示す信号およびシフト量を示す信号は８ｃｈ分割り当てられ（Ｃｈ０〜ｃｈ７）、ＶＣＳＥＬ２００の駆動のために使用される。なお、画像ビットの追加・削除の処理は、画像処理部３４２の適切な機能部であれば、専用モジュールとして構成することができるし、他のモジュールの一部として構成することもできる。尚、変倍命令信号をカウントする構成としたのは、画像ビットをシフトさせる場合に、例えば、１走査目に画像ビットを追加した後、２走査目の最初に画像ビットを追加する位置を特定するためである。

メモリ３５６は、画像ビットのシフト量を格納し、画像パスセレクタ３５８による変倍処理において使用される変倍指令信号をカウントし保持する。また、メモリ３５６は、ずらし量を保持する。

次に、画像パスセレクタ３５８の動作について説明する。図８−１、８−２は、画像パスセレクタ３５８の動作を示す説明図である。図８−１、８−２の注目データ６０２は、１画素分のビット値を示しており、１画素分のデータは、８ｃｈ分のＹ座標で示されている。特定の主走査の座標位置に割り当てられたビットデータである。入力データ６００としては、注目データ６０２と、副走査変倍用のシフト単位を指定する変倍用データとが常に前段のメモリ３４０から読み出されており、全ライン同じ処理がなされて解像度変換部３５０に入力されている。図８−１に示す未変倍時には、変倍指令信号が設定されていないので、メモリ３５６からのシフト量（ｓｈｉｆｔ)＝０とされ、図８−１に示すように、注目データ６０２の画像データを、この実施形態の場合の書き込み信号とされる出力データ６０４として渡す。

次に、図８−２を使用して変倍指令信号が設定されている場合の動作を説明する。図８−２では、１走査目（Ａ）において、注目データ６０２のＹ座標１に白が追加された場合を示している。Ｃｈ１に対応したアドレス値で、画像ビットの追加を示す信号が設定され、Ｃｈ１のビットデータを白画素に対応させるように置換して出力データ６０６のＣｈ１にデータとして設定する。そして、ＣＨ１に対応した追加に対応するカウント値１がメモリ３５６に登録される。

ＣＨ２〜ＣＨ７のデータについては、出力データ６０６のＹ座標の値としてチャネルシフト量−１としたＹ座標値にシフトさせる。このとき画像パスセレクタ３５８は、出力データ６０６のＣｈ２〜Ｃｈ７に対しチャネルシフト量−１に相当するチャネルの注目データのビットデータを割当てることにより、画像ビットの追加を行うことができる。出力データ６０６は、白に対応する画像ビットが注目データに対して追加されており、書き込み信号として使用される、出力データ制御部３４４は、書き込み信号を時系列的に変換してＶＣＳＥＬ２００の駆動パルスを生成し、画像形成が行われる。上述した処理は、主走査単位で行われ、主走査方向の次の画素についてのデータが順次、メモリ３４０から読み込まれ、主走査方向について画像形成が行われる。

上述したように、１走査目（Ａ）において白画素を追加して出力データ６０６のＣｈ１〜Ｃｈ７のＹ座標値がシフトしたことによって、２走査目（Ｂ）では、図８−２に示すように、白画素を追加しない場合であっても、出力データ６０６のＣｈ８〜Ｃｈ１５のＹ座標値が−１ずつシフトし、さらに３走査目（Ｃ）において１走査目と同様に白画素を追加する場合には、図８−２に示すように、出力データ６０６のＣｈ１６〜Ｃｈ２３のＹ座標値は、−２ずつシフトすることとなる。

次に、以上のように構成された画像処理部３４２による変倍処理について説明する。図９は、画像処理部３４２による変倍処理の手順を示すフローチャートである。

解像度変換部３５０は、メモリ３４０から画像データを取得する（ステップＳ１）。解像度変換部３５０は、取得した画像データを取得時における画像データの解像度よりも高い解像度に変換する（ステップＳ２）。変倍率決定部３５３は、解像度変換部３５０により変換された画像データの変倍率を決定する（ステップＳ３）。ここで、変倍率は、第１面の変倍率に基づいて変倍率が決定される。受付部３５５は、ずらし量Ｂの入力を受け付ける（ステップＳ４）。位置決定部３５４は、入力されたずらし量Ｂに基づいて、補正アドレス値を決定する（ステップＳ５）。具体的には、位置決定部３５４は、後述する算出式により補正アドレス値を算出する。補正部３５７は、位置決定部３５４により決定された補正アドレスに、画素ビットを削除または挿入する（ステップＳ６）。画像パスセレクタ３５８は、ステップＳ３で決定された変倍率で画像データを変倍する（ステップＳ７）。

次に、位置決定部３５４が補正アドレス値を決定するための算出式について説明する。ここで、補正アドレス(ｐ、ｑ）であり、主走査処理周期Ｓ、副走査方向におけるずらし量Ｂである場合に、補正アドレス（ｐ、ｑ）に最も近いｐ＋１の列に入る補正アドレス（ｐ＋１、Ｙ）のＹ座標が下記の式（１）で決定される。
Ｙ＝ｑ＋Ｂ・・・（１）
ここで、図１０−１および図１０−２を用いて説明する。図１０−１および図１０−２は、補正アドレスの一例を示す図である。図１０−１では、Ｂ＝４、Ｓ＝５が設定されたとする。まず、補正アドレス（０、０）に最も近いｐ＋１の列に入る補正アドレス（１、Ｙ）のＹ座標は、（１）式より４となる。

また、補正アドレス(ｐ、ｑ）に対してＹ座標が同じ（ｐ+Ｓ、ｑ）が補正画素となり、変倍率ｒａｔｅは下記の式（２）により算出される。
（Ｓ×Ｂ）＝ｒａｔｅ・・・（２）
すなわち、ｒａｔｅはＢで割り切れる値とする。
ここで、図１０−１では、（２）式よりｒａｔｅ２０が求められる。

そして、補正アドレスのＹ座標は次のように算出する。ここで、高解像度に変換された画像データの補正アドレス（ｐ、Ｙ）、変倍率１／ｒａｔｅとする。また、Ｂは正負いずれの値であってもよい。例えば、Ｂ≧０の場合は下記の式（３）〜（５）により算出する。なお、Ｉｎｔは整数の商を求める演算記号を示し、％は剰余を求める演算記号を示し、Ｚは、任意の整数を示す。Ｚは、予め定められた値であってもよいし、操作部から変更してもよい。
ｔ１＝Ｂ×｛（ｐ＋Ｚ）％Ｓ｝・・・（３）
ｔ２＝ｉｎｔ（Ｙ／ｒａｔｅ）×ｒａｔｅ・・・（４）
Ｙ＝ｔ１＋ｔ２・・・（５）
なお、図１０−１は、Ｂ≧０が設定された補正アドレスの一例を示す。

また、Ｂ＜０の場合は、下記の式（６）〜（８）により補正アドレスのＹ座標を算出する。
ｔ１＝ｒａｔｅ＋Ｂ×｛（ｐ％Ｚ）＋１｝・・・（６）
ｔ２＝ｉｎｔ（Ｙ／ｒａｔｅ）×ｒａｔｅ・・・（７）
Ｙ＝ｔ１＋ｔ２・・・（８）
なお、図１０−２は、Ｂ＜０が設定された補正アドレスの一例を示す。

次に、画像パスセレクタ３５８による縮小処理により画素間引きが行われる例について説明する。図１１は元画像の一例を示す図である。図１２−１および図１２−２は、補正部３５７による縮小処理により画素が間引かれた画像データの一例を示す図である。例えば、画像パスセレクタ３５８が、スクリーン角と副走査変倍処理の角度を同一にした場合、画像濃度が大きくなり、図１２−１に示すように、画素が孤立ドットとなり、孤立ドットが周期的に発生しバンディングとなってしまう。これに対し、図１２−２のように、Ｂ＜０とし、副走査変倍の角度を変えることで、バンディングを低減することができる。

以上のように、図１２−１と図１２−２のようにずらし量Ｂの値を変えることで、補正アドレス値を左右対称にでき、ディザスクリーン角との干渉を防ぐことができる。

次に、画像パスセレクタ３５８による拡大処理により画素追加が行われる例について説明する。図１３−１および図１３−２は、補正部３５７による拡大処理により画素が間引かれた画像データの一例を示す図である。図１３−１では、拡大処理された場合、図中上の３つの丸枠の囲みで示すように主走査に２画素並んだ画素と、図中下の２つの丸枠の囲みで示すように主走査に画素が並ばない配列が周期的に発生し、バンディングとなって見えてしまう。これに対して図１３−２にようにＢ＜０とすることで、主走査方向に２画素並んだ画素は発生せず、バンディングとしての濃度ムラは少なくなる。

このように、本実施の形態によれば、縮小処理および拡大処理においてディザスクリーン角を考慮してずらし量Ｂが設定されるので、ディザスクリーン角との干渉を防ぎ、バンディングを低減することができる。

（実施の形態２）
実施の形態１では、ディザスクリーン角を考慮してずらし量Ｂを任意に設定できる構成とした。実施の形態２においても同様に、ディザスクリーン角を考慮してずらし量を設定するが、さらに、ずらし量Ｂを割り切れない数に設定する。また、さらによりディザスクリーン角との干渉を回避可能とすべくｏｆｆｓｅｔをも考慮する。ここで、ｏｆｆｓｅｔとは、任意に設定される固定値のことである。

以下、実施の形態２における位置決定部３５４について説明する。なお、位置決定部３５４以外の各部の機能および構成については実施の形態１と同様である。

位置決定部３５４が補正アドレスのＹ座標を決定するための算出式について説明する。算出式は、Ｂ×Ｓ≠ｒａｔｅであり、Ｂはｒａｔｅで割り切れない値とする。また、Ｂは正負いずれの値であってもよく、例えば、下記の式（９）〜（１１）により補正アドレスのＹ座標を算出する。
ｔ１＝ｏｆｆｓｅｔ＋（Ｂ×ｐ）％ｒａｔｅ・・・（９）
ｔ２＝ｉｎｔ（Ｙ／ｒａｔｅ）×ｒａｔｅ・・・（１０）
Ｙ＝ｔ１＋ｔ２・・・（１１）

ここで、ｒａｔｅ／Ｂに割り切れない値が設定された場合の補正アドレス値を、割り切れる値が設定された場合の補正アドレス値と比較する。例えば、図１０−１に示した例は、ｒａｔｅ／Ｂが割り切れる値であるＢ＝４、ｒａｔｅ＝２０、ｏｆｆｓｅｔ＝０が設定されたアドレス値であった。この場合、Ｓ＝５となり、主走査方向に５画素毎の周期で補正画素が現れることとなる。

一方、図１４−１は、ｒａｔｅ／Ｂに割り切れない値が設定された補正アドレス値の一例を示す図である。例えば、図１４−１では、ｒａｔｅ／Ｂが割り切れない値としてＢ＝４、ｒａｔｅ=２３、ｏｆｆｓｅｔ＝０が設定された補正アドレス値を示す。つまり、補正画素の主走査方向の繰り返し周期はＳ＝２３となり、補正アドレス値の角度をフレキシブルに変更できる。このため、ディザスクリーン角との干渉による副作用の低減が行える。

また、図１４−２も、図１４−１と同様に、ｒａｔｅ／Ｂに割り切れない値が設定された補正アドレス値の一例を示す図である。ここで、図１４−１ではｏｆｆｓｅｔ＝０が設定され、画像パスセレクタ３５８は（０、０）から処理を開始したが、図１４−２では、ｏｆｆｓｅｔ＝４が設定され、画像パスセレクタ３５８は副走査にｏｆｆｓｅｔが４ずれた（０、４）から処理を開始する。このように、処理の開始座標をずらすことで、さらにディザスクリーン角との干渉を回避することができる。

次に、図１５と図１６−１および図１６−２を用いて、設定されたずらし量Ｂに基づいて処理された画像データについて説明する。図１５は、元画像の一例を示す図である。図１５では、黒塗りで示した画素が黒画素（４´ｂ１１１１）を、白塗りで示した画素が白画素（４´ｂ００００）を、左下がりの斜線で示した画素が中間調の画素（４´ｂ０１１０）を示す。

次に、元画像に対して縮小処理の補正が行われた画像データについて説明する。まず、図１６−１と図１６−２は、画像データにおける補正アドレス値の一例を示す図である。ここで、図１６−１はｒａｔｅ＝２０、Ｂ＝４に設定された場合の補正アドレス値を示し、図１６−２はｒａｔｅ＝２０、Ｂ＝３に設定された場合の補正アドレス値を示す。また、図１５と同様に、黒塗りで示した画素が黒画素（４´ｂ１１１１）を、白塗りで示した画素が白画素（４´ｂ００００）を、左下がりの斜線で示した画素が中間調の画素（４´ｂ０１１０）を示し、右下がりの斜線で示した画素は補正画素を示す。

画像パスセレクタ３５８は、図１６−１において丸枠で囲んで示すように、左下がりの斜線で示す中間調の画素に対して集中的に間引き処理を行う。図１７−１は、ｒａｔｅ／Ｂが割り切れる値とした図１６−１に示した補正画素が間引かれた画像データを示す図である。また、図１７−２は、ｒａｔｅ／Ｂが割り切れない値とした図１６−２に示した補正画素が間引かれた画像データを示す図である。ここで図１５の元画像に対して、図１７−１のようにｒａｔｅ＝２０、Ｂ＝４が設定された場合の補正画素が間引かれた場合、丸枠で示すように左下がりの斜線で示す中間調の画素に対して集中的に画素間引き処理される。この結果、横筋のように見えるエッジが周期的に発生し、バンディングとなってしまう。これに対して、図１７−２では、丸枠で示すように左下がりの斜線で示す中間調の画素が集中的に間引かれることがなく、バンディングを低減することができる。

つまり、図１６−１および図１６−２に示した画像データの例では、中間調の画素(４´b０１１０)は副走査方向４画素、黒画素（４´ｂ１１１１）は副走査方向８画素である。また、黒画素（４´ｂ１１１１）の塊が間引かれると１／８だけ濃度が薄くなるが、中間調の画素(４´ｂ０１１０)の場合は１／４だけ濃度が薄くなり、より丸枠に含まれる画素と丸枠以外の画素との濃度差が発生しバンディングとして見えてしまう。しかし、図１７−２のようにｒａｔｅ／Ｂが割り切れない値に設定することで、元画像の薄い画素での間引きする頻度を少なくすることができ、バンディングを低減することができる。

次に、元画像に対して拡大処理の補正が行われた画像データについて説明する。図１８−１および図１８−２は、図１５に示した元画像の画像データに対して画素ビットの挿入により拡大処理が行われた画像データの一例を示す図である。図１８−１は、ｒａｔｅ／Ｂが割り切れる値とした図１６−１に示した補正画素が挿入された画像データを示す図である。また、図１８−２は、ｒａｔｅ／Ｂが割り切れない値とした図１６−２に示した補正画素が挿入された画像データを示す図である。図１８−１は、ｒａｔｅ／Ｂが割り切れる値が設定されたので、拡大処理についても縮小処理と同様に、図１８−１に示す丸枠のように拡大処理により中間調の画素が主走査方向に５画素連続し、中間調の画素の濃度差が発生し横筋が発生してしまう。

一方、図１８−２では、ｒａｔｅ／Ｂが割り切れない数が設定されている。これにより、主走査方向に中間調の画素が５画素連続することがないので、横筋は発生せず、バンディングを抑えることができる。

このように、本実施の形態によれば、ずらし量Ｂに割り切れない数を設定するので、ディザスクリーン角に干渉しない補正アドレスを決定することができ、この結果バンディングを低減することができる。

また、このように、本実施の形態によれば、ｏｆｆｓｅｔを用いてずらし量Ｂを設定するので、ディザスクリーン角に干渉しない補正アドレスをより柔軟に決定することができる。

（実施の形態３）
実施の形態１では、画像パスセレクタ３５８は、ずらし量Ｂを任意に設定することとした。これに対し、実施の形態３では、画像パスセレクタ３５８は、ずらし量Ｂの設定値が予め定められた設定値テーブルに基づいてずらし量Ｂを設定する。

メモリ３５６は、設定値テーブルを保存する。ここで、設定値テーブルとは、ずらし量Ｂを所定のデータに対応付けたテーブルのことである。所定のデータとしては、色版毎のデータやディザ処理データ等がある。なお、画像処理部３４２のメモリ３５６以外の各部の機能および構成については実施の形態１と同様である。

図１９は、ディザスクリーン角にずらし量Ｂの設定値を対応付けた設定値テーブルの一例を示す図である。図１９に示す設定値テーブルでは、万線の辺倍率に対するずらし量Ｂが対応付けられている。画像パスセレクタ３５８は、変倍率１／ｒａｔｅとスクリーン角により、ｏｆｆｓｅｔと副走査方向のずらし量Ｂを決定する。

また、メモリ３５６は、ディザ形状ごとに設定値テーブルを保存することも可能である。なお、スクリーン角、網点、万線などは、色毎に、またＭＦＰ等の操作部（インタフェース３２８）から写真モード、文字モード等のプリントモードで変更に構成することが可能である。

また、他の例として、受付部３５５は、メモリ３５６に保存されている設定値データの、ｏｆｆｓｅｔ、変倍処理周期Ｓ、ずらし量Ｂの変更を受け付ける。受付部３５５は、ユーザ（システムエンジニア）により、操作部（インタフェース３２８）からこれらの値の変更を受け付ける。

このように、本実施の形態によれば、予めメモリ３５６に設定値データを保存するので、画像パスセレクタは容易にずらし量を設定することができる。

また、このように、本実施の形態によれば、予め保存された設定値を変更することができるので、画像データに応じて更にバンディングを低減することができる。

図２０は、実施の形態１〜３にかかる画像形成装置１００のハードウェア構成を示すブロック図である。本図に示すように、この画像形成装置１００（以下、複合機１００という。）は、コントローラ１０とエンジン部（Ｅｎｇｉｎｅ）６０とをＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｆａｃｅ）バスで接続した構成となる。コントローラ１０は、複合機１００全体の制御と描画、通信、図示しない操作部からの入力を制御するコントローラである。エンジン部６０は、ＰＣＩバスに接続可能なプリンタエンジンなどであり、たとえば白黒プロッタ、１ドラムカラープロッタ、４ドラムカラープロッタ、スキャナまたはファックスユニットなどである。なお、このエンジン部６０には、プロッタなどのいわゆるエンジン部分に加えて、誤差拡散やガンマ変換などの画像処理部分が含まれる。

コントローラ１０は、ＣＰＵ１１と、ノースブリッジ（ＮＢ）１３と、システムメモリ（ＭＥＭ−Ｐ）１２と、サウスブリッジ（ＳＢ）１４と、ローカルメモリ（ＭＥＭ−Ｃ）１７と、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）１６と、ハードディスクドライブ（ＨＤＤ）１８とを有し、ノースブリッジ（ＮＢ）１３とＡＳＩＣ１６との間をＡＧＰ（Ａｃｃｅｌｅｒａｔｅｄ Ｇｒａｐｈｉｃｓ Ｐｏｒｔ）バス１５で接続した構成となる。また、ＭＥＭ−Ｐ１２は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１２ａと、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ)１２ｂと、をさらに有する。

ＣＰＵ１１は、複合機１００の全体制御をおこなうものであり、ＮＢ１３、ＭＥＭ−Ｐ１２およびＳＢ１４からなるチップセットを有し、このチップセットを介して他の機器と接続される。

ＮＢ１３は、ＣＰＵ１１とＭＥＭ−Ｐ１２、ＳＢ１４、ＡＧＰ１５とを接続するためのブリッジであり、ＭＥＭ−Ｐ１２に対する読み書きなどを制御するメモリコントローラと、ＰＣＩマスタおよびＡＧＰターゲットとを有する。

ＭＥＭ−Ｐ１２は、プログラムやデータの格納用メモリ、プログラムやデータの展開用メモリ、プリンタの描画用メモリなどとして用いるシステムメモリであり、ＲＯＭ１２ａとＲＡＭ１２ｂとからなる。ＲＯＭ１２ａは、プログラムやデータの格納用メモリとして用いる読み出し専用のメモリであり、ＲＡＭ１２ｂは、プログラムやデータの展開用メモリ、プリンタの描画用メモリなどとして用いる書き込みおよび読み出し可能なメモリである。

ＳＢ１４は、ＮＢ１３とＰＣＩデバイス、周辺デバイスとを接続するためのブリッジである。このＳＢ１４は、ＰＣＩバスを介してＮＢ１３と接続されており、このＰＣＩバスには、ネットワークインターフェース（Ｉ／Ｆ）部なども接続される。

ＡＳＩＣ１６は、画像処理用のハードウェア要素を有する画像処理用途向けのＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）であり、ＡＧＰ１５、ＰＣＩバス、ＨＤＤ１８およびＭＥＭ−Ｃ１７をそれぞれ接続するブリッジの役割を有する。このＡＳＩＣ１６は、ＰＣＩターゲットおよびＡＧＰマスタと、ＡＳＩＣ１６の中核をなすアービタ（ＡＲＢ）と、ＭＥＭ−Ｃ１７を制御するメモリコントローラと、ハードウェアロジックなどにより画像データの回転などをおこなう複数のＤＭＡＣ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌｌｅｒ）と、エンジン部６０との間でＰＣＩバスを介したデータ転送をおこなうＰＣＩユニットとからなる。このＡＳＩＣ１６には、ＰＣＩバスを介してＦＣＵ（Ｆａｃｓｉｍｉｌｅ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）３０、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）４０、ＩＥＥＥ１３９４（ｔｈｅ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ １３９４）インタフェース５０が接続される。操作表示部２０はＡＳＩＣ１６に直接接続されている。

ＭＥＭ−Ｃ１７は、コピー用画像バッファ、符号バッファとして用いるローカルメモリであり、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）１８は、画像データの蓄積、プログラムの蓄積、フォントデータの蓄積、フォームの蓄積を行うためのストレージである。

ＡＧＰ１５は、グラフィック処理を高速化するために提案されたグラフィックスアクセラレーターカード用のバスインターフェースであり、ＭＥＭ−Ｐ１２に高スループットで直接アクセスすることにより、グラフィックスアクセラレーターカードを高速にするものである。

１００ 画像形成装置
１０２ 光学装置
１０２ａ ポリゴンミラー
１０２ｂ 反射ミラー
１０２ｃ 第２シリンドリカルレンズ
１０４ａ、１０６ａ、１０８ａ、１１０ａ 感光体ドラム
１０４ｂ、１０６ｂ、１０８ｂ、１１０ｂ 帯電器
１０４ｃ、１０６ｃ、１０８ｃ、１１０ｃ 現像器
１１２ 画像形成部
１１４ 中間転写ベルト
１１４ａ、１１４ｂ、１１４ｃ 搬送ローラ
１１８ ２次転写ベルト
１２０ 定着装置
１２２ 転写部
１２４ 受像材
１３０ 定着部材
１３２ 印刷物
２００ ＶＣＳＥＬ
２０２ 第１シリンドリカルレンズ
２０４ 反射ミラー
２０６ 結像レンズ
２０８ 反射ミラー
２１０ 同期検知装置
３００ 制御ユニット
３０２ スキャナ部
３０４ ＶＰＵ
３０６ ＩＰＵ
３０８ プリンタ部
３１０ ＧＡＶＤ
３１２ ＬＤドライバ
３１６ システムバス
３３０ 主制御部
３４０、３５６ メモリ
３４２ 画像処理部
３５０ 解像度変換部
３５２ 副走査変倍制御部
３５４ 位置決定部
３５５ 受付部
３５７ 補正部
３５８ 画像パスセレクタ

特開２００９―８３４７号公報

Claims (7)

1. 複数の画素から構成される画像データを取得する取得部と、
   取得された前記画像データを、より高い解像度の変換画像データに変換する解像度変換部と、
   前記変換画像データの変倍率を決定する変倍率決定部と、
   前記変換画像データの、補正対象となる補正画素の副走査方向のずらし量の指定を受け付ける受付部と、
   指定を受け付けた前記ずらし量に基づいて、前記補正画素の位置を決定する位置決定処理を行う位置決定部と、
   前記変換画像データの画素のうち、決定された位置の前記補正画素を補正する補正処理を行う補正部と、
   前記副走査方向の画素列について前記位置決定処理および前記補正処理を繰り返し行い、前記副走査方向の画素列について行った前記位置決定処理および前記補正処理を前記主走査方向に繰り返し行うように、前記位置決定部と前記補正部とを制御することにより、前記変換画像データを、決定された前記変倍率で変倍する変倍部と、
   を備えたことを特徴とする画像形成装置。
2. 前記位置決定部は、前記補正画素の位置を表す座標（ｐ、Ｙ）のＹを、Ｂ≧０である場合は式（１）〜（３）により算出し、
   Ｂ＜０である場合は、式（４）〜（６）により算出すること、
   を特徴とする請求項１に記載の画像形成装置。
   ｔ１＝Ｂ×｛（ｐ＋Ｚ）％Ｓ｝・・・（１）
   ｔ２＝ｉｎｔ（Ｙ／ｒａｔｅ）×ｒａｔｅ・・・（２）
   Ｙ＝ｔ１＋ｔ２・・・（３）
   ｔ１＝ｒａｔｅ＋Ｂ×｛（ｐ＋Ｚ）％Ｓ｝・・・（４）
   ｔ２＝ｉｎｔ（Ｙ／ｒａｔｅ）×ｒａｔｅ・・・（５）
   Ｙ＝ｔ１＋ｔ２・・・（６）
   ここで、Ｚは、任意の整数、Ｓは主走査処理周期、Ｂは前記ずらし量、ｒａｔｅ＝（Ｓ×Ｂ）
3. 前記位置決定部は、前記補正画素の位置を表す座標（ｐ、Ｙ）のＹを、式（７）〜（８）により算出すること、
   を特徴とする請求項１に記載の画像形成装置。
   ｔ１＝ｏｆｆｓｅｔ＋（Ｂ×ｐ）％ｒａｔｅ・・・（７）
   ｔ２＝ｉｎｔ（Ｙ／ｒａｔｅ）×ｒａｔｅ・・・（８）
   Ｙ＝ｔ１＋ｔ２・・・（９）
   ここで、Ｓは主走査処理周期、Ｂは前記ずらし量、ｒａｔｅ＝（Ｓ×Ｂ）、ｏｆｆｓｅｔは固定値。
4. 前記ずらし量の設定値を所定のデータに対応付けた設定値テーブルを記憶する記憶部、
   を備え、
   前記受付部は、前記設定値テーブルから前記データの値に対応するずらし量を受け付けること、
   を特徴とする請求項１に記載の画像形成装置。
5. 前記所定のデータは、ディザスクリーン角であること、
   を特徴とする請求項４に記載の画像形成装置。
6. 前記受付部は、前記設定値テーブルに対応付けられた前記設定値を変更する指定を受け付け、受け付けた前記指定を前記位置テーブルに保存し、
   前記変倍部は、変更後の前記設定値テーブルに基づいて変倍すること、
   を特徴とする請求項５に記載の画像形成装置。
7. 複数の画素から構成される画像データを取得する取得ステップと、
   取得された前記画像データを、より高い解像度の変換画像データに変換する解像度変換ステップと、
   前記変換画像データの変倍率を決定する変倍率決定ステップと、
   前記変換画像データの、補正対象となる補正画素の副走査方向のずらし量の指定を受け付ける受付ステップと、
   指定を受け付けた前記ずらし量に基づいて、前記補正画素の位置を決定する位置決定処理を行う位置決定ステップと、
   前記変換画像データの画素のうち、決定された位置の前記補正画素を補正する補正処理を行う補正ステップと、
   前記副走査方向の画素列について前記位置決定処理および前記補正処理を繰り返し行い、前記副走査方向の画素列について行った前記位置決定処理および前記補正処理を前記主走査方向に繰り返し行うように、前記位置決定部と前記補正部とを制御することにより、前記変換画像データを、決定された前記変倍率で変倍する変倍ステップと、
   を含むことを特徴とする画像形成方法。

Images