以下に添付図面を参照して、この発明にかかる画像形成装置および画像形成方法の最良な実施の形態を詳細に説明する。以下の実施の形態においては、本発明における機器を、コピー機能、プリンタ機能、スキャナ機能、およびファクシミリ機能のうち少なくとも2つの機能を有する複合機(MFP:Multi Function Peripherals)に適用した例を示すが、これに限定されない。
(実施の形態1)
図1は、実施の形態1の画像形成装置の機械的構成を示す模式図である。図1に示すように、実施の形態1の画像形成装置100は、VCSEL200(図2、図3参照)、ポリゴンミラー102aなどの光学要素を含む光学装置102と、感光体ドラム、帯電装置、現像装置などを含む像形成部112と、中間転写ベルトなどを含む転写部122を主に備える。光学装置102は、半導体レーザとしてVCSEL200を含んで構成される。図1に示すように、VCSEL200(図1では不図示)から照射された光ビームは、一旦、第1シリンドリカルレンズ(不図示)により集光され、ポリゴンミラー102aにより、反射ミラー102bへと偏向される。
ここで、VCSEL(VERTICAL CAVITY SURFACE EMITTING LASER)200とは、同一チップ上に複数の光源(半導体レーザ)を格子状に配置した面発光型半導体レーザである。このようなVCSEL200を使用した画像形成装置としては様々な技術が知られており、本実施の形態の画像形成装置100の光学装置102には、これらの公知技術と同様の構成で、VCSEL200が組み込まれている。図2は、本実施の形態の光学装置102に組み込まれたVICSEL200の構成図である。本実施の形態のVCSEL200は、図2に示すように、格子状に複数の光源1001(複数の半導体レーザ)が格子状に配置された半導体レーザアレイを構成している。そして、複数の光源1001の配列方向が偏向器としてのポリゴンミラー102aの回転軸に対して所定の角度θで傾斜して設けられている。
図2では、光源の縦配列方向をa〜c、横配列方向を1〜4とし、例えば、図2の左上の光源1001をa1のように表記する。光源1001がポリゴンミラー角度θをもって配置されていることにより、光源a1と光源a2とは異なる走査位置を露光し、この2光源により1つの画素(1画素)を構成する場合、すなわち、図2において、2光源で1画素を実現する場合を考える。例えば2光源a1,a2で1画素、2光源a3,a4で1画素を構成していくとすると、図中の光源によって図2右端に示すような画素が形成される。図の縦方向を副走査方向としたとき、2光源により構成される画素の中心間距離が600dpi相当であるとする。このとき、1画素を構成する2光源の中心間隔は1200dpi相当となり、画素密度に対して光源密度が2倍となっている。よって1画素を構成する光源の光量比を変えることで、画素の重心位置を副走査方向にずらすことが可能となり、高精度な画像形成が実現できる。
画像形成装置100は、fθレンズを使用しないポストオブジェクト型の光学装置102を構成する。光ビームLは、図示した実施形態ではシアン(C)、マゼンタ(M)、イエロー(Y)、ブラック(K)の各色に対応した数発生されていて、反射ミラー102bで反射され、第2シリンドリカルレンズ102cで再度集光された後に感光体ドラム104a、106a、108a、110aを露光している。
光ビームLの照射は、上述したように複数の光学要素を使用して行われるため、主走査方向および副走査方向に関して、タイミング同期が行われている。なお、以下、主走査方向を、光ビームの走査方向として定義し、副走査方向を、主走査方向に対して直交する方向として定義する。
感光体ドラム104a、106a、108a、110aは、アルミニウムなどの導電性ドラム上に、少なくとも電荷発生層と、電荷輸送層とを含む光導電層を備えている。光導電層は、それぞれ感光体ドラム104a、106a、108a、110aに対応して配設され、コロトロン、スコロトロン、または帯電ローラなどを含んで構成される帯電器104b、106b、108b、110bにより表面電荷が付与される。
各帯電器104b、106b、108b、110bにより感光体ドラム104a、106a、108a、110a上に付与された静電荷は、光ビームLにより像状露光され、静電潜像が形成される。感光体ドラム104a、106a、108a、110a上に形成された静電潜像は、現像スリーブ、現像剤供給ローラ、規制ブレードなどを含む現像器104c、106c、108c、110cにより現像され、現像剤像が形成される。
感光体ドラム104a、106a、108a、110a上に担持された現像剤は、搬送ローラ114a、114b、114cにより矢線Aの方向に移動する中間転写ベルト114上に転写される。中間転写ベルト114は、C、M、Y、Kの現像剤を担持した状態で2次転写部へと搬送される。2次転写部は、2次転写ベルト118と、搬送ローラ118a、118bと含んで構成される。2次転写ベルト118は、搬送ローラ118a、118bにより矢線Bの方向に搬送される。2次転写部には、給紙カセットなどの受像材収容部128から上質紙、プラスチックシートなどの受像材124が搬送ローラ126により供給される。
2次転写部は、2次転写バイアスを印加して、中間転写ベルト114上に担持された多色現像剤像を、2次転写ベルト118上に吸着保持された受像材124に転写する。受像材124は、2次転写ベルト118の搬送と共に定着装置120へと供給される。定着装置120は、シリコーンゴム、フッソゴムなどを含む定着ローラなどの定着部材130を含んで構成されていて、受像材124と多色現像剤像とを加圧加熱し、印刷物132として画像形成装置100の外部へと出力する。多色現像剤像を転写した後の転写ベルト114は、クリーニングブレードを含むクリーニング部116により転写残現像剤が除去された後、次の像形成プロセスへと供給される。
図3は、VCSEL200を含む光学装置102が感光体ドラム104aを露光する場合の概略的な斜視図を示す。VCSEL200から射出された光ビームLは、光ビーム束を整形するために使用される第1シリンドリカルレンズ202により集光され、反射ミラー204および結像レンズ206を経た後、ポリゴンミラー102aにより偏向される。ポリゴンミラー102aは、数千〜数万回転するスピンドルモータなどにより回転駆動されている。ポリゴンミラー102aで反射された光ビームLは、反射ミラー102bで反射された後、第2シリンドリカルレンズ102cにより再整形され、感光体ドラム104a上を露光する。
また、光ビームLの副走査方向への走査開始タイミングを同期するため、反射ミラー208が配置されている。反射ミラー208は、副走査方向の走査を開始する以前で、光ビームLを、フォトダイオードなどを含む同期検出装置210へと反射させる。同期検出装置210は、当該光ビームを検出すると、副走査を開始させるために同期信号を発生させ、VCSEL200への駆動制御信号の生成処理などの処理を同期する。
VCSEL200は、後述するGAVD310から送付されるパルス信号により駆動され、後述するように、画像データの所定の画像ビットに対応する位置に光ビームLが露光され、感光体ドラム104a上に静電潜像を形成する。
図4は、本画像形成装置100の制御ユニット300の概略的な機能ブロック図を示す。制御ユニット300は、スキャナ部302と、プリンタ部308と、主制御部330として構成されている。スキャナ部302は、画像を読み取る手段として機能しており、スキャナが読み取った信号をA/D変換して黒オフセット補正、シェーディング補正、画素位置補正を行うVPU304と、主に取得された画像を、RGB表色系からCMYK表色系での画像データとしてディジタル変換するための画像処理を行うIPU306とを含んで構成されている。スキャナ部302が取得した読み取り画像は、ディジタルデータとしてプリンタ部308へと送られる。ここでは、スキャナ部302は、両面原稿を取得し、表面に対応する第1面と裏面に対応する第2面のディジタルデータをメモリ340に保存する。
プリンタ部308は、VCSEL200の駆動制御を行う制御手段として機能するGAVD310と、GAVD310が生成した駆動制御信号により半導体レーザ素子を駆動させるための電流を、半導体レーザ素子に供するLDドライバ312と、2次元的に配置された半導体レーザ素子を実装するVCSEL200とを含んで構成される。本実施形態のGAVD310は、スキャナ部302から送られた画像データについて、画素データにVCSEL200の射出する半導体レーザ素子の空間的なサイズに対応するように画素データを分割して高解像度化処理を実行する。
また、スキャナ部302とプリンタ部308は、システムバス316を介して主制御部330と接続されていて、主制御部330の指令により、画像読み取りおよび画像形成が制御されている。主制御部330は、中央処理装置(以下、CPUとして参照する。)320と、CPU320が処理のために使用する処理空間を提供するRAM322とを含んでいる。CPU320は、これまで知られたいかなるCPUでも使用することができ、例えば、PENTIUM(登録商標)シリーズ、またはその互換CPUなどCISC(Complex Instruction Set Computer)、MIPSなどのRISC(Reduced Instruction Set Computer)などを使用することができる。CPU320は、インタフェース328を介してユーザからの指令を受け付け、指令に対応する処理を実行するプログラムモジュールを呼び出して、コピー、ファクシミリ、スキャナ、イメージストレージなどの処理を実行させる。さらに、主制御部330は、ROM324を含んでおり、CPU320の初期設定データ、制御データ、プログラムなどをCPU320が利用可能に格納する。イメージストレージ326は、ハードディスク装置、SDカード、USBメモリなどの固定または着脱自在のメモリ装置として構成され、画像形成装置100が取得した画像データを、格納して、ユーザによる各種処理のために利用可能としている。
スキャナ部302が取得した画像データについてプリンタ部308を駆動して感光体ドラム104aなどに静電潜像として画像を出力する場合、CPU320は、上質紙、プラスチックフィルムなどの受像材の主走査方向制御および副走査位置制御を実行する。CPU320は、副走査方向のスキャンを開始させる場合、GAVD310にスタート信号を出力する。GAVD310は、スタート信号を受領すると、IPU306がスキャン処理を開始する。その後、GAVD310は、バッファメモリなどに格納した画像データを受信し、その後、その受信した画像データを処理し、処理した画像データをLDドライバ312に出力する。LDドライバ312は、GAVD310から画像データを受け取ると、VCSEL200の駆動制御信号を生成する。その後、LDドライバ312は、この駆動制御信号をVCSEL200に送出することにより、VCSEL200を点灯させる。なお、LDドライバ312は、半導体レーザ素子を、PWM制御などを使用して駆動させる。本実施形態で説明するVCSEL200は、半導体レーザ素子を8ch備えるが、VCSEL200のチャネル数は限定されるものではない。
図5は、GAVD310のより詳細な機能ブロックを示す。GAVD310は、同期信号を受信して、IPU306から送付される画像データを格納して記憶するFIFOバッファなどのメモリ340を備えていて、IPU306から送信された画像データを先入れ/先出し方式で画像処理部342に渡している。画像処理部342は、メモリ340から画像データを読み込んで、画像データの解像度変換、半導体レーザ素子チャネルの割当て、および画像ビット(すなわち、画像データを変倍するための補正画素)の追加・削除の処理(すなわち、画像データの補正処理)を実行する。画像データは、X座標およびY座標により、感光体ドラム104aに対して露光される位置が規定されている。以下、本実施形態では、X座標とは、主走査方向における座標を指し、Y座標とは、副走査方向の座標を指す。また、座標は、主走査方向および副走査方向のラインに並んだ画素(すなわち画素列)ごとに定められている。
出力データ制御部344は、画像処理部342が生成した画像データに対応する書き込み信号とされる出力データを、Fアドレス値および副走査速度から時系列的な駆動パルスに変換し、さらに同期検出装置210に対して同期信号を与えるための同期制御信号を追加して生成する。生成された駆動制御信号は、LDドライバ312に伝送され、VCSEL(図示せず)を駆動する。また、出力データ制御部344には、同期検出装置210からの同期信号が入力され、LDドライバ312への駆動制御信号の伝送を同期させている。なお、メモリ340、画像処理部342、出力データ制御部344の処理は、PLL346により動作クロックに同期している。
図6は、画像処理部342の機能ブロック図を示す。画像処理部342は、図6に示すように、解像度変換部350と、副走査変倍制御部352とを主に備えている。
解像度変換部350は、メモリ340から取得した画像データについて単位画素を、VCSEL200のチャネル数およびサイズに対応して分割して分割画素を作成する。その後、分割画素に対して当該画素の照射を行うレーザ素子チャネルの割当てを行う。また、解像度変換部350は、高解像度化を行う場合、2n倍密度処理(nは、正の整数)または2nライン化処理を選択し、レーザ素子チャネルの駆動割当てを決定する。ここでは、解像度変換部350は、入力画像1200dpi、出力解像度4800dpiの8chVCSELによる複数ライン同時書込みを決定する。
解像度変換部350は、入力された画像データ(以下、入力データという。)を、入力画像の解像度(以下、入力解像度という。)よりも高い解像度を(以下、出力解像度という。)に変換する。図7は、解像度変換部350による高解像度化処理を説明するための模式図である。図7に示すように、解像度変換部350は、左側に示す入力データD0[1:0]を、入力データの濃度に応じて右側に示す出力データDc0[3:0]〜Dc3[3:0]のいずれかに変換する。ここでは、解像度変換部350は、入力解像度1200dpiのD0[1:0]を、出力解像度4800dpiのDc0[3:0]〜Dc3[3:0]に変換する。解像度変換部350は、他のD1[1:0]〜D5[1:0]についても同様に処理する。例えば、解像度変換部350は、D1[1:0]を、Dc4[3:0]〜Dc7[3:0]に変換する。
副走査変倍制御部352は、変倍率決定部353と、位置決定部354と、受付部355と、メモリ356と、補正部357と、画像パスセレクタ358とを主に備える。
変倍率決定部353は、両面原稿の第1面の画像データの画像処理時に第1面の画像データの変倍率を取得し、取得した表面の変倍率に基づいて、第2面の画像データの変倍率を決定する。なお、変倍率決定部353により決定される第2面の画像データの変倍率と、第1面の変倍率の差は微小な値となる。例えば、上記のとおり、第1面および第2面で印字された画像は、厚さ約80μmの上質紙を印刷用紙として使用した場合、熱・湿度変動により0.2%〜0.4%の倍率差が生じるが、この倍率差を解消するために第1面と異なる変倍率が設定される。また、変倍率は任意に設定することも可能である。
受付部355は、ずらし量の指定を受け付け、メモリ356に保存する。ここで、ずらし量とは、補正対象となる補正画素を副走査方向にずらす量のことである。例えば、受付部355は、ユーザ(システムエンジニア等)によりインタフェース328からずらし量の値の入力を受け付ける。なお、ユーザは、画像データに対して行われたディザ処理のデータに応じて、ディザスクリーン角と干渉しない値をずらし量として指定する。
画像パスセレクタ358は、メモリ356に保存されているずらし量に基づいて、位置決定部354と、補正部357とを制御し、画像データを変倍する。ここで、画像データの変倍率は、変倍率決定部353により決定された変倍率と同一の値とする。なお、画像パスセレクタ358は、両面原稿のうち副走査処理における変倍する面をいずれか1面とすることもできる。例えば、第1面を拡大し、第2面を変倍しないケース、第1面を副走査方向における変倍せず、第2面を縮小するケース、第1面を拡大し、第2面を縮小するケース等がある。
位置決定部354は、補正画素のアドレス値(以下、補正アドレス値という。)を決定する。ここで、補正アドレス値とは、画像拡大処理において画像データに画像ビットが追加または削除されるX座標(以下、Rアドレス値という。)およびY座標(以下、Fアドレス値という。)のことである。また、位置決定部354は、受付部355により受け付けられたずらし量に基づいて補正画素の位置を再決定する。
補正部357は、位置決定部354により決定された補正アドレス値の補正画素に対して画像ビットを追加または削除することにより補正を行う。
画像パスセレクタ358は、解像度変換部350で変換された画像データを変倍する。具体的には、画像パスセレクタ358は、位置決定部354から、決定された補正アドレス値を取得する。また、画像パスセレクタ358は、処理対象となっているアドレス値が補正アドレス値を含むか否かを判断する。例えば、画像パスセレクタ358は、補正アドレス値を含む場合は、追加フラグ、または削除フラグなどの変倍指令信号を生成し、メモリ356に渡す。
画像パスセレクタ358は、処理対象となっているアドレス値が補正アドレス値を含むと判断した場合、すなわち変倍指令信号が設定されている場合、受付部355により受け付けられたずらし量に基づいて第2面の画像データを変倍する。
一方、画像パスセレクタ358は、処理対象となっているアドレス値が補正アドレス値を含まないと判断した場合、すなわち変倍指令信号が設定されていない場合は、メモリ356からのシフト量を元に、解像度変換部350からの入力データを選択し、出力する。なお、本実施形態で、半導体レーザとして8chVCSEL200が使用される場合、追加・削除する位置を示す信号およびシフト量を示す信号は8ch分割り当てられ(Ch0〜ch7)、VCSEL200の駆動のために使用される。なお、画像ビットの追加・削除の処理は、画像処理部342の適切な機能部であれば、専用モジュールとして構成することができるし、他のモジュールの一部として構成することもできる。尚、変倍命令信号をカウントする構成としたのは、画像ビットをシフトさせる場合に、例えば、1走査目に画像ビットを追加した後、2走査目の最初に画像ビットを追加する位置を特定するためである。
メモリ356は、画像ビットのシフト量を格納し、画像パスセレクタ358による変倍処理において使用される変倍指令信号をカウントし保持する。また、メモリ356は、ずらし量を保持する。
次に、画像パスセレクタ358の動作について説明する。図8−1、8−2は、画像パスセレクタ358の動作を示す説明図である。図8−1、8−2の注目データ602は、1画素分のビット値を示しており、1画素分のデータは、8ch分のY座標で示されている。特定の主走査の座標位置に割り当てられたビットデータである。入力データ600としては、注目データ602と、副走査変倍用のシフト単位を指定する変倍用データとが常に前段のメモリ340から読み出されており、全ライン同じ処理がなされて解像度変換部350に入力されている。図8−1に示す未変倍時には、変倍指令信号が設定されていないので、メモリ356からのシフト量(shift)=0とされ、図8−1に示すように、注目データ602の画像データを、この実施形態の場合の書き込み信号とされる出力データ604として渡す。
次に、図8−2を使用して変倍指令信号が設定されている場合の動作を説明する。図8−2では、1走査目(A)において、注目データ602のY座標1に白が追加された場合を示している。Ch1に対応したアドレス値で、画像ビットの追加を示す信号が設定され、Ch1のビットデータを白画素に対応させるように置換して出力データ606のCh1にデータとして設定する。そして、CH1に対応した追加に対応するカウント値1がメモリ356に登録される。
CH2〜CH7のデータについては、出力データ606のY座標の値としてチャネルシフト量−1としたY座標値にシフトさせる。このとき画像パスセレクタ358は、出力データ606のCh2〜Ch7に対しチャネルシフト量−1に相当するチャネルの注目データのビットデータを割当てることにより、画像ビットの追加を行うことができる。出力データ606は、白に対応する画像ビットが注目データに対して追加されており、書き込み信号として使用される、出力データ制御部344は、書き込み信号を時系列的に変換してVCSEL200の駆動パルスを生成し、画像形成が行われる。上述した処理は、主走査単位で行われ、主走査方向の次の画素についてのデータが順次、メモリ340から読み込まれ、主走査方向について画像形成が行われる。
上述したように、1走査目(A)において白画素を追加して出力データ606のCh1〜Ch7のY座標値がシフトしたことによって、2走査目(B)では、図8−2に示すように、白画素を追加しない場合であっても、出力データ606のCh8〜Ch15のY座標値が−1ずつシフトし、さらに3走査目(C)において1走査目と同様に白画素を追加する場合には、図8−2に示すように、出力データ606のCh16〜Ch23のY座標値は、−2ずつシフトすることとなる。
次に、以上のように構成された画像処理部342による変倍処理について説明する。図9は、画像処理部342による変倍処理の手順を示すフローチャートである。
解像度変換部350は、メモリ340から画像データを取得する(ステップS1)。解像度変換部350は、取得した画像データを取得時における画像データの解像度よりも高い解像度に変換する(ステップS2)。変倍率決定部353は、解像度変換部350により変換された画像データの変倍率を決定する(ステップS3)。ここで、変倍率は、第1面の変倍率に基づいて変倍率が決定される。受付部355は、ずらし量Bの入力を受け付ける(ステップS4)。位置決定部354は、入力されたずらし量Bに基づいて、補正アドレス値を決定する(ステップS5)。具体的には、位置決定部354は、後述する算出式により補正アドレス値を算出する。補正部357は、位置決定部354により決定された補正アドレスに、画素ビットを削除または挿入する(ステップS6)。画像パスセレクタ358は、ステップS3で決定された変倍率で画像データを変倍する(ステップS7)。
次に、位置決定部354が補正アドレス値を決定するための算出式について説明する。ここで、補正アドレス(p、q)であり、主走査処理周期S、副走査方向におけるずらし量Bである場合に、補正アドレス(p、q)に最も近いp+1の列に入る補正アドレス(p+1、Y)のY座標が下記の式(1)で決定される。
Y=q+B・・・(1)
ここで、図10−1および図10−2を用いて説明する。図10−1および図10−2は、補正アドレスの一例を示す図である。図10−1では、B=4、S=5が設定されたとする。まず、補正アドレス(0、0)に最も近いp+1の列に入る補正アドレス(1、Y)のY座標は、(1)式より4となる。
また、補正アドレス(p、q)に対してY座標が同じ(p+S、q)が補正画素となり、変倍率rateは下記の式(2)により算出される。
(S×B)=rate・・・(2)
すなわち、rateはBで割り切れる値とする。
ここで、図10−1では、(2)式よりrate20が求められる。
そして、補正アドレスのY座標は次のように算出する。ここで、高解像度に変換された画像データの補正アドレス(p、Y)、変倍率1/rateとする。また、Bは正負いずれの値であってもよい。例えば、B≧0の場合は下記の式(3)〜(5)により算出する。なお、Intは整数の商を求める演算記号を示し、%は剰余を求める演算記号を示し、Zは、任意の整数を示す。Zは、予め定められた値であってもよいし、操作部から変更してもよい。
t1=B×{(p+Z)%S}・・・(3)
t2=int(Y/rate)×rate・・・(4)
Y=t1+t2・・・(5)
なお、図10−1は、B≧0が設定された補正アドレスの一例を示す。
また、B<0の場合は、下記の式(6)〜(8)により補正アドレスのY座標を算出する。
t1=rate+B×{(p%Z)+1}・・・(6)
t2=int(Y/rate)×rate・・・(7)
Y=t1+t2・・・(8)
なお、図10−2は、B<0が設定された補正アドレスの一例を示す。
次に、画像パスセレクタ358による縮小処理により画素間引きが行われる例について説明する。図11は元画像の一例を示す図である。図12−1および図12−2は、補正部357による縮小処理により画素が間引かれた画像データの一例を示す図である。例えば、画像パスセレクタ358が、スクリーン角と副走査変倍処理の角度を同一にした場合、画像濃度が大きくなり、図12−1に示すように、画素が孤立ドットとなり、孤立ドットが周期的に発生しバンディングとなってしまう。これに対し、図12−2のように、B<0とし、副走査変倍の角度を変えることで、バンディングを低減することができる。
以上のように、図12−1と図12−2のようにずらし量Bの値を変えることで、補正アドレス値を左右対称にでき、ディザスクリーン角との干渉を防ぐことができる。
次に、画像パスセレクタ358による拡大処理により画素追加が行われる例について説明する。図13−1および図13−2は、補正部357による拡大処理により画素が間引かれた画像データの一例を示す図である。図13−1では、拡大処理された場合、図中上の3つの丸枠の囲みで示すように主走査に2画素並んだ画素と、図中下の2つの丸枠の囲みで示すように主走査に画素が並ばない配列が周期的に発生し、バンディングとなって見えてしまう。これに対して図13−2にようにB<0とすることで、主走査方向に2画素並んだ画素は発生せず、バンディングとしての濃度ムラは少なくなる。
このように、本実施の形態によれば、縮小処理および拡大処理においてディザスクリーン角を考慮してずらし量Bが設定されるので、ディザスクリーン角との干渉を防ぎ、バンディングを低減することができる。
(実施の形態2)
実施の形態1では、ディザスクリーン角を考慮してずらし量Bを任意に設定できる構成とした。実施の形態2においても同様に、ディザスクリーン角を考慮してずらし量を設定するが、さらに、ずらし量Bを割り切れない数に設定する。また、さらによりディザスクリーン角との干渉を回避可能とすべくoffsetをも考慮する。ここで、offsetとは、任意に設定される固定値のことである。
以下、実施の形態2における位置決定部354について説明する。なお、位置決定部354以外の各部の機能および構成については実施の形態1と同様である。
位置決定部354が補正アドレスのY座標を決定するための算出式について説明する。算出式は、B×S≠rateであり、Bはrateで割り切れない値とする。また、Bは正負いずれの値であってもよく、例えば、下記の式(9)〜(11)により補正アドレスのY座標を算出する。
t1=offset+(B×p)%rate・・・(9)
t2=int(Y/rate)×rate・・・(10)
Y=t1+t2・・・(11)
ここで、rate/Bに割り切れない値が設定された場合の補正アドレス値を、割り切れる値が設定された場合の補正アドレス値と比較する。例えば、図10−1に示した例は、rate/Bが割り切れる値であるB=4、rate=20、offset=0が設定されたアドレス値であった。この場合、S=5となり、主走査方向に5画素毎の周期で補正画素が現れることとなる。
一方、図14−1は、rate/Bに割り切れない値が設定された補正アドレス値の一例を示す図である。例えば、図14−1では、rate/Bが割り切れない値としてB=4、rate=23、offset=0が設定された補正アドレス値を示す。つまり、補正画素の主走査方向の繰り返し周期はS=23となり、補正アドレス値の角度をフレキシブルに変更できる。このため、ディザスクリーン角との干渉による副作用の低減が行える。
また、図14−2も、図14−1と同様に、rate/Bに割り切れない値が設定された補正アドレス値の一例を示す図である。ここで、図14−1ではoffset=0が設定され、画像パスセレクタ358は(0、0)から処理を開始したが、図14−2では、offset=4が設定され、画像パスセレクタ358は副走査にoffsetが4ずれた(0、4)から処理を開始する。このように、処理の開始座標をずらすことで、さらにディザスクリーン角との干渉を回避することができる。
次に、図15と図16−1および図16−2を用いて、設定されたずらし量Bに基づいて処理された画像データについて説明する。図15は、元画像の一例を示す図である。図15では、黒塗りで示した画素が黒画素(4´b1111)を、白塗りで示した画素が白画素(4´b0000)を、左下がりの斜線で示した画素が中間調の画素(4´b0110)を示す。
次に、元画像に対して縮小処理の補正が行われた画像データについて説明する。まず、図16−1と図16−2は、画像データにおける補正アドレス値の一例を示す図である。ここで、図16−1はrate=20、B=4に設定された場合の補正アドレス値を示し、図16−2はrate=20、B=3に設定された場合の補正アドレス値を示す。また、図15と同様に、黒塗りで示した画素が黒画素(4´b1111)を、白塗りで示した画素が白画素(4´b0000)を、左下がりの斜線で示した画素が中間調の画素(4´b0110)を示し、右下がりの斜線で示した画素は補正画素を示す。
画像パスセレクタ358は、図16−1において丸枠で囲んで示すように、左下がりの斜線で示す中間調の画素に対して集中的に間引き処理を行う。図17−1は、rate/Bが割り切れる値とした図16−1に示した補正画素が間引かれた画像データを示す図である。また、図17−2は、rate/Bが割り切れない値とした図16−2に示した補正画素が間引かれた画像データを示す図である。ここで図15の元画像に対して、図17−1のようにrate=20、B=4が設定された場合の補正画素が間引かれた場合、丸枠で示すように左下がりの斜線で示す中間調の画素に対して集中的に画素間引き処理される。この結果、横筋のように見えるエッジが周期的に発生し、バンディングとなってしまう。これに対して、図17−2では、丸枠で示すように左下がりの斜線で示す中間調の画素が集中的に間引かれることがなく、バンディングを低減することができる。
つまり、図16−1および図16−2に示した画像データの例では、中間調の画素(4´b0110)は副走査方向4画素、黒画素(4´b1111)は副走査方向8画素である。また、黒画素(4´b1111)の塊が間引かれると1/8だけ濃度が薄くなるが、中間調の画素(4´b0110)の場合は1/4だけ濃度が薄くなり、より丸枠に含まれる画素と丸枠以外の画素との濃度差が発生しバンディングとして見えてしまう。しかし、図17−2のようにrate/Bが割り切れない値に設定することで、元画像の薄い画素での間引きする頻度を少なくすることができ、バンディングを低減することができる。
次に、元画像に対して拡大処理の補正が行われた画像データについて説明する。図18−1および図18−2は、図15に示した元画像の画像データに対して画素ビットの挿入により拡大処理が行われた画像データの一例を示す図である。図18−1は、rate/Bが割り切れる値とした図16−1に示した補正画素が挿入された画像データを示す図である。また、図18−2は、rate/Bが割り切れない値とした図16−2に示した補正画素が挿入された画像データを示す図である。図18−1は、rate/Bが割り切れる値が設定されたので、拡大処理についても縮小処理と同様に、図18−1に示す丸枠のように拡大処理により中間調の画素が主走査方向に5画素連続し、中間調の画素の濃度差が発生し横筋が発生してしまう。
一方、図18−2では、rate/Bが割り切れない数が設定されている。これにより、主走査方向に中間調の画素が5画素連続することがないので、横筋は発生せず、バンディングを抑えることができる。
このように、本実施の形態によれば、ずらし量Bに割り切れない数を設定するので、ディザスクリーン角に干渉しない補正アドレスを決定することができ、この結果バンディングを低減することができる。
また、このように、本実施の形態によれば、offsetを用いてずらし量Bを設定するので、ディザスクリーン角に干渉しない補正アドレスをより柔軟に決定することができる。
(実施の形態3)
実施の形態1では、画像パスセレクタ358は、ずらし量Bを任意に設定することとした。これに対し、実施の形態3では、画像パスセレクタ358は、ずらし量Bの設定値が予め定められた設定値テーブルに基づいてずらし量Bを設定する。
メモリ356は、設定値テーブルを保存する。ここで、設定値テーブルとは、ずらし量Bを所定のデータに対応付けたテーブルのことである。所定のデータとしては、色版毎のデータやディザ処理データ等がある。なお、画像処理部342のメモリ356以外の各部の機能および構成については実施の形態1と同様である。
図19は、ディザスクリーン角にずらし量Bの設定値を対応付けた設定値テーブルの一例を示す図である。図19に示す設定値テーブルでは、万線の辺倍率に対するずらし量Bが対応付けられている。画像パスセレクタ358は、変倍率1/rateとスクリーン角により、offsetと副走査方向のずらし量Bを決定する。
また、メモリ356は、ディザ形状ごとに設定値テーブルを保存することも可能である。なお、スクリーン角、網点、万線などは、色毎に、またMFP等の操作部(インタフェース328)から写真モード、文字モード等のプリントモードで変更に構成することが可能である。
また、他の例として、受付部355は、メモリ356に保存されている設定値データの、offset、変倍処理周期S、ずらし量Bの変更を受け付ける。受付部355は、ユーザ(システムエンジニア)により、操作部(インタフェース328)からこれらの値の変更を受け付ける。
このように、本実施の形態によれば、予めメモリ356に設定値データを保存するので、画像パスセレクタは容易にずらし量を設定することができる。
また、このように、本実施の形態によれば、予め保存された設定値を変更することができるので、画像データに応じて更にバンディングを低減することができる。
図20は、実施の形態1〜3にかかる画像形成装置100のハードウェア構成を示すブロック図である。本図に示すように、この画像形成装置100(以下、複合機100という。)は、コントローラ10とエンジン部(Engine)60とをPCI(Peripheral Component Interface)バスで接続した構成となる。コントローラ10は、複合機100全体の制御と描画、通信、図示しない操作部からの入力を制御するコントローラである。エンジン部60は、PCIバスに接続可能なプリンタエンジンなどであり、たとえば白黒プロッタ、1ドラムカラープロッタ、4ドラムカラープロッタ、スキャナまたはファックスユニットなどである。なお、このエンジン部60には、プロッタなどのいわゆるエンジン部分に加えて、誤差拡散やガンマ変換などの画像処理部分が含まれる。
コントローラ10は、CPU11と、ノースブリッジ(NB)13と、システムメモリ(MEM−P)12と、サウスブリッジ(SB)14と、ローカルメモリ(MEM−C)17と、ASIC(Application Specific Integrated Circuit)16と、ハードディスクドライブ(HDD)18とを有し、ノースブリッジ(NB)13とASIC16との間をAGP(Accelerated Graphics Port)バス15で接続した構成となる。また、MEM−P12は、ROM(Read Only Memory)12aと、RAM(Random Access Memory)12bと、をさらに有する。
CPU11は、複合機100の全体制御をおこなうものであり、NB13、MEM−P12およびSB14からなるチップセットを有し、このチップセットを介して他の機器と接続される。
NB13は、CPU11とMEM−P12、SB14、AGP15とを接続するためのブリッジであり、MEM−P12に対する読み書きなどを制御するメモリコントローラと、PCIマスタおよびAGPターゲットとを有する。
MEM−P12は、プログラムやデータの格納用メモリ、プログラムやデータの展開用メモリ、プリンタの描画用メモリなどとして用いるシステムメモリであり、ROM12aとRAM12bとからなる。ROM12aは、プログラムやデータの格納用メモリとして用いる読み出し専用のメモリであり、RAM12bは、プログラムやデータの展開用メモリ、プリンタの描画用メモリなどとして用いる書き込みおよび読み出し可能なメモリである。
SB14は、NB13とPCIデバイス、周辺デバイスとを接続するためのブリッジである。このSB14は、PCIバスを介してNB13と接続されており、このPCIバスには、ネットワークインターフェース(I/F)部なども接続される。
ASIC16は、画像処理用のハードウェア要素を有する画像処理用途向けのIC(Integrated Circuit)であり、AGP15、PCIバス、HDD18およびMEM−C17をそれぞれ接続するブリッジの役割を有する。このASIC16は、PCIターゲットおよびAGPマスタと、ASIC16の中核をなすアービタ(ARB)と、MEM−C17を制御するメモリコントローラと、ハードウェアロジックなどにより画像データの回転などをおこなう複数のDMAC(Direct Memory Access Controller)と、エンジン部60との間でPCIバスを介したデータ転送をおこなうPCIユニットとからなる。このASIC16には、PCIバスを介してFCU(Facsimile Control Unit)30、USB(Universal Serial Bus)40、IEEE1394(the Institute of Electrical and Electronics Engineers 1394)インタフェース50が接続される。操作表示部20はASIC16に直接接続されている。
MEM−C17は、コピー用画像バッファ、符号バッファとして用いるローカルメモリであり、HDD(Hard Disk Drive)18は、画像データの蓄積、プログラムの蓄積、フォントデータの蓄積、フォームの蓄積を行うためのストレージである。
AGP15は、グラフィック処理を高速化するために提案されたグラフィックスアクセラレーターカード用のバスインターフェースであり、MEM−P12に高スループットで直接アクセスすることにより、グラフィックスアクセラレーターカードを高速にするものである。