JP5545483B2 - 複合電子部品の製造方法 - Google Patents

複合電子部品の製造方法 Download PDF

Info

Publication number
JP5545483B2
JP5545483B2 JP2010183043A JP2010183043A JP5545483B2 JP 5545483 B2 JP5545483 B2 JP 5545483B2 JP 2010183043 A JP2010183043 A JP 2010183043A JP 2010183043 A JP2010183043 A JP 2010183043A JP 5545483 B2 JP5545483 B2 JP 5545483B2
Authority
JP
Japan
Prior art keywords
substrate
temporary fixing
electronic component
main surface
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010183043A
Other languages
English (en)
Other versions
JP2012043935A (ja
Inventor
正敏 丹下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010183043A priority Critical patent/JP5545483B2/ja
Publication of JP2012043935A publication Critical patent/JP2012043935A/ja
Application granted granted Critical
Publication of JP5545483B2 publication Critical patent/JP5545483B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Description

本発明は複合電子部品の製造方法に関し、詳しくは、基板に搭載された電子部品が樹脂で被覆されている複合電子部品の製造方法に関する。
従来、基板に搭載された電子部品が樹脂で被覆されている複合電子部品が提案されている。
例えば、図4の断面図に示す樹脂封止回路装置1は、基板2の一方主面上のランド7に、半導体装置3をはんだバンプ8で実装し、チップ電子部品4をはんだ9で実装し、樹脂5で覆っている。半導体装置3と基板2の間の空間に、アンダーフィル6が形成されている(例えば、特許文献1参照)。
特開2008−16785号公報
このような複合電子部品を製造する場合、電子部品を覆う樹脂を硬化させる工程が必要である。基板に用いる樹脂多層基板やセラミック多層基板などと、基板上に搭載された電子部品を被覆する樹脂とは、線膨張係数に差がある。
そのため、図1(a)の側面図に示すように、基板12の上面12aに未硬化の樹脂14を配置して集合基板10を作製し、加熱して樹脂14を硬化させた後に、常温に戻すと、硬化した樹脂14の収縮量の方が基板12の収縮量より大きくなり、基板12の上面12aには樹脂14によって圧縮応力が加わる。その結果、図1(b)の側面図に示すように、樹脂14及び基板12が反り、基板12の下面12b側が凸になる。
集合基板10に反りが発生すると、その後の工程で問題が発生する。例えば、集合基板10を分割するため、ダイシング装置あるいは分割溝形成用のレーザ照射装置などの基板載置台に配置するとき、基板12が反っていると載置台上に基板12の下面12bを吸着できず、集合基板10を固定できないため、ダイシングや分割溝が形成できない。集合基板10を分割するに反りを矯正する工程を追加することも可能ではあるが、そうすると製造コストが増大する。
本発明は、かかる実情に鑑み、基板の一方主面に樹脂が配置された複合電子部品を製造するときに発生する基板の反りを低減することができる複合基板の製造方法を提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成した複合電子部品に製造方法を提供する。
複合電子部品に製造方法は(i)複数個の個片になる部分を含む基板の一方主面に、前記個片になる部分ごとに電子部品を実装する第1の工程と、(ii)前記基板の前記一方主面に実装された前記電子部品を覆うように、前記基板の前記一方主面に未硬化の樹脂を配置する第2の工程と、(iii)前記基板の前記一方主面に配置された未硬化の前記樹脂を加熱して硬化させた後、常温に戻す第3の工程と、(iv)硬化した前記樹脂及び前記基板を、前記基板に含まれる前記個片になる部分に沿って切断して、複数個の複合電子部品に分割する第4の工程とを備える。前記第3の工程において、前記基板の前記他方主面に仮固定用部材を貼り付けた状態で、前記基板の前記一方主面に配置された未硬化の前記樹脂を加熱して硬化させた後、常温に戻し、前記基板の反りを抑制する。前記仮固定用部材はシート状であり、前記仮固定用部材の周囲が枠状の枠部材に固定される。前記基板の前記他方主面は、前記枠部材より内側において前記仮固定用部材に貼り付ける。
上記第3の工程において、基板は、他方主面に仮固定用部材が貼り付けられて拘束されているため、他方主面が拘束されない場合と比べ、基板の反りを抑制することができる。基板及び樹脂の外側が枠部材で取り囲まれた状態で、基板及び樹脂に触れることなく工程間を移動させることができるため、枠部材によって基板及び樹脂を、キズ付きや衝撃の印加から保護することができる。仮固定用部材はシート状であるため、基板の他方主面に密着させるだけで容易に貼り付けることができ、剥離も容易であり、伸縮しにくい仮固定テープ等を、仮固定用部材に用いることができる。
好ましくは、前記第2の工程の前に、前記基板の前記他方主面に前記仮固定用部材を貼り付ける。
この場合、基板の他方主面に仮固定用部材を貼り付けた状態で、基板の一方主面に未硬化の樹脂を配置することができる。そのため、基板の一方主面に未硬化の樹脂を配置した後に基板の他方主面に仮固定用部材を貼り付ける場合に比べ、作業が容易である。
本発明によれば、基板の一方主面に樹脂が配置された複合電子部品を製造するときに発生する基板の反りを低減することができる。
基板の側面図である。(説明例) 複合電子部品の製造工程を示す(a)平面図、(b)断面図である。(実施例1) 複合電子部品の製造工程を示す(a)平面図、(b)断面図、(c)断面図である。(実施例2) 複合電子部品の断面図である。(従来例)
以下、本発明の実施の形態について、図2及び図3を参照しながら説明する。
<実施例1> 実施例1の複合電子部品の製造方法について、図2を参照しながら説明する。
図2(a)は、実施例1の複合電子部品の製造工程を示す平面図である。図2(b)は、図2(a)の線X―Xに沿って切断した断面図である。図2に示すように、基板12の上面12aに未硬化の樹脂14が配置された集合基板10を、仮固定用部材である仮固定テープ20に貼り付けた状態で、樹脂14を加熱して硬化させる。例えば、樹脂14は、樹脂14中の溶剤が加熱によって気化することにより硬化する。あるいは、樹脂14は熱硬化性樹脂であり、加熱により硬化する。
基板12は、セラミック基板や樹脂製のプリント基板などであり、複数の個片になる部分を含む。基板12の上面12aには、不図示の表面実装部品は半導体素子などの電子部品が、個片になる部分ごとに実装される。
未硬化の樹脂14は、基板12の上面12aに実装された不図示の電子部品を覆うように、基板12の上面12aに配置する。例えば、基板12の上面12aに、未硬化の樹脂14が流れ出ないように枠状の堰き止め部材を配置し、堰き止め部材の内側に未硬化の樹脂14を塗布し、樹脂14を加熱して硬化させた後、堰き止め部材を取り外す。
仮固定テープ20は、PETなどの伸縮性がほとんどないものを用いる。仮固定テープ20の上面20aに、適宜な方法で、基板12の下面12bを貼り付ける。例えば、仮固定テープ20と基板12との密着により、基板12を仮固定テープ20に貼り付ける。あるいは、仮固定テープ20の上面20aに粘着層を形成し、基板12を仮固定テープに貼り付ける。仮固定テープ20には、仮固定テープ20に貼り付けられた基板12が反っても、基板12から剥がれないものを用いる。
仮固定テープ20の下面20bは、適宜な部材の平面に貼り付け、仮固定テープ20の平面状態を保持するように固定する。例えば、仮固定テープ20の下面20b全体を台板等の平面上に貼り付ける。あるいは、仮固定テープ20の下面20bの一部分、例えば、外周縁に沿う部分、すなわち基板12に対向する領域の周囲の領域を治具等の平面に貼り付ける。仮固定テープ20の下面20bのうち、基板12に対向する領域内の全部又は一部を、治具等の平面に貼り付けるようにしてもよい。
仮固定テープ20は、基板12の上面12aに未硬化の樹脂14を配置する前に、基板12の下面12bに貼り付けておくことが望ましい。この場合、基板12に仮固定テープ20が貼り付けられた状態で、基板12の上面12aに未硬化の樹脂14を配置することができ、基板12の上面12aに未硬化の樹脂14を配置した後に基板12の下面12bに仮固定テープ20を貼り付ける場合よりも、作業が容易になる。例えば、基板12に仮固定テープ20を貼り付ける作業は、基板12上に未硬化の樹脂14が配置されていない状態のときの方が容易である。
基板12の下面12bに仮固定テープが貼り付けられていると、基板12の上面12aに電子部品を実装する作業は制約を受けるので、基板12の上面12aに電子部品を実装した後に、基板12の下面12bに仮固定テープ20を貼り付けることが好ましい。
実施例1の複合電子部品の製造工程は、次の通りである。
(1)まず、複数個の個片になる部分を含む基板12の上面12aに、個片になる部分ごとに不図示の電子部品を実装する。
(2)次いで、基板12の上面12aに実装された電子部品を覆うように、基板12の上面12aに未硬化の樹脂14を配置する。
(3)次いで、基板12の下面12bに仮固定テープ20を貼り付けた状態で、基板12の上面12aに配置された未硬化の樹脂14を加熱して硬化させた後、常温に戻す。
(4)次いで、硬化した樹脂14及び基板12を、基板12に含まれる個片になる部分に沿って切断して集合基板10を分割し、複数個の複合電子部品に分割する。
以上の(1)〜(4)の工程により複合電子部品を製造すると、(3)の工程により基板12が反っても、基板12の下面12bには仮固定テープ20が貼り付けられているため、基板12の反りが抑制される。
すなわち、樹脂14と基板12の線膨張係数の差により、樹脂14の収縮に伴って基板12の上面12aに圧縮応力が作用するため、基板12は、上面12aが凹状に、下面12bが凸状になるように反る。しかし、基板12の下面12bには伸縮性がほとんどない仮固定テープ20が貼り付けられているため、基板12が反ると、仮固定テープ20によって基板の下面12bには圧縮応力が作用する。この基板12の下面12bに作用する圧縮応力によって、樹脂14の収縮に伴って基板12の上面12aに作用する圧縮応力が、ある程度相殺されるため、基板12の反りは、基板12の下面12bが拘束されていない場合(基板12の下面12bに仮固定テープ20が貼り付けられていない場合)よりも、小さくなる。
(4)の工程において、集合基板10をダイシング装置あるいは分割溝形成用のレーザ照射装置などの基板載置台に配置するとき、基板12の反りが低減されていると、載置台上に基板12の下面12b側の仮固定テープ20を吸着し、集合基板10を固定して、ダイシングや分割溝を形成できる。
仮固定テープ20は、樹脂14が硬化した後に、基板12の反りの抑制が不要になったら、基板12から剥がす。仮固定テープ20を基板12から剥がすと、基板12の下面12bに作用している圧縮応力が解放されて基板12の反りが大きくなるため、仮固定テープ20をダイシング装置あるいは分割溝形成用のレーザ照射装置などの基板載置台上に吸着し、集合基板10を分割した後に、基板12から剥がすことが好ましい。
仮固定テープ20は、伸縮しにくいほど、基板12の下面12bに作用する圧縮応力が大きくなり、基板12の反りを小さくする。仮固定テープ20の材質、厚み等は、低減したい基板12の反り量に応じた伸縮性が得られるように、選択すればよい。
基板12の反りは、仮固定テープ20によって抑制されるため、基板12と樹脂14の線膨張係数等の材料特性の組み合わせの自由度が向上する。
<実施例2> 実施例2の複合電子部品の製造方法について、図3を参照しながら説明する。
実施例2の複合電子部品の製造方法は、実施例1の複合電子部品の製造方法と略同様である。以下では、実施例1と同じ構成部分には同じ符号を用い、実施例1との相違点を中心に説明する。
図3(a)は、実施例2の複合電子部品の製造工程を示す平面図である。図3(b)及び(c)は、図3(a)の線X―Xに沿って切断した断面図である。図3に示すように、基板12に未硬化の樹脂14が配置された集合基板10を、仮固定用部材である仮固定テープ22に貼り付けた状態で、樹脂14を硬化させる。仮固定テープ22の端部は、枠部材30に固定する。集合基板10は、枠部材30の内側に配置する。
仮固定テープ22及び枠部材30は、円形である場合を例示しているが、円形に限らず、楕円形、矩形、多角形などでも構わない。
枠部材30は、剛性が高く、変形しにくい材料、例えば金属により作製する。枠部材30は、仮固定テープ22の上面22aに固定されても、下面22bに固定されても、両方に固定されても構わない。枠部材30の下面30bが仮固定テープ22の上面22aに固定されていると、集合基板10の周囲を枠部材30で取り囲んで保護した状態で、工程間を移動させることができるので、好ましい。
実施例2の複合電子部品の製造工程は、実施例1と同じである。
(1)まず、複数個の個片になる部分を含む基板12の上面12aに、個片になる部分ごとに不図示の電子部品を実装する。
(2)次いで、基板12の上面12aに実装された電子部品を覆うように、基板12の上面12aに未硬化の樹脂14を配置する。
(3)次いで、枠部材30に固定されている仮固定テープ22の上面22aに、基板12の下面12bを貼り付けた状態で、基板12の上面12aに配置された未硬化の樹脂14を加熱して硬化させた後、常温に戻す。
(4)次いで、硬化した樹脂14及び基板12を、基板12に含まれる個片になる部分に沿って切断して、複数個の複合電子部品に分割する。
以上の(1)〜(4)の工程により複合電子部品を製造すると、(3)の工程により、図3(c)に示すように、基板12は下面12b側が凸状に反るものの、基板12の下面12bに仮固定テープ22が貼り付けられているため、基板12の反りが抑制される。
例えば、セラミックの基板12の下面12bに仮固定テープ22を貼り付けない非拘束状態では作製した比較例の複合電子部品の作製例では、分割前の基板12の下面12bの反り量(下面12bの中央部と外縁との基板厚み方向の寸法差)が2mmであった。これに対し、金属の枠部材30に固定されたPETの仮固定テープ22の上面22aにセラミックの基板12の下面12bを貼り付けた拘束状態にする実施例2の複合電子部品の作製例では、分割前の基板12の下面12bの反り量が0.5mmにまで低減された。
仮固定テープ22は枠部材30に固定されているため、枠部材30に仮固定テープ22を固着する仕方により、基板12が反ったときに基板12に加わる応力、すなわち基板12の反りを抑制する応力を調整することができる。例えば、仮固定テープ22が枠部材30に固定されている部分と、仮固定テープ22に基板12が貼り付けられる部分との距離が小さいほど、基板12の反りが抑制され、小さくなるので、基板12の方向と反りの大きさに対応して、基板12の反りを抑制することができる。
また、基板12は、枠部材30の内側において仮固定テープ22に貼り付けられているため、基板12及び樹脂14、すなわち集合基板10の周囲が枠部材30で取り囲まれた状態で、集合基板10は、集合基板10に触れることなく工程間を移動させることができる。枠部材30によって保護されるため、集合基板10にキズをつけたり、ワレ、カケを発生させる可能性が低くなる。
<まとめ> 以上に説明したように、基板12の下面12bに仮固定テープ20,22を貼り付けることにより、基板12の上面12aに樹脂14が配置された複合電子部品を製造するときに発生する基板12の反りを低減することができる。
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
10 集合基板
12 基板
12a 上面(一方主面)
12b 下面(他方主面)
14 樹脂
20 仮固定テープ(仮固定用部材)
20a 下面
20a 上面
22 仮固定テープ(仮固定用部材)
22a 上面
22b 下面
30 枠部材
30b 下面

Claims (2)

  1. 複数個の個片になる部分を含む基板の一方主面に、前記個片になる部分ごとに電子部品を実装する第1の工程と、
    前記基板の前記一方主面に実装された前記電子部品を覆うように、前記基板の前記一方主面に未硬化の樹脂を配置する第2の工程と、
    前記基板の前記一方主面に配置された未硬化の前記樹脂を加熱して硬化させた後、常温に戻す第3の工程と、
    硬化した前記樹脂及び前記基板を、前記基板に含まれる前記個片になる部分に沿って切断して、複数個の複合電子部品に分割する第4の工程と、
    を備えた複合電子部品の製造方法であって、
    前記第3の工程において、前記基板の前記他方主面に仮固定用部材を貼り付けた状態で、前記基板の前記一方主面に配置された未硬化の前記樹脂を加熱して硬化させた後、常温に戻し、前記基板の反りを抑制し、
    前記仮固定用部材はシート状であり、前記仮固定用部材の周囲が枠状の枠部材に固定され、
    前記基板の前記他方主面は、前記枠部材より内側において前記仮固定用部材に貼り付けることを特徴とする、複合電子部品の製造方法。
  2. 前記第2の工程の前に、前記基板の前記他方主面に前記仮固定用部材を貼り付けることを特徴とする、請求項1に記載の複合電子部品の製造方法。
JP2010183043A 2010-08-18 2010-08-18 複合電子部品の製造方法 Active JP5545483B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010183043A JP5545483B2 (ja) 2010-08-18 2010-08-18 複合電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010183043A JP5545483B2 (ja) 2010-08-18 2010-08-18 複合電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2012043935A JP2012043935A (ja) 2012-03-01
JP5545483B2 true JP5545483B2 (ja) 2014-07-09

Family

ID=45899915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010183043A Active JP5545483B2 (ja) 2010-08-18 2010-08-18 複合電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP5545483B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110315593A (zh) * 2018-03-28 2019-10-11 德国翰辉包装机械有限责任公司 用于安装在切割装置上的切割柱和具有这种切割柱的切割装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277547A (ja) * 1999-03-26 2000-10-06 Nippon Rekku Kk 電子部品の製造方法
JP2002124528A (ja) * 2000-10-13 2002-04-26 Dekusutaa Kk 多数個取りチッフ゜の封止方法
JP4251807B2 (ja) * 2001-12-17 2009-04-08 株式会社巴川製紙所 半導体装置製造用接着シート
JP2004031757A (ja) * 2002-06-27 2004-01-29 Matsushita Electric Ind Co Ltd 半導体素子の実装方法
JP4519762B2 (ja) * 2005-11-21 2010-08-04 リンテック株式会社 樹脂封止型半導体装置の製造方法
JP2007149991A (ja) * 2005-11-28 2007-06-14 Kyocera Corp 回路モジュールの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110315593A (zh) * 2018-03-28 2019-10-11 德国翰辉包装机械有限责任公司 用于安装在切割装置上的切割柱和具有这种切割柱的切割装置

Also Published As

Publication number Publication date
JP2012043935A (ja) 2012-03-01

Similar Documents

Publication Publication Date Title
KR102466362B1 (ko) 지지 기판 및 이를 사용한 반도체 패키지의 제조방법
US9870947B1 (en) Method for collective (wafer-scale) fabrication of electronic devices and electronic device
TWI720846B (zh) 用於保護半導體晶粒之封裝加強件
WO2021135124A1 (zh) 防尘结构、麦克风封装结构以及电子设备
JP2015076604A (ja) 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法
JP6797234B2 (ja) 半導体パッケージ構造体及びその製造方法
CN107924038B (zh) 光学部件以及光照射装置
US20140061891A1 (en) Semiconductor chip package and manufacturing method thereof
JP5545483B2 (ja) 複合電子部品の製造方法
JP2012182274A (ja) モジュール部品、その製造方法、及びそれが実装された半導体パッケージ、電子モジュール、または電子機器
JP4755222B2 (ja) 半導体装置の製造方法
JP5494546B2 (ja) 半導体装置の製造方法
JP5609617B2 (ja) 電子部品、その電子部品の製造方法、電子機器およびその電子機器の製造方法
JP6437404B2 (ja) 半導体装置の製造方法
US20130255878A1 (en) Printed circuit board manufacturing method
JP7519415B2 (ja) 撮像素子実装基板
JP2021015922A (ja) 半導体装置およびその製造方法
JPWO2020217404A5 (ja)
JP5310652B2 (ja) 複合基板の製造方法
JP4939002B2 (ja) 半導体装置および半導体装置集合体
JP2013106031A (ja) 半導体パッケージ及びその製造方法
JP2006202783A (ja) 半導体装置の製造方法
JP2011187747A (ja) 基板分割方法
JP5516237B2 (ja) 回路モジュールの製造方法
JP5233973B2 (ja) モールドパッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140430

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5545483

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150