JP5517465B2 - 半導体レーザの製造方法 - Google Patents

半導体レーザの製造方法 Download PDF

Info

Publication number
JP5517465B2
JP5517465B2 JP2009031414A JP2009031414A JP5517465B2 JP 5517465 B2 JP5517465 B2 JP 5517465B2 JP 2009031414 A JP2009031414 A JP 2009031414A JP 2009031414 A JP2009031414 A JP 2009031414A JP 5517465 B2 JP5517465 B2 JP 5517465B2
Authority
JP
Japan
Prior art keywords
semiconductor laser
wafer
semiconductor
support wafer
laser chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009031414A
Other languages
English (en)
Other versions
JP2009194388A5 (ja
JP2009194388A (ja
Inventor
ダッハス ユルゲン
イレク シュテファン
シュルツ ローラント
シュヴァルツ トーマス
ジンガー フランク
ウーノルト ハイコ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2009194388A publication Critical patent/JP2009194388A/ja
Publication of JP2009194388A5 publication Critical patent/JP2009194388A5/ja
Application granted granted Critical
Publication of JP5517465B2 publication Critical patent/JP5517465B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、多数の半導体レーザを製造する方法に関する。
本発明の課題は、格別コンパクトな半導体レーザを大量に製造できるようにする方法を提供することにある。さらに本発明の課題は、格別コンパクトな半導体レーザを提供することにある。
本発明によればこの課題は、
a)支持ウェハを用意するステップと、
b)複数の半導体レーザチップを該支持ウェハの表面に取り付けることにより複合体を形成するステップと、
c)該複合体を分割して複数の半導体レーザを形成するステップが設けられており、
各半導体レーザは取り付けブロックと少なくとも1つの半導体レーザチップを有しており、
各取り付けブロックは取り付け面を有しており、該取り付け面は前記取り付けブロックの表面に対し実質的に垂直に延在し、該取り付けブロックに前記半導体レーザチップが配置されており、
前記取り付け面は前記複合体が分割されるときに形成される
ことにより解決される。
本発明による方法の少なくとも1つの実施形態によれば、この方法には支持ウェハを用意するステップが設けられている。支持ウェハは、ウェハに取り付けるべき部材のための支持体として用いられるウェハである。支持ウェハは上面と下面を有している。この場合、上面と下面は支持ウェハの主延在面により形成されている。支持ウェハは、上面と下面が互いに実質的に平行に延在していることを特徴としている。ここで「互いに実質的に平行に」というのは、面平行に延在する状態からの偏差が最大で0.5°有利には最大で0.3°殊に有利には最大で0.1°であることを意味する。
複数の半導体レーザを製造する方法に関する少なくとも1つの実施形態によれば、複数の半導体レーザチップを支持ウェハ表面に取り付けることにより複合体を形成するステップが設けられている。その際に有利であるのは、複数の半導体レーザチップを支持ウェハに機械的に固定的に接続することである。有利には半導体レーザチップは光学的にポンピング可能な半導体レーザチップである。つまり半導体レーザチップの動作中、この半導体レーザチップは外部または内部のポンピング源により光学的にポンピングされて、この半導体レーザチップから電磁放射が発せられる。その際に有利であるのは、半導体レーザチップが少なくとも1つの反射性層列有利にはブラッグミラーを有することであり、これは共振器ミラーとして用いられる。
たとえばWO 02/067393には、ポンピング放射源の組み込まれた面発光型半導体レーザチップについて記載されている。
複数の半導体レーザの製造方法に関する少なくとも1つの実施形態によれば、半導体レーザチップと支持ウェハとからなる上述の複合体が複数の半導体レーザに分割されて個別化される。複合体の個別化を、たとえばレーザカット法あるいはウェハソーイングといった分離手法により行うことができる。複数の半導体レーザ各々には、取り付けブロックとこの取り付けブロックに取り付けられた少なくとも1つの半導体レーザチップが含まれている。取り付けブロックはもともとの支持ウェハの一部分により形成されており、これは複合体の個別化により形成されている。つまり取り付けブロックは、その上面および下面が互いに実質的に平行に延在していることを特徴としている。この場合、取り付けブロック上面は半導体レーザチップが取り付けられる面である。たとえば各取り付けブロックごとに1つずつ半導体レーザチップが取り付けられる。
さらに各取り付けブロックは取り付け面を有する。取り付け面は、取り付けブロック上面に対し実質的に垂直に延在している。ここで「実質的に垂直に」とは、取り付けブロック上面と取り付け面とがなす角度が最大で0.5°有利には最大で0.4°殊に有利には0.3°の角度誤差を有する、ということである。その際、このような僅かな角度誤差は、支持ウェハと多数の半導体レーザチップから成る複合体を分割して個別化するときに取り付け面が形成されることによって実現される。つまり取り付けブロックの取り付け面は1つの平面により規定されており、この平面に沿って支持ウェハが分割されている。したがって取り付け面は分割線を有することができる。この取り付け面によって、取り付け支持体をたとえばモジュール支持体に取り付けることができる。
複数の半導体レーザを製造するための本発明による方法に関する少なくとも1つの実施形態によれば、以下のステップが設けられている。すなわち、
a)支持ウェハを用意するステップと、
b)多数の半導体レーザチップをこの支持ウェハの表面に取り付けることにより複合体を形成するステップと、
c)この複合体を分割して多数の半導体レーザを形成するステップが設けられている。その際、各半導体レーザは取り付けブロックと少なくとも1つの半導体レーザチップを有しており、各取り付けブロックは取り付け面を有しており、この取り付け面は取り付けブロックの表面に対し実質的に垂直に延在し、この取り付けブロックに半導体レーザチップが配置されており、取り付け面は複合体が分割されるときに形成される。
上述の方法によって、1つの半導体レーザの代わりに発光ダイオードまたはホトダイオードといった他のオプトエレクトロニクス半導体素子を製造することもできる。つまり上述の方法は、オプトエレクトロニクス半導体素子の製造全般について開示されているものである。1つの実施形態によれば、本発明による方法に以下のステップを設けることができる。すなわち、
a)支持ウェハを用意するステップと、
b)多数の半導体チップをこの支持ウェハの表面に取り付けることにより複合体を形成するステップと、
c)この複合体を分割して多数のオプトエレクトロニクス半導体素子を形成するステップが設けられており、この場合、
−各半導体素子は取り付けブロックと少なくとも1つの半導体チップを有しており、
−各取り付けブロックは取り付け面を有しており、この取り付け面は取り付けブロックの表面に対し実質的に垂直に延在し、この取り付けブロックに半導体チップが配置されており、取り付け面は複合体が分割されるときに形成される。
この場合、半導体チップをたとえば発光ダイオードチップまたはホトダイオードチップとすることができる。
上述の方法に関する少なくとも1つの実施形態によれば、支持ウェハは半導体材料、セラミック材料のうち1つの材料から成るか、またはこれらの材料のうち1つの材料を含む。有利には支持ウェハは非金属材料から成る。たとえば支持ウェハはケイ素または窒化アルミニウム(AlN)から成る。本発明による方法のために格別有利であると判別したのは、支持ウェハが半導体材料および/またはセラミック材料から成る場合であり、その理由は、この種の材料は半導体プロセスにおいて格別良好に分離させることができるからである。このようにすることで、多数の半導体レーザを支持ウェハの個別化により簡単に形成することができる。支持ウェハのための既述の材料は、多数の半導体レーザを製造する際にたとえば金属から成る支持プレートよりも格別有利であると判明した。なぜならばそのような金属プレートは、既述のやり方では分割できないか、分割するのが非常に難しい。
さらに既述の材料のために角度に関して精密な分離技術たとえばレーザカット法またはウェハソーイングなどが存在する。分離して個別化した後で必要に応じて、取り付けブロック表面と取り付け面とが成す角度ができるかぎり精確に90°を成すよう、形成された取り付けブロックの取り付け面のポリシングを行うことができる。さらに、半導体材料とセラミック材料のような既述の非金属製材料から、上面と下面との間に高度な面平行性をもつ大きい支持ウェハを形成することができる。支持ウェハの使用によってさらに、本発明による製造方法を効果的に実施することができる。ここで「効果的な」製造とは、多数の同一の半導体レーザが同じ支持ウェハ上で形成されることを意味する。
複数の半導体レーザを製造する方法に関する少なくとも1つの実施形態によれば、半導体レーザチップは複数の半導体レーザチップと支持ウェハの複合体を形成するときに支持ウェハ表面に別個に取り付けられる。つまり半導体レーザチップは、支持ウェハへの取り付け前にすでに分割されて個別化され、そのために設けられた個所で支持ウェハに取り付けられる。この場合、半導体レーザチップは有利には規則的な格子の格子点に配置され、それによって支持ウェハ表面に半導体レーザチップの規則的なパターンが生じるようになる。たとえば半導体レーザチップは想定された矩形格子の格子点に配置され、したがって半導体レーザチップは一種のマトリックスに従い支持ウェハ表面の行と列に配置されるようになる。
本発明による方法の択一的なステップによれば、半導体レーザチップは複数の半導体レーザチップと支持ウェハから成る複合体を形成する際に、ウェハ複合体として支持ウェハ表面に取り付けられる。ここで「ウェハ複合体」とは、半導体レーザチップがまだ分割されているのではなく、たとえばそれらを形成したウェファの複合体の状態にあることを意味する。その際、ウェハ複合体にはたとえば基板ウェハを含めることができ、この基板ウェハ上にレーザ活性層を有する層列がエピタキシャル成長によりデポジットされている。複数の半導体レーザチップから成るウェハ複合体は、有利には支持ウェハとほぼ同じ形状と大きさを有する。このようにすれば複数の半導体レーザチップと支持ウェハから成る複合体を、支持ウェハとウェハ複合体を上下に配置して結合することにより形成することができる。
既述の方法に関する少なくとも1つの実施形態によれば、ウェハ複合体取り付け後、成長基板が半導体レーザチップから取り除かれる。この実施形態の場合、半導体レーザチップはいわゆるボトムエミッタ"Bottom-Emitter"構造のものである。半導体レーザチップのウェハ複合体において支持ウェハとは反対側で成長基板が取り除かれ、その結果、半導体レーザチップは薄膜半導体レーザチップとして生じるようになる。成長基板の完全な除去に対する代案として、成長基板を薄くするか、あるいは部分的にのみ取り除くようにすることもできる。成長基板を部分的にのみ取り除く場合に有利であるのは、動作中に半導体レーザチップからレーザ放射が出射する場所を取り除くのが有利である。
本発明による方法の少なくとも1つの実施形態によれば、複合体形成前に各半導体レーザチップごとに支持ウェハ表面にコンタクト金属化部が取り付けられる。コンタクト金属化部をたとえば矩形のTiPtAuコンタクト面とすることができる。この場合、コンタクト金属化部を面全体にわたり支持ウェハ表面に取り付け、複合体を分割して多数の半導体レーザを形成することによってはじめて、コンタクト金属化部が構造形成ないしはパターニングされて個々のコンタクト面が形成されるようにすることができる。
本発明による方法の少なくとも1つの実施形態によれば、複合体形成前に各半導体レーザチップごとに支持ウェハ表面にヒートシンクが取り付けられる。
このヒートシンクは、AlN、SiC、ダイヤモンド、銅のうち1つの材料を含むかまたはこれらの材料のうち1つの材料から成る。
この場合、ヒートシンクにより、動作中に半導体レーザチップから発生した熱の排出が改善される。ついで半導体レーザチップが、支持ウェハとは反対側のヒートシンク表面に取り付けられる。その際、ヒートシンクプレートを広い面積にわたり支持ウェハ表面に取り付け、複合体が分割されて個別化され個々の半導体レーザチップが形成されるときにはじめて、個々のヒートシンクが形成されるようにすることも可能である。
さらに本発明は半導体レーザにも関する。
本発明による半導体レーザの少なくとも1つの実施形態によれば、半導体レーザは取り付けブロックを有している。ここで取り付けブロックとは、少なくとも1つの半導体レーザチップが取り付けられる支持体である。取り付けブロックは1つの表面と取り付け面とを有する。取り付けブロックのこの表面には少なくとも1つの半導体レーザチップが取り付けられている。さらにこの場合、取り付け面は取り付けブロックの表面に対し実質的に垂直に延在している。ここで「実質的に垂直に」とは、表面と取り付け面とがなす角度が最大で0.5°有利には最大で0.4°殊に有利には0.3°の角度誤差を有する、ということである。
半導体レーザの少なくとも1つの実施形態によれば、個別化プロセスにより取り付け面が形成される。つまり取り付け面は、取り付けブロックのためにたとえば支持ウェハにおけるいっそう大きい構造の個別化により形成される。
したがって取り付け面は個別化のための分割線を有する。つまり取り付け面は、エピタキシャル成長、射出成形プロセスまたはトランスファ成形プロセスといった他の成形プロセスによって製造されるのではなく、ソーイングあるいはレーザカットのような個別化プロセスによって形成される。
半導体レーザの少なくとも1つの実施形態によれば半導体レーザには、1つの表面と取り付け面を有する取り付けブロックが含まれている。さらに半導体レーザには、取り付けブロックの表面に配置された少なくとも1つの半導体レーザチップが含まれている。この場合、取り付け面は取り付けブロック表面に対し実質的に垂直に延在しており、取り付け面は個別化プロセスにより形成される。
半導体レーザの少なくとも1つの実施形態によれば半導体レーザは、複数の半導体レーザを製造するための既述の方法に関する少なくとも1つの実施形態と関連して説明したような方法によって製造可能であるかまたは製造されている。
半導体レーザの少なくとも1つの実施形態によれば取り付けブロックは非金属材料を含むかまたは非金属材料から成り、たとえば半導体材料、セラミック材料のうちたとえば1つの材料を含むかまたはその材料から成る。この場合、取り付けブロックはたとえばケイ素または窒化アルミニウムから成る。
半導体レーザの少なくとも1つの実施形態によれば、取り付けブロックは実質的に均等の厚さを有している。その際、取り付けブロックの厚さとは、半導体レーザチップが取り付けられているその上面からこの上面とは反対側に位置する下面までの間隔である。上面と下面は有利には平行にまたは実質的に平行に延在しており、その際、平行に延在した状態からの偏差は最大で0.5°有利には最大で0.3°殊に有利には最大で0.1°となるようにする。
この厚さは有利には少なくとも0.5mmであり最大で1.7mm殊に有利には少なくとも0.6mmであり最大で1.5mmである。
次に、既述の方法および既述の半導体レーザについて、図面を参照しながら実施例に基づき詳しく説明する。
多数の半導体レーザを製造する方法に関する第1の実施例を示す斜視図 多数の半導体レーザを製造する方法に関する第1の実施例を示す斜視図 多数の半導体レーザを製造する方法に関する第1の実施例を示す斜視図 多数の半導体レーザを製造する方法に関する第1の実施例を示す斜視図 多数の半導体レーザを製造する方法に関する第2の実施例を示す斜視図 多数の半導体レーザを製造する方法に関する第2の実施例を示す斜視図 多数の半導体レーザを製造する方法に関する第2の実施例を示す斜視図 多数の半導体レーザを製造する方法に関する第2の実施例を示す斜視図 半導体レーザの実施例を示す図 半導体レーザの実施例を示す図 半導体レーザを半導体レーザモジュールに組み込むオプションについて示す図 半導体レーザを半導体レーザモジュールに組み込むオプションについて示す図 半導体レーザを半導体レーザモジュールに組み込むオプションについて示す図
実施例および図面において、同一の構成要素または同じ働きをもつ構成要素にはそれぞれ同じ参照符号が付されている。図示されている要素は縮尺どおりに描かれたものではなく、理解しやすくするため個々の要素が誇張して大きく描かれている場合もある。
図1A〜図1Dは、多数の半導体レーザを製造する既述の方法に関する第1の実施例を示す斜視図である。
図1Aは、多数の半導体レーザを製造する方法の第1のステップを示す斜視図であり、このステップによれば最初に支持ウェハ30が準備される。支持ウェハ30はケイ素または窒化アルミニウムから成る。支持ウェハ30は均等な厚さDを有している。この場合に有利であるのは、厚さDを0.6mm〜1.5mmとすることである。支持ウェハ30は上面31と下面32を有している。支持ウェハ30の上面31と下面32は、互いに実質的に面平行に延在している。つまり面平行性の偏差が0.1度よりも僅かであると有利である。ここで図1Aの左側には支持ウェハ全体が示されており、右側には支持ウェハの部分拡大図が示されている。
支持ウェハ30の表面31にはコンタクト金属化部14が取り付けられており、これは矩形のTiPtAuコンタクト面により形成されている。コンタクト金属化部は、半導体レーザチップをあとで機械的に取り付けるために用いられる。
第1の実施例による多数の半導体レーザを製造する方法の次のステップについて、図1Bに示した斜視図を参照しながら説明する。このステップでは、複数の半導体レーザチップ4から成るウェハ結合体40が支持ウェハ30の上に取り付けられる。この場合、ウェハ結合体40は支持ウェハ30と向き合った面ではんだ金属化部を有しており、これは図面には示されていない。
はんだ金属化部として、たとえばAuSnはんだを用いることができる。ただし他のはんだ材料も考えられる。半導体レーザチップ4と支持ウェハ30を接続するために接着等、代案となる接続技術を用いることも可能である。
この場合、半導体レーザチップのウェハ結合体40はたとえば成長基板41から成り、この成長基板41の上にエピタキシャル成長により堆積された層42が設けられている。その際、エピタキシャル成長により堆積された層42には殊に、レーザ放射の発生に適した活性層が含まれている。
ウェハ結合体40は数μmの精度で支持ウェハ30に取り付けられる。ついでウェハ結合体40とコンタクト金属化部14がはんだ付けされ、それによって機械的に固定された接続つまりウェハ結合体40と支持ウェハ30から成る複合体70が形成される。
有利には支持ウェハ30においてウェハ結合体40とは反対側の下面32に、フレーム内で引張された接着性のソーカットシートが取り付けられる。
第1の実施例による多数の半導体レーザを製造する方法のさらに次のステップについて、図1Cに示した斜視図を参照しながら説明する。このステップにおいて、ウェハ結合体40と支持ウェハ30から成る結合体が、取り付けブロックと半導体レーザチップ4を含む個別の半導体レーザ40に分けられる。このような個別化をたとえばレーザカット法あるいはウェハソーイングにより行うことができる。ソーイング後、複合体70の上に取り付けられているソーカットシートが広がる。このようにして、個別チップが個別化ラインに沿って互いに分離される。個別化により、個々の取り付けブロック3の取り付け面13が形成される。支持ウェハ30のための材料および用いられる個別化プロセスゆえに、取り付け面13はきわめて平坦に形成され、これらの取り付け面は取り付けブロック3の表面に垂直な方向に対し最大でも僅かな角度誤差しかもたない。その際、この角度誤差は0.3度よりも僅かである。
図1Dには、第1の実施例に従い製造された半導体レーザ100の斜視図が示されており、これは取り付け面13によってモジュール支持体15上に取り付けられている。図1Dに示されているように、角度誤差が僅かなことから、取り付けブロック3とは反対側の半導体チップ4表面とモジュール支持体15の取り付け面は互いに直角を成している。
図2A〜図2Dには、多数の半導体レーザを製造する既述の方法に関する第2の実施例を示す斜視図が示されている。図2Aには、この実施例の方法における第1のステップに関する斜視図が示されている。図1Bを参照しながら説明したステップとは異なりこの実施例の場合、複数の半導体レーザチップ4から成るウェハ結合体40は成長基板41とは反対側の表面で、コンタクト金属化部14の設けられた支持ウェハ30の表面31に取り付けられる。この場合、半導体レーザチップ4はいわゆるボトムエミッタ"Bottom-Emitter"構造のものである。ウェハ結合体40には、支持ウェハ30に向いた側の表面にはんだ金属化部が設けられており、これは支持ウェハのコンタクト金属化部上にはんだ付けされ、もしくはボンディングされる。その際、図2Aに示されているようにコンタクト金属化部14は、接触面各々の間に分離領域を備えた構造を有することができ、これによってウェハ結合体40と支持ウェハ30から成る複合体70をあとで分割して個別化するのが簡単になる。
これに続くステップにおいて、成長基板41がたとえば選択性のウェットエッチングまたはドライエッチングにより取り除かれる。さらに個々の半導体レーザチップ4の間において分離領域を形成するためにメサエッチングが実施され、ついで半導体レーザチップ4において支持ウェハ30とは反対側に、反射を防止する活性層が取り付けられる(図2B)。その際、メサ形構造の形成を択一的に、ウェハ結合体40と支持ウェハ30を結合して複合体70を形成する前にすでに行うことができる。
図2Cおよび図2Dを参照しながら説明する次のステップにおいて、図1Cおよび図1Dを参照しながら説明したように複合体70が分離されて個別化され、個々の半導体レーザ100がモジュール支持体15に取り付けられる。
次に、図3Aおよび図3Bを参照しながら、さらに別の半導体レーザ装置について説明する。この場合、図3Aには半導体レーザの断面図が、図3Bにはその平面図が略示されている。図1Dおよび図2Dを参照しながら説明した半導体レーザとは異なりこの実施例によれば、取り付けブロック3と半導体レーザチップ4との間にヒートシンク11が配置されており、これによって半導体レーザチップ100の動作中、半導体レーザチップ4から取り付けブロック3へ向かう放熱が改善される。この場合、ヒートシンクは半導体レーザチップ4の取り付け前に支持ウェハ30に取り付けられ、そこに固定される。その際、ヒートシンク11は、複合体におけるプレートとして支持ウェハ30に取り付けることができ、あるいは個別に取り付けることができる。
さらに図1A〜図1Dならびに図2A〜図2Dを参照しながら説明した多数の半導体レーザを製造する方法に関する実施例において、半導体レーザチップ4がウェハ結合体40ではなく個別に支持ウェハ30に取り付けられるようにすることもできる。このようにした場合であっても、多数の半導体レーザチップを効果的に製造できるという利点はそのまま得られる。さらにこのようにした場合も、支持ウェハ30の個別化により、取り付けブロック3の表面12に対し実質的に垂直に延在する平坦な取り付け面が形成される。
次に図4A〜図4Cを参照しながら、半導体レーザモジュールへの既述の半導体レーザの組み込みについて詳しく説明する。図4Aには、第1の実施例による半導体レーザモジュールの側面図が示されている。図4Bには、この半導体モジュールの平面図が示されている。図4Cには、この半導体モジュールの斜視図が示されている。この半導体モジュールはモジュール支持体15を有する。モジュール支持体15はたとえばDBC Direct Bonded Copperから成るプレートである。さらにモジュール支持体が窒化アルミニウム(AlN)のようなセラミック材料から成る基体を有するように構成することもでき、この基体は上面と下面に、銅から成り厚さ0.1〜0.3mm有利には0.2mmの金属化部を有している。さらにこのモジュール支持体にケイ素を含めることができ、あるいはケイ素から成るようにすることができる。
モジュール支持体15は取り付け面15aを有しており、この取り付け面15aはモジュール支持体15の表面により形成されている。取り付け面15aの総面積つまりはモジュール支持体15の底面積は有利には最大で150mm2であり、殊に有利には最大で100mm2である。たとえば取り付け面15aは11mmの長さLと6mmの幅Wを有している。
取り付け面15aには、半導体レーザモジュールのコンポーネントが取り付けられている。取り付け面15a上にはたとえばポンピング装置1が取り付けられている。ポンピング装置1はポンプ源1aとヒートシンク1bを有している。ポンプ源1aは、ヒートシンク1bにおいて取り付け面15aとは反対側に取り付けられている。ヒートシンク1bは、ポンプ源1aとは反対側の面で取り付け面15aに取り付けられており、これはたとえばはんだ付けされており、または接着されている。ポンプ源1aは強く発散したポンピング光を発生する。ポンプ源1aはたとえば端面発光型半導体レーザであり、たとえば少なくとも1つの発光体領域を備えたブロードストライプレーザである。動作中にポンプ源から発せられるポンピング放射は、ポンピング光学系2を介して半導体レーザチップ4上にフォーカシングされる。
半導体レーザチップ4は、図1A〜図1D、図2A〜図2Cあるいは図3A、図3Bを参照しながら詳述したように、半導体レーザ100の一部分である。半導体レーザ100には取り付けブロック3が含まれており、これは自身の取り付け面13によってモジュール支持体15の取り付け面15a上に取り付けられており、たとえばはんだ付けされており、あるいは接着されている。約25μm〜最大60μmの半径で半導体レーザチップ4にポンピングスポットが形成されるよう、ポンピング光学系2を介してポンピング放射1cが半導体レーザチップ4上にフォーカシングされる。半導体レーザチップ4は面発光型半導体レーザチップ(VECSEL)であり、これはポンピング源1aにより光学的にポンピングされる。半導体レーザチップ4の動作中、取り付けブロック3を介して約90°の角度でモジュール支持体15へ向けて熱流が生じる。
半導体レーザモジュールの共振器は、半導体レーザチップ4のブラッグミラー43と端部ミラー7により規定されている。この場合、端部ミラー7の反射性表面には、半導体レーザチップ4から発せられた基本波長の電磁放射に対し高い反射性をもつ層と、周波数変換装置6により波長変換された電磁放射に対し高い反射性をもつ層を有している。半導体レーザチップ4はたとえば赤外線放射のスペクトル領域にある電磁放射を発生し、この電磁放射が周波数変換装置6により緑色光のスペクトル領域にある電磁放射に変換される。たとえばポンピング光は808nmの波長を有しており、半導体レーザチップ4は1060nmの波長をもつ放射を発生し、さらに周波数変換装置6は530nmの波長をもつ放射を発生する。
半導体レーザモジュールは最大で3.5mmの高さHを有しており、有利には最大で3mm、殊に有利には最大で2.5nmの高さを有している。ここで高さHとは、モジュール支持体15において取り付け面15aとは反対側の下面から半導体レーザモジュールの最高点までの間隔であり、この最高点はたとえば半導体レーザ100といった半導体レーザモジュールのコンポーネントにより形成されている。
共振器は長さD1+D2を有しており、これは最大で10mmである。
共振器内には波長選択性素子たとえばエタロン9が配置されている。さらに共振器内には周波数変換装置6が配置されており、これには光学的に非線形の結晶が含まれている。さらに周波数変換装置6には加熱装置6aも含めることができ、これは光学的に非線形の結晶とモジュール支持体15との間で取り付け面15a上に配置されている。
周波数変換されたレーザビーム8つまりたとえば緑色のレーザ放射の出射は出力結合器5により行われ、これは偏光選択のための折り畳みミラーとしても同時に用いられる。出力結合器5は、基本波長の電磁放射に対し高い反射性をもつ層を有している。さらに出力結合器5は、周波数変換された放射に対し反射を防止するように形成された層を有している。このようにすることで基本波長の電磁放射は共振器内に保持されるのに対し、周波数変換された放射8は出力結合器5を介して半導体モジュールから出射可能となる。この実施例では出力結合器5は、基本波長の電磁放射のためのプレーンミラーとして形成されている。
端部ミラーは、図4A〜図4Cを参照しながら説明した実施例ではミラー取り付けブロック10に配置されており、これはたとえばケイ素、ガラスあるいは窒化アルミニウムから成るものとすることができる。この場合、ミラー取り付けブロックはオプションである。
本願は、ドイツ連邦共和国特許出願DE102008009108.1の優先権を主張するものであり、その開示内容は参照により本願に取り入れられる。
なお、本発明は実施例に基づく既述の説明によって限定されるものではない。すなわち本発明はあらゆる新規の特徴ならびにそれらの特徴のあらゆる組み合わせを含むものであり、これには殊に特許請求の範囲に記載した特徴の組み合わせ各々が含まれ、このことはそのような組み合わせ自体が特許請求の範囲あるいは実施例に明示的には記載されていないにしてもあてはまる。
3 取り付けブロック
4 半導体レーザチップ
11 ヒートシンク
14 コンタクト金属化部
15 モジュール支持体
30 支持ウェハ
31 上面
32 下面
40 ウェハ結合体
41 成長基板
42 エピ層
70 複合体
100 半導体レーザ

Claims (4)

  1. 複数の半導体レーザ(100)を製造する方法において、
    a)支持ウェハ(30)を用意するステップと、
    b)光学的にポンピング可能な複数の半導体レーザチップ(4)を該支持ウェハ(30)の表面(31)にウェハ結合体(40)として取り付けることにより複合体(70)を形成するステップと、
    c)該複合体(70)を分割して複数の半導体レーザ(100)を形成するステップが設けられており、
    各半導体レーザ(100)は取り付けブロック(3)と少なくとも1つの半導体レーザチップ(4)を有しており、
    各取り付けブロック(3)は取り付け面(13)を有しており、該取り付け面(13)は前記取り付けブロック(3)の表面(12)に対し実質的に垂直に延在し、該取り付けブロック(3)の前記表面(12)に前記半導体レーザチップ(4)が配置されており、
    各半導体レーザチップ(4)の成長基板(41)上に、エピタキシャル成長により堆積された層(42)が設けられており、前記成長基板(41)は、該エピタキシャル成長により堆積された層(42)と各取り付けブロック(3)との間に配置されており、
    前記エピタキシャル成長により堆積された層(42)は、レーザ放射の発生に適した活性層を有しており、
    前記取り付け面(13)は前記複合体(70)の分割により形成されることを特徴とする、
    複数の半導体レーザ(100)を製造する方法。
  2. 請求項1記載の方法において、
    前記支持ウェハ(30)は、半導体材料とセラミック材料のうち1つの材料を含むかまたは該1つの材料から成ることを特徴とする方法。
  3. 請求項1または2記載の方法において、
    前記ステップb)の前に各半導体レーザチップ(4)ごとに、前記支持ウェハ(30)の表面(31)にコンタクト金属化部(14)が取り付けられることを特徴とする方法。
  4. 請求項1から3のいずれか1項記載の方法において、
    前記ステップb)の前に各半導体レーザチップ(4)ごとに、前記支持ウェハ(30)の表面(31)にヒートシンク(11)が取り付けられることを特徴とする方法
JP2009031414A 2008-02-14 2009-02-13 半導体レーザの製造方法 Active JP5517465B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008009108.1 2008-02-14
DE102008009108A DE102008009108A1 (de) 2008-02-14 2008-02-14 Verfahren zur Herstellung eines Halbleiterlasers sowie Halbleiterlaser

Publications (3)

Publication Number Publication Date
JP2009194388A JP2009194388A (ja) 2009-08-27
JP2009194388A5 JP2009194388A5 (ja) 2012-03-01
JP5517465B2 true JP5517465B2 (ja) 2014-06-11

Family

ID=40428207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009031414A Active JP5517465B2 (ja) 2008-02-14 2009-02-13 半導体レーザの製造方法

Country Status (4)

Country Link
US (1) US7995633B2 (ja)
EP (1) EP2091116B1 (ja)
JP (1) JP5517465B2 (ja)
DE (1) DE102008009108A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008009110A1 (de) * 2008-02-14 2009-08-20 Osram Opto Semiconductors Gmbh Halbleiterlasermodul
KR101715761B1 (ko) * 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
DE102012107409B4 (de) * 2012-08-13 2022-06-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiter-Laserelements
DE102013224420A1 (de) * 2013-05-13 2014-11-13 Osram Gmbh Laserbauelement und Verfahren zur seiner Herstellung
DE102016101942B4 (de) * 2016-02-04 2022-07-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen einer optoelektronischen Leuchtvorrichtung

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03286547A (ja) * 1990-04-02 1991-12-17 Mitsubishi Electric Corp 半導体レーザ装置の製造方法
JPH10335383A (ja) * 1997-05-28 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP3810529B2 (ja) * 1997-09-05 2006-08-16 株式会社フジクラ 光部品の組立方法
JP4897133B2 (ja) * 1999-12-09 2012-03-14 ソニー株式会社 半導体発光素子、その製造方法および配設基板
JP2001230492A (ja) * 2000-02-21 2001-08-24 Fuji Photo Film Co Ltd 半導体発光装置
WO2001082384A1 (de) * 2000-04-26 2001-11-01 Osram Opto Semiconductors Gmbh Strahlungsmittierendes halbleiterbauelement und herstellungsverfahren
US6680959B2 (en) * 2000-07-18 2004-01-20 Rohm Co., Ltd. Semiconductor light emitting device and semiconductor laser
US20030099273A1 (en) * 2001-01-09 2003-05-29 Murry Stefan J. Method and apparatus for coupling a surface-emitting laser to an external device
DE50200364D1 (de) 2001-02-20 2004-05-27 Osram Opto Semiconductors Gmbh Optisch gepumpte oberflächenemittierende halbleiterlaservorrichtung und verfahren zu deren herstellung
JP4242599B2 (ja) * 2002-04-08 2009-03-25 パナソニック株式会社 窒化物半導体装置の製造方法及び窒化物半導体基板の製造方法
US6936929B1 (en) * 2003-03-17 2005-08-30 National Semiconductor Corporation Multichip packages with exposed dice
JP3794489B2 (ja) * 2003-06-18 2006-07-05 セイコーエプソン株式会社 光通信モジュール及びその製造方法、光通信装置、電子機器
TWI240434B (en) * 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
US7164702B1 (en) * 2003-08-29 2007-01-16 The United States Of America As Represented By The Secretary Of The Army Optical transmitters and interconnects using surface-emitting lasers and micro-optical elements
JP4439313B2 (ja) * 2004-03-31 2010-03-24 三洋電機株式会社 光学モジュールの製造方法
EP1583190B1 (en) * 2004-04-02 2008-12-24 Nichia Corporation Nitride semiconductor laser device
JP4614715B2 (ja) * 2004-08-31 2011-01-19 三洋電機株式会社 半導体レーザ装置およびその製造方法
DE112005002919A5 (de) * 2004-09-22 2007-08-30 Osram Opto Semiconductors Gmbh Seitlich optisch gepumpter oberflächenemittierender Halbleiterlaser auf einer Wärmesenke
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
DE102005053274A1 (de) * 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von Halbleiterchips und Halbleiterbauelement
DE102006017294A1 (de) * 2005-12-30 2007-07-05 Osram Opto Semiconductors Gmbh Optisch pumpbare Halbleitervorrichtung
DE102006017293A1 (de) * 2005-12-30 2007-07-05 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer optisch pumpbaren Halbleitervorrichtung
DE102006033502A1 (de) * 2006-05-03 2007-11-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper mit Trägersubstrat und Verfahren zur Herstellung eines solchen
DE102006042196A1 (de) * 2006-06-30 2008-01-03 Osram Opto Semiconductors Gmbh Oberflächenemittierender Halbleiterkörper mit vertikaler Emissionsrichtung und stabilisierter Emissionswellenlänge
JP4948307B2 (ja) * 2006-07-31 2012-06-06 三洋電機株式会社 半導体レーザ素子およびその製造方法

Also Published As

Publication number Publication date
DE102008009108A1 (de) 2009-08-20
EP2091116B1 (de) 2020-04-08
US20090232177A1 (en) 2009-09-17
US7995633B2 (en) 2011-08-09
EP2091116A2 (de) 2009-08-19
JP2009194388A (ja) 2009-08-27
EP2091116A3 (de) 2013-10-02

Similar Documents

Publication Publication Date Title
KR101156808B1 (ko) 반도체 레이저 부품, 반도체 레이저 부품의 광학소자 및광학소자 제조방법
JP5727784B2 (ja) オプトエレクトロニクス部品の製造方法
US8178372B2 (en) Method for production of a plurality of semiconductor chips, and a semiconductor component
JP6970748B2 (ja) 半導体レーザおよびそのような半導体レーザの製造方法
JP2019530234A (ja) シリコン制御バックプレーン上に一体化された垂直エミッタ
KR101280752B1 (ko) 별도의 기판상에 외부 공진기를 포함하며 광학적으로펌핑된 수직 발광형 반도체
US9608401B2 (en) Method for producing semiconductor laser elements and semi-conductor laser element
JP5517465B2 (ja) 半導体レーザの製造方法
US10937770B2 (en) Light-emitting device
WO2005093915A1 (en) Contact-bonded optically pumped semiconductor laser structure
US20090294789A1 (en) Light emitting device and method of manufacturing light emitting device
JP2001168444A (ja) 半導体発光素子、その製造方法および配設基板
JP2010521806A5 (ja)
JP2004325826A (ja) 光学部材の固定方法および固定構造
JP2005340836A (ja) オプトエレクトロニクス構成素子及びその製造方法
KR20080063382A (ko) 광전 반도체 칩 및 그 제조 방법
KR100610950B1 (ko) 열방출 구조가 개선된 레이저 다이오드 및 그 제조방법
JP6231101B2 (ja) 半導体レーザ素子を製造する方法および半導体レーザ素子
TW200937783A (en) Method for the production of semiconductor chips and semiconductor chip
US20110188529A1 (en) Optoelectronic component
CN111433922B (zh) 包括转换器约束的led封装
TWI279952B (en) Surface-emitting semiconductor-laser device and method for the production of a surface-emitting semiconductor-laser device
US8477814B2 (en) Semiconductor laser module
JP7411483B2 (ja) 量子カスケードレーザ素子の製造方法
KR101025428B1 (ko) 포토 다이오드 용 서브마운트

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140401

R150 Certificate of patent or registration of utility model

Ref document number: 5517465

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250