しかしながら、従来例1に係る凹部16の形成方法は、凹部16は半導体基板10をドライエッチングして形成されるものであり、凹部16の底面で半導体基板10の材料が変わらないため、エッチングの終点を示すエンドポイントシステムを利用することができない。このため、凹部16の深さをエッチング時間のみで制御しなければならない。したがって、エッチング装置のチャンバー内の状態およびエッチング装置の個体差等の理由によりエッチングレートにばらつきが生じ、安定して凹部16の深さを制御することは困難である。
また、従来例2に係る凹部16の形成方法は、酸素ガス雰囲気中で半導体基板10を熱酸化することにより酸化領域18を形成している。このため、図2に示すような、バーズビーク19と呼ばれる領域が大きく形成される。バーズビーク19とは、窒化膜14でマスクされた半導体基板10表面にも酸化領域18が形成されることをいう。このため、幅の狭い凹部16を形成することは困難である。
本発明は、上記課題に鑑みなされたものであり、所望の深さを有し幅の狭い凹部を半導体基板に安定して形成することが可能な製造方法を提供することを目的とする。
本発明は、半導体基板の一部に酸素イオン注入を行うことで第1酸素含有領域を形成する工程と、前記半導体基板に熱処理を行い、前記第1酸素含有領域に含まれる酸素を用いて前記第1酸素含有領域を酸化させることで、前記第1酸素含有領域を第1酸化領域とする工程と、前記第1酸化領域を除去することで前記半導体基板に凹部を形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、酸素イオン注入の注入エネルギーにより凹部の深さを制御でき、第1酸素含有領域に含まれる酸素を用いた熱処理で第1酸化領域を形成することによりバーズビークを抑制することができる。このため、所望の深さを有し幅の狭い凹部を半導体基板に安定して形成することが可能となる。
上記構成において、前記第1酸素含有領域を形成する工程は、複数の異なる注入エネルギーにより前記酸素イオン注入を行うことで前記第1酸素含有領域を形成する工程である構成とすることができる。この構成によれば、より深い凹部を形成することができる。
上記構成において、前記凹部を形成する工程は、ウエットエッチングにより前記第1酸化領域を除去することで前記凹部を形成する工程である構成とすることができる。この構成によれば、凹部の底面荒れおよびダメージを抑制することができる。
上記構成において、前記半導体基板はシリコン基板であり、前記第1酸素含有領域を形成する工程は、前記半導体基板上に形成されたポリシリコン膜をマスクとして前記半導体基板の一部に前記酸素イオン注入を行うと同時に、前記ポリシリコン膜に前記酸素イオン注入を行うことで前記ポリシリコン膜に第2酸素含有領域を形成する工程を含み、前記第1酸化領域とする工程は、前記半導体基板に熱処理を行い、前記第1酸素含有領域に含まれる酸素を用いて前記第1酸素含有領域を酸化させると同時に、前記第2酸素含有領域に含まれる酸素を用いて前記第2酸素含有領域を酸化させることで、前記第2酸素含有領域を第2酸化領域とする工程を含み、前記凹部を形成する工程は、前記第1酸化領域を除去すると同時に、前記第2酸化領域を除去する工程を含む構成とすることができる。この構成によれば、ポリシリコン膜をマスクとして酸素イオン注入を行うことで、より幅の狭い凹部を形成することができる。また、ポリシリコン膜を除去するための工程を別途設ける必要がないため、製造工程の増加を防止でき、かつ、ポリシリコン膜を容易に除去することができる。
上記構成において、前記凹部を形成する工程の後、前記半導体基板を熱酸化することで前記凹部の表面に酸化膜を形成する工程と、前記酸化膜をウエットエッチングで除去する工程と、を有する構成とすることができる。この構成によれば、酸素イオン注入によりダメージを負った領域のほとんどを除去することができる。
本発明は、半導体基板内の一部に酸素イオン注入を行うことで第1酸素含有領域を形成する工程と、前記半導体基板に熱処理を行い、前記第1酸素含有領域に含まれる酸素を用いて前記第1酸素含有領域を酸化させることで、前記第1酸素含有領域を第1酸化領域とする工程と、前記第1酸化領域をストッパー層として前記第1酸化領域上の前記半導体基板をドライエッチングすることで前記半導体基板に凹部を形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、酸素イオン注入の注入エネルギーにより凹部の深さを制御することができ、第1酸素含有領域に含まれる酸素を用いた熱処理で第1酸化領域を形成することによりバーズビークを抑制することができる。このため、所望の深さを有し幅の狭い凹部を半導体基板に安定して形成することが可能となる。
上記構成において、前記半導体基板はシリコン基板であり、前記第1酸素含有領域を形成する工程は、前記半導体基板上に形成されたポリシリコン膜および前記ポリシリコン膜上に形成されたフォトレジストをマスクとして前記酸素イオン注入を行うことで前記第1酸素含有領域を形成する工程であり、前記凹部を形成する工程は、前記第1酸化領域上の前記半導体基板をドライエッチングすると同時に、前記ポリシリコン膜をドライエッチングすることで前記ポリシリコン膜を除去する工程を含む構成とすることができる。この構成によれば、ポリシリコン膜を除去するための工程を別途設ける必要がないため、製造工程の増加を防止することができ、かつ、ポリシリコン膜を容易に除去することができる。
上記構成において、前記半導体基板に複数の前記凹部を形成することにより、前記凹部の間に凸部を形成する工程と、前記第1酸化領域をマスクとして、前記凸部の両側面および上面に活性領域を形成する工程と、を有する構成とすることができる。この構成によれば、隣接する凸部間で互いに電気的に分離した活性領域を、凸部の両側面および上面に容易に形成することができる。
上記構成において、前記凸部の一部に両側面から上面にかけて絶縁膜を形成する工程と、前記絶縁膜に接するように前記凸部に交差して延びるゲートを形成する工程と、を有する構成とすることができる。この構成によれば、Fin型構造の半導体装置を得ることができる。
上記構成において、前記絶縁膜はONO膜である構成とすることができる。この構成によれば、Fin型SONOS構造の半導体装置を得ることができる。
上記構成において、前記熱処理はバーズビークが生じないように行われる構成とすることができる。また、上記構成において、前記熱処理は不活性ガス雰囲気中で行われる構成とすることができる。この構成によれば、バーズビークを抑制することができる。
本発明は、凸部の設けられた半導体基板と、前記凸部の両側面および上面に設けられた活性領域と、隣接する前記凸部間の前記半導体基板表面に設けられ、隣接する前記凸部に設けられた前記活性領域を互いに電気的に分離する分離領域と、を具備することを特徴とする半導体装置である。本発明によれば、凸部の両側面から上面にかけて設けられた活性領域が、隣接する凸部間で分離した半導体装置を得ることができる。
上記構成において、前記凸部の一部に両側面から上面にかけて設けられた絶縁膜と、前記絶縁膜に接するように設けられ、前記凸部に交差して延びるゲートと、を具備する構成とすることができる。この構成によれば、Fin型構造の半導体装置を得ることができる。
上記構成において、前記絶縁膜はONO膜である構成とすることができる。この構成によれば、Fin型SONOS構造の半導体装置を得ることができる。
本発明によれば、酸素イオン注入の注入エネルギーにより凹部の深さを制御することができ、第1酸素含有領域に含まれる酸素を用いた熱処理で第1酸化領域を形成することによりバーズビークを抑制することができる。このため、所望の深さを有し幅の狭い凹部を半導体基板に安定して形成することができる。
以下、図面を参照に本発明の実施例を説明する。
図3(a)から図3(d)は実施例1に係る凹部16の製造方法を示す断面図である。図3(a)を参照に、シリコン基板である半導体基板10表面に形成された酸化膜12上に、開口部20を有する所定のパターンをしたフォトレジスト22を形成する。図3(b)を参照に、フォトレジスト22をマスクとして、半導体基板10の一部に酸素イオンをドーズ量3.0×1017ions/cm2および注入エネルギー200KeV、ドーズ量2.5×1017ions/cm2および注入エネルギー120KeV並びにドーズ量2.5×1017ions/cm2および注入エネルギー40KeVの条件で注入する。これにより、半導体基板10に第1酸素含有領域24が形成される。図3(c)を参照に、フォトレジスト22を除去した後、半導体基板10をAr(アルゴン)ガス雰囲気中で1200℃、1時間で熱処理する。このため、第1酸素含有領域24に含まれる酸素により、第1酸素含有領域24は第1酸化領域26となる。図3(d)を参照に、フッ酸を用いてウエットエッチングを行い半導体基板10表面の酸化膜12および第1酸化領域26を除去する。これにより、半導体基板10に凹部16が形成される。
図4は実施例1における第1酸素含有領域24の1.0×1021atoms/cm2の酸素濃度ラインをモンテカルロシミュレーションで計算した結果を示している。つまり、酸素濃度ラインの内部は1.0×1021atoms/cm2より濃い酸素濃度を有している。なお、1.0×1021atoms/cm2の酸素濃度ラインで区切った理由は、これより濃い酸素濃度でないと熱処理後に第1酸化領域26とならないためである。図4を参照に、グラフの縦軸は第1酸素含有領域24の深さ、横軸は第1酸素含有領域24の幅を表している。図4より、第1酸素含有領域24はU型の形状をしていて、深さが約0.6μmであることが分かる。これより、実施例1に係る凹部16の製造方法によれば、半導体基板10に深さが約0.6μmの凹部16を形成することができる。
また、図5に半導体基板10に酸素イオンをドーズ量2.5×1017ions/cm2および注入エネルギー30KeVの条件で注入した場合における第1酸素含有領域24の1.0×1021atoms/cm2の酸素濃度ラインをモンテカルロシミュレーションで計算した結果を示す。図5を参照に、グラフの縦軸は第1酸素含有領域24の深さ、横軸は第1酸素含有領域24の幅を表している。図5より、第1酸素含有領域24はU型の形状をしていて、深さが約0.17μmであることが分かる。
実施例1によれば、半導体基板10の一部に酸素イオン注入を行うことで第1酸素含有領域24を形成し、その後、半導体基板10に熱処理を行い、第1酸素含有領域24に含まれる酸素を用いて第1酸素含有領域24を酸化させることで、第1酸素含有領域24を第1酸化領域26としている。そして、第1酸化領域26をウエットエッチングで除去することにより、半導体基板10に凹部16を形成している。このため、凹部16の深さは第1酸化領域26、つまり第1酸素含有領域24の深さで決定される。図4および図5に示すように、第1酸素含有領域24の深さは酸素イオンの注入の深さで決定される。したがって、凹部16の深さは酸素イオンの注入の深さ、つまり酸素イオン注入の注入エネルギーで制御することができる。凹部16の深さを酸素イオン注入の注入エネルギーで制御することは、エッチングで凹部16を形成する場合にエッチング時間のみで凹部16の深さを制御する場合に比べ容易である。したがって、従来例1のように凹部16の深さをエッチング時間のみで制御する場合に比べ、実施例1は安定して凹部16の深さを制御することが可能となる。
また、実施例1によれば、図3(c)に示すように、半導体基板10をArガス雰囲気中で1200℃、1時間で熱処理を行い、第1酸素含有領域24に含まれる酸素を用いて第1酸素含有領域24を酸化させることで、第1酸素含有領域24を第1酸化領域26としている。このため、従来例2のように、酸素ガス雰囲気中で半導体基板10に熱酸化を行うことで、窒化膜14でマスクされた半導体基板10表面も酸化が進みながら酸化領域18が形成される場合に比べて、バーズビークを抑制することができる。よって、実施例1は従来例2より狭い幅の凹部16を形成することが可能となる。また、実施例1において、Arガス雰囲気中で熱処理を行っているが、これに限られるわけではない。第1酸素含有領域24以外の半導体基板10表面は酸化がほとんど進まずに、第1酸素含有領域24を第1酸化領域26とすることができればよい。つまり、バーズビークが生じないように熱処理を行うことが好ましい。バーズビークが生じなければ酸素ガス雰囲気中や非酸素含有ガス雰囲気中等で熱処理を行ってもよい。言い換えると、バーズビークが生じないように、酸素をほとんど含まない雰囲気中で熱処理を行ってもよい。特に、バーズビークが生じない希ガスやN2ガス等の不活性ガス雰囲気中で熱処理を行うことが好ましい。さらに、実施例1において、1200℃で熱処理を行っているが、この温度に限られるわけではない。特に、第1酸素含有領域24を第1酸化領域26とするために、1150℃以上で熱処理を行うことが好ましい。
さらに、実施例1によれば、図3(d)に示すように、フッ酸を用いたウエットエッチングで第1酸化領域26を除去することにより、凹部16を形成している。このため、従来例1のように、ドライエッチングで凹部16を形成する場合に比べて、凹部16の底面荒れおよびダメージを抑制することができる。
実施例1において、図3(b)に示すように、半導体基板10に酸素イオンをドーズ量3.0×1017ions/cm2および注入エネルギー200KeV、ドーズ量2.5×1017ions/cm2および注入エネルギー120KeV並びにドーズ量2.5×1017ions/cm2および注入エネルギー40KeVの条件で注入することで第1酸素含有領域24を形成する場合を示したが、これに限られるわけではない。一定の注入エネルギーで酸素イオン注入を行う場合でも凹部16の深さを安定して制御することができるが、特に、深い凹部16を形成する場合は、複数の異なる注入エネルギーで酸素イオン注入を行うことが好ましい。
図6(a)から図6(d)は実施例1の変形例に係る凹部16の製造方法を示す断面図である。図6(a)から図6(d)を参照に、フォトレジスト22のパターンが実施例1と異なり、複数の開口部20が設けられている。このため、第1酸素含有領域24および第1酸化領域26は複数形成され、凹部16も複数形成されている。その他については、実施例1と同じであり、図3(a)から図3(d)に示しているので説明を省略する。
実施例1の変形例によれば、図6(d)に示すように、半導体基板10に複数の凹部16を形成することで、凹部16の間に凸部28を形成することができる。
図7(a)から図8(c)は実施例2に係る凹部16の製造方法を示す断面図である。図7(a)を参照に、シリコン基板である半導体基板10表面に形成された酸化膜12上に、開口部20を有する所定のパターンをしたポリシリコン膜30を形成する。図7(b)を参照に、ポリシリコン膜30をマスクとして、半導体基板10に酸素イオン注入を行う。これにより、半導体基板10に第1酸素含有領域24が形成される。この時、ポリシリコン膜30にも酸素イオンが注入され、ポリシリコン膜30に第2酸素含有領域32が形成される。ここで、ポリシリコン膜30を通過して半導体基板10に酸素イオンが注入されないよう、予めポリシリコン膜30の膜厚をある程度厚くするため、ポリシリコン膜30と半導体基板10とが接する部分は、酸素イオンが注入されずにポリシリコン膜30のまま残存する。図7(c)を参照に、半導体基板10を熱処理する。これにより、第1酸素含有領域24は第1酸化領域26に、第2酸素含有領域32は第2酸化領域34となる。
図8(a)を参照に、フッ酸を用いたウエットエッチングで第1酸化領域26および第2酸化領域34を除去する。これにより、半導体基板10に凹部16が形成される。また、ポリシリコン膜30と半導体基板10とが接する部分のポリシリコン膜30は、フッ酸ではエッチングされないため、除去されずにそのまま残存する。図8(b)を参照に、酸素ガス雰囲気中で半導体基板10を熱酸化する。これにより、半導体基板10表面に、酸化されたポリシリコン膜30を含む酸化膜12が形成される。図8(c)を参照に、再度、フッ酸を用いたウエットエッチングを行い、酸化膜12を除去する。
実施例2によれば、図7(b)に示すように、ポリシリコン膜30をマスクとして酸素イオン注入を行い第1酸素含有領域24を形成している。ポリシリコン膜30はフォトレジスト22に比べて高密度なため、より薄い膜厚でマスクとしての機能を発揮することができる。このため、フォトレジスト22をマスクとして用いる実施例1に比べて、ポリシリコン膜30をマスクとして用いる実施例2は、開口部20の幅を狭くすることができる。したがって、実施例2は実施例1に比べて、より幅の狭い第1酸素含有領域24を形成することができる。つまり、より幅の狭い凹部16を形成することができる。
また、実施例2によれば、図7(b)に示すように、シリコン基板である半導体基板10上に形成されたポリシリコン膜30をマスクとして半導体基板10の一部に酸素イオン注入を行っている。このため、ポリシリコン膜30にも酸素イオンが注入され、第1酸素含有領域24が形成されると同時にポリシリコン膜30に第2酸素含有領域32が形成される。また、図7(c)に示すように、第1酸素含有領域24および第2酸素含有領域32は、熱処理により同時に第1酸化領域26および第2酸化領域34となる。さらに、図8(a)に示すように、第1酸化領域26と第2酸化領域34とは、ウエットエッチングで同時に除去される。このため、ポリシリコン膜30を除去するための工程を別途行う必要はなく製造工程の増加を防止でき、かつ、ポリシリコン膜30を容易に除去することが可能である。
さらに、図7(b)に示すように、第1酸素含有領域24を形成するために半導体基板10に酸素イオン注入を行っている。このため、半導体基板10にはダメージを負った領域が生じる。この領域の大部分は、半導体基板10を熱処理することで第1酸化領域26になるため、図8(a)に示すウエットエッチングで除去することができる。しかしながら、酸素濃度が低いため熱処理で第1酸化領域26になれなかった領域は残存し、この領域もダメージを負っている。実施例2によれば、図8(b)に示すように、凹部16を形成した後に、酸素ガス雰囲気中で半導体基板10を熱酸化して半導体基板10表面、つまり凹部16の表面に酸化膜12を形成する。その後、図8(c)に示すように、ウエットエッチングで酸化膜12を除去する。このため、凹部16の周辺に残存していた、酸素イオン注入によりダメージを負った領域を全て除去することができる。
実施例2において、図7(b)に示すように、ポリシリコン膜30に酸素イオンが注入されても、ポリシリコン膜30と半導体基板10とが接する部分はポリシリコン膜30がそのまま残存する場合を示したが、これに限られるわけではない。予めポリシリコン膜30の膜厚を調整して、ポリシリコン膜30の全てに酸素イオンが注入され、かつ、ポリシリコン膜30を通過して半導体基板10に酸素イオンが注入されないようにした場合でもよい。この場合は、図7(c)に示す熱処理によりポリシリコン膜30は全て第2酸化領域34となるため、図8(a)に示すウエットエッチングにより、第2酸化領域34、つまりポリシリコン膜30を全て除去することができる。
図9(a)から図10(c)は実施例2の変形例に係る凹部16の製造方法を示す断面図である。図9(a)から図10(c)を参照に、ポリシリコン膜30のパターンが実施例2と異なり、複数の開口部20が設けられている。このため、第1酸素含有領域24および第1酸化領域26は複数形成され、凹部16も複数形成されている。その他については、実施例2と同じであり、図7(a)から図8(c)に示しているので説明を省略する。
実施例2の変形例によれば、図10(c)に示すように、半導体基板10に複数の凹部16を形成することで、凹部16の間に凸部28を形成することができる。
図11(a)から図12(c)は実施例3に係る凹部16の製造方法を示す断面図である。図11(a)を参照に、シリコン基板である半導体基板10表面に形成された酸化膜12上にポリシリコン膜30を形成する。ポリシリコン膜30上に所定のパターンをしたフォトレジスト22を形成する。フォトレジスト22をマスクとして、ポリシリコン膜30をRIE(反応性イオンエッチング)法でドライエッチングする。これにより、ポリシリコン膜30およびフォトレジスト22に開口部20が形成される。図11(b)を参照に、ポリシリコン膜30およびフォトレジスト22をマスクとして、半導体基板10に酸素イオンを注入エネルギー180KeVの一定エネルギーで注入する。これにより、半導体基板10内に第1酸素含有領域24が形成される。図11(c)を参照に、フォトレジスト22を除去した後、半導体基板10を熱処理する。これにより、第1酸素含有領域24は第1酸化領域26となる。
図12(a)を参照に、ポリシリコン膜30をマスクとして、半導体基板10表面の酸化膜12をRIE法でドライエッチングする。図12(b)を参照に、ポリシリコン膜30および酸化膜12をマスクとして、第1酸化領域26上の半導体基板10をRIE法でドライエッチングする。これにより、半導体基板10に凹部16が形成される。図12(c)を参照に、酸化膜12および第1酸化領域26をフッ酸を用いたウエットエッチングで除去する。
実施例3によれば、図12(b)に示すように、半導体基板10内に形成した第1酸化領域26をストッパー層として用い、第1酸化領域26上の半導体基板10をドライエッチングすることで凹部16を形成する。このように、第1酸化領域26をストッパー層として用いることができるのは、第1酸化領域26のエッチングレートが半導体基板10のエッチングレートに比べ非常に遅いため、あたかもエッチングが第1酸化領域26でストップしたかのようになるためである。このため、凹部16の深さは第1酸化領域26が形成される場所で決定される。第1酸化領域26が形成される場所は、酸素イオン注入の注入エネルギーで制御することができる。つまり、凹部16の深さは酸素イオン注入の注入エネルギーで制御することができる。したがって、従来例1のように、凹部16の深さをエッチング時間のみで制御する場合に比べ、実施例3は凹部16の深さを安定して制御することが可能となる。
また、実施例3によれば、図12(b)に示すように、シリコン基板である半導体基板10のドライエッチングと同時に、ポリシリコン膜30もドライエッチングが進む。このため、別途ポリシリコン膜30を除去するための工程を設ける必要がなく製造工程の増加を抑えることができ、かつ、ポリシリコン膜30を容易に除去することができる。また、ポリシリコン膜30の下には酸化膜12があるため、この酸化膜12がストッパー層として機能する。よって、ポリシリコン膜30の下方の半導体基板10がエッチングされる心配はほとんどない。
さらに、実施例3によれば、図11(b)に示すように、ポリシリコン膜30およびポリシリコン膜30上に形成されたフォトレジスト22をマスクとして酸素イオン注入を行っている。このため、ポリシリコン膜30に酸素イオンは注入されない。よって、図11(c)に示すように、半導体基板10を熱処理した場合でも、ポリシリコン膜30はそのままポリシリコン膜30として残存する。したがって、第1酸化領域26上の半導体基板10のドライエッチングと同時にポリシリコン膜30もドライエッチングが進み、ポリシリコン膜30を除去することができる。
さらに、実施例3によれば、図11(b)に示すように、ポリシリコン膜30およびポリシリコン膜30上に形成されたフォトレジスト22をマスクとして半導体基板10に酸素イオン注入を行い、半導体基板10内に第1酸素含有領域24を形成している。そして、図12(b)に示すように、ポリシリコン膜30をマスクとして第1酸化領域26上の半導体基板10をエッチングしている。つまり、半導体基板10内への酸素イオン注入も半導体基板10のエッチングもポリシリコン膜30をマスクとして行なわれる。したがって、半導体基板10のエッチングは第1酸化領域26(つまり、第1酸素含有領域24)に自己整合的に行われる。つまり、凹部16は第1酸化領域26に自己整合的に形成することができる。
実施例3において、半導体基板10内への酸素イオン注入および半導体基板10のエッチングに、ポリシリコン膜30をマスクとして用いる場合を示したがこれに限られない。半導体基板10に凹部16を形成した後に、凹部16に影響を与えることなく除去できる材料であればその他の材料でもよい。しかしながら、半導体基板10のエッチングと同時にエッチングが進み除去されるポリシリコン膜30の場合が好ましい。
実施例3において、図11(b)に示すように、注入エネルギー180KeVの条件で酸素イオン注入を行う場合を示したが、これに限られるわけではない。他の一定の注入エネルギーもしくは複数の異なる注入エネルギーで酸素イオン注入を行ってもよい。特に、複数の異なるエネルギーで酸素イオン注入を行う場合は、第1酸化領域26の厚さを厚くすることができる。
図13(a)から図14(c)は実施例3の変形例に係る凹部16の製造方法を示す断面図である。図13(a)から図14(c)を参照に、ポリシリコン膜30およびポリシリコン膜30上のフォトレジスト22のパターンが実施例3と異なり、複数の開口部20が設けられている。このため、第1酸素含有領域24および第1酸化領域26は複数形成され、凹部16も複数形成されている。その他については、実施例3と同じであり、図11(a)から図12(c)に示しているので説明を省略する。
実施例3の変形例によれば、図14(c)に示すように、半導体基板10に複数の凹部16を形成することで、凹部16の間に凸部28を形成することができる。
図15(a)は実施例4に係るFin型SONOS構造のフラッシュメモリの斜視図であり、図15(b)は図15(a)のA−A間の断面図であり、図15(c)は図15(a)のB−B間の断面図である。なお、図15(a)において、絶縁膜38は図示を省略している。図15(a)から図15(c)を参照に、P型シリコン基板(もしくはP型領域を有するシリコン基板)である半導体基板10に凸部28が設けられている。凸部28の一部に両側面から上面にかけて、酸化シリコン膜、窒化シリコン膜および酸化シリコン膜からなるONO膜である絶縁膜38が設けられている。絶縁膜38に接するように例えばポリシリコン膜であるゲート40が凸部28に交差して延びて設けられている。凸部28の両側面および上面にゲート40で規定されたN型拡散領域の活性領域であるソース42およびドレイン44が設けられている。隣接する凸部28間の半導体基板10表面に分離領域である第1酸化領域26が設けられている。
図16(a)から図16(f)を用いて実施例4に係るFin型SONOS構造のフラッシュメモリの製造方法について説明する。図16(a)から図16(c)は図15(a)のA−A間に相当する箇所の断面図であり、図16(d)から図16(f)は図15(a)のB−B間に相当する箇所の断面図である。半導体基板10にP型シリコン基板(もしくはP型領域を有するシリコン基板)を用いる点以外は、半導体基板10をドライエッチングして複数の凹部16を形成する工程、つまり凹部16の間に凸部28を形成する工程まで、実施例3の変形例と同じであり、図13(a)から図14(b)に示しているので説明を省略する。
図16(a)および図16(d)を参照に、所定のパターンに形成したフォトレジストをマスクとして、RIE法でドライエッチングすることにより半導体基板10表面に形成された酸化膜12のみを除去する。つまり、隣接する凸部28間の半導体基板10表面に形成された第1酸化領域26は残存させる。半導体基板10表面に例えば酸化シリコン膜、窒化シリコン膜および酸化シリコン膜からなるONO膜である絶縁膜38を形成する。酸化シリコン膜および窒化シリコン膜は例えばCVD(化学気相成長)法で形成することができる。所定のパターンに形成したフォトレジストをマスクとして、凸部28の両側面および上面のゲート40が形成されるべき箇所を除いて絶縁膜38を除去する。つまり、凸部28の一部に両側面から上面にかけて絶縁膜38が形成される。
図16(b)および図16(e)を参照に、絶縁膜38に接するように、凸部28に交差して延びる例えばポリシリコン膜からなるゲート40を形成する。図16(c)および図16(f)を参照に、第1酸化領域26および絶縁膜38をマスクとして、例えば砒素イオンを注入し、その後熱処理することで、凸部28の両側面および上面にN型拡散層の活性領域であるソース42およびドレイン44を形成する。これにより、実施例4に係るFin型SONOS構造のフラッシュメモリが完成する。
実施例4によれば、図15(a)から図15(c)に示すように、隣接する凸部28間の半導体基板10表面に分離領域である第1酸化領域26が設けられている。このため、隣接する凸部28の両側面および上面に設けられた活性領域であるソース42およびドレイン44は互いに電気的に分離している。よって、凸部28の両側面および上面に設けられた活性領域であるソース42およびドレイン44が、隣接する凸部28間で分離したFin型SONOS構造のフラッシュメモリを得ることができる。
また、実施例4によれば、図16(c)および図16(f)に示すように、隣接する凸部28間の半導体基板10表面に設けられた第1酸化領域26をマスクとして砒素イオンを注入することで、凸部28の両側面および上面に活性領域であるソース42およびドレイン44を形成している。このため、第1酸化領域26の下の半導体基板10には砒素イオンが注入されず、N型拡散領域の活性領域は形成されない。よって、隣接する凸部28間で電気的に分離した活性領域であるソース42およびドレイン44を、凸部28の両側面および上面に容易に形成することができる。
また、第1酸化領域26は実施例3の図13(b)および図13(c)で示したように、半導体基板10に酸素イオン注入を行い、熱処理することで容易に形成することができる。また、図14(b)に示すように、第1酸化領域26をストッパー層として第1酸化領域26上の半導体基板10をドライエッチングすることで、隣接する凸部28間の半導体基板10表面に第1酸化領域26を容易に形成することができる。したがって、実施例4によれば、隣接する凸部28間で電気的に分離した活性領域であるソース42およびドレイン44を、凸部28の両側面および上面に容易に形成することが可能となる。
実施例4において、絶縁膜38はONO膜である場合を示したが、これに限られるわけではない。例えば、絶縁膜38が酸化シリコン膜である場合でも実施例4と同様の効果を得ることができる。なお、絶縁膜38が酸化シリコン膜の場合は、Fin型MOSFET構造となる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。