JP5488962B2 - アンテナ回路 - Google Patents

Description

本発明は、無線装置に用いられるアンテナ回路に関し、特には広範囲の周波数帯において通信する無線装置において、アンテナの共振周波数を変化させる可変整合回路が設けられたアンテナ回路に関するものである。

近年、携帯電話等の無線装置が急速に普及し、通信に使用する帯域も多岐に亘っている。特に、最近の携帯電話では、デュアルバンド方式、トリプルバンド方式、クワッドバンド方式等と呼ばれるように、複数の送受信帯域を一つの通信機器に装備する例が多くなっている。
クワッドバンド方式の携帯電話で使用する通信システムの周波数帯域は、例えばＧＳＭ８５０／９００帯（８２４〜９６０ＭＨｚ）、ＤＣＳ帯（１７１０〜１８５０ＭＨｚ）、ＰＣＳ帯（１８５０〜１９９０ＭＨｚ）、ＵＭＴＳ帯（１９２０〜２１７０ＭＨｚ）であって、連続する３つの周波数帯であるＤＣＳ帯、ＰＣＳ帯、ＵＭＴＳ帯は、ＧＳＭ帯の略２〜２．５倍の周波数である。

かかる状況下、携帯電話等の無線装置に内蔵されるアンテナ回路を構成するアンテナとして、複数の送受信帯域に対応できるマルチバンドアンテナが要求されている。
通常アンテナを構成する放射素子（放射電極とも呼ばれる）は、基本となる周波数で共振するとともに、更に高次の周波数でも共振する。例えば１／４波長での共振を基本モードとすれば、高次モードでは３／４波長での共振となる。このような複数の共振を上手く利用することで、ＧＳＭ帯とＤＣＳ帯、ＰＣＳ帯、ＵＭＴＳ帯に対応したマルチバンドアンテナとすることが行われている。
ここで、最も低周波で共振する周波数を含み、高周波回路と整合可能、即ち電圧定在波比ＶＳＷＲが所定の数値以下となる周波数帯を基本周波数帯とし、それよりも高次の共振を生じる周波数を含む周波数帯を高次周波数帯とする。

最近のマルチバンドアンテナは、先に例示した通信システムをカバーすることが求められるが、基本周波数帯でカバーする周波数帯域幅はＧＳＭ８５０／９００帯で１３６ＭＨｚ、比帯域幅は約１５．３％〔１３６ＭＨｚ／８９２ＭＨｚ〕であり、高次周波数帯でカバーする周波数帯域幅はＤＣＳ帯、ＰＣＳ帯、ＵＭＴＳ帯で４６０ＭＨｚであり、比帯域幅は約２３．７％〔４６０ＭＨｚ／１９４０ＭＨｚ〕であって、帯域幅が広い。従って、一つの放射素子による共振だけでは十分な帯域幅が確保出来ず、使用が困難である場合があった。

このような帯域幅が得られない問題に対して特許文献１には、共振周波数が僅かに異なる逆Ｆ型アンテナと逆Ｌ型アンテナで構成し、共通の給電回路から直接給電することで、広周波数帯域で動作可能なアンテナとすること、更にアンテナを基本周波数帯用と高次周波数帯用との２層構造とし、計４つの放射素子により基本周波数帯と高次周波数帯において広帯域で動作可能なマルチバンドアンテナとすることが開示されている。

特許文献１に開示されたマルチバンドアンテナでは、近接配置された２つの放射素子を、それぞれ僅かに異なる共振周波数で動作させる。そのＶＳＷＲ特性は２つの共振を重ね合わせた双峰特性を示し、広周波数帯域で低ＶＳＷＲとなるが、それぞれの放射素子が独立して共振するため、共振周波数間でＶＳＷＲ特性が劣化する領域が発現する。
ＶＳＷＲ波形が重なる重複点（周波数）ではＶＳＷＲ特性が劣化するものの、その程度は電力反射に著しく影響を与える程では無いので、一見、アンテナ特性に影響しないと思われるが、重複点及びその前後の周波数において放射利得が低下する問題があった。

このような問題に対して特許文献２には、図１４に示す様にアンテナＡＮＴに可変リアクタンス素子（バリキャップダイオード）ＣＲ１を接続し、その容量値を変化させることで、共振周波数を利用する周波数にあわせて調整して異なる周波数で無線通信を可能とすることが提案されている。

また特許文献３には、図１５に示す様に、アンテナと接続し高周波信号の周波数に応じてインピーダンスを調整する入力整合回路と、入力整合回路に接続され、高周波信号の周波数から所望の周波数を抽出する第１の共振回路と、第１の共振回路に接続され、高周波信号を増幅する増幅器と、増幅器の出力側に接続され、高周波信号の周波数に応じて共振周波数を調整する第２の共振回路とを備え、入力整合回路、第１の共振回路及び第２の共振回路にそれぞれ複数のキャパシタンス素子を並列接続するとともに、前記キャパシタンス素子にそれぞれスイッチング素子を接続し、高周波信号の周波数に応じてキャパシタンス素子の接続を切り換えて全体の容量値を変化させる広帯域送受信装置が開示されている。
例示された整合回路や第１の共振回路では４つのキャパシタンス素子とスイッチング素子を備えており、４ｂｉｔの制御信号を与えて１６種類の共振周波数を持たせることが記載されている。

デジタル信号で制御される入出力整合回路等は所謂デジタル可変容量回路であって、キャパシタンス素子の容量が単一の単一容量アレイや、上位のキャパシタンス素子が下位のキャパシタンス素子の２倍となる様に構成された２進重み付け容量アレイ等が良く知られている。例えば特許文献４には、容量値Ｃｂｎのｎ個のキャパシタンス素子と、各キャパシタンス素子の接続を切り替えるスイッチ列Ｓｎと、各スイッチを制御するためのバイナリカウンタなどによる制御回路を備え、スイッチＳｎに入力されるバイナリコードの値によって、容量値を一定値でステップ可変とするデジタル可変容量回路が開示されている。

特開２００３−１２４７４２号 特開平１０−１０７６７１号 特開２００６−３２５１６３号 特開２０００−１５０７７９号

引用文献２で用いられるバリキャップダイオードやバラクタダイオードと呼ばれる可変容量ダイオードは、逆バイアス電圧を印加されることで内部の空乏層の幅が変化し、これにより静電容量を連続的に変化させることが出来るものである。図１６に示す様に、逆方向電圧に対して、逆方向電圧が大きくなれば静電容量値は減少する挙動を示す。
しかしながら携帯電話等の移動体通信装置では低消費電力化が進みバッテリーの低電圧化に伴って、可変容量ダイオードに印加できる電圧の変化幅も小さくなり、静電容量の変化範囲も制限される。また逆バイアス電圧を任意に変化させて印加するためのバイアス供給回路が必要であるとともに、静電容量の変化も印加電圧に対して単純に反比例となる訳ではないので、その調整に時間を有し、また回路として大型になり易いといった問題があった。

また可変容量ダイオードは、一般的に耐電力が低く容量の非線形性に基づく歪特性が大きい。このため取り扱う電力の小さな受信回路にしか利用出来ないという問題がある。引用文献３の整合回路においてスイッチとして用いられるトランジスタもまた信号歪みが生じ易く、信号歪みにより発生した高調波成分がアンテナから放射されるなど、高周波大電力を扱う場合に問題となる。

図１７（ａ）はトランジスタＦＥＴの等価回路であり、動作状態では図１７（ｂ）に示す様に数オームの抵抗として表され、非動作状態では、図１７（ｃ）に示す様にドレイン−ゲート間容量Ｃｄｇ及びソース−ゲート間容量Ｃｇと、ドレイン−ソース間容量Ｃｄｓとが並列に接続された合成容量として表される。なおここでは、ボディ領域−ドレイン間容量、及びボディ領域−ソース間容量については省略している。
スイッチとしての動作はドレインＤ−ソースＳ間のインピーダンスの挙動によって実現される。トランジスタＦＥＴのゲートＧに印加されるゲート電圧がピンチオフ電圧よりも小さいときに、ドレイン−ソース間のインピーダンスは十分に大きく、トランジスタＦＥＴがターンオンするゲート電圧が与えられると十分小さくなり電流が流れ始める。通常、トランジスタＦＥＴが動作状態の場合には、ゲート電圧はトランジスタＦＥＴがターンオンする電圧よりも十分大きな電圧が設定され、トランジスタＦＥＴが非動作状態の場合には、ゲート電圧はピンチオフ電圧よりも十分小さな電圧が設定される。

しかしながら、前述のようにバッテリーの低電圧化に伴って印加できる電圧の変化幅も小さくなり、トランジスタＦＥＴが動作・非動作状態におけるゲート電圧の差は小さくなる傾向にある。
このような場合には、トランジスタＦＥＴがターンオンするに十分なゲート電圧を与える様に、トランジスタＦＥＴが非動作状態となるゲート電圧はピンチオフ電圧に近づけて設定される。即ちトランジスタＦＥＴが非動作状態となるゲート電圧とピンチオフ電圧との電圧差ＶＲＦが減少する。その結果、非動作状態のトランジスタＦＥＴに大電力の高周波信号が加わると、その自己バイアス効果でゲート−ソース間、ゲート−ドレイン間のそれぞれの電圧差が高周波信号によって変動するため、ゲート−ソース間、ゲート−ドレイン間に十分な電圧差のない状態では、高周波信号の振幅のピークにおいて、ゲート電圧が高周波信号によって変調を受け、変調を受けたゲート電圧がピンチオフ電圧を越えて大きくなり、ついにはピンチオフ状態となって出力電圧波形が歪む場合があった。
通常トランジスタＦＥＴは多段接続され、その接続段数によって高周波信号の電圧を分圧することで、１段構成の場合よりも歪み難い構成とされるが、それでもなお十分では無かった。
給電回路からの出力電圧を昇圧回路で昇圧してゲート電圧として供給することも可能であるが、回路全体が大型化するとともに、昇圧回路においても電力消費されるのでバッテリーの消費を早めてしまう。

そこで本発明では、アンテナの共振周波数を変化させる可変整合回路が設けられたアンテナ回路において、簡便な方法にてアンテナから放射される高調波発生を低減し、かつ広範囲の周波数帯に対応可能なマルチバンド対応のアンテナ回路を提供することを目的とする。

第１の発明は、基本周波数帯の高周波信号と、それよりも高い周波数を含む高次周波数帯の高周波信号とを分波する給電回路側に配置され分波回路と、前記分波回路とアンテナとの間に接続された可変整合回路と、前記アンテナと可変整合回路との間にフィルタを備えたアンテナ回路であって、前記可変整合回路は基本周波数帯の高周波信号の経路に配置されたデジタル可変容量回路を含み、前記デジタル可変容量回路は、キャパシタンス素子とトランジスタとを直列接続してなるコンデンサユニットを複数並列に接続してなり、各コンデンサユニットのトランジスタのゲートに制御データのビットを与えてＯＮ／ＯＦＦ制御し、可変容量回路の合成容量を変化させてアンテナの共振周波数を可変とすることを特徴とするアンテナ回路である。

本発明においては、前記分波回路が高周波スイッチであって、前記アンテナと前記可変整合回路との間に配置されるフィルタとして、ノッチフィルタ、バンドパスフィルタ、あるいはハイパスフィルタのいずれかが接続されるのが好ましい。

また本発明においては、前記分波回路がローパスフィルタとバンドパスフィルタからなり、前記ローパスフィルタと前記可変整合回路が接続し、更に前記アンテナと前記可変整合回路との間にノッチフィルタ、バンドパスフィルタ、あるいはハイパスフィルタのいずれかが接続されるのが好ましい。

第２の発明は、アンテナと給電回路との間に可変整合回路が設けられたアンテナ回路であって、前記可変整合回路は信号経路に配置されたデジタル可変容量回路を含み、前記デジタル可変容量回路は、第１端子と第２端子との間に、キャパシタンス素子とトランジスタとを直列接続してなるコンデンサユニットが複数並列に接続し、キャパシタンス素子側が前記第１端子側と接続し、前記トランジスタ側が第２端子側と接続してなり、少なくとも第１端子又は第２端子と各コンデンサユニットのトランジスタのゲートとの間に付加容量が接続され、各コンデンサユニットのトランジスタのゲートに制御データのビットを与えてＯＮ／ＯＦＦ制御し、デジタル可変容量回路の合成容量を変化させて、アンテナの共振周波数を可変させたことを特徴とするアンテナ回路である。

第３の発明は、アンテナと給電回路との間に可変整合回路が設けられたアンテナ回路であって、前記可変整合回路は信号経路とグランドとの間に配置されたデジタル可変容量回路を含み、前記デジタル可変容量回路は、第１端子と第２端子との間に、キャパシタンス素子とトランジスタとを直列接続してなるコンデンサユニットが複数並列に接続し、キャパシタンス素子側が前記第１端子側と接続し、前記トランジスタ側が第２端子側と接続してなり、前記第２端子側に付加容量が直列接続し、前記可変容量回路と前記付加容量に対して並列にインダクタンス素子が接続され、各コンデンサユニットのトランジスタのゲートに制御データのビットを与えてＯＮ／ＯＦＦ制御し、デジタル可変容量回路の合成容量を変化させて、アンテナの共振周波数を可変とすることを特徴とするアンテナ回路である。

本発明においては、トランジスタがＭＯＳ−ＦＥＴであるのが好ましい。

本発明によれば、アンテナの共振周波数を変化させる可変整合回路が設けられたアンテナ回路において、高調波発生を低減し、かつ広範囲の周波数帯に対応可能なマルチバンド対応のアンテナ回路を提供することが出来る。

本発明のアンテナ回路において用いる可変整合回路の構成の一例を示す図である。 本発明のアンテナ回路において用いるデジタル可変容量回路の構成の一例を示す図である。 デジタル可変容量回路のコンデンサユニットの構成の一例を示す図である。 本発明のアンテナ回路において用いるデジタル可変容量回路の他の構成例を示す図である。 本発明のアンテナ回路において用いるデジタル可変容量回路の他の構成例を示す図である。 デジタル可変容量回路の制御データに対する容量値の変化を示す図である。 本発明のアンテナ回路におけるアンテナの共振周波数の変化を示す図である。 本発明のアンテナ回路の構成の一例を示す図である。 本発明のアンテナ回路の構成の他の例を示す図である。 本発明のアンテナ回路の構成の他の例を示す図である。 本発明のアンテナ回路におけるアンテナの共振周波数の変化を示す図である。 本発明のアンテナ回路の構成の他の例を示す図である。 本発明のアンテナ回路におけるアンテナの共振周波数の変化を示す図である。 従来のアンテナ回路の構成の例を示す図である。 従来のアンテナ回路の構成の他の例を示す図である。 従来のアンテナ回路で用いられるバリキャップダイオードの容量特性を示す図である。 （ａ）ダイオードを示す図であり、（ｂ）その動作時の等価回路図であり、（ｃ）その非動作時の等価回路図である。

本発明において用いる可変整合回路の基本的な動作について説明する。図１は可変整合回路を含むアンテナ回路であり、図２は可変整合回路に用いるデジタル可変容量回路の等価回路である。
図１に示したアンテナ回路はアンテナ１００と直列に接続されたデジタル可変容量回路１０、前記デジタル可変容量回路１０を制御する制御回路２０５、整合回路２０で構成される可変整合回路１５と、給電回路５０を含むものである。
この構成ではアンテナ１００のインダクタンスＬａｎｔとデジタル可変容量回路１０のキャパシタンスＣｔｕｎとの直列共振回路を利用し、その直列共振周波数（角周波数ω）を、デジタル可変容量回路１０のキャパシタンスを変化させて可変するものである。

デジタル可変容量回路１０は、例えば図２に示すように構成される。すなわち、端子Ｔ１と端子Ｔ２との間に、第１キャパシタンス素子Ｃ６が接続されるとともに、第２キャパシタンス素子Ｃ１〜Ｃ５と、ＭＯＳ−ＦＥＴを用いたスイッチ回路ＳＷ１〜ＳＷ５で構成されるコンデンサユニットＣＵ１〜ＣＵ５が接続される。各コンデンサユニットＣＵ１〜ＣＵ５は、例えば図３のように第２キャパシタンス素子Ｃ１と、多段接続されたＭＯＳ−ＦＥＴ（ＦＥＴ１１〜ＦＥＴ１ｎ）のドレイン−ソース間との直列回路として構成されている。

なおデジタル可変容量回路を備えた可変整合回路１５は、アンテナを構成する放射素子の近傍に配置するのが好ましい。アンテナから給電回路までの間は、同軸ケーブルなどで引き回す場合があり、給電回路側から見込んだ等価容量は数十〜１００ｐＦ程度にもなる。可変整合回路が給電回路側にある場合には、このような等価容量が可変容量回路に接続するため、デジタル可変容量回路の合成容量を変化させてもアンテナの共振周波数の実効的な可変範囲は著しく減少する。

そして、このデジタル可変容量回路１０は、端子Ｔ１がアンテナ１００側、端子Ｔ２が給電回路５０側となるように接続される。なおデジタル可変容量回路１０の接続の方向は特に限定されるものでは無く、端子Ｔ１を給電回路５０側へ、Ｔ２をアンテナ側へ接続するようにしても良い。
前記デジタル可変容量回路１０の各コンデンサユニットＣＵ１〜ＣＵ５においては、各第２キャパシタンス素子と、ＭＯＳ−ＦＥＴとの接続方向を同じとしているが、図４に示す様に、第２キャパシタンス素子とＭＯＳ−ＦＥＴとの接続順を入れ替えたコンデンサユニットを準備し、極性を逆にして並列接続しても良い。この場合ＭＯＳ−ＦＥＴは極性が逆相となるように動作するので、過入力に対する非線形歪も相殺することが出来るので好ましい。

また図５に示したデジタル可変容量回路１０のように、ＭＯＳ−ＦＥＴに付加容量Ｃａｄｄ（１ａ、１ｂ…５ａ、５ｂ）を接続するのも好ましい。端子Ｔ１、端子Ｔ２とＭＯＳ−ＦＥＴのゲート間に付加容量Ｃａｄｄを接続することで、例えばコンデンサユニットＣＵ１では、ＭＯＳ−ＦＥＴ（ＦＥＴ１１）側の端子Ｔ１と共通信号線６１との間に付加容量Ｃａｄｄ１ａが接続され、ＭＯＳ−ＦＥＴ（ＦＥＴ１ｎ）側の端子Ｔ２と共通信号線６１との間には付加容量Ｃａｄｄ１ｂが接続される。これ等の付加容量はＭＯＳ−ＦＥＴ（ＦＥＴ１１）においてはドレイン−ゲート間容量を大きな値とし、ＭＯＳ−ＦＥＴ（ＦＥＴ１ｎ）においてはソース−ゲート間容量を大きな値とする。その結果、それらの部分のインピーダンスが他のゲート間容量（図１７のＣｇｄ，Ｃｇｓ）よりも小さくなるので、分圧される電圧は他のゲート間容量に印加される電圧よりも低くなり、全体として大電力の高周波信号が入力されても歪み難くなる。図５においては、各コンデンサユニットと端子Ｔ１，端子Ｔ２間に付加容量を配置しているが、歪み低減の効果は、その一部に付加容量を配置する場合であっても効果の程度は減じられるものの同様に作用する。

各コンデンサユニットＣＵ１〜ＣＵ５において多段接続されたＭＯＳ−ＦＥＴのドレイン端子への電圧供給は共通信号線６１〜６５で行なわれ、各共通信号線６１〜６５の入力ポートＰ１３〜Ｐ５３にはＭＯＳ−ＦＥＴをＯＮ／ＯＦＦ制御するためのデータのビットが与えられる。

端子Ｔ１と端子Ｔ２との間に、第１キャパシタンス素子Ｃ６とコンデンサユニットＣＵ１〜ＣＵ５が並列に接続されるが、各コンデンサユニットＣＵ１〜ＣＵ５のキャパシタンス素子の容量値は、各データのビットに対応して２進重み付け容量アレイとして構成されるのが好ましい。例えばコンデンサユニットＣＵ１〜ＣＵ５の順で下位ビットから上位ビットに対応する場合、コンデンサユニットＣＵ１の第２キャパシタンス素子Ｃ１の容量値を他の第２キャパシタンス素子Ｃ２〜Ｃ５よりも小さく構成する。その容量値がｎ ｐＦであれば、その上位ビットにあたるコンデンサユニットＣＵ２の第２キャパシタンス素子Ｃ２の容量値は２^１×ｎ ｐＦ、コンデンサユニットＣＵ３の第２キャパシタンス素子Ｃ３の容量値は２^２×ｎ ｐＦ、コンデンサユニットＣＵ４の第２キャパシタンス素子Ｃ４の容量値は２^３×ｎ ｐＦ、コンデンサユニットＣＵ５の第２キャパシタンス素子Ｃ５の容量値は２^４×ｎ ｐＦとして構成される。
従って、デジタル可変容量回路１０の全体の容量値は、ＭＯＳ−ＦＥＴをＯＮ／ＯＦＦ制御するためのデータのビットが”０００００”であれば、第１キャパシタンス素子Ｃ６の容量値となり、ビットが”１１１１１”であれば、第１キャパシタンス素子Ｃ６の容量値と第２キャパシタンス素子Ｃ１〜Ｃ５の合成容量Ｃとなり、容量の調整分解能は、この場合５ビットであるので、３２段階で容量値を調整することが出来る。

デジタル可変容量回路１０の容量値Ｃ（合成容量）の変化に対して、共振周波数は１／√ｃに比例し変化する。図６に示すようにその容量値Ｃは制御データ（ビット列）”０００００”のＣｍｉｎから制御データ（ビット列）”１１１１１”のＣｍａｘまで直線状に変化する。例えば基本周波数帯で共振周波数を可変とする場合には、可変容量範囲の中心値である略（Ｃｍａｘ−Ｃｍｉｎ）／２の容量値で、基本周波数帯の略中心周波数に対応する周波数ｆ１において共振するようにアンテナ回路の回路定数を設定する。
図７に示す様に制御データによって、周波数ｆ１を中心に共振周波数を周波数ｆ０〜ｆ２のように変化させることが出来、換言すれば３２種類の共振周波数をアンテナに持たせることが出来る。当然ビット数に応じて可変可能なステップ数や容量可変範囲が異なり、共振周波数の変化幅も異なる。それらは必要に応じて適宜設定される。

先に述べた様に、一つの放射素子で基本周波数帯と高次周波数帯で共通のアンテナとする場合には、放射素子は基本となる周波数で共振するとともに、更に高次の周波数でも共振する。
可変整合回路１５は、デジタル可変容量回路１０と、これに接続する整合回路２０を含み、前記整合回路２０によって基本周波数帯と高次周波数帯において、アンテナ回路と給電回路とのインピーダンス整合を得る。このため、デジタル可変容量回路１０による容量値の変化が高次周波数帯におけるインピーダンス整合を悪化させる場合があり、基本周波数帯におけるアンテナの共振周波数を変化させると、高次周波数帯における周波数特性にも影響が生じる。
このため高次周波数帯の高周波信号を扱う場合には、デジタル可変容量回路１０の制御データを高次周波数帯で所望の特性が得られる制御データに固定して使用するのが好ましい。電力消費を低減する観点からは、制御データ（ビット列）”０００００”として、ＭＯＳ−ＦＥＴを非動作状態とし、高次周波数帯で所望の特性が得られるように整合回路２０の回路定数を設定するのがより好ましい。

制御回路２０５からの制御データは、正論理式で”０”と”１”で表されるビット列として各コンデンサユニットＣＵ１〜ＣＵ５に与えられる。通常ビットが”０”であれば０Ｖに近い電圧が与えられ、”１”であれば３Ｖ等の電源電圧に近い電圧が与えられる。”Ｌｏｗ”と”Ｈｉ”、又は”Ｌ”と”Ｈ”と表現される場合もある。
基本周波数帯において、送信チャンネルごとに反射電力が最小となる制御データを予め計測し、同様に受信チャンネルごとに受信強度が最大となる制御データを予め計測し、それらを記憶させた記憶手段から、無線通信装置において通信に使用されるチャンネルに応じて、前記記憶手段から反射電力が最小となる、あるいは受信強度が最大となる制御データを制御回路２０５より、デジタル可変容量回路１０に与える。あるいは反射電力や受信強度の測定手段からの計測結果に基づいて制御回路２０５を変化させ、もっとも好適な制御データを制御回路２０５より与える様にすれば、信号増幅の為の電力消費が抑えられ、受信及び送信性能に優れた無線通信装置とすることが出来る。

本発明のアンテナ回路では、ＭＯＳ−ＦＥＴの歪に着目すれば、可変整合回路１５が設けられる基本周波数帯の高周波信号の経路と、高次周波数帯の高周波信号の経路を分離するのが好ましい。
図８は、アンテナを基本周波数帯用の放射素子１００と高次周波数帯用の放射素子１０１とに分けて構成するアンテナ回路のブロック図を示す。給電回路５０側に基本周波数帯の高周波信号と高次周波数帯の高周波信号を分波する分波回路６０が配置される。分波回路６０は、単極双投（ＳＰＤＴ）の高周波スイッチや、通過帯域の異なる低周波側フィルタと高周波側フィルタを並列に接続してなるダイプレクサで構成される。前記低周波側フィルタとしてはローパスフィルタやバンドパスフィルタが好ましく、前記高周波側フィルタとしてはハイパスフィルタやバンドパスフィルタを用いるのが好ましい。

基本周波数帯の高周波信号の経路には、分波回路６０側から順に整合回路２０、デジタル可変容回路１０が接続され、更に放射素子１００との間にフィルタ回路３０が配置される。フィルタ回路３０はローパスフィルタやバンドパスフィルタで構成され、デジタル可変容回路１０により生じる高調波を除去するように機能する。従って、デジタル可変容回路１０に大電力の高周波信号を入力し高調波が発生してもフィルタ回路３０によって除去されるため、放射素子１００から無用な高周波信号を放射することが無い。
高次周波数帯の高周波信号の経路には、不要な周波数成分を除去するフィルタ回路４０が必要に応じて配置される。２つの放射素子１００，１０１は近接して配置される場合が多く、放射素子１００から放射された基本周波数帯の高周波信号が、放射素子１０１に入射して高周波電流を誘起すると、高次周波数帯の高周波信号の経路を介して給電回路側へ流入し、障害を生じさせる場合がある。
この様な場合には、フィルタ回路４０としてハイパスフィルタ又はバンドパスフィルタを用いて基本周波数帯の高周波信号が給電回路側へ流入するのを防ぐのが好ましい。また、放射素子１０１から高次周波数帯の高周波信号の経路を見た基本周波数帯のインピーダンスが十分に高インピーダンスとならない場合には、フィルタ回路４０と放射素子１０１との間に移相回路を設けて移相調整しても良い。

図９は、アンテナを基本周波数帯と高次周波数帯で共通の放射素子１００を用い、基本周波数帯と高次周波数帯とで信号経路を異ならせたアンテナ回路のブロック図を示す。図８に示したアンテナ回路において示した回路と同様の機能を有する部位には、同一の符号を付与している。異なる点は、放射素子１００に分波回路６５を接続する点である。この分波回路６５は前記分波回路６０と同様に、基本周波数帯の高周波信号と高次周波数帯の高周波信号を分波するものであり、ダイプレクサで構成するのが好ましい。この場合もまた、デジタル可変容回路１０に大電力の高周波信号を入力し高調波が発生してもフィルタ回路３０によって除去されるため、放射素子１００から無用な高周波信号を放射することが無い。

（実施例１）
以下本発明に係るアンテナ回路について詳細に説明する。図１０は本発明の一実施例に係るマルチバンド対応のアンテナ回路のブロック図である。基本的な回路構成は先に説明した図８のアンテナ回路と同じなので、共通する部分は説明を省く。
このアンテナ回路は給電回路５０が構成される主回路基板（図示せず）と分離したアンテナ用基板（図示せず）を用いる構成であって、主回路基板には給電回路５０のほかに、アンテナ回路の分波回路６０と、基本周波数帯の高周波信号経路の整合回路２０が、それぞれリアクタンス素子Ｌｆ１，Ｌｆ２，Ｌｓ，Ｃｆ１，Ｃｆ２，Ｃ，３，Ｃｆ４，Ｃｓ１を用いて構成されている。アンテナ用基板と主回路基板との間の高周波信号経路は同軸ケーブル７０ａ，７０ｂにより構成している。

アンテナ用基板には、基本周波数帯用の放射素子１００と、高次周波数帯用の放射素子１０１と、基本周波数帯の高周波信号経路にローパスフィルタ回路３０と、デジタル可変容量回路１０が設けられ、ローパスフィルタ回路３０はそれぞれリアクタンス素子Ｌ１， Ｃ１を用いて構成されている。
デジタル可変容量回路１０は、先に図２で説明したものと同一の構成であって、端子Ｔ１が放射素子１００に、端子Ｔ２が整合回路２０側へ接続され、信号経路に直列に配置されている。また、デジタル可変容量回路１０の第１キャパシタンス素子Ｃ６、コンデンサユニットＣＵ１，ＣＵ２，ＣＵ３，ＣＵ４，ＣＵ５の第２インダクタンス素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５容量値は、それぞれ、Ｃ１＝０．１ｐＦ，Ｃ２＝０．２ｐＦ，Ｃ３＝０．４ｐＦ，Ｃ４＝０．８ｐＦ，Ｃ５＝１．６ｐＦ，Ｃ６＝１．３ｐＦとしている。従って容量可変範囲は１．３ｐＦ〜４．４ｐＦとなる。

放射素子１００，１０１のそれぞれは、厚さ０．２ｍｍ、幅１ｍｍの薄板状のＣｕ板金を帯状に形成し、幾重にも折り返された帯状導体として構成され、それぞれ基本周波数帯域あるいは高次周波数帯内の周波数で並列共振する長さの逆Ｆアンテナとなっている。
主回路基板、アンテナ基板は共に、銅張両面導体基板（ガラスエポキシ基板）として構成され、前記放射素子１００，１０１はアンテナ基板に立設され、ローパスフィルタ回路３０のリアクタンス素子Ｌ１，Ｃ１と、デジタル可変容量回路１０を構成する制御回路と、第１キャパシタンス素子Ｃ６、及びコンデンサユニットＣＵ１，ＣＵ２，ＣＵ３，ＣＵ４，ＣＵ５とが一体構成されたデジタル可変容量素子をアンテナ基板に実装している。

図１１はデジタル可変容量回路１０に与える制御データによるアンテナの共振周波数の変化を示すＶＳＷＲ特性図である。制御データを”ＬＬＬＬＬ”〜”ＨＨＨＨＨ”と変化させることで、ＶＳＷＲが３以下の特性を維持しながら、アンテナの共振周波数を８３０〜８４５ＭＨｚの間で移動させることが出来た。またローパスフィルタ回路３０によって放射素子１００からの高調波の放射が減じられており、実用上問題ないレベルであった。本実施例によれば、アンテナの共振周波数を広範囲で変化させることが出来、かつ高調波発生が少ない、広範囲の周波数帯に対応可能なマルチバンド対応のアンテナ回路が得られた。

（実施例２）
以下本発明に係る他のアンテナ回路について詳細に説明する。図１２は本発明の一実施例に係るマルチバンド対応のアンテナ回路のブロック図である。
このアンテナ回路は、基本周波数帯と高次周波数帯で共通の放射素子１００と、高周波信号の経路とグランドとの間に配置された共振回路と、前記共振回路と給電回路５０との間に配置された整合回路２０を備える。
前記共振回路は、デジタル可変容量回路１０と、これに直列接続されたキャパシタンス素子Ｃｐ１と、デジタル可変容量回路１０とキャパシタンス素子Ｃｐ１との直列回路と並列に接続されたインダクタンス素子Ｌｐ１とからなる。この共振回路において、デジタル可変容量回路１０により容量値を変化させることでアンテナの共振周波数を可変としている。なお前記直列回路において、キャパシタンス素子Ｃｐ１は２ｐＦに設定しており、デジタル可変容量回路１０で得られる最大の容量値の２倍を超えないようにしている。このような構成によって共振回路に印加する高周波信号の電圧がキャパシタンス素子Ｃｐ１とデジタル可変容量回路１０とに分圧されることなり、その結果デジタル可変容量回路１０に歪が発生するのを押さえることが出来た。
デジタル可変容量回路１０は実施例１で用いたものと同じ素子を用いた。

図１３はデジタル可変容量回路１０に与える制御データによるアンテナの共振周波数の変化を示すＶＳＷＲ特性図である。制御データを”ＬＬＬＬＬ”〜”ＨＨＨＨＨ”と変化させることで、ＶＳＷＲが３以下の特性を維持しながら、アンテナの共振周波数を８１５〜９７５ＭＨｚの間で移動させることが出来た。本実施例によっても、アンテナの共振周波数を広範囲で変化させることが出来、かつ高調波発生が少ない、広範囲の周波数帯に対応可能なマルチバンド対応のアンテナ回路が得られた。

１０ デジタル可変容量回路
１５ 可変整合回路
２０ 整合回路
３０ フィルタ回路
５０ 給電回路
６０，６５ 分波回路
１００，１０１ 放射素子（アンテナ）

Claims (6)

1. 基本周波数帯の高周波信号と、それよりも高い周波数を含む高次周波数帯の高周波信号とを分波する給電回路側に配置され分波回路と、前記分波回路とアンテナとの間に接続された可変整合回路と、前記アンテナと可変整合回路との間にフィルタを備えたアンテナ回路であって、
   前記可変整合回路は基本周波数帯の高周波信号の経路に配置されたデジタル可変容量回路を含み、
   前記デジタル可変容量回路は、キャパシタンス素子とトランジスタとを直列接続してなるコンデンサユニットを複数並列に接続してなり、各コンデンサユニットのトランジスタのゲートに制御データのビットを与えてＯＮ／ＯＦＦ制御し、可変容量回路の合成容量を変化させてアンテナの共振周波数を可変とし、
   前記トランジスタがＭＯＳ−ＦＥＴであることを特徴とするアンテナ回路。
2. 前記分波回路が高周波スイッチであって、前記アンテナと前記可変整合回路との間に配置されるフィルタとして、ノッチフィルタ、バンドパスフィルタ、あるいはハイパスフィルタのいずれかが接続されたことを特徴とする請求項１に記載のアンテナ回路。
3. 前記分波回路がローパスフィルタとバンドパスフィルタからなり、前記ローパスフィルタと前記可変整合回路が接続し、更に前記アンテナと前記可変整合回路との間にノッチフィルタ、バンドパスフィルタ、あるいはハイパスフィルタのいずれかが接続されたことを特徴とする請求項１に記載のアンテナ回路。
4. アンテナと給電回路との間に可変整合回路が設けられたアンテナ回路であって、
   前記可変整合回路は信号経路に配置されたデジタル可変容量回路を含み、
   前記デジタル可変容量回路は、第１端子と第２端子との間に、キャパシタンス素子とトランジスタとを直列接続してなるコンデンサユニットが複数並列に接続し、キャパシタンス素子側が前記第１端子側と接続し、前記トランジスタ側が第２端子側と接続してなり、少なくとも第１端子又は第２端子と各コンデンサユニットのトランジスタのゲートとの間に付加容量が接続され、
   各コンデンサユニットのトランジスタのゲートに制御データのビットを与えてＯＮ／ＯＦＦ制御し、デジタル可変容量回路の合成容量を変化させて、アンテナの共振周波数を可変させたことを特徴とするアンテナ回路。
5. アンテナと給電回路との間に可変整合回路が設けられたアンテナ回路であって、
   前記可変整合回路は信号経路とグランドとの間に配置されたデジタル可変容量回路を含み、
   前記デジタル可変容量回路は、第１端子と第２端子との間に、キャパシタンス素子とトランジスタとを直列接続してなるコンデンサユニットが複数並列に接続し、キャパシタンス素子側が前記第１端子側と接続し、前記トランジスタ側が第２端子側と接続してなり、
   前記第２端子側に付加容量が直列接続し、前記デジタル可変容量回路と前記付加容量に対して並列にインダクタンス素子が接続され、
   各コンデンサユニットのトランジスタのゲートに制御データのビットを与えてＯＮ／ＯＦＦ制御し、デジタル可変容量回路の合成容量を変化させて、アンテナの共振周波数を可変とすることを特徴とするアンテナ回路。
6. 前記トランジスタがＭＯＳ−ＦＥＴであることを特徴とする請求項４又は５に記載のアンテナ回路。

Images