CN112640305A - 可变电容电路和无线通信装置 - Google Patents

可变电容电路和无线通信装置 Download PDF

Info

Publication number
CN112640305A
CN112640305A CN201980055759.0A CN201980055759A CN112640305A CN 112640305 A CN112640305 A CN 112640305A CN 201980055759 A CN201980055759 A CN 201980055759A CN 112640305 A CN112640305 A CN 112640305A
Authority
CN
China
Prior art keywords
circuit
capacitance
voltage
mos transistor
variable capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980055759.0A
Other languages
English (en)
Other versions
CN112640305B (zh
Inventor
永野弘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN112640305A publication Critical patent/CN112640305A/zh
Application granted granted Critical
Publication of CN112640305B publication Critical patent/CN112640305B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H5/00—One-port networks comprising only passive electrical elements as network components
    • H03H5/12—One-port networks comprising only passive electrical elements as network components with at least one voltage- or current-dependent element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明的目的是在可变电容电路中增大自谐振频率并减小寄生电阻，该可变电容电路的电容值可被改变。可变电容电路配备有电容单元、电抗元件和偏置电路。多个半导体元件串联连接在可变电容电路的电容单元处，该多个半导体元件中的每个具有电容，该电容的值与施加至其的偏置电压的值相对应。可变电容电路中的电抗元件连接至电容单元。可变电容电路中的偏置电路向多个半导体元件中的每个施加偏置电压。

Description

可变电容电路和无线通信装置
技术领域
本技术涉及一种可变电容电路和无线通信装置。具体地，本技术涉及一种接收无线信号的可变电容电路和无线通信装置。
背景技术
迄今为止，在无线通信装置等中，可变电容器已经用于执行阻抗匹配、天线调谐、噪声降低、信号生成等的目的。例如，提出了一种无线通信装置，该无线通信装置具有设置在其中的可变电容电路，该可变电容电路包括其一端并联连接至天线的多个电容器，以及将这些电容器的另一端单独接地的开关组(例如，参见专利文献1)。具体地，在使用高频的无线通信装置中，当电路安装在半导体基板上时，考虑到叉指电容器的优点：即使小电容的叉指电容器也具有小的制造变化，经常使用叉指电容器。
这里，叉指电容器是包括一对金属指状物组和电介质的电容器，该金属指状物组中的每个设置有作为指状物的多个突出配线。该对指状物组中的一个的指状物与另一指状物组的指状物交替排列，并且电介质布置在这些指状物之间。利用该配置，指状物(配线)之间生成线间电容(line-to-line capacitance)的电容值。
现有技术文献
专利文献
专利文献1：JP 2014-82748A
发明内容
本发明要解决的问题
在上述现有技术中，通过控制开关组来改变可变电容电路的电容值，使得可以实现根据应用(诸如，阻抗匹配、天线谐振频率调节、滤波器特性变化或信号频率变化)和期望的特性进行调节。然而，在使用叉指电容器的可变电容电路中，难以实现高自谐振频率，该高自谐振频率是电容值最大时的频率。这是因为指状物(配线)具有寄生电感。由于更高频率的信号可流过具有较高自谐振频率的可变电容电路，因此在发送或接收诸如毫米波的高频无线信号的情况下，需要高的自谐振频率。
鉴于这种情况做出了本技术，并且本技术的目的是实现电容值可变的可变电容电路的较高的自谐振频率和较低的寄生电阻。
问题的解决方案
本技术是为了解决上述问题而提出的，并且根据本技术的第一方面，提供一种可变电容电路，该可变电容电路包括：电容器单元，包括串联连接的多个半导体元件，该多个半导体元件中的每个具有电容，该电容的值对应于施加至其的偏置电压；电抗元件，连接到电容器单元；以及偏置电路，被配置为向多个半导体元件中的每个施加偏置电压。这起到了电容器单元的组合电容根据偏置电压而改变的作用。
另外，在该第一方面中，多个半导体元件可以是相应的晶体管，并且偏置电路可以施加用于使晶体管导通的导通电压和用于使晶体管截止的截止电压中的任一个作为偏置电压。这起到了组合电容根据处于截止状态的晶体管的数量而改变的作用。
此外，在该第一方面中，截止电压可以包括彼此不同的多个电压，并且偏置电路可以施加导通电压和多个电压中的任一个作为偏置电压。这起到了组合电容根据处于截止状态的晶体管的数量和截止电压而改变的作用。
此外，在该第一方面中，晶体管中的至少两个可以具有不同的栅极宽度。这起到了具有不同栅极宽度的晶体管的组合电容根据偏置电压而改变的作用。
此外，在该第一方面中，晶体管中的每个可以是包括栅极电极的晶体管，该栅极电极具有线性形状而不是现有技术的弯折或梳形。这起到了寄生电感降低的作用。
另外，在该第一方面中，多个半导体元件中的每个可以是二极管对电路，该二极管对电路包括阳极彼此连接的一对二极管，并且偏置电路可以单独地向该对二极管施加正向电压和反向电压中的任一个作为偏置电压。这起到了组合电容根据已接收到反向电压的二极管对电路的数量而改变的作用。
另外，在该第一方面中，并联连接的多个阵列电路可以设置在电容器单元中，并且多个半导体元件可以设置在多个阵列电路的每个中。这起到了并联连接的多个阵列电路的组合电容根据偏置电压而改变的作用。
此外，在该第一方面中，电抗元件可以串联连接至电容器单元。这起到了电抗元件和电容器单元串联连接到的电路的阻抗发生改变的作用。
另外，在该第一方面中，电抗元件可以是天线辐射器。这起到了天线辐射器和电容器单元所串联连接到的电路的谐振频率发生改变的作用。
此外，在该第一方面中，电容器单元可以连接到电抗元件的每个端部。这起到了谐振频率或阻抗根据偏置电压而改变的作用。
此外，在该第一方面中，电抗元件可以并联连接至电容器单元。这起到了电抗元件和电容器单元并联连接到的电路的阻抗发生改变的作用。
此外，根据本技术的第二方面，提供了一种无线通信装置，包括：电容器单元，包括串联连接的多个半导体元件，多个半导体元件中的每个具有与施加至其的偏置电压相对应的电容的值；电抗元件，连接至电容器单元；偏置电路，被配置为向多个半导体元件中的每个施加偏置电压；以及天线辐射器，连接至电容器单元以及电抗元件中的至少一个。这起到了无线通信装置的谐振频率根据偏置电压而改变的作用。
本发明的有益效果
根据本技术，可以提供实现电容值可变的可变电容电路的较高的自谐振频率和较低的寄生电阻的优异效果。应注意，这里描述的效果不必是限制性的并且可以是本公开中描述的任何效果。
附图说明
图1是示出根据本技术的第一实施方式的无线通信装置的配置示例的电路图。
图2是示出根据本技术的第一实施方式的可变电容电路的配置示例的电路图。
图3是示出根据本技术的第一实施方式的具有添加在其中的电抗元件的可变电容电路的配置示例的电路图。
图4是示出根据本技术的第一实施方式的包括并联连接的电抗元件的可变电容电路的配置示例的电路图。
图5示出根据本技术的第一实施方式的MOS(金属氧化物半导体)晶体管的平面图的示例。
图6是示出根据本技术的第一实施方式的MOS晶体管的等效电路的示例的电路图。
图7示出根据本技术的第一实施方式的电容器单元的等效电路的示例。
图8是示出根据本技术的第一实施方式的组合电容控制的示例的电路图。
图9是示出本技术的第一实施方式和比较例的频率特性的示例的曲线图。
图10是示出根据本技术的第二实施方式的可变电容电路的配置示例的电路图。
图11是示出根据本技术的第二实施方式的可变偏置电路的配置示例的电路图。
图12是示出根据本技术的第二实施方式的MOS晶体管的栅极-源极栅极-源极电压与截止电容之间的关系的示例的图。
图13是示出根据本技术的第二实施方式的MOS晶体管的控制的示例的图。
图14是示出根据本技术的第三实施方式的每个MOS晶体管的栅极宽度的示例的图。
图15是示出根据本技术的第三实施方式的组合电容控制的示例的图。
图16是示出根据本技术的第四实施方式的电容器单元的配置示例的电路图。
图17是示出根据本技术的第四实施方式的组合电容控制的示例的图。
图18是示出根据本技术的第五实施方式的电容器单元的配置示例的电路图。
图19示出根据本技术的第五实施方式的二极管对电路的等效电路的示例。
图20是示出根据本技术的第六实施方式的无线通信装置的配置示例的电路图。
图21是示出根据本技术的第七实施方式的无线通信装置的配置示例的电路图。
具体实施方式
现在，描述用于执行本技术的模式(以下被称为“实施方式”)。按顺序描述以下项目。
1.第一实施方式(多个晶体管串联连接的示例)
2.第二实施方式(多个晶体管串联连接并且以两级控制截止电压的示例)
3.第三实施方式(具有不同栅极宽度的多个晶体管串联连接的示例)
4.第四实施方式(多个阵列电路并联连接的示例，该多个阵列电路中的每个具有设置在其中的串联连接的多个晶体管)
5.第五实施方式(多个二极管对电路串联连接的示例)
6.第六实施方式(在天线调谐电路中多个晶体管串联连接的示例)
7.第七实施方式(在谐振电路中多个晶体管串联连接的示例)
<1.第一实施方式>
[无线通信装置的配置示例]
图1是示出根据本技术的第一实施方式的无线通信装置100的配置示例的电路图。无线通信装置100是被配置为发送无线信号/接收无线信号的装置，并且包括天线辐射器110和阻抗匹配电路120。阻抗匹配电路120是被配置为执行阻抗匹配以防止由于另一电路引起的反射的电路。
可变电容电路200是电容值根据控制信号而改变的电路。可变电容电路200并联连接至天线辐射器110，并且电阻元件121和信号源122串联连接至天线辐射器110。
天线辐射器110是天线的连接至馈电点的一部分，AC(交流)信号从信号源122供应到该馈电点，并且该部分也被称为“元件”。信号源122供应AC信号。
[可变电容电路的配置示例]
图2是示出根据本技术的第一实施方式的可变电容电路200的配置示例的电路图。可变电容电路200包括电抗元件210、电容器单元220和偏置电路240。电容器单元220包括MOS晶体管231至MOS晶体管233和电阻元件221至电阻元件227。例如，使用N型MOS晶体管作为MOS晶体管231至MOS晶体管233。
在电阻元件121与接地端子之间，电抗元件210串联连接至电容器单元220。另外，电抗元件210与电容器单元220之间的节点连接至天线辐射器110。
电容器单元220具有输入端子IN和输出端子OUT。输入端子IN连接至电抗元件210和天线辐射器110。输出端子OUT连接至接地端子。
电抗元件210是具有固定电抗值的元件，并且例如是诸如电感器的电感电抗元件。应注意，代替电感电抗元件，电容电抗元件(诸如，电容器)可用作电抗元件210。
MOS晶体管231至MOS晶体管233串联连接在输入端子IN与输出端子OUT之间。另外，电阻元件221并联连接至MOS晶体管231，并且电阻元件222并联连接至MOS晶体管232。电阻元件223并联连接至MOS晶体管233。
电阻元件224插入在MOS晶体管231的栅极与偏置电路240之间，并且电阻元件225插入在MOS晶体管232的栅极与偏置电路240之间。电阻元件226插入在MOS晶体管233的栅极与偏置电路240之间。电阻元件227插入在MOS晶体管233的源极与接地端子之间。
MOS晶体管231至MOS晶体管233中的每个具有基于偏置电压的电容值。MOS晶体管231在栅极处接收到作为偏置电压的用于导通该MOS晶体管231的导通电压时导通。例如，施加高于MOS晶体管231的阈值电压的高电平电压作为导通电压。
同时，MOS晶体管231在栅极处接收到用于使该MOS晶体管231截止的截止电压时截止。例如，作为截止电压，施加等于或低于MOS晶体管231的阈值电压的低电平电压。处于截止状态的MOS晶体管231的电容取决于栅极宽度或截止电压。同时，处于导通状态的MOS晶体管231的电容明显小于处于截止状态的MOS晶体管231的电容并且接近于“0”法拉(F)。在下文中，处于截止状态的MOS晶体管231的电容称为“截止电容”。这同样适用于MOS晶体管232和MOS晶体管233。应注意，MOS晶体管231至MOS晶体管233中的每个是权利要求中描述的半导体元件的示例。
偏置电路240根据控制信号向各个MOS晶体管231至MOS晶体管233施加偏置电压。偏置电路240利用偏置电压单独地控制MOS晶体管231、MOS晶体管232和MOS晶体管233进入导通状态和截止状态中的任一种。电容器单元220的组合电容根据处于截止状态的MOS晶体管的数量而变化。
应注意，MOS晶体管的数量是三个，但是MOS晶体管的数量不限于三个。另外，MOS晶体管231至MOS晶体管233全部是N型MOS晶体管，但是MOS晶体管231至MOS晶体管233可以是P型MOS晶体管而不是N型MOS晶体管。在使用P型MOS晶体管的情况下，施加低电平电压作为导通电压，并且施加高电平电压作为截止电压。
应注意，在可变电容电路200中，仅电抗元件210连接至电容器单元220，但如图3所示，可进一步将电抗元件211连接至输出端子OUT。
另外，电抗元件210串联连接至电容器单元220，但如图4所示，电抗元件210也可并联连接至电容器单元220。
[MOS晶体管的配置示例]
图5示出根据本技术的第一实施方式的MOS晶体管231的平面图的示例。在图5中，a是在栅极电极具有弯折或梳形形状的情况下的MOS晶体管231的平面图，并且b是栅极电极具有线性形状的情况下的MOS晶体管231的平面图。
在弯折(或梳形)结构中，MOS晶体管231具有漏极电极311和源极电极313，该漏极电极311和源极电极313具有包括指状物314的多个突出指状物。漏极电极311的指状物与源极电极313的指状物交替设置，并且栅极电极312设置在这些指状物之间。在该弯折(或梳形)结构中，每个指状物具有寄生电阻和寄生电感，使得存在较长的指状物具有较大的寄生电感和寄生电阻的可能性。
同时，在具有线性形状的直线结构中，漏极311和源极313均不具有指状物，使得寄生电感小于弯折(或梳形)结构中的寄生电感。因此，期望使用具有直线结构的晶体管作为MOS晶体管231。这同样适用于MOS晶体管232和MOS晶体管233。
图6是示出MOS晶体管231的等效电路的示例的电路图。该等效电路包括寄生电阻321和寄生电阻325、寄生电感322和寄生电感324、漏极-源极电容323、栅极-漏极电容326和栅极-源极电容327。寄生电阻321和寄生电阻325以及寄生电感322和寄生电感324在弯折(或梳形)结构中在具有较长的指状物的情况下具有较大的值。
图7是示出根据本技术的第一实施方式的电容器单元220的等效电路的示例。在MOS晶体管231和MOS晶体管232截止并且MOS晶体管233导通的情况下，MOS晶体管231和MOS晶体管232均具有截止电容，并且MOS晶体管233具有导通电阻。
图8是示出根据本技术的第一实施方式的组合电容控制的示例的电路图。偏置电路240接收3比特控制信号。该控制信号的第0比特与MOS晶体管231相关联，并且该控制信号的第一比特与MOS晶体管232相关联。控制信号的第二比特与MOS晶体管233相关联。例如，偏置电路240向与比特值“1”相对应的MOS晶体管提供导通电压，并且向与比特值“0”相对应的MOS晶体管提供截止电压。
例如，在控制信号为二进制数“000”的情况下，MOS晶体管231至MOS晶体管233全部截止。当MOS晶体管231至MOS晶体管233中的每个的截止电容由Coff表示时，电容器单元220的组合电容为Coff/3。
在控制信号的比特中的任一个为“1”并且其余为“0”的情况下，MOS晶体管231至MOS晶体管233中的任一个导通，并且其余两个截止。此时的组合电容为Coff/2。
在控制信号的比特中的任一个为“0”并且其余为“1”的情况下，MOS晶体管231至MOS晶体管233中的任一个截止，并且其余两个导通。此时的组合电容为Coff。
如上所述，偏置电路240可通过控制处于截止状态的MOS晶体管的数量来改变电容器单元220的组合电容。
图9是示出本技术的第一实施方式和比较例的频率特性的示例的曲线图。在图9中，纵轴表示电容器单元220的电容值，并且横轴表示无线信号的频率。
这里，假设比较例的可变电容器(其中多个电容器中的每个具有固定电容)串联连接，并且电容器并联连接至相应的开关。在电容器与开关一起安装在半导体基板上的情况下，通常使用MIM(金属-绝缘体-金属)电容器或如上所述的叉指电容器。MIM电容器是作为电介质的绝缘体插入在金属部件之间的电容器。
具有较小的电容值的MIM电容器具有较大的制造变化。因此，在需要相对较小的电容值的情况下使用叉指电容器。然而，叉指电容器的配线中具有寄生电感，该寄生电感随着配线加长而增加，因此，电容值最大时的自谐振频率下降。图9的虚线曲线表示使用叉指电容器的比较例的频率特性。如图9所示，比较例的自谐振频率约为17千兆赫(GHz)。
与此相反，在使用MOS晶体管231等的截止电容的电容器单元220中，自谐振频率比比较例的自谐振频率高，并且约为30千兆赫(GHz)。这是因为MOS晶体管的漏极-源极距离比叉指电容器的线间距离(inter-wire distance)短，从而获得高电容特性，并且形成漏极和源极的部分的金属小，从而可以实现小的寄生电感和寄生电阻。这是由于MOS晶体管实际上通过使用晶体管成形工艺形成，并且从而与叉指电容器相比可以小型化。图9的实线曲线表示电容器单元220的频率特性。
另外，相对于使用叉指电容器，使用MOS晶体管的优点在于可以容易地使可变电容电路200尺寸减小。
另外，通过使用通过该工艺制造的小型化MOS晶体管，可以实现具有明显低的电容和小的电容偏差的可变电容电路200。
另外，通过使用MOS晶体管，可以减小电路尺寸以实现小的寄生电容。利用这一点，可以实现可变电容宽度的增大和成本降低。
此外，随着MIM电容器或叉指电容器尺寸减小或者MIM电容器或叉指电容器的电容增大，电容器的绝缘层变薄，并且配线之间的间隙不可避免地变窄。由此，难以增大静电放电(ESD)耐受性。为了增强ESD耐受性，需要ESD保护电路并联连接至电容器，但是当连接ESD保护电路时，电容器的特性(诸如，可变电容宽度和损耗)受到影响。与此相反，在使用MOS晶体管的截止电容的可变电容电路200中，MOS晶体管具有与ESD保护电路的效果类似的效果，使得可在不单独设置ESD保护电路的情况下良好地保持诸如可变电容器宽度和损耗的特性。
另外，在比较例中，根据与电容器的电容值的平衡，限制并联连接至叉指电容器的开关的截止电容。在开关是晶体管的情况下，栅极宽度由于对截止电容的限制而受到限制，并且导通电阻值也因对栅极宽度的限制而受到影响。
以这种方式，根据本技术的第一实施方式，偏置电路240使与偏置电压串联连接的MOS晶体管231至MOS晶体管233中的每个导通或截止，从而控制电容值。因此，可以实现比在使用叉指电容器(该叉指电容器具有比MOS晶体管231等更大的寄生电感)的情况下的自谐振频率高的自谐振频率。
<2.第二实施方式>
在上述第一实施方式中，偏置电路240使每个MOS晶体管(诸如，MOS晶体管231)导通或截止以将电容值控制为“0”法拉或截止电容Coff。换言之，偏置电路240以两级控制每个MOS晶体管的电容值。然而，通过两级控制，存在难以对组合电容进行精细调节的可能性。第二实施方式的偏置电路240与第一实施方式的不同之处在于偏置电路240以三级或更多级控制每个MOS晶体管的电容值。
图10是示出根据本技术的第二实施方式的可变电容电路200的配置示例的电路图。第二实施方式的可变电容电路200与第一实施方式的不同之处在于偏置电路240中设置有可变偏置电路250、可变偏置电路241和可变偏置电路242。
可变偏置电路250根据控制信号向MOS晶体管231供应高于阈值电压的高偏置电压(导通电压)和多个偏置电压(截止电压)中的任一个，多个偏置电压彼此不同并且等于或低于阈值电压。除了可变偏置电路241和可变偏置电路242向MOS晶体管232和MOS晶体管233施加偏置电压之外，可变偏置电路241和可变偏置电路242被配置为与可变偏置电路250相同。
图11是示出根据本技术的第二实施方式的可变偏置电路250的配置示例的电路图。可变偏置电路250包括nMOS(n沟道MOS)晶体管251、pMOS(p沟道MOS)晶体管252和可变电压供应单元253。nMOS晶体管251和pMOS晶体管252串联连接在处于导通电压VbON的端子与可变电压供应单元253之间。nMOS晶体管251与pMOS晶体管252之间的节点通过电阻元件224连接至MOS晶体管231。
这里，在第二实施方式中，存在控制信号SW1、控制信号SW2和控制信号SW3。控制信号SW1是2比特信号并且输入到可变偏置电路250。控制信号SW2也是2比特信号并且输入到可变偏置电路241。控制信号SW3也是2比特信号并输入到可变偏置电路242。
控制信号SW1的第0比特共同输入到nMOS晶体管251和pMOS晶体管252的栅极。控制信号SW1的第一比特输入到可变电压供应单元253。
可变电压供应单元253根据控制信号SW1的第一比特将彼此不同的截止电压VbOFF1和截止电压VbOFF2中的任一个施加到pMOS晶体管252的漏极。
图12是示出根据本技术的第二实施方式的MOS晶体管231的栅极-源极电压与截止电容之间的关系的示例的图。在图12中，纵轴表示截止电容的电容值，并且横轴表示栅极-源极电压Vgs(换言之，偏置电压)。如图12中所示，在栅极-源极电压Vgs(偏置电压)等于或低于阈值电压的截止状态中，MOS晶体管以较低的偏置电压具有较大的截止电容值。
例如，MOS晶体管231在接收到等于或低于阈值电压的截止电压VbOFF1时截止，并且其截止电容是Coff1。另外，MOS晶体管231在接收到等于或低于阈值电压并且高于截止电压VbOFF1的截止电压VbOFF2时截止，并且其截止电容为小于Coff1的Coff2。可以以这种方式单独地调节MOS晶体管231等的电容值，从而可以促进制造变化的减小和电容值的校正。
应注意，偏置电路240以两级(即，VbOFF1和VbOFF2)控制截止电压，但是偏置电路240也可以以三级或更多级来控制截止电压。
图13是示出根据本技术的第二实施方式的MOS晶体管231的控制的示例的图。
在控制信号SW1具有二进制数“10”的情况下，MOS晶体管231导通并且其电容值约为“0”法拉(F)。另外，在控制信号SW1具有二进制数“01”的情况下，MOS晶体管231截止并且其电容值为Coff1。在控制信号SW1具有二进制数“00”的情况下，MOS晶体管231截止并且其电容值为Coff2。
以这种方式，根据本技术的第二实施方式，偏置电路240以三级控制MOS晶体管231至MOS晶体管233的电容值，使得组合电容可以比采用两级控制的第一实施方式更加精细地调节。
<3.第三实施方式>
在上述第一实施方式中，MOS晶体管231至MOS晶体管233具有相同的截止电容值，但是在该配置中，存在难以精细地调节组合电容的可能性。第三实施方式的可变电容电路200与第一实施方式的不同之处在于MOS晶体管231至MOS晶体管233具有不同的电容值。
图14是示出根据本技术的第三实施方式的每个MOS晶体管的栅极宽度的示例的图。MO晶体管231的栅极宽度由Wg1表示，并且其截止电容由Coff表示。
例如，由Wg2表示的MOS晶体管232的栅极宽度被设定为Wg1的1/2。由于偏置电压恒定时截止电容与栅极宽度成正比，因此MOS晶体管232的截止电容为Coff/2。另外，例如，由Wg3表示的MOS晶体管233的栅极宽度被设定为Wgl的1/4。由此，MOS晶体管233的截止电容为Coff/4。
这里，假设跨输入端子IN与输出端子OUT之间的信号电压不超过单级的MOS晶体管的耐受电压。如果信号电压超过单级的MOS晶体管的耐受电压，则只要根据该MOS晶体管的耐受电压来增加MOS晶体管的级数并且调节该MOS晶体管的栅极宽度就足够了。例如，MOS晶体管231被两级的晶体管代替，并且每级的晶体管的栅极宽度被设定为Wg1×2。利用这一点，这些晶体管具有2×Coff(期望值)的截止电容。这同样适用于MOS晶体管232和MOS晶体管233。
应注意，MOS晶体管231至MOS晶体管233具有彼此不同的栅极宽度值，但是MOS晶体管231至MOS晶体管233中的两个可以具有相同的栅极宽度值，而其余的一个具有与其他两个的栅极宽度不同的栅极宽度。
图15是示出根据本技术的第三实施方式的组合电容控制的示例的图。在控制信号为二进制数“000”的情况下，MOS晶体管231至MOS晶体管233全部截止并且其组合电容为Coff/7。
在控制信号为“001”的情况下，仅MOS晶体管231和MOS晶体管232截止并且其组合电容为Coff/3。在控制信号为“100”的情况下，仅MOS晶体管232和MOS晶体管233截止并且其组合电容为Coff/6。在控制信号为“010”的情况下，仅MOS晶体管231和MOS晶体管233截止并且其组合电容为Coff/5。
在控制信号为“011”的情况下，仅MOS晶体管231截止并且电容器单元220的电容为Coff。在控制信号为“101”的情况下，仅MOS晶体管232截止并且电容器单元220的电容为Coff/2。在控制信号为“110”的情况下，仅MOS晶体管233截止并且电容器单元220的电容为Coff/4。
应注意，在第三实施方式中，MOS晶体管231至MOS晶体管233中的每个的电容值也可如第二实施方式中那样以三级或更多级控制。
以这种方式，根据本技术的第三实施方式，MOS晶体管231至MOS晶体管233具有不同的栅极宽度，使得偏置电路240可通过截止电压施加将晶体管控制为不同的截止电容值。因此，偏置电路240可以比在MOS晶体管231至MOS晶体管233具有相同的截止电容的第一实施方式中更精细地调节组合电容。
<4.第四实施方式>
在上述第一实施方式中，多个MOS晶体管串联连接，但是在该配置中，存在难以精细地调节组合电容的可能性。第四实施方式的可变电容电路200与第一实施方式的不同之处在于多个电路并联连接，该多个电路中的每个具有设置在其中的一组串联连接的MOS晶体管。
图16是示出根据本技术的第四实施方式的电容器单元220的配置示例的电路图。第四实施方式的电容器单元220包括阵列电路260、阵列电路270和阵列电路280。阵列电路260包括MOS晶体管261、N个(N是整数)MOS晶体管262、电阻元件263、N个电阻元件264、电阻元件265和N个电阻元件266。使用N型晶体管作为MOS晶体管261和N个MOS晶体管262。
MOS晶体管261和N个MOS晶体管262串联连接在输入端子IN与输出端子OUT之间。电阻元件263并联连接至MOS晶体管261。第n(n是从1至N的整数)个电阻元件264并联连接至第n个MOS晶体管262。电阻元件265插入在MOS晶体管261的栅极与偏置电路240之间。N个电阻元件266的一端连接至各个MOS晶体管262的栅极，并且另一端共同连接至偏置电路240。
阵列电路270包括MOS晶体管271、N个MOS晶体管272、电阻元件273、N个电阻元件274、电阻元件275和N个电阻元件276。使用N型晶体管作为MOS晶体管271和N个MOS晶体管272。
阵列电路280包括MOS晶体管281、N个MOS晶体管282、电阻元件283、N个电阻元件284、电阻元件285和N个电阻元件286。使用N型晶体管作为MOS晶体管281和N个MOS晶体管282。MOS晶体管的级数(N)及其栅极宽度例如通过考虑MOS晶体管的耐受电压、可变电容电路200所需的Q值、或者MOS晶体管全部处于截止状态的设定组合电容而确定。
阵列电路270和阵列电路280的电路中的元件连接配置类似于阵列电路260的电路中的元件连接配置。另外，阵列电路260、阵列电路270和阵列电路280并联连接在输入端子IN与输出端子OUT之间。
应注意，三个阵列电路并联连接，但是并联连接的阵列电路的数量不限于三个。另外，阵列电路260、阵列电路270和阵列电路280包括相同数量的MOS晶体管，但是阵列电路260、阵列电路270和阵列电路280可以包括不同数量的MOS晶体管。
图17是示出根据本技术的第四实施方式的组合电容控制的示例的图。第四实施方式的偏置电路240接收6比特控制信号。该控制信号的第0比特与MOS晶体管261相关联，并且该控制信号的第一比特与MOS晶体管271相关联。控制信号的第二比特与MOS晶体管281相关联。另外，控制信号的第三比特与N个MOS晶体管262相关联，并且该控制信号的第四比特与N个MOS晶体管272相关联。控制信号的第五比特与N个MOS晶体管282相关联。另外，MOS晶体管261和MOS晶体管262中的每个的截止电容由C1表示，并且MOS晶体管271和MOS晶体管272中的每个的截止电容由C2表示。MOS晶体管281和MOS晶体管282中的每个的截止电容由C3表示。
在控制信号为二进制数“000000”的情况下，MOS晶体管261等全部截止并且其组合电容为(C1+C2+C3)/(N+1)。在控制信号为“000100”、“000010”或“000001”的情况下，MOS晶体管262、MOS晶体管272和MOS晶体管282中的一个导通并且其组合电容为C1+(C2+C3)/(N+1)、C2+(C3+C1)/(N+1)、或C3+(C1+C2)/(N+1)。
在控制信号为“000110”、“000011”或“000101”的情况下，MOS晶体管262、MOS晶体管272和MOS晶体管282中的两个导通并且其组合电容为C1+C2+C3/(N+1)、C2+C3+C1/(N+1)、或C3+C1+C2/(N+1)。在控制信号为“000111”的情况下，MOS晶体管262、MOS晶体管272和MOS晶体管282全部导通并且其组合电容为(C1+C2+C3)。
在控制信号为“111111”的情况下，MOS晶体管261等全部导通，并且输入端子IN与输出端子OUT被旁路。在控制信号为“001001”、“100100”或“010010”的情况下，阵列电路260、阵列电路270和阵列电路280中的两个中的MOS晶体管组截止。在控制信号为“011011”、“101010”或“110110”的情况下，阵列电路260、阵列电路270和阵列电路280中的一个中的MOS晶体管组截止。
应注意，在第三实施方式中，MOS晶体管231至MOS晶体管233中的每个的电容值也可如第二实施方式中那样以三级或更多级控制。另外，可以如第三实施方式中那样设置具有不同栅极宽度的多个MOS晶体管。
以这种方式，根据本技术的第四实施方式，阵列电路260、阵列电路270和阵列电路280(该阵列电路中的每个具有设置在其中的一组串联连接的MOS晶体)并联连接，使得可以比仅设置阵列电路260的情况更精细地调节组合电容。
<5.第五实施方式>
在上述第一实施方式中，多个MOS晶体管串联连接，但是这些MOS晶体管也可以用二极管对电路代替。第五实施方式的可变电容电路200与第一实施方式的不同之处在于多个二极管对电路串联连接。
图18是示出根据本技术的第五实施方式的电容器单元220的配置示例的电路图。电容器单元220包括多个二极管对电路290和电阻元件227。二极管对电路290串联连接在输入端子IN与输出端子OUT之间。二极管对电路290中的每个包括电阻元件291和二极管292和二极管293。
二极管292的阳极连接至二极管293的阳极。二极管292与二极管293的阳极之间的节点连接至偏置电路240。另外，电阻元件291的一端连接至二极管292的阴极，并且另一端连接至二极管293的阴极。另外，电阻元件227插入在二极管293中的任一个的阴极与接地端子之间。
偏置电路240分别向各个二极管对电路290施加偏置电压。偏置电路240例如施加高于二极管292和二极管293中的每个的阴极电位VK的阳极电位VAH和低于阴极电位VK的阳极电位VAL中的一个。由于阴极通过电阻元件227放置，所以阴极电位VK例如是接地电位。
图19示出根据本技术的第五实施方式的二极管对电路290的等效电路的示例。这里，图19中的a是在施加低于阴极电位VK的阳极电位VAL的情况下二极管对电路290的等效电路的示例。另外，图19中的b是在施加高于阴极电位Vk的阳极电位VAH的情况下二极管对电路290的等效电路的示例。
在偏置电路240施加比阴极电位VK低的阳极电位VAL的情况下，反向电压施加在二极管292和二极管293中的每个的阴极与阳极之间。因此，在二极管292和二极管293中的每个中，生成基于反向电压的电容值。
同时，在偏置电路240施加高于阴极电位VK的高阳极电位VAH的情况下，正向电压施加在二极管292和二极管293中的每个的阴极与阳极之间。因此，二极管292和二极管293中的每个的电阻值为恒定值。另外，二极管292和二极管293的寄生电感值低于叉指电容器的寄生电感值。因此，通过使用二极管对电路290，可变电容电路200的自谐振频率可高于使用叉指电容器的情况下的自谐振频率。
应注意，在第五实施方式中，二极管中的每个的电容值也可以如在第二实施方式中那样以三级或更多级控制。另外，如在第四实施方式中，阵列电路260等可以并联连接，并且每个阵列电路可以具有设置在其中的多个串联连接的二极管对电路290。
以这种方式，根据本技术的第五实施方式，偏置电路240将正向电压或反向电压施加至多个串联连接的二极管对电路290的每个，从而控制电容值。可以实现高于使用叉指电容器(该叉指电容器具有比二极管更大的寄生电感)的情况下的自谐振频率的自谐振频率。
<6.第六实施方式>
在上述第一实施方式中，电容器单元220设置在阻抗匹配电路120中，但是电容器单元220也可以设置在天线调谐电路中。第六实施方式的无线通信装置100与第一实施方式的不同之处在于电容器单元220设置在天线调谐电路中。
图20是示出根据本技术的第六实施方式的无线通信装置100的配置示例的电路图。第六实施方式的无线通信装置100与第一实施方式的不同之处在于无线通信装置100包括用于调节天线辐射器的谐振频率的天线调谐电路130，而不是阻抗匹配电路120。
天线调谐电路130包括电容器单元220和偏置电路240。电阻元件121和信号源122通过阻抗匹配电路(未示出)串联连接至天线辐射器110。另外，电容器单元220的一端连接至天线辐射器110，并且另一端接地。由于天线辐射器110具有电抗部件，所以天线辐射器110、电容器单元220和偏置电路240形成可变电容电路200。应注意，天线辐射器110是权利要求中描述的电抗元件的示例。
以这种方式，根据本技术的第六实施方式，电容器单元220设置在天线调谐电路130中，从而可调节无线通信装置100的天线谐振频率，该无线通信装置被配置为接收高频无线信号。
<7.第七实施方式>
可变电容电路200也可以设置在天线匹配电路中。第七实施方式的无线通信装置100与第一实施方式的不同之处在于可变电容电路200设置在天线匹配电路中。
图21是示出根据本技术的第七实施方式的无线通信装置100的配置示例的电路图。第七实施方式的无线通信装置100包括天线匹配电路140和后级电路150。
天线匹配电路140包括电抗元件210、电容器单元141和电容器单元220以及偏置电路240。电抗元件210插入在天线辐射器110与后级电路150之间。电容器单元141连接至电抗元件210的一端，并且电容器单元220连接至电抗元件210的另一端。偏置电路240向各个电容器单元141和电容器单元220供应偏置电压。电容器单元141如电容器单元220一样被配置。
另外，电抗元件210、电容器单元220和偏置电路240形成可变电容电路200。
以这种方式，在本技术的第七实施方式中，可变电容电路200设置在天线匹配电路140的内部，从而通过改变电容值来实现后级电路与天线之间的阻抗匹配。
应注意，上述实施方式是用于实现本技术的示例，并且实施方式中的主题与权利要求中限定本发明的主题具有对应关系。以类似的方式，权利要求中限定本发明的主题与由相同名称表示的本技术的实施方式中的主题具有对应关系。然而，本技术不限于实施方式，并且可在不脱离本技术的要旨的情况下实施这些实施方式的各种修改。
应注意，本技术也可采取以下配置。
(1)
一种可变电容电路，包括：
电容器单元，包括串联连接的多个半导体元件，该多个半导体元件中的每个具有电容，该电容的值基于施加至其的偏置电压；
电抗元件，连接至电容器单元；以及
偏置电路，被配置为向多个半导体元件中的每个施加偏置电压。
(2)
根据项(1)的可变电容电路，
其中，多个半导体元件包括相应的晶体管，并且
偏置电路施加用于使晶体管导通的导通电压和用于使晶体管截止的截止电压中的任一个作为偏置电压。
(3)
根据项(2)的可变电容电路，
其中，截止电压包括彼此不同的多个电压，并且
偏置电路施加导通电压和多个电压中的任一个作为偏置电压。
(4)
根据项(2)或(3)的可变电容电路，
其中，晶体管中的至少两个晶体管具有不同的栅极宽度。
(5)
根据项(2)至(4)中任一项的可变电容电路，
其中，晶体管中的每个包括具有线性形状的栅极电极的晶体管。
(6)
根据项(1)的可变电容电路，
其中，多个半导体元件中的每个包括二极管对电路，该二极管对电路包括阳极彼此连接的一对二极管，并且
偏置电路向该对二极管单独地施加正向电压和反向电压中的任一项作为偏置电压。
(7)
根据项(1)至(6)中任一项的可变电容电路，
其中，多个并联连接的阵列电路设置在电容器单元中，并且
多个半导体元件布设置在多个阵列电路中的每个中。
(8)
根据项(1)至(7)中任一项的可变电容电路，
其中，电抗元件串联连接至电容器单元。
(9)
根据项(8)的可变电容电路，
其中，电抗元件包括天线辐射器。
(10)
根据项(8)的可变电容电路，
其中，电容器单元连接至电抗元件的每个端部。
(11)
根据项(1)至(7)中任一项的可变电容电路，
其中，电抗元件并联连接至电容器单元。
(12)
一种无线通信装置，包括：
电容器单元，包括串联连接的多个半导体元件，多个半导体元件中的每个具有电容，该电容的值基于施加至其的偏置电压；
电抗元件，连接至电容器单元；
偏置电路，被配置为向多个半导体元件中的每个半导体元件施加偏置电压；以及
天线辐射器，连接至电容器单元以及电抗元件中的至少一个。
参考标号列表
100 无线通信装置
110 天线辐射器
120 阻抗匹配电路
121、221至227、263至266、273至276、283至286、291 电阻元件
122 信号源
130 天线调谐电路
140 天线匹配电路
141、220 电容器单元
150 后级电路
200 可变电容电路
210、211 电抗元件
231至233、261、262、271、272、281、282 MOS晶体管
240 偏置电路
241、242、250 可变偏置电路
251 nMOS晶体管
252 pMOS晶体管
253 可变电压供应单元
260、270、280 阵列电路
290 二极管对电路
292、293 二极管
311 漏极电极
312 栅极电极
313 源极电极
314 指状物
321、325 寄生电阻
322、324 寄生电感
323 漏极-源极电容
326 栅极-漏极电容
327 栅极-源极电容。

Claims (12)

1.一种可变电容电路，包括：
电容器单元，包括串联连接的多个半导体元件，所述多个半导体元件中的每个半导体元件具有电容，所述电容的值与被施加的偏置电压相对应；
电抗元件，连接至所述电容器单元；以及
偏置电路，被配置为向所述多个半导体元件中的每个半导体元件施加所述偏置电压。
2.根据权利要求1所述的可变电容电路，
其中，所述多个半导体元件中的每个半导体元件包括晶体管，并且
所述偏置电路施加用于使所述晶体管导通的导通电压和用于使所述晶体管截止的截止电压中的任一个作为所述偏置电压。
3.根据权利要求2所述的可变电容电路，
其中，所述截止电压包括彼此不同的多个电压，并且
所述偏置电路施加所述多个电压和所述导通电压中的任一个作为所述偏置电压。
4.根据权利要求2所述的可变电容电路，
其中，至少两个所述晶体管各自具有不同的栅极宽度。
5.根据权利要求2所述的可变电容电路，
其中，所述晶体管是通过使栅极电极为线性形状而成的晶体管。
6.根据权利要求1所述的可变电容电路，
其中，所述多个半导体元件中的每个半导体元件包括二极管对电路，所述二极管对电路包括一对二极管，所述一对二极管的阳极彼此连接，并且
所述偏置电路向所述一对二极管中的每个二极管施加正向电压和反向电压中的任一个作为所述偏置电压。
7.根据权利要求1所述的可变电容电路，
其中，并联连接的多个阵列电路设置在所述电容器单元中，并且
所述多个半导体元件设置在所述多个阵列电路中的每个阵列电路中。
8.根据权利要求1所述的可变电容电路，
其中，所述电抗元件串联连接至所述电容器单元。
9.根据权利要求8所述的可变电容电路，
其中，所述电抗元件包括天线辐射器。
10.根据权利要求8所述的可变电容电路，
其中，所述电容器单元连接至所述电抗元件的每个端部。
11.根据权利要求1所述的可变电容电路，
其中，所述电抗元件并联连接至所述电容器单元。
12.一种无线通信装置，包括：
电容器单元，包括串联连接的多个半导体元件，所述多个半导体元件中的每个半导体元件具有电容，所述电容的值与被施加的偏置电压相对应；
电抗元件，连接至所述电容器单元；
偏置电路，被配置为向所述多个半导体元件中的每个半导体元件施加所述偏置电压；以及
天线辐射器，连接至所述电容器单元以及所述电抗元件中的至少一项。
CN201980055759.0A 2018-09-04 2019-07-17 可变电容电路和无线通信装置 Active CN112640305B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-165144 2018-09-04
JP2018165144 2018-09-04
PCT/JP2019/028096 WO2020049877A1 (ja) 2018-09-04 2019-07-17 可変容量回路、および、無線通信装置

Publications (2)

Publication Number Publication Date
CN112640305A true CN112640305A (zh) 2021-04-09
CN112640305B CN112640305B (zh) 2024-07-26

Family

ID=69722868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980055759.0A Active CN112640305B (zh) 2018-09-04 2019-07-17 可变电容电路和无线通信装置

Country Status (4)

Country Link
US (1) US11973480B2 (zh)
CN (1) CN112640305B (zh)
DE (1) DE112019004431T5 (zh)
WO (1) WO2020049877A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115133918A (zh) * 2022-04-29 2022-09-30 绍兴圆方半导体有限公司 半导体开关和系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11973480B2 (en) * 2018-09-04 2024-04-30 Sony Semiconductor Solutions Corporation Variable capacitance circuit and wireless communication device
US11394408B2 (en) * 2020-01-29 2022-07-19 Qualcomm Incorporated Antenna tuning and resonance adjustment system and method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050264335A1 (en) * 2004-05-28 2005-12-01 Soe Zaw M Digitally programmable I/Q phase offset compensation
WO2010098255A1 (ja) * 2009-02-24 2010-09-02 日本電気株式会社 高周波スイッチ回路
JP2011040811A (ja) * 2009-08-06 2011-02-24 Hitachi Metals Ltd アンテナ回路
JP2012023626A (ja) * 2010-07-15 2012-02-02 Lapis Semiconductor Co Ltd 周波数シンセサイザ装置及び変調周波数変位調整方法
US20170345620A1 (en) * 2016-05-24 2017-11-30 Mks Instruments, Inc. Solid-state impedance matching systems including a hybrid tuning network with a switchable coarse tuning network and a varactor fine tuning network

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6917248B2 (en) * 2002-07-18 2005-07-12 Sige Semiconductor Inc. Broadband voltage controlled oscillator supporting improved phase noise
JP2005064691A (ja) * 2003-08-08 2005-03-10 Sony Ericsson Mobilecommunications Japan Inc 共振回路および電圧制御発振器
US8952858B2 (en) * 2009-06-17 2015-02-10 L. Pierre de Rochemont Frequency-selective dipole antennas
US9209784B2 (en) * 2010-04-27 2015-12-08 Rf Micro Devices, Inc. Switchable capacitive elements for programmable capacitor arrays
US8903333B1 (en) * 2010-06-16 2014-12-02 Rf Micro Devices, Inc. Adaptive antenna tuner for a transceiver
US9453914B2 (en) * 2011-09-08 2016-09-27 Continental Advanced Lidar Solutions Us, Inc. Terrain mapping LADAR system
JP5988735B2 (ja) * 2012-07-06 2016-09-07 キヤノン株式会社 放射線撮像装置の制御方法、放射線撮像装置、及び、放射線撮像システム
US9773443B2 (en) * 2013-06-06 2017-09-26 Intel Corporation Thin film transistor display backplane and pixel circuit therefor
US9836636B2 (en) * 2015-06-25 2017-12-05 Sunasic Technologies Inc. Capacitive image sensor that obtains a noise-reduced image of a finger
US10784590B2 (en) * 2018-07-06 2020-09-22 Bae Systems Information And Electronic Systems Integration Inc. Ultra-wide bandwidth frequency-independent circularly polarized array antenna
US11973480B2 (en) * 2018-09-04 2024-04-30 Sony Semiconductor Solutions Corporation Variable capacitance circuit and wireless communication device
US11204401B2 (en) * 2019-03-12 2021-12-21 Quality Electrodynamics, Llc Cylindrical-like single layer technology (SLT) magnetic resonance imaging (MRI) array coil with at least one row as a birdcage coil in transmit mode
TW202133461A (zh) * 2020-02-27 2021-09-01 日商索尼半導體解決方案公司 受光元件、光學裝置及電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050264335A1 (en) * 2004-05-28 2005-12-01 Soe Zaw M Digitally programmable I/Q phase offset compensation
WO2010098255A1 (ja) * 2009-02-24 2010-09-02 日本電気株式会社 高周波スイッチ回路
JP2011040811A (ja) * 2009-08-06 2011-02-24 Hitachi Metals Ltd アンテナ回路
JP2012023626A (ja) * 2010-07-15 2012-02-02 Lapis Semiconductor Co Ltd 周波数シンセサイザ装置及び変調周波数変位調整方法
US20170345620A1 (en) * 2016-05-24 2017-11-30 Mks Instruments, Inc. Solid-state impedance matching systems including a hybrid tuning network with a switchable coarse tuning network and a varactor fine tuning network

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115133918A (zh) * 2022-04-29 2022-09-30 绍兴圆方半导体有限公司 半导体开关和系统

Also Published As

Publication number Publication date
WO2020049877A1 (ja) 2020-03-12
DE112019004431T5 (de) 2021-05-20
CN112640305B (zh) 2024-07-26
US20210242859A1 (en) 2021-08-05
US11973480B2 (en) 2024-04-30

Similar Documents

Publication Publication Date Title
US11418183B2 (en) AC coupling modules for bias ladders
US10886911B2 (en) Stacked FET switch bias ladders
JP6533251B2 (ja) 集積回路素子内でキャパシタをデジタル処理で同調するときに用いられる方法及び装置
US10862473B2 (en) Positive logic switch with selectable DC blocking circuit
US9742400B2 (en) System and method for driving radio frequency switch
CN107040255B (zh) 用于可切换电容的系统和方法
KR101663899B1 (ko) 스위칭가능한 커패시턴스를 위한 시스템 및 방법
CN112640305B (zh) 可变电容电路和无线通信装置
KR101659651B1 (ko) 스위칭 가능한 캐패시턴스를 위한 시스템 및 방법
US9876480B2 (en) System and method for a tunable capacitance circuit
JP2008516511A (ja) Ｍｏｓトランジスタによってスイッチングされるキャパシタのアレイ
US12081211B2 (en) High power positive logic switch
WO2019191140A2 (en) Positive logic switch with selectable dc blocking circuit
CN113302826A (zh) 多级dc-dc转换器
EP3507904B1 (en) Switchable transformer-based balun
KR101422539B1 (ko) 디지털 프로그래머블 스위치플렉서
US20230103990A1 (en) Switch circuit and communication apparatus
CN115706578A (zh) 开关装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant