JP5476705B2 - 積層半導体製造装置、積層半導体製造方法および基板ホルダラック - Google Patents
積層半導体製造装置、積層半導体製造方法および基板ホルダラック Download PDFInfo
- Publication number
- JP5476705B2 JP5476705B2 JP2008298373A JP2008298373A JP5476705B2 JP 5476705 B2 JP5476705 B2 JP 5476705B2 JP 2008298373 A JP2008298373 A JP 2008298373A JP 2008298373 A JP2008298373 A JP 2008298373A JP 5476705 B2 JP5476705 B2 JP 5476705B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate holder
- substrate
- semiconductor
- holder
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 493
- 239000004065 semiconductor Substances 0.000 title claims description 85
- 238000004519 manufacturing process Methods 0.000 title claims 36
- 238000001514 detection method Methods 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 7
- 238000012546 transfer Methods 0.000 claims description 4
- 230000005484 gravity Effects 0.000 claims description 3
- 230000036544 posture Effects 0.000 claims 24
- 238000003780 insertion Methods 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 230000002265 prevention Effects 0.000 description 13
- 230000032258 transport Effects 0.000 description 12
- 238000012856 packing Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 8
- 239000003463 adsorbent Substances 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 238000001179 sorption measurement Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
Claims (35)
- 第1半導体基板と第2半導体基板を互いに接合して積層半導体を製造する積層半導体製造装置であって、
第1基板ホルダの保持面に前記第1半導体基板を載置し、第2基板ホルダの保持面に前記第2半導体基板を載置する載置部と、
前記載置部で載置された向きを反転させること無く搬入された前記第1基板ホルダおよび前記第2基板ホルダのそれぞれの保持面が互いに向き合った状態で、前記第1基板ホルダに保持された前記第1半導体基板と前記第2基板ホルダに保持された前記第2半導体基板とを互いに接合する接合部とを備え、
前記載置部は、それぞれの前記保持面が接合時の向きを向いた状態で、前記第1基板ホルダおよび前記第2基板ホルダに前記第1半導体基板および前記第2半導体基板を載置する積層半導体製造装置。 - 第1基板ホルダの保持面と第2基板ホルダの保持面とが対向しうる向きで、第1半導体基板を前記第1基板ホルダの前記保持面に載置し、第2半導体基板を前記第2基板ホルダの前記保持面に載置する載置部と、
前記載置部で載置された向きを反転させること無く搬入された、前記第1基板ホルダに保持された前記第1半導体基板と前記第2基板ホルダに保持された前記第2半導体基板とを互いに接合する接合部と
を備える積層半導体製造装置。 - それぞれの前記保持面が接合時の向きを向いた状態で、前記第1基板ホルダおよび前記第2基板ホルダをそれぞれ前記接合部に搬入する搬送部を備える請求項1または2に記載の積層半導体製造装置。
- 前記第1基板ホルダおよび前記第2基板ホルダをそれぞれ収容する基板ホルダラックを備え、
前記基板ホルダラックは、前記第1基板ホルダおよび前記第2基板ホルダをそれぞれ前記接合部での接合時の姿勢で収容する請求項3に記載の積層半導体製造装置。 - 前記基板ホルダラック内での前記第1基板ホルダおよび前記第2基板ホルダの姿勢を検出する検出部を備える請求項4に記載の積層半導体製造装置。
- 前記検出部は、前記第1基板ホルダおよび前記第2基板ホルダにそれぞれ設けられた凹部もしくは穴部を検出することにより前記姿勢を検出し、前記姿勢を示す信号を出力する請求項5に記載の積層半導体製造装置。
- 前記基板ホルダラックは、前記基板ホルダを支持する少なくとも3つの支持凸部を有し、3つの前記支持凸部は、それぞれ前記第1基板ホルダおよび前記第2基板ホルダの前記保持面の外側の領域に対応する位置に配される請求項4から6のいずれか一項に記載の積層半導体製造装置。
- 前記搬送部は、前記第1基板ホルダおよび前記第2基板ホルダをそれぞれ搭載する搭載部を有し、前記搭載部を用いて前記第1基板ホルダおよび前記第2基板ホルダをそれぞれ前記基板ホルダラックから搬出し、
前記支持凸部の高さは、前記搬送部の少なくとも前記搭載部が前記第1基板ホルダまたは前記第2基板ホルダと前記基板ホルダラックの底面との間に挿入可能な高さである請求項7に記載の積層半導体製造装置。 - 前記載置部はコの字形状に二股になった2つの腕部を有し、
前記支持凸部は、前記基板ホルダラックに進入する前記2つの腕部の間に配される請求項8に記載の積層半導体製造装置。 - 前記支持凸部のうち少なくとも2つは、支持する前記第1基板ホルダまたは前記第2基板ホルダの重心より、前記搬送部の進入開口に対して奥側に配される請求項8または9に記載の積層半導体製造装置。
- 前記基板ホルダラックは、複数の前記第1基板ホルダを上部に収容し、複数の前記第2基板ホルダを下部に収容する請求項4から10のいずれか1項に記載の積層半導体製造装置。
- 前記第1基板ホルダの側面および前記第2基板ホルダの側面にはそれぞれ識別情報が配されている請求項1から11のいずれか一項に記載の積層半導体製造装置。
- 前記第1基板ホルダに配された前記識別情報は、前記第2基板ホルダに配された前記識別情報を上下反転した形式で配されている請求項12に記載の積層半導体製造装置。
- 前記識別情報には、前記第1基板ホルダと前記第2基板ホルダとを区別する情報が含まれている請求項12または13に記載の積層半導体製造装置。
- 前記接合時の前記第1基板ホルダの姿勢は、前記保持面が下を向く姿勢であり、前記接合時の前記第2基板ホルダの姿勢は、前記保持面が上を向く姿勢である請求項1から14のいずれか一項に記載の積層半導体製造装置。
- 第1半導体基板と第2半導体基板を互いに接合して積層半導体を製造する積層半導体製造装置であって、
第1基板ホルダの保持面に前記第1半導体基板を載置し、第2基板ホルダの保持面に前記第2半導体基板を載置する載置部と、
前記載置部で載置された向きを反転させること無く搬入された前記第1基板ホルダおよび前記第2基板ホルダのそれぞれの保持面が互いに向き合った状態で、前記第1基板ホルダに保持された前記第1半導体基板と前記第2基板ホルダに保持された前記第2半導体基板とを互いに重ね合わせて接合する接合部とを備え、
前記載置部は、前記第1基板ホルダの前記保持面が下向きの状態で前記第1半導体基板を前記第1基板ホルダに載置する積層半導体製造装置。 - 保持面が下向きの姿勢である第1基板ホルダの前記保持面に第1半導体基板を載置し、保持面が上向きの姿勢である第2基板ホルダの前記保持面に第2半導体基板を載置する載置部と、
前記載置部で載置された向きを反転させること無く搬入された、前記第1基板ホルダに保持された前記第1半導体基板と前記第2基板ホルダに保持された前記第2半導体基板とを互いに接合する接合部と
を備える積層半導体製造装置。 - 第1半導体基板と第2半導体基板を互いに接合して積層半導体を製造する積層半導体製造方法であって、
第1基板ホルダの保持面に前記第1半導体基板を載置し、第2基板ホルダの保持面に前記第2半導体基板を載置する載置工程と、
前記載置工程で載置された向きを反転させること無く搬入された前記第1基板ホルダおよび前記第2基板ホルダのそれぞれの保持面が互いに向き合った状態で、前記第1基板ホルダに保持された前記第1半導体基板と前記第2基板ホルダに保持された前記第2半導体基板とを互いに接合する接合工程とを有し、
前記載置工程では、それぞれの前記保持面が接合時の向きを向いた状態で、前記第1基板ホルダおよび前記第2基板ホルダに前記第1半導体基板および前記第2半導体基板を載置する積層半導体製造方法。 - 第1基板ホルダの保持面と第2基板ホルダの保持面とが対向しうる向きで、第1半導体基板を前記第1基板ホルダの前記保持面に載置し、第2半導体基板を前記第2基板ホルダの前記保持面に載置する載置工程と、
前記載置工程で載置された向きを反転させること無く搬入された、前記第1基板ホルダに保持された前記第1半導体基板と前記第2基板ホルダに保持された前記第2半導体基板とを互いに接合する接合工程と
を有する積層半導体製造方法。 - それぞれの前記保持面が接合時の向きを向いた状態で、前記第1基板ホルダおよび前記第2基板ホルダをそれぞれ接合部に搬入する搬送工程を有する請求項18または19に記載の積層半導体製造方法。
- 前記第1基板ホルダおよび前記第2基板ホルダをそれぞれ基板ホルダラックに収容する収容工程を有し、
前記収容工程は、前記第1基板ホルダおよび前記第2基板ホルダをそれぞれ前記接合工程での接合時の姿勢で収容する請求項20に記載の積層半導体製造方法。 - 前記基板ホルダラック内での前記第1基板ホルダおよび前記第2基板ホルダの姿勢を検出する検出工程を有する請求項21に記載の積層半導体製造方法。
- 前記検出工程は、前記第1基板ホルダおよび前記第2基板ホルダにそれぞれ設けられた凹部もしくは穴部を検出することにより前記姿勢を検出し、前記姿勢を示す信号を出力する請求項22に記載の積層半導体製造方法。
- 前記収容工程は、複数の前記第1基板ホルダを上部に収容し、複数の前記第2基板ホルダを下部に収容する請求項21から23のいずれか1項に記載の積層半導体製造方法。
- 前記接合工程での前記第1基板ホルダの姿勢は、前記保持面が下を向く姿勢であり、前記接合工程での前記第2基板ホルダの姿勢は、前記保持面が上を向く姿勢である請求項18から24のいずれか一項に記載の積層半導体製造方法。
- 第1半導体基板と第2半導体基板を互いに接合して積層半導体を製造する積層半導体製造方法であって、
第1基板ホルダの保持面に前記第1半導体基板を載置し、第2基板ホルダの保持面に前記第2半導体基板を載置する載置工程と、
前記載置工程で載置された向きを反転させること無く搬入された前記第1基板ホルダおよび前記第2基板ホルダのそれぞれの保持面が互いに向き合った状態で、前記第1基板ホルダに保持された前記第1半導体基板と前記第2基板ホルダに保持された前記第2半導体基板とを互いに重ね合わせて接合する接合工程とを有し、
前記載置工程では、前記第1基板ホルダの前記保持面が下向きの状態で前記第1半導体基板を前記第1基板ホルダに載置する積層半導体製造方法。 - 互いに接合される二つの半導体基板の一方を保持する第1基板ホルダと、他方を保持し、前記二つの半導体基板の接合時に前記第1基板ホルダに向かい合う第2基板ホルダとを、それぞれ前記二つの半導体基板の接合時の姿勢で収容可能な基板ホルダラックであって、
前記第1基板ホルダまたは前記第2基板ホルダを支持する少なくとも3つの支持凸部を有し、
3つの前記支持凸部は、それぞれ前記第1基板ホルダおよび前記第2基板ホルダの前記半導体基板の保持面の外側の領域に対応する位置に配され、
前記支持凸部が設けられた底板を有し、
前記支持凸部は、前記第1基板ホルダおよび前記第2基板ホルダを搬入および搬出する搬送部のうち、少なくとも前記第1基板ホルダおよび前記第2基板ホルダをそれぞれ搭載する搭載部が前記底板との間に挿入されるための空間を形成する基板ホルダラック。 - 前記第1基板ホルダおよび前記第2基板ホルダの姿勢を検出する検出部を備える請求項27に記載の基板ホルダラック。
- 前記検出部は、前記第1基板ホルダおよび前記第2基板ホルダにそれぞれ設けられた凹部もしくは穴部を検出することにより前記姿勢を検出し、前記姿勢を示す信号を出力する請求項28に記載の基板ホルダラック。
- 前記基板ホルダを支持する少なくとも3つの支持凸部を有し、3つの前記支持凸部は、それぞれ前記第1基板ホルダおよび前記第2基板ホルダの保持面の外側の領域に対応する位置に配される請求項27から29のいずれか一項に記載の基板ホルダラック。
- 前記支持凸部が設けられた底板を有し、前記支持凸部の高さは、前記第1基板ホルダおよび前記第2基板ホルダを搬入および搬出する搬送部のうち、少なくとも前記第1基板ホルダおよび前記第2基板ホルダをそれぞれ搭載する搭載部が、前記第1基板ホルダまたは前記第2基板ホルダと前記基板ホルダラックの底面との間に挿入可能な高さである請求項30に記載の基板ホルダラック。
- 前記搭載部はコの字形状に二股になった2つの腕部を有し、
前記支持凸部は、前記基板ホルダラックに進入する前記2つの腕部の間に配される請求項31に記載の基板ホルダラック。 - 前記支持凸部のうち少なくとも2つは、支持する前記第1基板ホルダまたは前記第2基板ホルダの重心より、前記搬送部の進入開口に対して奥側に配される請求項31または32に記載の基板ホルダラック。
- 複数の前記第1基板ホルダを収容する上部と、複数の前記第2基板ホルダを収容する下部とを有する請求項27から33のいずれか1項に記載の基板ホルダラック。
- 前記接合時の前記第1基板ホルダの姿勢は、前記二つの半導体基板の一方を保持する保持面が下を向く姿勢であり、前記接合時の前記第2基板ホルダの姿勢は、前記二つの半導体基板の他方を保持する保持面が上を向く姿勢である請求項27から34のいずれか一項に記載の基板ホルダラック。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008298373A JP5476705B2 (ja) | 2008-11-21 | 2008-11-21 | 積層半導体製造装置、積層半導体製造方法および基板ホルダラック |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008298373A JP5476705B2 (ja) | 2008-11-21 | 2008-11-21 | 積層半導体製造装置、積層半導体製造方法および基板ホルダラック |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010123877A JP2010123877A (ja) | 2010-06-03 |
JP2010123877A5 JP2010123877A5 (ja) | 2012-12-06 |
JP5476705B2 true JP5476705B2 (ja) | 2014-04-23 |
Family
ID=42324931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008298373A Active JP5476705B2 (ja) | 2008-11-21 | 2008-11-21 | 積層半導体製造装置、積層半導体製造方法および基板ホルダラック |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5476705B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5671799B2 (ja) * | 2010-01-05 | 2015-02-18 | 株式会社ニコン | ホルダラック |
US20150010381A1 (en) * | 2013-07-08 | 2015-01-08 | United Microelectronics Corp. | Wafer processing chamber and method for transferring wafer in the same |
JP6189161B2 (ja) * | 2013-09-27 | 2017-08-30 | 東京エレクトロン株式会社 | 乾燥装置、乾燥処理方法、基板ホルダ及び溶媒吸着シート |
JP6727049B2 (ja) * | 2016-07-12 | 2020-07-22 | 東京エレクトロン株式会社 | 接合システム |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI110402B (fi) * | 1998-06-16 | 2003-01-15 | Tellabs Oy | Menetelmä ja laite korttiohjaimien valmistamiseksi laitehyllyyn |
-
2008
- 2008-11-21 JP JP2008298373A patent/JP5476705B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010123877A (ja) | 2010-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4740414B2 (ja) | 基板搬送装置 | |
JP6344240B2 (ja) | 基板位置合わせ装置、基板貼り合わせ装置、基板位置合わせ方法、及び基板貼り合わせ方法 | |
JP6051523B2 (ja) | 基板ホルダ対、基板接合装置およびデバイスの製造方法 | |
JP5888310B2 (ja) | 積層半導体装置を製造する製造装置および製造方法 | |
JP2022504069A (ja) | 搬送システム | |
JP5476705B2 (ja) | 積層半導体製造装置、積層半導体製造方法および基板ホルダラック | |
JP5428638B2 (ja) | ステージ装置、基板貼り合わせ装置、基板貼り合わせ方法、半導体製造方法および基板ホルダ | |
JP2010045071A (ja) | 検知装置、基板保持部材、搬送装置および接合装置 | |
JP5707793B2 (ja) | 基板貼り合せ装置、基板貼り合せ方法および積層半導体装置製造方法 | |
JP5630020B2 (ja) | 基板重ね合わせ装置および重ね合わせ方法 | |
JP5493713B2 (ja) | 基板ホルダ、基板貼り合わせ装置、基板ホルダ対および搬送装置 | |
JP5593748B2 (ja) | 位置合わせ装置、基板貼り合わせ装置および基板貼り合わせ方法 | |
JP5585689B2 (ja) | 基板ホルダおよび貼り合せ装置 | |
JP5560590B2 (ja) | 基板貼り合わせ装置 | |
JP5440106B2 (ja) | 基板貼り合せ装置および積層半導体装置の製造方法 | |
JP5487740B2 (ja) | 重ね合わせ装置、位置合わせ装置、基板貼り合わせ装置および重ね合わせ方法 | |
JP5671799B2 (ja) | ホルダラック | |
JP5481950B2 (ja) | 重ね合わせ方法、重ね合わせ装置、位置合わせ装置および貼り合わせ装置 | |
JP5487738B2 (ja) | プッシュアップピンおよび基板貼り合わせ装置 | |
JP2014222778A (ja) | ステージ装置、基板貼り合わせ装置 | |
JP5487739B2 (ja) | 基板貼り合わせ装置および基板貼り合わせ方法 | |
JP5970909B2 (ja) | クランプ機構及び基板貼り合わせ装置 | |
JP2011129777A (ja) | 基板重ね合わせ装置及びデバイスの製造方法 | |
JP2013026555A (ja) | 管理装置 | |
JP2012253273A (ja) | 基板貼り合わせ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5476705 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |