JP5471087B2 - 多層配線基板及び多層配線基板の製造方法 - Google Patents
多層配線基板及び多層配線基板の製造方法 Download PDFInfo
- Publication number
- JP5471087B2 JP5471087B2 JP2009158462A JP2009158462A JP5471087B2 JP 5471087 B2 JP5471087 B2 JP 5471087B2 JP 2009158462 A JP2009158462 A JP 2009158462A JP 2009158462 A JP2009158462 A JP 2009158462A JP 5471087 B2 JP5471087 B2 JP 5471087B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- wiring board
- multilayer wiring
- layer
- cavity portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
以下、図面を参照して本発明の実施の形態について説明する。図1を用いて、本発明の実施の形態1にかかる多層配線基板について説明する。多層配線基板は、積層板1と、信号層2と、グランド層3a及び3bと、スルーホール4と、スルーホール5と、導体6と、抵抗素子7と、受信器8と、を備えている。
本発明の実施の形態2にかかる多層配線基板の構成例について図10を用いて説明する。積層板1は、信号層2、グランド層3a及び3bとは異なる電源層16をさらに備えている。また、積層板1は、スルーホール4と5との間に、スルーホール17をさらに備えている。また、スルーホール17の両端部ともに図3、図4と同様にキャビティを形成する。ここで、スルーホール17の表面に形成されたキャビティの底面には、電源層16が露出している。スルーホール17の裏面に形成されたキャビティの底面には、グランド層3bが露出している。スルーホール17の表面及び裏面のキャビティに抵抗ペーストを充填し、図11に示される伝送経路を形成する。信号層2及び電源層16と、信号層2及びグランド層3bとの間に抵抗を接続することにより、いわゆるテブナン終端回路を形成している。
2 信号層
3a、3b グランド層
4、5 スルーホール
6 導体
7 抵抗素子
8 受信器
9a、9b 電極
10 ドリル
11 内層クリアランス
12 抵抗ペースト
13 印刷ステンシルマスク
14 スキージ
15 トランシーバ
16 電源層
17 スルーホール
Claims (11)
- 内部に形成された信号層と、当該信号層とは異なるグランド層と、電源層とを含む積層板と、
前記積層板を貫通し、表面が導体により被覆されたスルーホールと、
前記スルーホールの開放端と前記グランド層とを接続する抵抗素子と、
前記積層板の第1の表面に形成され、前記信号層と前記スルーホールとを介して信号を受信する受信器と、を備え、
前記信号層は、
前記スルーホールに被覆された導体に接続され、
前記積層板は、
底面に前記スルーホールの一方の開放端を有する第1のキャビティ部と、前記スルーホールの他方の開放端を底面に有する第2のキャビティ部とをさらに有し、
前記第2のキャビティ部の内部に前記電源層が露出しておりかつ前記第1及び前記第2のキャビティ部の内部に抵抗素子が形成されている、多層配線基板。 - 前記第1のキャビティ部は、前記第1の表面と対向する第2の表面に備えられることを特徴とする請求項1記載の多層配線基板。
- 前記グランド層は、前記信号層よりも前記積層板の前記第2の表面に近い、当該積層板の内部に形成されることを特徴とする請求項2記載の多層配線基板。
- 前記グランド層は、前記第1のキャビティ部の内部に露出していることを特徴とする請求項1〜3のいずれか1項に記載の多層配線基板。
- 前記多層配線基板の表面に形成され、信号を送信する送信器をさらに備え、
前記スルーホールは、前記受信器と、前記送信器との間に配置され、かつ、当該受信器の近傍に配置されることを特徴とする請求項1〜4のいずれか1項に記載の多層配線基板。 - 内部に形成された信号層と、当該信号層とは異なるグランド層と、電源層とを含む積層板を貫通するスルーホールを形成するステップと、
前記スルーホールの表面を導体により被覆するし、前記信号層と前記導体とを接続するステップと、
底面に前記スルーホールの一方の開放端を有する第1のキャビティ部を形成するステップと、
前記積層板の内部に含まれる前記電源層が露出するように、前記スルーホールの他方の開放端を底面に有する第2のキャビティ部を形成するステップと、
前記第1及び第2のキャビティ部の内部に抵抗素子を形成し、前記スルーホールの開放端と前記グランド層とを抵抗素子により接続するステップと、を備える多層配線基板の製造方法。 - 底面に前記スルーホールの一方の開放端を有する第1のキャビティ部を形成するするステップを、前記導体により被覆するステップと、前記抵抗素子により接続するステップとの間に備え、
前記第1のキャビティ部を形成するステップは、前記積層板の内部に形成された前記グランド層が露出するように当該第1のキャビティ部を形成することを特徴とする請求項6記載の多層配線基板の製造方法。 - 前記抵抗素子により接続するステップは、
前記スルーホールの一方の開放端に形成された前記第1のキャビティ部の内部にペースト状の抵抗材料を充填するステップと、
前記充填された抵抗材料を熱処理することにより前記抵抗素子を形成するステップと、を備える請求項7記載の多層配線基板の製造方法。 - 前記第1のキャビティ部を形成するステップの後に、
前記スルーホールの他方の開放端を底面に有する第2のキャビティ部を形成するステップと、
前記第2のキャビティ部の内部にペースト状の抵抗材料を充填するステップと、
前記充填された抵抗材料を熱処理ステップと、をさらに備え、
前記第2のキャビティ部を形成するステップは、前記積層板の内部に含まれる電源層が露出するように当該第2のキャビティ部を形成することを特徴とする請求項7又は8記載の多層配線基板の製造方法。 - 前記第1のキャビティ部にペースト状の抵抗材料を充填するステップは、スクリーン印刷により当該第1のキャビティ部に当該抵抗材料を充填することを特徴とする請求項7〜9のいずれか1項に記載の多層配線基板の製造方法。
- 前記第1のキャビティ部にペースト状の抵抗材料を充填するステップは、インクジェット印刷により当該第1のキャビティ部に当該抵抗材料を充填することを特徴とする請求項7〜9のいずれか1項に記載の多層配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009158462A JP5471087B2 (ja) | 2009-07-03 | 2009-07-03 | 多層配線基板及び多層配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009158462A JP5471087B2 (ja) | 2009-07-03 | 2009-07-03 | 多層配線基板及び多層配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011014759A JP2011014759A (ja) | 2011-01-20 |
JP5471087B2 true JP5471087B2 (ja) | 2014-04-16 |
Family
ID=43593360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009158462A Expired - Fee Related JP5471087B2 (ja) | 2009-07-03 | 2009-07-03 | 多層配線基板及び多層配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5471087B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6662463B2 (ja) * | 2016-09-21 | 2020-03-11 | 日本電気株式会社 | 接続構造及び回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01108967U (ja) * | 1988-01-18 | 1989-07-24 | ||
JPH06232562A (ja) * | 1993-01-29 | 1994-08-19 | Mitsubishi Electric Corp | プリント配線板及びそのプリント配線板の生産方法 |
JP4880360B2 (ja) * | 2006-05-23 | 2012-02-22 | 株式会社リコー | プリント配線板 |
JP2008091707A (ja) * | 2006-10-03 | 2008-04-17 | Toshiba Corp | 配線基板装置とその伝送特性補正方法 |
-
2009
- 2009-07-03 JP JP2009158462A patent/JP5471087B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011014759A (ja) | 2011-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5122932B2 (ja) | 多層配線基板 | |
US20050082671A1 (en) | Ball grid array resistor network | |
CN108684155B (zh) | 印制电路板中埋入电阻的方法 | |
JP4818888B2 (ja) | 抵抗素子を内蔵するプリント配線板の製造法 | |
EP1951012B1 (en) | Method of manufacturing a wiring board including electroplating | |
TWI581686B (zh) | 電路板及其制法 | |
KR100752017B1 (ko) | 인쇄회로기판의 제조방법 | |
JP5471087B2 (ja) | 多層配線基板及び多層配線基板の製造方法 | |
JP3770895B2 (ja) | 電解めっきを利用した配線基板の製造方法 | |
KR100693145B1 (ko) | 인쇄회로기판의 제조방법 | |
JP2002076636A (ja) | 配線基板及び配線基板の製造方法 | |
JP2017143099A (ja) | 配線構造体、回路基板及び配線構造体の製造方法 | |
JP5370883B2 (ja) | 配線基板 | |
JP5565951B2 (ja) | 配線基板およびその製造方法 | |
JP2009141301A (ja) | 抵抗素子内蔵プリント配線板 | |
JP2010519769A (ja) | 高速メモリパッケージ | |
JP2014229865A (ja) | プリント配線基板、および電子装置 | |
JP3582645B2 (ja) | 立体形配線板の製造方法 | |
US20050062587A1 (en) | Method and structure of a substrate with built-in via hole resistors | |
JP5835732B2 (ja) | 配線基板 | |
KR101313155B1 (ko) | 인쇄회로기판의 도금방법 및 이를 이용한 연성 인쇄회로기판의 제조방법 | |
JP4962175B2 (ja) | プリント配線板 | |
JP5157583B2 (ja) | ビルドアップ多層配線基板の製造方法 | |
JP2009290044A (ja) | 配線基板 | |
JP2004040032A (ja) | 配線基板及び配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5471087 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |