JP5459259B2 - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP5459259B2
JP5459259B2 JP2011093076A JP2011093076A JP5459259B2 JP 5459259 B2 JP5459259 B2 JP 5459259B2 JP 2011093076 A JP2011093076 A JP 2011093076A JP 2011093076 A JP2011093076 A JP 2011093076A JP 5459259 B2 JP5459259 B2 JP 5459259B2
Authority
JP
Japan
Prior art keywords
application
burn
execution unit
semiconductor integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011093076A
Other languages
English (en)
Other versions
JP2012225748A (ja
Inventor
真一 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011093076A priority Critical patent/JP5459259B2/ja
Publication of JP2012225748A publication Critical patent/JP2012225748A/ja
Application granted granted Critical
Publication of JP5459259B2 publication Critical patent/JP5459259B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

本発明は、ダイナミックバーンイン検査工程を含んだ半導体集積回路装置の製造方法に関する。
従来より、ICやLSI等の半導体集積回路装置の製品に対してバーンインを実行することにより、製品のトグル率の向上を狙った方法が例えば特許文献1、2で提案されている。なお、トグル率とは、例えばトランジスタのオン/オフ等のように、状態が「1」から「0」に、あるいは、「0」から「1」に変化した割合であり、トグル率が高いほど製品の信頼性が高い。
ここで、バーンイン試験とは、製品に対して温度と電圧の負荷を掛けることにより、製品の初期不良を事前に低減させる方法であり、スクリーニング試験のなかでも初期不良検出に最も有効な試験の一つである。また、バーンインの中でも「ダイナミックバーンイン」は高温下でデバイスを動作させて行う方法であり、市場での使用状態に近づけたスクリーニング試験である。
そして、特許文献1では、テスト用のプログラムが半導体装置のメモリに予め記憶されており、バーンイン時、CPUとメモリの間ではテスト用のプログラムに基づいて通常動作と同様の動作を行わせる方法が提案されている。
また、特許文献2では、半導体集積回路のROMに格納されたプログラムを実行することによりマイコンを動作させてバーンインテストを行うと共に、スキャンセルによるスキャンチェーンによって実行するスキャンを用いてバーンインテストを行うことにより、テスト対象から漏れるレジスタを無くす方法が提案されている。
特開2006−138645号公報 特開2002−340988号公報
しかしながら、上記の特許文献1、2では、バーンインにおける検査条件(例えば、検査プログラム等で使用している検査パターン等)とユーザが実際に製品を動作させる動作条件とは必ずしも一致していない。このため、バーンイン後で行う検査において初期不良の検出率を確保できず、良品と判定された製品が市場において誤動作する可能性がある。
本発明は上記点に鑑み、バーンイン中のトグル率を向上させることにより、バーンイン後で行う検査において初期不良の検出率を上げることができる半導体集積回路装置の製造方法を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、複数のアプリケーションのうちのいずれかを実行するアプリケーション実行部(20)と、複数のアプリケーションのうちのいずれかの実行に応じていずれかが動作する複数の回路ブロック(40)と、書き換え可能なデータ記憶手段(33)を含んだバーンイン実行部(30)と、を備えた半導体集積回路装置の製造方法であって、以下の点を特徴としている。
まず、アプリケーション実行部(20)に複数のアプリケーションのうちのいずれかを実行させる第1工程を行う。次に、複数の回路ブロック(40)のうち第1工程で実行中のアプリケーションによって動作している回路ブロック(40)の動作状態とアプリケーション実行部(20)の動作状態との各データをデータ記憶手段(33)に記憶する第2工程を行う。
続いて、第1工程でアプリケーション実行部(20)が実行していたアプリケーションと同一のアプリケーションをバーンイン実行部(30)に実行させることにより、複数の回路ブロック(40)のうち同一のアプリケーションによって動作する回路ブロック(40)に対してバーンイン動作を行わせる第3工程を行う。第3工程後、第2工程でデータ記憶手段(33)に記憶したデータに基づいてアプリケーション実行部(20)および複数の回路ブロック(40)を元の動作状態に復帰させる第4工程を行う。
そして、本発明は上記の第1工程から第4工程までを、複数のアプリケーション毎に複数繰り返すダイナミックバーンイン検査工程を含んでいることを特徴とする。
このように、アプリケーション実行部(20)が実行していたアプリケーションと同一のアプリケーションをバーンイン実行部(30)に実行させると共に、当該アプリケーションによって動作する回路ブロック(40)に対してバーンイン動作を行わせているので、ユーザが実際に製品を動作させる際のトグル率を向上させることができる。したがって、バーンイン後で行う検査において初期不良の検出率を上げることができる
請求項2に記載の発明では、バーンイン実行部(30)として、複数のアプリケーションのそれぞれの実行時間を計測するタイマ(34)が備えられたものを用いる。そして、タイマ(34)で計測したアプリケーションの実行時間が所定時間に達すると、バーンイン実行部(30)によって第1工程から第2工程に移行させることを特徴とする。このように、第1工程から第2工程への移行をタイマ(34)の計測によって管理することができる。
請求項3に記載の発明では、請求項2に記載の発明において、所定時間を複数のアプリケーション毎にタイマ(34)に設定していることを特徴とする。これによると、実行時間が短いアプリケーションについては、アプリケーションの実行中に所定時間の計測が終了するようにタイマ(34)の計測時間を設定することができる。これにより、アプリケーションの実行中に第1工程から第2工程に移行させることができる。
請求項4に記載の発明では、外部からの移行指令に従って、バーンイン実行部(30)によって第1工程から第2工程に移行させることを特徴とする。このように、第1工程から第2工程への移行を外部からの移行指令に従って管理することができる。
請求項5に記載の発明では、請求項4に記載の発明において、移行指令を受けるための専用端子(80)を備えた半導体集積回路装置の製造方法であって、専用端子(80)を介して移行指令を受けると、バーンイン実行部(30)によって第1工程から第2工程に移行させることを特徴とする。このように、専用端子(80)への移行指令に従って第1工程から第2工程に移行させることができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態に係る半導体集積回路装置としてのICの構成図である。 ダイナミックバーンイン検査工程の流れを示した図である。 本発明の第2実施形態に係る半導体集積回路装置としてのICの構成図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
(第1実施形態)
以下、本発明の第1実施形態について図を参照して説明する。本実施形態に係る半導体集積回路装置であるICは、予め設定されたアプリケーションを実行するものであり、様々な電子機器に採用されるものである。
図1は、本実施形態に係るIC10の構成図である。この図に示されるように、IC10は、アプリケーション実行部20、バーンイン実行部30、アプリリソース40、およびモードセレクト50を備えており、各々がデータ・アドレスバス等のバス60に接続された構成になっている。
アプリケーション実行部20は、複数のアプリケーション(テスト用ではなく実際にシステムにより動作するアプリケーションソフト)のうちのいずれかを実行する部分であり、CPU21、ROM22、および書き換え可能なRAM23を備えている。ROM22にはアプリケーションを実行するためのプログラムが予め記憶され、CPU21がRAM23を利用して各プログラムを実行する。
アプリケーション実行部20がアプリケーションを実行する際には、当該アプリケーションの実行に必要な回路ブロックを動作させる。この「アプリケーションの実行に必要な回路ブロック」がアプリリソース40である。IC10には様々なアプリケーションを実行するための複数の回路ブロックが設けられており、アプリリソース40はアプリケーション実行部20が実行する複数のアプリケーションのうちのいずれかの実行に応じて動作するいずれかの回路ブロックに相当する。すなわち、アプリリソース40は、アプリケーション毎に動作する複数の回路ブロックである。図1では、複数の回路ブロックをまとめて「アプリリソース40」としている。
バーンイン実行部30は、アプリケーション実行部20が実行していたアプリケーションを実行する検査用ハードウエアであり、CPU31、ROM32、書き換え可能なRAM33、およびタイマ34を備えている。ROM32には例えばバーンイン動作プログラムが予め記憶されている。バーンイン時にはCPU31がアプリケーション実行部20のCPU31に対してHALT(システムの停止)等を指令する。
このバーンイン実行部30は、IC10の製造時においてバーンイン試験の際に動作する部分であり、IC10が製品として完成した後に動作することはない。
なお、アプリケーション実行部20のROM22およびRAM23とバーンイン実行部30のROM32およびRAM33とはアドレス空間が異なるので、これらはHALTされない。
タイマ34は、バーンイン実行部30はアプリケーションの実行が開始されてからバーンイン動作に移行するまでの所定時間を計測するものである。タイマ34が所定時間を計測するとIC10に設けられたAND回路70にモード信号(バーンイン動作=「1」)を出力する。モード信号はいわゆる割り込みのための信号である。所定時間は、複数のアプリケーション毎にタイマ34に設定されている。
モードセレクト50は、アプリケーションの実行中にバーンイン動作に移行するためにアプリリソース40の所定の状態を監視する部分である。例えば所定の状態の初期条件は固定されているが、その後は時間変化や組み合わせ変化等を所定の状態としてモードセレクト50に設定できる。
アプリケーションの実行中にアプリリソース40が所定の状態になると、AND回路70に状態移行を示す信号(例えば「1」)が出力される。一方、バーンイン動作を行わせるためのモード信号(バーンイン動作=「1」)がタイマ34からAND回路70に入力されると、AND回路70はバーンイン実行部30のCPU31に状態の監視信号を出力する。アプリケーション実行部20がこの監視信号を入力したタイミングでバーンイン実行部30がバーンイン動作を開始するようになっている。
以上が、本実施形態に係るIC10の構成である。上記のIC10は、上述のように何らかの電子機器に搭載された状態で使用される。
次に、IC10の製造方法について説明する。特に、半導体プロセス等によりIC10を製造した後もしくはIC10を製造して電子機器に搭載した後に出荷前に行うバーンイン試験について、図2を参照して説明する。図2は、ダイナミックバーンイン検査工程の流れを示した図である。
バーンイン試験には、所定の専用装置を用いる。本実施形態で行うバーンイン試験は、高温状態だけでなく、電気的ストレス印加および動作を行うダイナミックバーンイン検査工程に相当する。
はじめに、IC10に対して電源を投入する。続いて、バーンインモードにおいて、IC10のアプリケーション実行部20によるアプリケーション動作が開始する(第1工程)。まず、図2に示されるように、「アプリ1」が動作する。このアプリ1の動作により、所定の状態を監視する。「所定の状態」の初期条件は固定されており、AND回路70に状態移行を示す信号(=「1」)が入力される。
なお、この後に次々とアプリケーションを実行する際にはモードセレクト50によってそれぞれの所定の状態を監視することができる。すなわち、モードセレクト50によって所定の状態を任意に設定することができる。
また、アプリ1の実行時間すなわちタイマ34が計測する所定時間は「T1」であり、タイマ34で計測したアプリケーションの実行時間がアプリ1の所定時間に対応するT1に達すると、タイマ34からAND回路70にモード信号(=1)が入力される。これにより、AND回路70から出力される状態の監視信号が「1」となり、バーンイン実行部30によるバーンイン動作に移行する。すなわち、タイマ34の時間計測が完了すると、バーンイン実行部30によって次の工程(第2工程)に移行する。
続いて、バーンイン実行部30のCPU31は上記の監視信号(=1)を入力すると、バーンイン実行部30の動作が始まる。具体的には、バーンイン実行部30のCPU31がアプリケーション実行部20のCPU21をHALT等で停止する。また、バーンイン実行部30は、アプリ1によって動作しているアプリリソース40の動作状態とアプリケーション実行部20の動作状態との各データをバーンイン実行部30のRAM33に記憶する(第2工程)。つまり、バーンイン実行部30は、アプリ1によるこれまでの動作状態を一時的に保管する。
この後、バーンイン実行部30は専用バーンイン動作を行う。アプリ1に対応するバーンイン動作が図2に示される「バーンイン1」である。すなわち、バーンイン実行部30は、アプリケーション実行部20が実行していたアプリ1と同一のアプリケーションを実行することにより、アプリリソース40において同一のアプリケーションによって動作する回路ブロックに対してバーンイン動作を行わせる(第3工程)。
バーンイン動作は、RAM33に一時保管したアプリ1の動作状態のデータを用いてアプリ1で動作していた回路ブロックに対してデータ組み合わせ動作を行うものであり、実動作でのトグル率を確保するための動作である。これにより、アプリ1によって実際に動作するアプリリソース40(回路ブロック)に対して、データの組み合わせの中でのストレス印加を行うことができ、IC10の実使用に合った検査を行うことができる。
バーンイン1の動作が完了すると、アプリ1の保管データの復帰を行う。すなわち、バーンイン実行部30は、RAM33に記憶したアプリ1の動作状態のデータに基づいてアプリケーション実行部20およびアプリリソース40(回路ブロック)を元の動作状態に復帰させる(第4工程)。これにより、図2に示されるように、アプリ1動作の最終状態はアプリ2動作の開始状態に移行する。このとき、「アプリ2」の実行時においてバーンイン動作への状態移行の条件を決め、モードセレクト50に設定する。
続いて、IC10のアプリケーション実行部20によるアプリ2の動作が開始する(第1工程)。そして、この第1工程から第4工程までをアプリ2に対して実行する。ここで、図2に示されるように、アプリ2に対応する所定時間は「T2」である。したがって、タイマ34の計測時間がT2に達すると、第1工程から第2工程に移行する。
上記のように、第1工程から第4工程までの一連の工程を複数のアプリケーション毎に複数繰り返す。すなわち、アプリ2のバーンイン動作が完了すれば、アプリ2動作の最終状態はアプリ3動作の開始状態に移行する。この後、図2に示されるように、アプリ3の実行(所定時間;T3)およびバーンイン動作を行う。このように、アプリケーションの実行とバーンイン動作とを繰り返し行う。
こうして、IC10もしくはIC10を含んだ電子機器のダイナミックバーンイン検査工程が完了する。この後、他の不良検査等の所定の検査を行い、良品と判定すれば出荷を行うこととなる。
以上説明したように、本実施形態では、ダイナミックバーンイン検査工程において、アプリケーション実行部20が実行していたアプリケーションと同一のアプリケーションをバーンイン実行部30に実行させることが特徴となっている。これにより、アプリケーションによって動作するアプリリソース40に対してバーンイン実行部30が様々なデータの組み合わせによるバーンイン動作を行わせるので、ユーザが実際にIC10を含んだ製品を動作させる際のトグル率を向上させることができる。したがって、バーンイン後で行う検査において初期不良の検出率を上げることができる
また、実際のアプリケーションの実行中(第1工程)にバーンイン動作(第2工程)への移行を、タイマ34による所定時間の計測によって管理している。そして、本実施形態では所定時間をアプリケーション毎に設定しているので、各アプリケーションの実行中にそれぞれバーンイン動作に移行させることができる。したがって、実行時間が短いアプリケーションについては、アプリケーションの実行終了後に所定時間の計測が終了するようなことはなく、アプリケーションの実行中に確実にバーンイン動作に移行させることができる。
なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、アプリリソース40が特許請求の範囲の「複数の回路ブロック」に対応し、バーンイン実行部30のRAM33が特許請求の範囲の「データ記憶手段」に対応する。
(第2実施形態)
本実施形態では、第1実施形態と異なる部分について説明する。第1実施形態では、第1工程から第2工程への移行すなわち割り込みをタイマ34の所定時間の計測によって行っていたが、本実施形態ではこれを外部からの移行指令によって行うことが特徴となっている。
図1は、本実施形態に係るIC10の構成図である。この図に示されるように、本実施形態では、IC10は移行指令としてモード信号(バーンイン動作=「1」)が入力される専用端子80を備えている。この専用端子80はAND回路70に接続されている。なお、本実施形態では外部からの指令によってバーンイン動作に移行するようにしているため、バーンイン実行部30にはタイマ34は設けられていない。
専用端子80は、移行指令を出す外部装置に接続されている。そして、複数のアプリケーション毎に、外部装置がアプリケーションの実行中に専用端子80を介して移行指令すなわちモード信号をIC10に入力する。これにより、第1工程から第2工程に移行させる。外部装置は、アプリケーション毎に移行指令を出す。
以上のように、IC10に専用端子80を設け、この専用端子80から移行指令を受けることでダイナミックバーンイン検査工程における第1工程から第2工程への移行を管理することができる。この場合、外部からの指令によってバーンイン動作への移行が可能となるので、IC10に予めタイマ34を設ける必要がなく、移行指令の条件等の設定の自由度も増やすことができる。
(他の実施形態)
上記各実施形態で示されたIC10の構成は一例であり、上記で示した構成に限定されることなく、本発明を実現できる他の構成とすることもできる。例えば、半導体集積回路装置としてIC10を例に説明したが、LSI等の大規模集積回路に適用することもできる。
また、第1実施形態では、所定時間はアプリケーション毎に異なっているが、これは所定時間の設定の一例である。したがって、所定時間がアプリケーション毎に同じであっても良い。これは、第2実施形態において専用端子80に外部指令を入力するタイミングについても言える。すなわち、専用端子80が外部指令を受けるタイミングはアプリケーション毎に異なっていても良いし、アプリケーション毎に同じでも良い。
10 IC
20 アプリケーション実行部
30 バーンイン実行部
33 RAM
34 タイマ
40 アプリリソース
80 専用端子

Claims (5)

  1. 複数のアプリケーションのうちのいずれかを実行するアプリケーション実行部(20)と、
    前記複数のアプリケーションのうちのいずれかの実行に応じていずれかが動作する複数の回路ブロック(40)と、
    書き換え可能なデータ記憶手段(33)を含んだバーンイン実行部(30)と、
    を備えた半導体集積回路装置の製造方法であって、
    前記アプリケーション実行部(20)に前記複数のアプリケーションのうちのいずれかを実行させる第1工程と、
    前記複数の回路ブロック(40)のうち前記第1工程で実行中のアプリケーションによって動作している回路ブロック(40)の動作状態と前記アプリケーション実行部(20)の動作状態との各データを前記データ記憶手段(33)に記憶する第2工程と、
    前記第1工程で前記アプリケーション実行部(20)が実行していたアプリケーションと同一のアプリケーションを前記バーンイン実行部(30)に実行させることにより、前記複数の回路ブロック(40)のうち前記同一のアプリケーションによって動作する回路ブロック(40)に対してバーンイン動作を行わせる第3工程と、
    前記第3工程後、前記第2工程で前記データ記憶手段(33)に記憶したデータに基づいて前記アプリケーション実行部(20)および前記複数の回路ブロック(40)を元の動作状態に復帰させる第4工程と、を含んでおり、
    前記第1工程から前記第4工程までを、前記複数のアプリケーション毎に複数繰り返すダイナミックバーンイン検査工程を含んでいることを特徴とする半導体集積回路装置の製造方法。
  2. 前記バーンイン実行部(30)として、前記複数のアプリケーションのそれぞれの実行時間を計測するタイマ(34)が備えられたものを用い、
    前記タイマ(34)で計測したアプリケーションの実行時間が所定時間に達すると、前記バーンイン実行部(30)によって前記第1工程から前記第2工程に移行させることを特徴とする請求項1に記載の半導体集積回路装置の製造方法。
  3. 前記所定時間を前記複数のアプリケーション毎に前記タイマ(34)に設定していることを特徴とする請求項2に記載の半導体集積回路装置の製造方法。
  4. 外部からの移行指令に従って、前記バーンイン実行部(30)によって前記第1工程から前記第2工程に移行させることを特徴とする請求項1に記載の半導体集積回路装置の製造方法。
  5. 前記移行指令を受けるための専用端子(80)を備えた半導体集積回路装置の製造方法であって、
    前記専用端子(80)を介して前記移行指令を受けると、前記バーンイン実行部(30)によって前記第1工程から前記第2工程に移行させることを特徴とする請求項4に記載の半導体集積回路装置の製造方法。
JP2011093076A 2011-04-19 2011-04-19 半導体集積回路装置の製造方法 Expired - Fee Related JP5459259B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011093076A JP5459259B2 (ja) 2011-04-19 2011-04-19 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011093076A JP5459259B2 (ja) 2011-04-19 2011-04-19 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012225748A JP2012225748A (ja) 2012-11-15
JP5459259B2 true JP5459259B2 (ja) 2014-04-02

Family

ID=47276079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011093076A Expired - Fee Related JP5459259B2 (ja) 2011-04-19 2011-04-19 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP5459259B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0341528A (ja) * 1989-07-10 1991-02-22 Fujitsu Ltd 計算機における診断装置
JP2002071744A (ja) * 2000-08-31 2002-03-12 Ando Electric Co Ltd バーンイン試験装置、試験方法及び記憶媒体
JP2002287956A (ja) * 2001-03-26 2002-10-04 Hitachi Ltd マイクロコンピュータ

Also Published As

Publication number Publication date
JP2012225748A (ja) 2012-11-15

Similar Documents

Publication Publication Date Title
JP5032395B2 (ja) テスト条件の生成方法およびテスト条件生成装置
JP2007322414A (ja) 半導体集積回路、記録媒体、テストデータ生成装置およびlsi試験装置
US10014074B2 (en) Failure analysis and repair register sharing for memory BIST
JP2008084461A (ja) テスト制御回路
JP2010092306A (ja) データ処理装置
CN103065689A (zh) 集成电路芯片和半导体存储器件
US8413102B2 (en) Vectorless IVD analysis prior to tapeout to prevent scan test failure due to voltage drop
JP4265934B2 (ja) スキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法
JP5459259B2 (ja) 半導体集積回路装置の製造方法
US8977513B2 (en) Reliability test with monitoring of the results
JP2008004940A (ja) 仮想テストが可能な半導体テストシステム及びその半導体テスト方法
JP2006286030A (ja) 半導体装置
JP2006349548A (ja) 組み込み自己検査回路
KR20160035531A (ko) 자체 진단 기능이 내장된 반도체 소자를 시험하는 장치
JP5796404B2 (ja) 半導体回路及びテスト方法
JP7482617B2 (ja) 検査装置、検査システム、及び検査方法
JP2013030056A (ja) 半導体集積回路装置
KR101547149B1 (ko) 장애 처리가 용이한 번인 테스트 시스템
JP2005043202A (ja) 故障検出装置および故障検出方法
JP5254898B2 (ja) 半導体検査方法
JP2009008410A (ja) 半導体テスト装置
Kerkhoff et al. Linking aging measurements of health-monitors and specifications for multi-processor SoCs
TW202147112A (zh) 用於測試積體電路的方法及系統
Harutyunyan et al. Functional Safety Compliant Test & Repair Framework for System-on-Chip Lifecycle Management
US7301361B2 (en) Logic circuit for board power-supply evaluation and board power-supply evaluating method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131230

R151 Written notification of patent or utility model registration

Ref document number: 5459259

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees