JP5459259B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP5459259B2 JP5459259B2 JP2011093076A JP2011093076A JP5459259B2 JP 5459259 B2 JP5459259 B2 JP 5459259B2 JP 2011093076 A JP2011093076 A JP 2011093076A JP 2011093076 A JP2011093076 A JP 2011093076A JP 5459259 B2 JP5459259 B2 JP 5459259B2
- Authority
- JP
- Japan
- Prior art keywords
- application
- burn
- execution unit
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
請求項2に記載の発明では、バーンイン実行部(30)として、複数のアプリケーションのそれぞれの実行時間を計測するタイマ(34)が備えられたものを用いる。そして、タイマ(34)で計測したアプリケーションの実行時間が所定時間に達すると、バーンイン実行部(30)によって第1工程から第2工程に移行させることを特徴とする。このように、第1工程から第2工程への移行をタイマ(34)の計測によって管理することができる。
以下、本発明の第1実施形態について図を参照して説明する。本実施形態に係る半導体集積回路装置であるICは、予め設定されたアプリケーションを実行するものであり、様々な電子機器に採用されるものである。
また、実際のアプリケーションの実行中(第1工程)にバーンイン動作(第2工程)への移行を、タイマ34による所定時間の計測によって管理している。そして、本実施形態では所定時間をアプリケーション毎に設定しているので、各アプリケーションの実行中にそれぞれバーンイン動作に移行させることができる。したがって、実行時間が短いアプリケーションについては、アプリケーションの実行終了後に所定時間の計測が終了するようなことはなく、アプリケーションの実行中に確実にバーンイン動作に移行させることができる。
本実施形態では、第1実施形態と異なる部分について説明する。第1実施形態では、第1工程から第2工程への移行すなわち割り込みをタイマ34の所定時間の計測によって行っていたが、本実施形態ではこれを外部からの移行指令によって行うことが特徴となっている。
上記各実施形態で示されたIC10の構成は一例であり、上記で示した構成に限定されることなく、本発明を実現できる他の構成とすることもできる。例えば、半導体集積回路装置としてIC10を例に説明したが、LSI等の大規模集積回路に適用することもできる。
20 アプリケーション実行部
30 バーンイン実行部
33 RAM
34 タイマ
40 アプリリソース
80 専用端子
Claims (5)
- 複数のアプリケーションのうちのいずれかを実行するアプリケーション実行部(20)と、
前記複数のアプリケーションのうちのいずれかの実行に応じていずれかが動作する複数の回路ブロック(40)と、
書き換え可能なデータ記憶手段(33)を含んだバーンイン実行部(30)と、
を備えた半導体集積回路装置の製造方法であって、
前記アプリケーション実行部(20)に前記複数のアプリケーションのうちのいずれかを実行させる第1工程と、
前記複数の回路ブロック(40)のうち前記第1工程で実行中のアプリケーションによって動作している回路ブロック(40)の動作状態と前記アプリケーション実行部(20)の動作状態との各データを前記データ記憶手段(33)に記憶する第2工程と、
前記第1工程で前記アプリケーション実行部(20)が実行していたアプリケーションと同一のアプリケーションを前記バーンイン実行部(30)に実行させることにより、前記複数の回路ブロック(40)のうち前記同一のアプリケーションによって動作する回路ブロック(40)に対してバーンイン動作を行わせる第3工程と、
前記第3工程後、前記第2工程で前記データ記憶手段(33)に記憶したデータに基づいて前記アプリケーション実行部(20)および前記複数の回路ブロック(40)を元の動作状態に復帰させる第4工程と、を含んでおり、
前記第1工程から前記第4工程までを、前記複数のアプリケーション毎に複数繰り返すダイナミックバーンイン検査工程を含んでいることを特徴とする半導体集積回路装置の製造方法。 - 前記バーンイン実行部(30)として、前記複数のアプリケーションのそれぞれの実行時間を計測するタイマ(34)が備えられたものを用い、
前記タイマ(34)で計測したアプリケーションの実行時間が所定時間に達すると、前記バーンイン実行部(30)によって前記第1工程から前記第2工程に移行させることを特徴とする請求項1に記載の半導体集積回路装置の製造方法。 - 前記所定時間を前記複数のアプリケーション毎に前記タイマ(34)に設定していることを特徴とする請求項2に記載の半導体集積回路装置の製造方法。
- 外部からの移行指令に従って、前記バーンイン実行部(30)によって前記第1工程から前記第2工程に移行させることを特徴とする請求項1に記載の半導体集積回路装置の製造方法。
- 前記移行指令を受けるための専用端子(80)を備えた半導体集積回路装置の製造方法であって、
前記専用端子(80)を介して前記移行指令を受けると、前記バーンイン実行部(30)によって前記第1工程から前記第2工程に移行させることを特徴とする請求項4に記載の半導体集積回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011093076A JP5459259B2 (ja) | 2011-04-19 | 2011-04-19 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011093076A JP5459259B2 (ja) | 2011-04-19 | 2011-04-19 | 半導体集積回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012225748A JP2012225748A (ja) | 2012-11-15 |
JP5459259B2 true JP5459259B2 (ja) | 2014-04-02 |
Family
ID=47276079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011093076A Expired - Fee Related JP5459259B2 (ja) | 2011-04-19 | 2011-04-19 | 半導体集積回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5459259B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0341528A (ja) * | 1989-07-10 | 1991-02-22 | Fujitsu Ltd | 計算機における診断装置 |
JP2002071744A (ja) * | 2000-08-31 | 2002-03-12 | Ando Electric Co Ltd | バーンイン試験装置、試験方法及び記憶媒体 |
JP2002287956A (ja) * | 2001-03-26 | 2002-10-04 | Hitachi Ltd | マイクロコンピュータ |
-
2011
- 2011-04-19 JP JP2011093076A patent/JP5459259B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012225748A (ja) | 2012-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5032395B2 (ja) | テスト条件の生成方法およびテスト条件生成装置 | |
JP2007322414A (ja) | 半導体集積回路、記録媒体、テストデータ生成装置およびlsi試験装置 | |
US10014074B2 (en) | Failure analysis and repair register sharing for memory BIST | |
JP2008084461A (ja) | テスト制御回路 | |
JP2010092306A (ja) | データ処理装置 | |
CN103065689A (zh) | 集成电路芯片和半导体存储器件 | |
US8413102B2 (en) | Vectorless IVD analysis prior to tapeout to prevent scan test failure due to voltage drop | |
JP4265934B2 (ja) | スキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法 | |
JP5459259B2 (ja) | 半導体集積回路装置の製造方法 | |
US8977513B2 (en) | Reliability test with monitoring of the results | |
JP2008004940A (ja) | 仮想テストが可能な半導体テストシステム及びその半導体テスト方法 | |
JP2006286030A (ja) | 半導体装置 | |
JP2006349548A (ja) | 組み込み自己検査回路 | |
KR20160035531A (ko) | 자체 진단 기능이 내장된 반도체 소자를 시험하는 장치 | |
JP5796404B2 (ja) | 半導体回路及びテスト方法 | |
JP7482617B2 (ja) | 検査装置、検査システム、及び検査方法 | |
JP2013030056A (ja) | 半導体集積回路装置 | |
KR101547149B1 (ko) | 장애 처리가 용이한 번인 테스트 시스템 | |
JP2005043202A (ja) | 故障検出装置および故障検出方法 | |
JP5254898B2 (ja) | 半導体検査方法 | |
JP2009008410A (ja) | 半導体テスト装置 | |
Kerkhoff et al. | Linking aging measurements of health-monitors and specifications for multi-processor SoCs | |
TW202147112A (zh) | 用於測試積體電路的方法及系統 | |
Harutyunyan et al. | Functional Safety Compliant Test & Repair Framework for System-on-Chip Lifecycle Management | |
US7301361B2 (en) | Logic circuit for board power-supply evaluation and board power-supply evaluating method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131230 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5459259 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |