JP5458064B2 - 不揮発性半導体メモリ - Google Patents
不揮発性半導体メモリ Download PDFInfo
- Publication number
- JP5458064B2 JP5458064B2 JP2011155447A JP2011155447A JP5458064B2 JP 5458064 B2 JP5458064 B2 JP 5458064B2 JP 2011155447 A JP2011155447 A JP 2011155447A JP 2011155447 A JP2011155447 A JP 2011155447A JP 5458064 B2 JP5458064 B2 JP 5458064B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- data
- memory cell
- circuit
- cell array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
- G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/35—Material including carbon, e.g. graphite, grapheme
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
Description
先ず、実施形態に係る半導体記憶装置のメモリセルアレイの一例を説明しておく。
抵抗可変膜としては、まず広く研究、開発されている、ニッケル酸化物(NiO)を始めとした二元系金属酸化物や、ストロンチウムジルコニウム酸化物(SrZrO3)を始めとして多元系金属酸化物が挙げられる。しかし、金属酸化物は組成や結晶構造を制御して作製することが難しく、組成や結晶構造の制御性の低さに起因すると考えられる抵抗変化膜の電気特性不安定性やばらつきが大きく、再現性良く所望の電気特性を得ることが困難という欠点もある。
炭素系材料もまた抵抗変化層の候補として材料探索や作製方法の検討がなされている。炭素系材料は、単一の炭素で構成されるため、組成の制御は比較的容易でプロセス条件の依存性が少なく、制御しやすいメリットがある。
しかし、炭素膜は高温高圧で作製しない限り、黒鉛、所謂、グラファイト構造が容易に形成されるため、電気抵抗率は低い。電気抵抗率が低すぎると、電気抵抗状態を変化させる際にメモリセルに流れる電流が大きくなり、消費電力も大きくなる。また抵抗状態の変化は、膜の炭素の結合状態(sp3結合とsp2結合)の違いに起因するとも考えられており、結合状態を変えるためには大電流が必要であることが予想され、抵抗変化に必要な電流の低減が困難である可能性がある。
一方、同じ炭素系膜の中でも炭素系ナノマテリアルもまた、抵抗変化メモリ素子の一候補である。炭素系ナノマテリアルとは、カーボンナノチューブ、フラーレン、その他の立体構造を有する炭素材料の総称である。この炭素系ナノマテリアルを積層した層では、均質膜として形成されるバルク膜と異なり、微細チューブが積み上げられた間隙の多い立体構造であるが故に、電流パスが空間的に制限される。従って、炭素系ナノマテリアル自体が導電体であっても、炭素系ナノマテリアル層を流れる電流は少なく、炭素系ナノマテリアル層の電気抵抗状態を変化させる際に必要な電流を下げることが可能である。
詳細な炭素系ナノマテリアル層の抵抗変化のメカニズムは明らかではないが、上述のような炭素系ナノマテリアル特有の電流制限機構により、炭素系ナノマテリアルを使った抵抗変化型メモリは、電気抵抗状態を変化させる際に必要な電流を低減できる可能性があるため、注目を集めている。
上述のような理由から、抵抗可変膜として、炭素系ナノマテリアルを使うことが望ましい。
また、下部電極、上部電極に関しては、熱に強く、且つ、抵抗値の低い材料が望ましく、例えばタングステン(W)、チタン(Ti)、窒化タングステン(WN)、窒化チタン(TiN)、タングステンシリサイド(WSi)、ニッケルシリサイド(NiSi)、コバルトシリサイド(CoSi)等を用いることができる。
この半導体記憶装置は、データを記憶するデータ記憶部10、外部入力された情報データから書込データを生成するエンコーダ20、並びに、データ記憶部10に対して書込データが書き込まれたかを判定する書込判定回路であるセット判定回路30を備える。
始めに、ステップS11では、エンコーダ20が、外部から入力された情報データDiからパリティデータを含む書込データDwを生成する。この書込データDwは、エンコーダ20からデータ記憶部10の書込回路WRCに送信される。
以上によって、メモリセルアレイMAへのデータ書き込みが完了する。
始めに、ステップS21では、データ記憶部10の読出回路RDCが、メモリセルアレイMAが保持する記憶データを読み出し、読出データDrとしてスイッチ部50に送信する。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
Claims (6)
- 複数のメモリセルからなるメモリセルアレイ、並びに、当該メモリセルアレイに対して書込データの書込動作を実行する書込回路を有するデータ記憶部と、
情報データから前記書込データを生成した上で前記書込回路に前記メモリセルアレイに対する当該書込データの書込動作を実行させるエンコーダと、
規定回数内の前記書込動作によって前記メモリセルアレイに対する前記書込データの書き込みの成功又は失敗を判定し、失敗の場合、前記書込データを反転させた新たな書込データを生成した上で前記書込回路に前記メモリセルアレイに対して当該新たな書込データの書込動作を実行させる書込判定回路と、
前記書込判定回路による判定が失敗であった場合、前記メモリセルから読み出された読出データを反転させた新たな読出データを生成するスイッチ回路と、
前記メモリセルアレイから読み出された前記読出データを前記スイッチ回路を介して入力した上で当該読出データから前記情報データを復元するデコーダと
を備えることを特徴とする不揮発性半導体メモリ。 - 一の前記書込データの長さは、前記書込動作の際に、所定ビット数のエラーが一定程度現れるビット長に基づいて予め設定される
ことを特徴とする請求項1記載の不揮発性半導体メモリ。 - 前記書込判定回路の判定結果は、前記データ記憶部に記録される
ことを特徴とする請求項1又は2記載の不揮発性半導体メモリ。 - 前記書込判定回路の判定結果は、当該判定結果に基づいて生成されたパリティ情報が付加された上で記録される
ことを特徴とする請求項1〜3のいずれか1項記載の不揮発性半導体メモリ。 - 前記メモリセルが1つ以上の抵抗可変膜を具備しており、前記抵抗可変膜の抵抗状態変化において、低抵抗状態から高抵抗状態、若しくは、高抵抗状態から低抵抗状態のどちらか一方の変化が、他方に比べて困難である
ことを特徴とする請求項1〜4のいずれか1項記載の不揮発性半導体メモリ。 - 前記抵抗可変膜が、カーボンナノチューブ、フラーレン、その他の立体構造を有する炭素材料である炭素系ナノマテリアルからなる
ことを特徴とする請求項5記載の不揮発性半導体メモリ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011155447A JP5458064B2 (ja) | 2011-07-14 | 2011-07-14 | 不揮発性半導体メモリ |
US13/544,412 US8711604B2 (en) | 2011-07-14 | 2012-07-09 | Non-volatile semiconductor memory and data processing method in non-volatile semiconductor memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011155447A JP5458064B2 (ja) | 2011-07-14 | 2011-07-14 | 不揮発性半導体メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013020683A JP2013020683A (ja) | 2013-01-31 |
JP5458064B2 true JP5458064B2 (ja) | 2014-04-02 |
Family
ID=47691978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011155447A Active JP5458064B2 (ja) | 2011-07-14 | 2011-07-14 | 不揮発性半導体メモリ |
Country Status (2)
Country | Link |
---|---|
US (1) | US8711604B2 (ja) |
JP (1) | JP5458064B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180020006A (ko) * | 2016-08-17 | 2018-02-27 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
US11175988B2 (en) | 2020-03-27 | 2021-11-16 | Winbond Electronics Corp. | Memory storage device and data access method |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2664236B2 (ja) | 1989-02-01 | 1997-10-15 | 富士通株式会社 | 半導体記憶装置 |
US6700827B2 (en) * | 2001-02-08 | 2004-03-02 | Integrated Device Technology, Inc. | Cam circuit with error correction |
JP3914839B2 (ja) | 2002-07-11 | 2007-05-16 | エルピーダメモリ株式会社 | 半導体記憶装置 |
JP5121859B2 (ja) * | 2003-09-12 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 記憶装置 |
JP4907847B2 (ja) * | 2004-03-17 | 2012-04-04 | オンセミコンダクター・トレーディング・リミテッド | メモリ |
JP2006048777A (ja) * | 2004-08-02 | 2006-02-16 | Toshiba Corp | Nandフラッシュメモリおよびデータ書き込み方法 |
JP4700562B2 (ja) * | 2006-05-18 | 2011-06-15 | 株式会社バッファロー | データ記憶装置およびデータ記憶方法 |
JP2008052867A (ja) * | 2006-08-28 | 2008-03-06 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
WO2008133087A1 (ja) * | 2007-04-17 | 2008-11-06 | Nec Corporation | 半導体記憶装置及びその動作方法 |
JP4719236B2 (ja) * | 2008-03-21 | 2011-07-06 | 株式会社東芝 | 半導体記憶装置及び半導体記憶システム |
JP2009295252A (ja) * | 2008-06-06 | 2009-12-17 | Nec Electronics Corp | 半導体記憶装置及びそのエラー訂正方法 |
KR101513714B1 (ko) * | 2008-07-09 | 2015-04-21 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
JP5259343B2 (ja) | 2008-10-31 | 2013-08-07 | 株式会社東芝 | メモリ装置 |
JP5284069B2 (ja) * | 2008-12-11 | 2013-09-11 | 株式会社東芝 | メモリシステム及びメモリアクセス方法 |
JP2010244607A (ja) * | 2009-04-03 | 2010-10-28 | Elpida Memory Inc | 半導体記憶装置 |
JP4951044B2 (ja) * | 2009-08-28 | 2012-06-13 | 株式会社東芝 | 不揮発性メモリ装置及びその製造方法 |
JP4901930B2 (ja) * | 2009-09-17 | 2012-03-21 | 株式会社東芝 | 不揮発性半導体記憶装置とその製造方法 |
JP5600963B2 (ja) * | 2010-02-22 | 2014-10-08 | 富士通株式会社 | 不揮発性記憶装置、及びデータ初期化方法 |
-
2011
- 2011-07-14 JP JP2011155447A patent/JP5458064B2/ja active Active
-
2012
- 2012-07-09 US US13/544,412 patent/US8711604B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20130182488A1 (en) | 2013-07-18 |
US8711604B2 (en) | 2014-04-29 |
JP2013020683A (ja) | 2013-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9836349B2 (en) | Methods and systems for detecting and correcting errors in nonvolatile memory | |
JP5269151B2 (ja) | 半導体記憶装置 | |
JP6209646B2 (ja) | 不揮発性メモリのデータ管理方法およびシステム | |
KR101519626B1 (ko) | 반도체 메모리 장치 및 그것의 데이터 처리 방법 | |
US8848465B2 (en) | Memory devices including selective RWW and RMW decoding | |
US8560923B2 (en) | Semiconductor memory device | |
JP5569936B2 (ja) | 制御装置およびデータ記憶装置 | |
US9524210B1 (en) | Separating bits represented by a MLC in connection with ECC | |
CN105825896A (zh) | 存储器系统及操作该存储器系统的方法 | |
US10839929B2 (en) | Memory device | |
JP6510758B2 (ja) | リファレンスセルを含む不揮発性メモリ装置及びそれのデータ管理方法 | |
KR102016543B1 (ko) | 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법 | |
JP2016167326A (ja) | 半導体記憶装置 | |
US9336876B1 (en) | Soak time programming for two-terminal memory | |
JP5458064B2 (ja) | 不揮発性半導体メモリ | |
KR101791508B1 (ko) | 비휘발성 메모리 장치 | |
US10937495B2 (en) | Resistive memory apparatus and method for writing data thereof | |
JP2013069367A (ja) | 不揮発性半導体記憶装置 | |
KR101814476B1 (ko) | 비휘발성 메모리 장치 및 그 구동 방법 | |
US9502102B1 (en) | MLC OTP operation with diode behavior in ZnO RRAM devices for 3D memory | |
JP6330150B2 (ja) | 不揮発性半導体記憶装置とその書換方法 | |
US20200104219A1 (en) | Non-volatile storage system with program failure recovery | |
US9245622B1 (en) | Pre-conditioning two-terminal memory for increased endurance | |
KR101816642B1 (ko) | 에러 정정 회로, 이를 포함하는 비휘발성 메모리 장치 및 이의 구동 방법 | |
JP2013161486A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20130221 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130827 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20131120 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20131203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140110 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5458064 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |