JP5450397B2 - 半導体ウェハアセンブリの処理方法 - Google Patents

Description

（関連出願の説明）
本願は２００５年１月１１日出願の米国特許出願第１１/０３２，８８２号の一部継続出願である。

本発明は一般的に発光ダイオードおよびその製造方法に関する。

発光ダイオード（ＬＥＤ）は我々の日常生活において益々重要な役割を担っている。ＬＥＤは、携帯電話のごとき通信および他の分野、家電製品および他の電子装置、等々でユビキタスな存在である。近年、例えばビデオ表示、光情報記録、照明および医療機器、等々に利用する光電子技術のための窒化物系半導体材料（例：窒化ガリウム（ＧａＮ））の需要は劇的に増加した。従来の青色発光ダイオード（ＬＥＤ）はＧａＮ、ＡｌＧａＮ、ＩｎＧａＮおよびＡｌＩｎＧａＮのごとき半導体材料を使用して製造される。前述のタイプの発光装置の大部分の半導体層は電気的に非伝導性であるサファイア基板上にてエピタキシャルに形成される。サファイア基板は電気的に絶縁体であるため、ＬＥＤを通じて電流を流すために、電極をサファイア基板上に直接的に形成することができない。電極はｐ型半導体層およびｎ型半導体層に対して個別に直接的に接触し、ＬＥＤ装置を完成させる。しかしながら、そのような電極形態と、サファイア基板の電気的に非伝導性である特徴はＬＥＤ装置の利用を大きく限定する。例えば、ｐ電極からｎ電極に電流を流すには半透明コンタクトをｐ層上に形成しなければならない。この半透明コンタクトは内部反射と吸収作用によってＬＥＤ装置から発光される光の強度を減少させる。さらに、ｐ電極とｎ電極は光を妨害し、ＬＥＤ装置から発光される光の面積を縮小させる。加えて、サファイア基板は断熱材（熱絶縁体）であり、ＬＥＤ装置から発熱される熱は効果的に放熱されず、ＬＥＤ装置の性能を限定する。

図１はそのような従来型ＬＥＤを図示する。図示のように基板には参照番号“１”が付与されている。基板１はサファイア製である。基板１上にはバッファ層２が形成され、基板１とＧａＮとの間の格子不整合を減少させている。バッファ層２は基板１上でエピタキシャルに成長でき、ＡｌＮ、ＧａＮ、ＡｌＧａＮまたはＡｌＩｎＧａＮでよい。次に、ｎ型ＧａＮ系層３、多重量子井戸（ＭＱＷ）層４およびｐ型ＧａＮ層５が順番に形成される。ｎ型ＧａＮ系層３上に露出領域６を形成するためにエッチング法が利用される。導電性半透明被膜がｐ型ＧａＮ層５の上に設けられる。最後にｎ型電極９とｐ型電極８が選択された電極領域に形成される。電子とホールをＭＱＷ活性層４内にそれぞれ放射するため、このｎ型電極９はｐ型電極としてＬＥＤ装置の同一側に必要である。層４のホールと電子の放射再結合により光が発光される。しかし、このような従来型ＬＥＤ構造体の限界は、（１）ｐ型層５の上の半透明コンタクトは１００％の透明ではなく、層４から発光される光線を妨害し、（２）ｎ型電極からｐ型電極へと広がる（流れる）電流は電極の位置が原因で均質ではなく、（３）サファイアが断熱性であり、電気的に非伝導性であるためにＬＥＤ装置の利用中に熱が蓄積することである。

利用可能な発光領域を増加させるために縦型ＬＥＤ（以降“ＶＬＥＤ”）が開発されている。図２で示すように通常のＶＬＥＤは基板１０（通常はケイ素、ＧａＡｓまたはＧｅ）を有する。続いて、基板１０上には遷移金属多層１２、ｐ型ＧａＮ層１４、ＭＱＷ層１６およびｎ型ＧａＮ層１８が形成される。その後、ｎ型電極２０とｐ型電極２２は電極として選択された領域に形成される。

米国特許公報第２００４/０１３５１５８号は、（ａ）バッファ層をサファイア基板上に形成し、（ｂ）複数のマスクをそのバッファ層上に形成し（基板、バッファ層および複数のマスクは共同で基板装置を形成）、（ｃ）多層エピタキシャル構造体をその複数のマスク上に形成し（多層エピタキシャル構造体は活性層を含む）、その多層エピタキシャル構造体を抜き取り、（ｄ）その抜き取り後に多層エピタキシャル構造体の底面と接着する残留マスクを除去し、（ｅ）金属反射層を多層エピタキシャル構造体の底面に塗膜し、（ｆ）導電性基板をその金属反射層に接着し、（ｇ）ｐ型電極を多層エピタキシャル構造体の上面に取り付け、ｎ型電極をその導電性基板の底面に取り付けることによるＶＬＥＤ構造体を実現する１方法を示す。

米国特許公報第２００４/０１３５１５８号

本発明の１特徴によれば、発光ダイオードの製造方法は多層エピタキシャル構造体をキャリア基板上に形成し、少なくとも１層の金属層をその多層エピタキシャル構造体上に堆積（デポジット）し、そのキャリア基板を除去することを含む。

上記形態の適用は以下の一部を含むことができる。キャリア基板はサファイアでよい。金属層の堆積は基板上の構造体への金属層の接合又は接着を含まない。金属層の堆積は電解堆積、無電解堆積、ＣＶＤ（化学気相蒸着堆積）、ＭＯＣＶＤ（有機金属ＣＶＤ）、ＰＥＣＶＤ（プラズマ強化ＣＶＤ）、ＡＬＤ（原子層堆積）、ＰＶＤ（物理気相蒸着堆積）、蒸着、プラズマスプレー、またはこれらの組み合わせを利用する。この金属層は単層であっても多層であってもよい。多重金属層は、多層エピタキシャル構造体の下側の複合半導体層（例：ＧａＮ）が受ける応力（歪力）を制御させる。例えば、多層エピタキシャル構造体の上に堆積される初期金属層には、追加の半導体処理の歪力を吸収させ、クラッキング現象を回避させるために比較的に軟質である金属または合金が利用される。初期金属層上に堆積される追加金属層は比較的に硬質である金属または合金を含み、初期金属層の熱膨張に対処できるであろう。このような多重金属構造体では、異なる応力低減特性、熱補償特性、放熱特性および処理特性を達成するために個々の層の厚みと組成を多様化できる。金属層が多層である場合には、それらの層は異なる技術を利用して堆積できる。１実施形態では、最厚層は電解堆積または無電解堆積により堆積される。

本発明の別特徴によれば、発光ダイオードを製造する方法はキャリア基板を準備し、多層エピタキシャル構造体を堆積し、１以上の金属層をその多層エピタキシャル構造体上に堆積し、エッチングによって１以上のメサを形成し、１以上の非導電層を形成し、その非導電層の一部を除去し、少なくとも１層の金属層を堆積し、キャリア基板を除去することを含む。

前記形態の適用は以下の一部を含むことができる。金属層は同一または異なる組成を有し、様々な堆積技術で堆積することができる。キャリア基板除去は、レーザ、エッチング、研磨/ラッピングまたは化学物理研磨あるいはウェットエッチングその他により可能である。キャリア基板はサファイア、炭化ケイ素、ケイ素、ゲルマニウム、ＺｎＯまたはヒ化ガリウムでよい。多層エピタキシャル構造体はｎ型ＧａＮ層、ＩｎＧａＮ/ＧａＮ層を有した量子井戸およびｐ型ＡｌＧａＮ/ＧａＮ層でよい。多層エピタキシャル構造体上の１以上の金属層はインジウムスズ酸化物（ＩＴＯ）、Ａｇ、Ａｌ、Ｃｒ、Ｎｉ、Ａｕ、Ｐｔ、Ｐｄ、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮ、ＭＯ、Ｗ、耐火金属または合金、あるいはこれら材料の複合物でよい。任意にドープ処理された半導体層が多層エピタキシャル構造体と金属層との間で形成できる。このメサはポリマー（例：レジスト）あるいは硬質マスク（例：ＳｉＯ_２、Ｓｉ_３Ｎ_４、アルミニウム）を使用して形成できる。非導電層はＳｉＯ_２、Ｓｉ_３Ｎ_４、ダイヤモンド、非導電酸化金属またはセラミックあるいはこれら材料の複合物でよい。非導電層は単層であっても複数の非導電層（例：Ｓｉ_３Ｎ_４上のＳｉＯ_２）であってもよい。１形態では、非導電層は側壁パッシベーション層あるいはパッシベーション層である。非導電層の一部はリフトオフプロセスまたはドライエッチングにより除去され、マスク層を使用し、あるいはマスク層を使用せずに導電層を露出させる。導電層は１以上の金属層でよい。この１以上の金属層は、物理気相蒸着堆積（ＰＶＤ）、化学気相蒸着堆積（ＣＶＤ）、プラズマ強化ＣＶＤ（ＰＥＣＶＤ）、蒸着、イオンビーム堆積、電解堆積、無電解堆積、プラズマスプレーまたはインクジェット堆積により堆積できる。金属層はクロム（Ｃｒ）、プラチナ（Ｐｔ）、ニッケル（Ｎｉ）、銅、バリア金属材料（例：チッ化チタン、タングステン、チッ化タングステン、チッ化タンタル、モリブデン（Ｍｏ）、タングステン（Ｗ））上の銅または金属合金でよい。追加の金属層は電解メッキまたは無電解メッキで形成できる。追加金属層は銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、アルミニウム（Ａｌ）またはそれらの合金でよい。導電パッシベーション（金属層保護）層が堆積され、これは、金属、ニッケル（Ｎｉ）、クロム（Ｃｒ）、亜鉛（Ｚｎ）、金、ＰｔまたはＰｄでよい。パッシベーション層は、非導電酸化金属（酸化ハフニウム、酸化チタン、酸化タンタル）、二酸化ケイ素、チッ化ケイ素またはポリマー材料を含む。

１実施形態においては、Ａｇ/ＰｔまたはＡｇ/ＰｄまたはＡｇ/Ｃｒがミラー層として使用される。Ｎｉは電気メッキのためのシード層としての金のバリアとして使用される。ミラー層（例：Ａｇ、Ａｌ、Ｐｔ、Ｔｉ、Ｃｒ）が堆積され、続いて酸素を含むＴｉＮ、ＴａＮ、ＴｉＷＮあるいはＴｉＷが、Ｎｉ、ＣｕまたはＷ等の金属の電解堆積または無電解堆積に先立ってミラー層上に形成される。銅の電解堆積のためには、ＣＶＤ、ＭＯＣＶＤ、ＰＶＤ、ＡＬＤまたは蒸着プロセスによりシード層が堆積される。銅のシード材料の例はＷ、Ａｕ、ＣｕまたはＮｉであり、他にも存在する。

発光ダイオードの別製造方法では、製造プロセスはキャリア基板を準備するステップと、多層エピタキシャル構造体を堆積するステップと、その多層エピタキシャル構造体上に１以上の金属層を堆積するステップと、１以上のメサをエッチングするステップと、１以上の非導電層を形成するステップと、その非導電層の一部を除去するステップと、１以上の金属層を堆積するステップと、キャリア基板を取り除くステップとを含む。

上述の方法の適用は以下のものを部分的に含む。金属層は同一または異なる組および異なる厚みを有することができ、様々な堆積技術を利用して堆積できる。キャリア基板除去はレーザ、エッチング、研磨/ラッピングまたは化学機械研磨またはウェットエッチング、その他の技術で実行できる。キャリア基板はサファイアでよい。金属層の堆積は電解堆積（ＥＣＤ）または無電解堆積（ＥｌｅｓｓＣＤ）でよい。電解堆積または無電解堆積技術により金属層を堆積する前に、シード導電層のための任意のステップが採用される（例えば、銅やニッケルのＥＣＤの前に銅、ニッケルまたはタングステンのシード層が蒸着、スパッタリングまたはＣＶＤもしくはＭＯＣＶＤによって堆積される）。金属層の堆積は、例えばＣＶＤ、ＰＥＣＶＤ、ＰＶＤ、蒸着またはプラズマスプレーで実施できる。電極は多層構造体上に配置できる。１以上の追加金属層を元の金属層上に形成できる。

発光ダイオードの別な製造方法では、製造プロセスは、キャリア基板を準備するステップと、多層エピタキシャル構造体を堆積するステップと、１以上のメサをエッチングするステップと、１以上の非導電層を形成するステップと、その非導電層の一部を除去するステップと、１以上の金属層を堆積するステップと、キャリア基板を取り除くステップとを含む。

前述の方法の適用は以下の一部を含むことができる。その金属層は同一または異なる組成であり、様々な堆積技術を利用して堆積できる。キャリア基板の除去はレーザ、エッチング、研磨/ラッピングまたは化学機械研磨またはウェットエッチング、その他により実行できる。キャリア基板はサファイアでよい。金属層の堆積は電解堆積（ＥＣＤ）または無電解堆積（ＥｌｅｓｓＣＤ）でよい。電解堆積または無電解堆積技術により金属層を堆積する前に、シード導電層の堆積する任意のステップが採用される（例：銅またはニッケルのＥＣＤに先立って、銅、ニッケルまたはタングステンのシード層がまず蒸着、スパッタリングまたはＣＶＤもしくはＭＯＣＶＤで堆積される）。金属層の堆積はＣＶＤ、ＰＥＣＶＤ、ＰＶＤ、蒸着またはプラズマスプレーを含む技術で行われる。電極は多層構造体上に配置される。１以上の追加金属層が元の金属層上に形成され、下側の金属を保護する。

本発明の別な特徴によれば、発光ダイオードの製造方法は基板（例：サファイア基板）上に多層エピタキシャル構造体を堆積するステップと、その多層エピタキシャル構造体上に電解堆積または無電解堆積技術を使用してシード金属層上に金属層を堆積するステップと、蒸着、ＣＶＤまたはＰＶＤスパッタリングを使用して堆積された銅、ニッケル、タングステンまたはＰｄのシード層上に銅またはニッケルメッキを施すステップとを含む。このシード層はＴａＮ、ＴｉＮ、ＴｉＷＮ、ＴｉＷＯｘまたは窒化タングステンのバリア金属上に堆積され、（例えばレーザリフトオフ技術、ウェットエッチングまたはＣＭＰによって）基板が除去される。

１実施形態では、多層エピタキシャル構造体は金属メッキ層に結合された反射金属層と、その反射金属層に結合された非導電性パッシベーション層と、そのパッシペーション層に結合されたｐ型ＧａＮ層と、そのｐ型ＧａＮ層に結合された多重量子井戸（ＭＱＷ）層と、そのＭＱＷ層に結合されたｎ型ＧａＮ層と、そのｎ型ＧａＮ層に結合されたｎ型電極とを含む。

この金属層は単層または多層でよい。金属層が多層である場合には、異なる組成の複数の金属層が形成可能であり、これら金属層は異なる技術で堆積できる。１実施形態においては、最厚層は電解堆積または無電解堆積技術で堆積される。

１実施形態では、Ａｇ/Ｐｔ、Ａｇ/ＰｄまたはＡｇ/Ｃｒがミラー層として使用され、Ｎｉが銅メッキ用のシード層としての金のバリアとして使用される。ミラー層（例：Ａｇ、Ａｌ、Ｔｉ、Ｃｒ、Ｐｔ）が堆積され、続いて酸素を含むＴｉＮ、ＴａＮ、ＴｉＷＮまたはＴｉＷのごときバリア層が、ＢｉまたはＣｕのごとき金属の電解堆積または無電解堆積に先立ってミラー層上に形成される。銅の電解堆積のために、シード層がＡｕ、ＣｕまたはＮｉ等のＣＶＤ、ＭＯＣＶＤ、ＰＶＤ、ＡＬＤまたは蒸着プロセスによって堆積される。

本発明のさらに別な特徴によれば、発光ダイオードの製造はサファイア基板上に多層エピタキシャル構造体を堆積するステップを含む。その多層エピタキシャル構造体は多重量子井戸（ＭＱＷ）層を含む。さらに、その多層エピタキシャル構造体上に金属メッキ層を堆積するステップと、サファイア基板を除去するステップと、ｎ型電極を多層エピタキシャル構造体上に提供するステップとを含む。ｐ型電極はその金属メッキ層に結合され、あるいは金属メッキ層はｐ型電極として作用する。

前記の特徴の適用は以下の一部を含むことができる。金属メッキ層は電解堆積または無電解堆積技術で形成できる。金属メッキ層は無電解堆積およびサファイア基板のポリイミド層による保護でも形成できる。このサファイア基板はレーザリフトオフ（ＬＬＯ）技術により除去できる。多層エピタキシャル層は、金属メッキ層に結合された反射金属層と、その反射金属層に結合されたパッシベーション層と、そのパッシベーション層に結合されたｐ型ＧａＮ層と、ＭＱＷ層に結合されたｎ型ＧａＮ層と、そのｎ型ＧａＮ層に結合されたｎ型電極と、を有することができる。金属メッキ層はｐ型電極であるか、あるいは、金属メッキ層に結合されたｐ型電極を有する。別実施形態では、発光ダイオード（ＬＥＤ）装置用のＶＬＥＤ装置構造体は、サファイア基板上に多層エピタキシャル構造体を形成し（この多層エピタキシャル構造体は多重量子井戸（ＭＱＷ）活性層を含む）、金属層を多層エピタキシャル構造体上に堆積し、サファイア基板を除去し、多層エピタキシャル構造体表面上にｎ型電極を形成することで製造でき、その金属層はｐ型電極であるか、あるいは、その金属層に結合されたｐ型電極を有する。

金属層は単層であっても多層であってもよい。金属層が多層である場合には異なる組成の複数の金属層が形成でき、それらの層を異なる技術により堆積することが可能である。本発明の実施形態では最厚層は電解堆積または無電解堆積により堆積できる。

１実施形態においては、Ａｇ/Ｐｔ、Ａｇ/ＰｄまたはＡｇ/Ｃｒがミラー層として使用され、Ｎｉが銅メッキのシード層である金のバリアとして使用される。ミラー層（例：Ａｇ、Ａｌ、Ｔｉ、Ｃｒ、Ｐｔ）は堆積され、続いて、酸素を含むＴｉＮ、ＴａＮ、ＴｉＷＮまたはＴｉＷ等のバリアがミラー層の上に、ＮｉまたはＣｕ等の金属の電解堆積または無電解堆積処理に先立って形成される。銅の電解堆積のためにはＡｕ、Ｃｕ、Ｎｉ等によるＣＶＤ、ＭＯＣＶＤ、ＰＶＤ、ＡＬＤまたは蒸着プロセスによってシード層が堆積される。

さらに別な特徴によれば、ＶＬＥＤは一時的な基板上に形成された多層エピタキシャル層と、電解堆積または無電解堆積による堆積に先立って多層エピタキシャル層上に形成された金属メッキ層とを含む。任意にシード導電層が含まれる（例：銅またはニッケルのＥＣＤに先立って、まず蒸着、スパッタリングまたはＣＶＤもしくはＭＯＣＶＤにより堆積された銅、ニッケルまたはタングステンのシード層）。金属メッキ層の形成後に一時的な基板はレーザリフトオフ技術によって除去される。

１実施形態においては、Ａｇ/Ｐｔ、Ａｇ/ＰｄまたはＡｇ/Ｃｒがミラー層として使用され、Ｎｉは銅メッキのシード層としての金のバリアとして使用され、それらはバルク基板として使用される。ミラー層（例：Ａｇ、Ａｌ、Ｔｉ、Ｃｒ、Ｐｔ）が堆積され、続いて酸素を含むＴｉＮ、ＴａＮ、ＴｉＷＮまたはＴｉＷのごときバリア層が、ＮｉまたはＣｕのごとき金属の電解堆積または無電解堆積に先立って形成される。銅の電解堆積のためにはＡｕ、ＣｕまたはＮｉのＣＶＤ、ＭＯＣＶＤ、ＰＶＤ、ＡＬＤまたは蒸着プロセスによりシード層が堆積される。

別な特徴によれば、ＶＬＥＤは金属メッキ層と、その金属メッキ層に結合された反射金属層と、その反射金属層に結合されたパッシベーション層と、そのパッシベーション層に結合されたｐ型ＧａＮ層と、そのｐ型ＧａＮ層に結合された多重量子井戸（ＭＱＷ）層と、そのＭＱＷ層に結合されたｎ型ＧａＮ層と、そのｎ型ＧａＮ層に結合されたｎ型電極と、金属メッキ層に結合されたｐ型電極とを含む。

１実施形態では、Ａｇ/Ｐｔ、Ａｇ/ＰｄまたはＡｇ/Ｃｒがミラー層として使用され、Ｎｉが銅メッキのシード層としての金のバリアとして使用され、それらがバルク基板として利用される。ミラー層（例：Ａｇ、Ａｌ、Ｔｉ、Ｃｒ、Ｐｔ）が堆積され、続いて酸素を含むＴｉＮ、ＴａＮ、ＴｉＷＮまたはＴｉＷのごときバリア層が、ＮｉまたはＣｕのごとき金属の電解堆積または無電解堆積処理に先立って形成される。銅の電解堆積のためにはＡｕ、ＣｕまたはＮｉ等のＣＶＤ、ＭＯＣＶＤ、ＰＶＤ、ＡＬＤまたは蒸着プロセスによってシード層が堆積される。

本発明の利点は以下の一部を含みうることである。ウェハの接着は行われず、複雑で時間がかかり、１個単位のウェハ接着プロセスは、例えば物理気相蒸着堆積（ＰＶＤ）、化学気相蒸着堆積（ＣＶＤ）、プラズマ強化ＣＶＤ（ＰＥＣＶＤ）、蒸着、イオンビーム堆積、電解堆積、無電解堆積、プラズマスプレー堆積またはインクジェット堆積のごとき比較的に簡単な堆積プロセスにより置換される。ｎ型電極のための半透明コンタクトは不要である。なぜならｎ型ＧａＮの導電性は良好であり、その結果、さらに多量の光出力がＬＥＤ装置から発光されるからである。さらに、ＬＥＤの片側には１つの電極が必要とされるだけであるため、ＬＥＤ電極は光の妨害が少ない。加えて、電流はｎ型電極からｐ型電極に均質に流れ、ＬＥＤの性能を高める。さらに、金属基板はサファイア基板よりも良好に熱を放散するため、さらに多くの電流がＬＥＤの駆動に利用できる。本発明で得られるＬＥＤは小型であっても従来のＬＥＤに成り代われる。同一ＬＥＤサイズであれば、ＶＬＥＤからの光出力は同一駆動電流に対して従来のＬＥＤよりも大幅に大きい。また、多層金属基板は個々の金属層の厚みと組成を適宜設計して加工することでＧａＮ装置のクラッキング現象を防止し、所望の硬度と熱膨張係数を達成できる。

本発明のさらに別な実施形態は方法に関する。一般的にこの方法はウェハアセンブリ（構造体）を提供するステップを含む。この方法は、キャリア基板上に１以上の半導体ダイを堆積するステップと、金属基板の少なくとも一部を形成するためにこれら半導体ダイ上に１以上の金属層を形成するステップと、ウェハアセンブリからキャリア基板を除去するステップと、さらなる処理のために金属基板を介してウェハアセンブリを処理するステップとを含む。多層金属基板の層の厚みと組成は、続く処理時において、高温での半導体ダイのクラッキング現象を最小限とするように構成できる。

本発明のさらに別な実施形態は別方法に関する。一般的にこの方法はウェハアセンブリを提供するステップを含む。この方法はキャリア基板上にＶＬＥＤダイを堆積するステップと、金属基板の少なくとも一部を形成するためにＶＬＥＤダイ上に１以上の金属層を形成するステップと、ウェハアセンブリからキャリア基板を除去するステップと、さらなる半導体処理のために金属基板を介してウェハアセンブリを処理するステップとを含む。多層金属基板の層の厚みと組成は、続く処理時において、高温でのＶＬＥＤダイのクラッキング現象を最小限に抑えるように構成することができる。

本発明の前述の特徴の詳細な理解を促進するため、その一部を添付の図面で図示した本発明の実施例を説明する。しかしながら添付図面は本発明の一般例のみを図示したものであり、本発明の範囲を限定するものではない。それら実施例の細部は本発明の範囲内で変更が可能である。

本発明の他の特徴、技術的概念および目的のさらなる理解を図るため、図面を活用して以下の好適実施例を説明する。

従来技術による通常のＬＥＤを図示する。 従来技術によるＶＬＥＤを図示する。 ＶＬＥＤの典型的な製法を図示する。 ＶＬＥＤの典型的な製法を図示する。 ＶＬＥＤの典型的な製法を図示する。 ＶＬＥＤの典型的な製法を図示する。 ＶＬＥＤの典型的な製法を図示する。 ＶＬＥＤの典型的な製法を図示する。

以下の詳細な説明の理解は添付図面によりさらに促進されるであろう。

図３から図８にかけてＶＬＥＤの製造方法が図示されている。説明中、図面で使用される参照番号は本発明の製造方法の説明にも利用されている。

以下で説明するプロセスは、初期においてサファイア基板上に成長したＩｎＧａＮのＬＥＤの１実施例である。続いて電解堆積または無電解堆積がＬＥＤ装置の電気伝導性および熱伝導性のための厚いコンタクトを堆積するのに使用される。電解メッキまたは無電解メッキはウェハ接合の代わりに使用される。このプロセスは、光学特性、電気特性および熱特性を改善する目的でエピタキシ層の新ホスト基板への堆積に接合プロセスが用いられていた全ての光電子装置にも適用できる。

例えば、ここで解説する技術はＬＥＤに加えて電力装置、レーザダイオードおよび垂直キャビティ面発光装置（垂直共振器面発光装置）にも利用できる。

図面を解説する。図３はキャリア４０上の典型的なＩｎＧａＮのＬＥＤの多層エピタキシャル構造体を図示する。このキャリア４０は１実施例においてはサファイア基板である。サファイア基板４０上に構築されたこの多層エピタキシャル構造体はｎ型ＧａＮ系層４２と、ＭＱＷ活性層４４と、コンタクト層４６とを含む。このｎ型ＧａＮ系層４２は、例えば約４ミクロンの厚みを有する。

ＭＱＷ活性層４４はＩｎＧａＮ/ＧａＮ（またはＡｌＧａＮ/ＧａＮまたはＡｌＩｎＧａＮ）のＭＱＷ活性層でよい。電流がＧａＮ系層４２とコンタクト層４６との間に流れるとＭＱＷ活性層４４は励起され、発光する。発光された光は２５０ｎｍから６００ｎｍの波長を有する。ｐ型層はｐ^＋型ＧａＮ、ｐ^＋型ＩｎＧａＮまたはｐ^＋型ＡｌＩｎＧａＮ層のごときｐ^＋型ＧａＮ系層でよく、その厚みは０．０１から０．５ミクロンである。

次に図４が示すように、メサ形成プロセスが実行され、ｐ型コンタクト４８がコンタクト層４６上に形成される。多層エピタキシャル構造体上のコンタクト４８はインジウムスズ酸化物（ＩＴＯ）、Ａｇ、Ａｌ、Ｃｒ、Ｎｉ、Ａｕ、Ｐｔ、Ｐｄ、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮ、Ｍｏ、Ｗ、耐熱性金属または合金あるいはそれら材料の複合物（例：Ｎｉ/Ａｕ）その他でよい。さらに、金属コンタクトとして直接的に反射するＡｇ堆積物も形成できる。図４において示すように、メサ形成に続いて個別のＬＥＤ装置が形成される。イオン結合プラズマエッチングがＧａＮを分離した装置にエッチングするために使用される。

次に、図５で示すようにパッシベーション層５０が堆積され、反射性金属の堆積が実行されてＡｌ、Ａｇ、Ｎｉ、ＰｔおよびＣｒその他のごとき反射性金属５２がパッシベーション層５０内にエッチングされた窓形状に形成され、反射性金属５２を層４６に接触させる。パッシベーション層５０は非導電性である。反射性金属５２は鏡面を形成する。

図６は、薄金属層または多層金属層５３（Ｃｒ、Ｐｔ、Ｐｔ/Ａｕ、Ｃｒ/Ａｕ、Ｎｉ/Ａｕ、Ｔｉ/Ａｕ、ＴａＮ/Ａｕその他）が構造体上に堆積され、電解メッキ/無電解メッキプロセスのためのバリア/シード層として作用する。しかしながら、もし無電解プロセス、スパッタリングプロセスまたはマグネトロンスパッタリングプロセスが電解メッキの代わりに使用されるなら当該堆積処理は不要である。バリア/シード層のための適した金属または合金はＣｕ、Ｎｉ、Ｗ、Ｔａ/Ｃｕ、Ｔａ/ＴａＮ/Ｃｕ、ＴａＮ/Ｃｕ、Ｔｉ/ＴａＮ/Ｃｕ、Ｔａ/ＴｉＮ/Ｃｕ、Ｔｉ/Ｃｕ、Ｔｉ/ＴｉＮ/Ｃｕ、ＴｉＮ/Ｃｕ、Ｃｒ/Ａｕ、Ｃｒ/Ａｕ/Ｎｉ/ＡｕまたはＴｉ/Ｎｉ/Ａｕである。

そしてその上に金属基板層６０が堆積される。金属基板６０は多重金属層であり、続く処理時における高温での複合半導体構造体のクラッキング現象を最小化するように多層金属基板の層の厚みと組成を構成できる。薄金属層即ち薄金属膜５３は金属メッキ層６０のシード材料として提供されている。薄金属膜５３は、金属メッキ層６０が電解堆積または無電解堆積によって薄金属膜５３上にメッキされる限りは金属メッキ層６０と同一材料であっても異なる材料であってもよい。

図６Ａは比較的に軟質である応力低減/衝撃吸収金属層を図示する。この金属層は、ＧａＮクラッキング現象を最小とするように、その上に堆積されている、さらに硬質であり、熱膨張が補償されたＣｕ合金層（例：Ｃｕ-ＷまたはＣｕ-Ｍｏ）を有した金属基板６０の初期層として堆積される。図６Ｂは比較的に軟質である別の応力低減/衝撃吸収金属層を図示する。これは、追加のＣｕ層を加えて、所望の硬度を得るために、その後にその上に堆積される１以上のさらに硬質である金属層（例：Ｍｏ、Ｗ、ＮｉまたはＮｉ-Ｃｏ）で初期層として堆積されたＣｕを含む。中間硬質層上への堆積による応力を補償するために図示する最後のＣｕ層が中間硬質層上に堆積される。図６Ｃは、熱膨張及び/又は応力を補償するため、応力開放と硬度との特性を組み合わせたダイヤモンド混合Ｃｕの初期堆積層と、その初期層上に堆積されたＣｕまたはＡｕの追加壁厚層を図示する。図６Ｄは、半導体クラッキング現象を最小化するようにＷまたはＭｏのごとき下側の複合半導体（例：ＧａＮ）層の熱膨張係数に適合させるように、適した金属または合金を含む初期層を図示する。比較のために示せば、ＧａＮの熱膨張係数は３．１７Ｅ−６Ｋ^−１であり、Ｃｕは１６．５Ｅ６Ｋ^−１であり、Ｎｉは１３．４Ｅ−６Ｋ^−１であり、Ｃｏは１３Ｅ−６Ｋ^−１であり、Ｍｏは４．２Ｅ−６Ｋ^−１であり、Ｗは４．５Ｅ−６Ｋ^−１である。放熱のために初期金属層上には高熱伝導性金属（例：ＣｕまたはＡｇ）が図示のように堆積される。

実施形態によってはこの反射層５２は、別の金属層５３を必要とせずにバリア/シード金属層として機能する。このような場合、反射層５２は光反射特性および導電特性を備えるＡｇ/Ｔｉ/Ａｕ、Ａｇ/ＴｉＮ/Ｃｕ、Ａｇ/Ｔａ/Ａｕ、Ａｇ/Ｗ/Ａｕ、Ａｇ/ＴａＮ/Ｃｕ、Ａｌ/Ｔａ/ＡｕまたはＡｌ/ＴａＮ/Ｃｕ等の任意の適した金属または合金を含んでいても良い。

一部の実施形態のための選択肢として、エピタキシャルに形成された装置の表面は、金属基板６０が堆積される前にプラズマ処理できる。半導体材料の表面を粗質化することで、プラズマ処理は下側の半導体層への金属基板６０またはシード層の接合状態を改善させる。

図７で示すように多層エピタキシャル構造体は電解メッキまたは無電解メッキ等の技術により金属メッキ層６０により被膜される。この金属メッキ層６０は多重金属層を含み、続く処理時における高温でのＧａＮ構造体のクラッキング現象を最小とするように、多層金属基板の層の厚みと組成を構成することができる。無電解メッキによりサファイア基板４０は、サファイア、または、ＮｉもしくはＣｕその他の比較的に壁厚である金属の無電解メッキ金属に損傷を及ぼすことなく容易に除去できるポリアミド層またはポリアミドコーティングを使用して保護される。

金属基板の厚みは１０から４００μｍである。実施形態によっては、金属基板６０はコバルト（Ｃｏ）またはその合金による１以上の層を含むことができる。鉄を含んだ多くの金属よりも硬いので、金属基板６０におけるコバルトの使用は、サファイア基板４０が除去された後のさらなる処理中に、非常に薄いウェハアセンブリの処理を確実なものとする。タングステン（Ｗ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）または、それらの合金等である他の適した金属も同様に使用できる。

実施例によっては、１以上の追加金属層（図示せず）が金属基板６０上に堆積され、下側の金属を酸化から保護する。これら酸化防止層はＡｃ/Ａｕ、ＮｉまたはＮｉ/Ａｕ等の任意の適した金属もしくは合金でよい。

次にサファイア基板４０が除去される。図８で示す１実施例ではレーザリフトオフ（ＬＬＯ）処理がサファイア基板に適用される。レーザリフトオフ処理でのサファイア基板除去は、２０００年６月６日に発行されたチュン他の米国特許第６，０７１，７９５号「選択性光処理による透明基板の薄膜薄利」と、ケリー他の「第ＩＩＩ属窒化物薄膜のリフトオフのための光学プロセス」（フィジカ・ステータス・ソリディ（ａ）誌１５９巻、１９９７年、Ｒ３〜Ｒ４ページ）で知られている。さらに、サファイア（または他の絶縁及び/又は硬質）基板上へのＧａＮ半導体層形成のための方法は、ミユン・チョル・ユーの２００２年４月９日出願の米国特許出願第１０/１１８，３１７号「金属支持膜を利用した垂直装置の製造方法」と、リー他の２００２年４月９日出願の米国特許出願第１０/１１８，３１６号「垂直構造体の製造方法」で教示されている。さらに、ＧａＮとサファイア（および他の金属）のエッチング方法は、ヨム他の２００２年４月９日出願の米国特許出願１０/１１８，３１８号「ＧａＮ系発光ダイオードの光出力の改善方法」に記載されている。他の実施形態においては、サファイア基板はウェットもしくはドライエッチングまたは化学機械研磨処理によって除去される。

キャリア基板（例：サファイア基板４０）のレーザリフトオフ処理はパルスレーザ照射によって達成される。他の実施形態ではキャリア基板は選択された光増強化学エッチングによってウェハ構造体から除去される。

図８で示すように、ＶＬＥＤを完成させるためにｎ型電極/接着パッド７０はｎ型ＧａＮ層４２上でパターン化される。１実施形態においてはＮｉ/Ｃｒ（Ｎｉはｎ型ＧａＮと接触状態）のごとき接着パッド７０はＣＶＤ、ＰＶＰまたは電子ビーム気相蒸着を利用して堆積できる。接着パッド７０はマスク層を使用したウェットもしくはドライエッチングまたはネガマスク層（ネガマスク層は非堆積箇所）によるリフトオフ技術によって形成される。

本発明は実施形態を利用して解説されているが、本発明の範囲はそれら実施形態には限定されない。本発明の範囲にはそれら実施形態の様々な変形も含まれる。

Claims (20)

1. キャリア基板上に配置された１以上の半導体ダイを含んだウェハアセンブリを提供するステップと、
   金属基板の少なくとも一部を形成するように前記１以上の半導体ダイ上に少なくとも２つの金属層を堆積するステップと、
   前記ウェハアセンブリから前記キャリア基板を除去するステップと、を含み、
   前記少なくとも２つの金属層は、シード金属層及び該シード金属層上に堆積された金属基板層を含み、
   前記金属基板層は、Ｍｏ又はＷからなる初期金属層と、Ｃｕ又はＣｕ合金からなる追加層と、を含むことを特徴とする方法。
2. 前記少なくとも２つの金属層を堆積するステップは、電解堆積（ＥＣＤ）、無電解堆積（ＥｌｅｓｓＣＤ）、化学気相堆積（ＣＶＤ）、プラズマ強化化学気相堆積（ＰＥＣＶＤ）、物理気相堆積（ＰＶＤ）、蒸着又はプラズマスプレー技術のうちの少なくとも１種を含むことを特徴とする請求項１に記載の方法。
3. 前記少なくとも２つの金属層のうちの１つは、Ｃｕ、Ｎｉ、Ａｕ、Ａｇ、Ｃｏ、Ｗ、Ｍｏまたはそれらの合金のうちの少なくとも１種を含むことを特徴とする請求項１に記載の方法。
4. 前記少なくとも２つの金属層のそれぞれは１０から４００μｍの厚さを有することを特徴とする請求項１に記載の方法。
5. 前記少なくとも２つの金属層の１つとして前記半導体ダイ上に前記シード金属層を堆積するステップをさらに含むことを特徴とする請求項１に記載の方法。
6. 前記シード金属層を堆積するステップは、蒸着、スパッタリング、化学気相堆積（ＣＶＤ）、物理気相堆積（ＰＶＤ）、有機金属化学気相堆積（ＭＯＣＶＤ）または電解堆積（ＥＣＤ）のうちの少なくとも１種を含むことを特徴とする請求項５に記載の方法。
7. 前記シード金属層は、Ｃｕ，Ｎｉ、Ｗ、Ｔａ/Ｃｕ、Ｔａ/ＴａＮ/Ｃｕ、ＴａＮ/Ｃｕ、Ｔｉ/ＴａＮ/Ｃｕ、Ｔａ/ＴｉＮ/Ｃｕ、Ｔｉ/Ｃｕ、Ｔｉ/ＴｉＮ/Ｃｕ、ＴｉＮ/Ｃｕ、Ｃｒ/Ａｕ、Ｃｒ/Ａｕ/Ｎｉ/Ａｕ、Ｔｉ/ＡｕまたはＴｉ/Ｎｉ/Ａｕのうちの少なくとも１種を含むことを特徴とする請求項５に記載の方法。
8. 反射層が前記シード金属層として機能することを特徴とする請求項５に記載の方法。
9. 前記反射層は、Ａｇ/Ｔｉ/Ａｕ、Ａｇ/ＴｉＮ/Ｃｕ、Ａｇ/Ｔａ/Ａｕ、Ａｇ/Ｗ/Ａｕ、Ａｇ/ＴａＮ/Ｃｕ、Ａｌ/Ｔａ/ＡｕまたはＡｌ/ＴａＮ/Ｃｕのうち少なくとも１種を含むことを特徴とする請求項８に記載の方法。
10. 前記少なくとも２つの金属層を前記半導体ダイ上に形成する前に、前記１以上の半導体ダイの表面をプラズマ処理するステップをさらに含むことを特徴とする請求項１に記載の方法。
11. 前記少なくとも２つの金属層上に酸化防止層を堆積するステップをさらに含むことを特徴とする請求項１に記載の方法。
12. 前記酸化防止層は、Ｃｒ/Ａｕ、ＮｉまたはＮｉ/Ａｕのうちの少なくとも１種を含むことを特徴とする請求項１１に記載の方法。
13. 前記１以上の半導体ダイは、発光ダイオード（ＬＥＤ）ダイ、電力装置ダイ、レーザダイオードダイまたは垂直キャビティ面発光装置ダイであることを特徴とする請求項１に記載の方法。
14. 前記キャリア基板の除去ステップは、パルスレーザ照射処理、選択的な光増強化学エッチング処理、ウェットエッチング処理または化学機械研磨処理のうちの少なくとも１種を含むことを特徴とする請求項１に記載の方法。
15. キャリア基板上に堆積された１以上の縦型発光ダイオード（ＶＬＥＤ）ダイを含んだウェハアセンブリを形成するステップと、
    金属基板の少なくとも一部を形成するように前記１以上のＶＬＥＤダイ上に少なくとも２つの金属層を堆積するステップと、
    前記ウェハアセンブリから前記キャリア基板を除去するステップと、を含み、
    前記少なくとも２つの金属層は、シード金属層及び該シード金属層上に堆積された金属基板層を含み、
    前記金属基板層は、Ｍｏ又はＷからなる初期金属層と、Ｃｕ又はＣｕ合金からなる追加層と、を含むことを特徴とする方法。
16. 前記ＶＬＥＤダイは、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮまたはＡｌＩｎＧａＮのうちの少なくとも１種を含むことを特徴とする請求項１５に記載の方法。
17. 前記少なくとも２つの金属層を堆積するステップは、電解堆積（ＥＣＤ）、無電解堆積（ＥｌｅｓｓＣＤ）、化学気相堆積（ＣＶＤ）、プラズマ強化化学気相堆積（ＰＥＣＶＤ）、物理気相堆積（ＰＶＤ）、蒸着またはプラズマスプレー技術のうちの少なくとも１種を利用することを特徴とする請求項１５に記載の方法。
18. 前記少なくとも２つの金属層のうちの１つは、Ｃｕ、Ｎｉ、Ａｕ、Ａｇ、Ｃｏ、Ｗ、Ｍｏまたはそれらの合金のうちの少なくとも１種を含むことを特徴とする請求項１５に記載の方法。
19. 前記少なくとも２つの金属層のそれぞれは、１０から４００μｍの厚さを有することを特徴とする請求項１５に記載の方法。
20. 前記少なくとも２つの金属層の１つとして、前記ＶＬＥＤダイ上にシード金属層を堆積するステップをさらに含むことを特徴とする請求項１５に記載の方法。

Images