JP5449781B2 - 並列伝導層構造を持つ金属−絶縁体転移素子 - Google Patents

並列伝導層構造を持つ金属−絶縁体転移素子 Download PDF

Info

Publication number
JP5449781B2
JP5449781B2 JP2008553156A JP2008553156A JP5449781B2 JP 5449781 B2 JP5449781 B2 JP 5449781B2 JP 2008553156 A JP2008553156 A JP 2008553156A JP 2008553156 A JP2008553156 A JP 2008553156A JP 5449781 B2 JP5449781 B2 JP 5449781B2
Authority
JP
Japan
Prior art keywords
conductive layer
electrode
metal
mit device
abrupt mit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008553156A
Other languages
English (en)
Other versions
JP2009525608A (ja
Inventor
ヒュン−タク キム
ビュン−ギュ チェ
クヮン−ヨン カン
ボン−ジュン キム
ヨン−ウク イ
スン−ジン ユン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020060057086A external-priority patent/KR100701159B1/ko
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of JP2009525608A publication Critical patent/JP2009525608A/ja
Application granted granted Critical
Publication of JP5449781B2 publication Critical patent/JP5449781B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00Subject matter not provided for in other groups of this subclass
    • H10N99/03Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices

Landscapes

  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、金属−絶縁体転移(Metal−Insulator Transition:MIT)を利用した素子に係り、特に、全体が金属に転移する伝導層として急激な(abrupt)MIT物質を利用した素子に関する。
MITは、モット(Mott)絶縁体及びハバード(Hubbard)絶縁体で発生すると報告されている。ハバード絶縁体は連続的なMITをするものであり、ハバード絶縁体をチャンネル層として使用する電界効果トランジスタ(Field Effect Transistor:FET)が非特許文献1に紹介されている。ハバード絶縁体は連続的に発生するMITを利用するので、金属的特性を最もよく表すまでキャリアとして利用される電荷を連続的に添加せねばならない。
モット絶縁体で起こる急激なMITを行う理論は、非特許文献2および3に提示されている。非特許文献2および3によれば、モット絶縁体は、仕切られて(bounded)金属的な電子構造を持つモット絶縁体の電子間のエネルギー変化を起こすことによって、絶縁体から金属への転移が連続ではなく急激に起こる特性を持つ。この時、電子間のエネルギー変化は温度、圧力または電界の変化などにより得られうる。例えば、モット絶縁体に低濃度の正孔を添加することによって、絶縁体から金属への転移が急激にあるいは突然に起きる。
従来の急激なMIT素子は、不連続MITが起きれば突然に大きい電流が流れて伝導層が破壊される場合がほとんどである。図1は、従来のMIT素子10を示す平面図である。
図1に示したように、従来のMIT素子10は、基板12の一定領域に所定の間隔ほど離隔するように配された1対の電極14、16を備える。電極14、16の間には電極14、16を電気的に連結し、急激な金属−絶縁体の転移を行うMIT物質層が配される。MITが急激に起きれば、MIT物質層は金属に転移されるので伝導層18として使用できる。この時、伝導層18はWほどの幅を持つ。
図2は、従来のMIT素子10の伝導層18の構造の均一性を確認するためのマイクロ−ラマン分光器の試片20の状態を示す平面図であり、図3は、図2の伝導層18に対するマイクロ−ラマン分光の結果を示すグラフである。周知のように、ラマン分光法は格子の振動エネルギーを観測するものであり、金属の場合にはピークが形成されない。説明の便宜のために、伝導層の幅Wは誇張して表現された。
図2を参照すれば、試片20は、支持台22に置かれた伝導層18と、例えば3つの部分に区分されて伝導層18に接触する分析用電極24とを備える。すなわち、前記電極24は、上部24a、中心部24b及び下部24cに分けられて突出した形状である。図3は、ラマン変移(cm-1)に対する強度は基板、例えば、Al23を表す部分aと、伝導層18で図8のfほど大きい電流が流れる時に測定された部分b、cとを示す。b曲線は図2の24bで、c曲線は図2の24a及び24cで測定されたものである。ここで、参照番号35は、Al2O3を表すピークである。ラマン散乱ピークは、その伝導層が金属にならなかったということを意味する。それで図2の24a及び24cではMITが起きずにまだ絶縁体に残っているということを意味する。伝導層の中心である24bでは金属になった。このように、部分的に絶縁体を含む伝導層18は、不均一な伝導層18という。一方、伝導層18として使用するために、MIT現象が起きる物質は均一なものが望ましい。すなわち、MIT後の伝導層はいずれも金属に転移される均一な伝導層でなければならない。
ところが、製造方法の限界によって実際には伝導層が不均一であるということが、発明者による非特許文献4で明らかになったことがある。このような不均一な特性は伝導層18を破壊させるということを実験的に確認した。具体的に、不均一な伝導層18は大電流により発生する熱により容易に破壊される。
一方、MIT現象を多様な応用分野に適用するためには、絶縁体から金属に転移された後で大電流が均一に流れねばならないが、このためには、均一な伝導層の開発が必須である。MIT素子に電流が流れる時の、前述したような伝導層の破壊を防止する方法はまだ確保されていない。
D. M. Newns et al., Appl. Phys. Lett., 73, 1998, p. 780 金ヒョンタク、NATO Science Series VolII/67 (Kluwer, 2002) p. 137 Hyun-Tak Kim, http://xxx.lanl.gov/abs/cond-mat/0110112 New J. Phys. 6 (2004) 52
したがって、本発明が解決しようとする技術的課題は、伝導層に流れる電流により伝導層が破壊されることを防止する急激なMITを利用した素子を提供するところにある。
前記技術的課題を達成するための本発明による急激なMITを利用した素子は、基板の一定領域に配された第1電極と、前記第1電極と所定の間隔をなして配された第2電極と、を備え、前記第1電極と第2電極とを電気的に連結し、急激なMITにより全体が金属状態に転移できる所定幅を持つ少なくとも一つの伝導層を備える。
前記伝導層の一側にはゲート絶縁膜を介在させ、前記伝導層の一定領域を覆いつつ延びるゲート電極をさらに備える。前記伝導層、前記第1電極及び第2電極は保護回路をなし、前記保護回路と並列に連結された電気的なシステムをさらに備えることができる。
以下、添付した図面を参照して本発明の望ましい実施形態を詳細に説明する。後述する実施形態は色々な他の形態に変形でき、本発明の範囲が後述する実施形態に限定されるものではない。本発明の実施形態は当業者に本発明をさらに完全に説明するために提供されるものである。実施形態全体にわたって同じ参照符号は同じ構成要素を表す。
本発明の実施形態では、金属−絶縁体の転移により全体が金属状態に転移される伝導層と、これを利用したMIT素子とを提供する。ここで、伝導層は電流が流れうる経路を持つものであり、本発明で定義する伝導層は、全体が金属状態に転移できる幅を持つものを称する。すなわち、伝導層は図3で説明したように、ラマンピークが存在せず、望ましくは全体にわたって均一に電流が流れるものをいう。
本発明の伝導層は、急激なMITをする物質層である。これにより、本発明の伝導層が採用された素子はMIT素子といえる。前記MIT素子は、本発明の範ちゅう内で多様に変化できる。以下で提示するMIT素子は、いくつかの代表的な事例を提示したものに過ぎない。
図4は、本発明の一実施形態によるMIT素子100の平面図であり、水平構造の2端子素子で具現された例を図示する。
図4を参照すれば、基板102の一定領域に配された第1電極104と、第1電極104と所定の間隔をなして配された第2電極106との間に少なくとも一つの伝導層110が置かれる。伝導層110は、第1電極104と第2電極106とを電気的に連結し、それぞれの伝導層110は、金属−絶縁体の転移により伝導層110の全体が金属状態に転移できる幅W1、W2、W3を持つ。伝導層110が複数であれば、伝導層110は電気的に並列に連結されることが望ましい。図示されていないが、また基板102と伝導層110との間にバッファ層をさらに配置できる。バッファ層は基板102の全面に配されうる。
伝導層110は例えば、酸素、炭素、半導体元素(III−V族、II−VI族)、転移金属元素、希土類元素、ランタン系元素を含む低濃度の正孔が添加された無機物化合物半導体及び絶縁体、低濃度の正孔が添加された有機物半導体及び絶縁体、低濃度の正孔が添加された半導体、及び低濃度の正孔が添加された酸化物半導体及び絶縁体のうち選択された少なくとも一つでありうる。
伝導層110は、その全体が金属状態に転移されたので、ラマンピークが形成されない。また、伝導層110は、全体にわたって均一に電流が流れることが望ましい。伝導層110に電流が均一に流れれば、抵抗による熱の発生を抑制できるので、さらに安定した伝導層110を確保できる。
一方、伝導層110に流れる電流は、伝導層110のそれぞれの面積を合せた面積と同一でありつつ、ラマンピークが形成された一つの伝導層(図3の説明参照)に流れる電流に比べて少なくとも2倍以上大きい。例えば、図示したように、ラマンピークが形成された一つの伝導層(不均一な伝導層)がWの幅を持つと仮定すれば、前記伝導層は、それぞれW1、W2、W3の幅を持つ本発明の複数の伝導層110に分けることができる。図面では、3個の伝導層110(均一な伝導層)を例として説明したが、必要に応じて多様な数の伝導層110を使用できる。本発明の伝導層110は均一な導体であるため、従来の不均一な伝導層に比べて多くの電流が流れることができ、また適切に並列に連結すれば、さらに多くの電流を流すことができる。
第1電極104及び第2電極106は、Li、Be、C、Na、Mg、Al、K、Ca、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Rb、Sr、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Cd、In、Sn、Sb、Cs、Ba、La、Hf、Ta、W、Re、Os、Ir、Pt、Au、Hg、Pb、Bi、Po、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Th、U、Np、Puの金属、前記金属の化合物または前記金属及び前記化合物を含む酸化物のうち選択された少なくとも一つ以上の物質からなりうる。
また、伝導層110と第1電極104との間及び伝導層110と第2電極106との間には、伝導層110に流れる電流により発生する熱に耐えられる保護用電極108をさらに備えることができる。保護用電極108は、Li、Be、C、Na、Mg、Al、K、Ca、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Rb、Sr、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Cd、In、Sn、Sb、Cs、Ba、La、Hf、Ta、W、Re、Os、Ir、Pt、Au、Hg、Pb、Bi、Po、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Th、U、Np、Puの金属、前記金属の化合物または前記金属及び前記化合物を含む酸化物のうち選択された少なくとも一つ以上の物質からなりうる。
基板102は特別の制限はないが、有機物層、無機物層及びこれらの複合層からなる少なくとも一つの層または前記層がパターニングされた構造体のうち選択されたいずれか一つでありうる。例えば、サファイア単結晶、シリコン、ガラス、水晶、化合物半導体及びプラスチックなど多様な物質を使用できる。ただし、ガラスやプラスチックの場合には反応温度の制限があり、プラスチックの場合にはフレキシブル基板として使用できる。シリコン、ガラス及び修正は、基板102の直径が8インチ以上が要求される条件で有利であり、このために、絶縁膜上のシリコン(Silicon On Insulator:SOI)を使用することもできる。
バッファ層は、伝導層110の結晶性を改善して付着力を向上させるためのものである。このために、伝導層110の格子定数と類似した値を持つ結晶性薄膜を使用することが望ましい。例えば、バッファ層は、酸化アルミニウム膜、高誘電膜、結晶性金属膜及びシリコン酸化膜のうち少なくともいずれか一つの膜を使用できる。このとき、酸化アルミニウム膜は結晶性があるほど保持される程度ならば十分であり、シリコン酸化膜はなるべく薄く形成することが望ましい。特に、結晶性の優れた高誘電膜、例えば、TiO2膜、ZrO2膜、Ta25膜及びHfO2膜またはこれらの混合膜及び/または結晶性金属膜を含む多層膜をバッファ層104で形成できる。
前述した2端子素子の動作は、伝導層110が金属に転移されて流れる電流の方向が基板102に水平な方向である。詳細には説明されていないが、前記電流の方向が基板102に垂直な垂直構造の2端子素子にも本発明の伝導層が適用されうる。
図5ないし図7は、本発明の他の実施形態によるMIT素子210、220、230の平面図であり、水平構造の3端子素子で具現された例を示す。この時、図4と同じ参照符号は同じ構成要素を表すため、これについての詳細な説明は省略する。
3端子素子は、例えば、図5のように、伝導層110上にはゲート絶縁膜202を介在させ、ゲート絶縁膜202の一定領域を覆いつつ延びる第3電極204を備えた構造でありうる。また、図6のように、伝導層110と基板102との間に伝導層110の一定領域を覆いつつゲート絶縁膜212を介在させ、かつ延びる第4電極214を備えた構造でありうる。すなわち、図5はゲート電極204が伝導層110の上部に配されたものであって、図6はゲート電極204が伝導層110の下部に配されたものである。
さらに、図7のように伝導層の形状を除いて、図6のゲート絶縁膜212を掲載したゲート電極214と同じ構造を持ち、伝導層222は、第1電極104と第2電極106との間の全面を覆う構造でありうる。この時、伝導層222は、金属−絶縁体の転移により伝導層222全体が金属状態に転移できる幅Wfを持ち、図5及び図6とは異なって、分離されていない状態の一つの伝導層222である。電界が印加される時、伝導層222の導電性チャンネルは、第1電極104と第2電極106間の最短距離に沿って形成されるので、図7の3端子素子も、図5または図6の3端子素子と類似して動作できる。
図5ないし図7に適用されたゲート絶縁膜は、それぞれ伝導層の一面のみを覆うことができる。なぜなら、伝導層は既に金属に転移されたので、周知のように電流は、表皮効果により伝導層の表面に流れるためである。必要な場合、伝導層の露出面、例えば、図5の上部面と両側面とをいずれも覆ってゲート絶縁膜と接触した伝導層に流れる電流の量を調節できる。
図5ないし図7は、本発明の伝導層を使用して多様な形態の3端子素子に適用された例を示したものである。したがって、本発明の伝導層は本発明の範ちゅう内で多様な形態の3端子素子に応用できるであろう。
図8は、本発明の伝導層の電圧(V)による電流(I)の関係を例示したグラフである。この時、使われた伝導層の長さLは約15μmであり、幅は、それぞれ約10μmである10つの伝導層を並列に連結して、全体伝導層の幅は約150μmであった。また、グラフで□、○及び△はそれぞれ実験した回数1回、2回及び3回を示す。
図8を参照すれば、伝導層は、絶縁体dから金属状態fに激しく電気的特性が変化する臨界電圧eを持つ。図示された例で、本発明に適用された急激な伝導層の前記臨界電圧eは約13Vである。具体的に、両端に降下する電圧0Vから約13Vまではほとんど電流が流れない絶縁体dであり、約13Vより大きい電圧では金属状態fである。すなわち、約13Vで電流の不連続ジャンプが起きる。この時、金属状態fは相対的に多量の電子を含んでいる。一方、前記臨界電圧は、急激なMIT物質層を備える素子の構造及び使われた物質層の種類などによって電気的特性が変わりうる。
図9は、一つの事例で提示された本発明の実施形態による保護回路300、等価負荷RL及び電圧電源Vpについての回路図である。
図9によれば、保護回路300は、電圧電源Vpが印加される端子を通じて等価負荷RLに印加される静電気または高電圧高周波数のノイズを除去するためのものであり、MIT素子、例えば、図4の2端子素子と保護抵抗Rpとが直列に連結されたものである。保護回路300は、電圧電源Vpと並列に連結される。保護抵抗Rpは、MIT素子に印加される電圧または電流を限定させてMIT素子を保護するためのものである。
図10は、図9の電圧電源Vpにより電源が加えた時間による電圧に関するグラフであり、250Vから1,000Vまでは50V間隔で測定し、1,000Vから1,500Vまでは100V間隔で測定した。それぞれのステップで測定された電圧は小さな○で表示されている。伝導層は、図8に適用されたものであり、使われた伝導層の長さLは約15μmであり、幅は、それぞれ約10μmである伝導層10つを並列に連結して、全体伝導層の幅は約150μmであった。
図10を参照すれば、電源電圧Vpにより約10-9秒間に約1,500Vの電圧を加えた時、伝導層はMITが起きて伝導層に大部分の電流が流れる。保護回路の抵抗のために残留する残留電圧400は約180Vであり、残りの電圧である約1320Vは負荷抵抗RLに加えられる。ところが、負荷抵抗RLに加えられた電圧は電流がほとんどないものであるため、電源電圧による負荷抵抗RLの破壊を防止できる。ここで、電源電圧は端子を通じて印加されるノイズでもありうる。
保護回路が電流を流すことができる能力は、伝導層の抵抗が小さいほど大きいということは周知である。MIT後に、絶縁体の構造を含む従来の不均一な伝導層より、本発明の実施形態による伝導層が多くの電流を流すことができる。本発明の伝導層は均一な導体であるため、従来の不均一な伝導層に比べて多くの電流を流すことができ、また適切に並列に連結すれば、さらに多くの電流を流すことができる。
本発明の急激な金属−絶縁体転移を利用した素子は、MIT転移後に全体が金属に転移される伝導層を少なくとも一つ以上使用することによって、伝導層に流れる大電流により発生する熱による伝導層の破壊を防止できる。
さらに、前記伝導層を並列に連結されることによって、伝導層に流れる電流の量を適切に調節できる。
以上、本発明を望ましい実施形態を挙げて詳細に説明したが、本発明は前記実施形態に限定されず、本発明の技術的思想の範囲内で当業者によって色々な変形ができる。
従来のMIT素子の平面図であり、水平構造の2端子素子で具現された例を示す図である。 従来のMIT素子の伝導層の構造の均一性を確認するためのマイクロ−ラマン分光器の試片の状態を示す平面図である。 図2の伝導層に対するマイクロ−ラマン分光の結果を示すグラフである。 本発明の一実施形態によるMIT素子の平面図であり、水平構造の2端子素子で具現された例を示す図である。 本発明の他の実施形態によるMIT素子の平面図であり、ゲート絶縁体が伝導層上に形成された水平構造の3端子素子で具現された例を示す図である。 本発明の他の実施形態によるMIT素子の平面図であり、ゲート絶縁体が伝導層下に形成された水平構造の3端子素子で具現された例を示す図である。 本発明の他の実施形態によるMIT素子の平面図であり、伝導層が電極上に形成された水平構造の3端子素子で具現された例を示す図である。 本発明の伝導層の電圧(V)による電流(I)の関係を例示するグラフである。 本発明の実施形態による保護回路、等価負荷RL及び電圧電源Vpについての回路図である。 図9の電圧電源Vp 1,500Vの電源が加えられた時、MIT素子にかかる電圧対比時間によるグラフである。

Claims (14)

  1. 臨界濃度(または低濃度)の正孔の添加により発生する急激な金属−絶縁体転移(Metal−Insulator Transition;MIT)により全体が金属状態に転移できる所定幅を持つ伝導層と、
    基板の一定領域に配された第1電極と、
    前記第1電極と所定の間隔をなして配された第2電極と
    を備え、
    前記伝導層は、前記第1電極と第2電極とを電気的に連結し、基板上に配され、
    前記伝導層が複数の伝導層であり、前記伝導層は電気的に並列に連結され、
    前記伝導層は、その幅全体にわたって均一に電流が流れることを特徴とする急激なMIT素子。
  2. 前記第1電極及び第2電極は所定距離ほど互いに離隔しており、前記伝導層の第1及び第2側面を部分的に覆うことを特徴とする請求項1に記載の急激なMIT素子。
  3. 前記第1電極及び第2電極は前記伝導層を介して配され、前記伝導層の第1及び第2側面を全面的に覆うことを特徴とする請求項1に記載の急激なMIT素子。
  4. 前記伝導層は、酸素、炭素、半導体元素(III−V族、II−VI族)、転移金属元素、希土類元素、ランタン系元素を含む低濃度の正孔が添加された無機物化合物半導体及び絶縁体、低濃度の正孔が添加された有機物半導体及び絶縁体、低濃度の正孔が添加された半導体、及び低濃度の正孔が添加された酸化物半導体及び絶縁体のうち選択された少なくとも一つであることを特徴とする請求項1に記載の急激なMIT素子。
  5. 前記第1電極及び第2電極は、Li、Be、C、Na、Mg、Al、K、Ca、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Rb、Sr、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Cd、In、Sn、Sb、Cs、Ba、La、Hf、Ta、W、Re、Os、Ir、Pt、Au、Hg、Pb、Bi、Po、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Th、U、Np、Puの金属、前記金属の化合物または前記金属及び前記化合物を含む酸化物のうち選択された少なくとも一つ以上の物質からなることを特徴とする請求項1に記載の急激なMIT素子。
  6. 前記伝導層と前記第1電極との間及び前記伝導層と前記第2電極との間には、前記伝導層に流れる電流により発生する熱を耐えられる保護用電極をさらに備えることを特徴とする請求項1に記載の急激なMIT素子。
  7. 前記保護用電極は、Li、Be、C、Na、Mg、Al、K、Ca、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Rb、Sr、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Cd、In、Sn、Sb、Cs、Ba、La、Hf、Ta、W、Re、Os、Ir、Pt、Au、Hg、Pb、Bi、Po、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Th、U、Np、Puの金属、前記金属の化合物または前記金属及び前記化合物を含む酸化物のうち選択された少なくとも一つ以上の物質からなることを特徴とする請求項6に記載の急激なMIT素子。
  8. 前記伝導層の一側にはゲート絶縁膜を介在させ、前記伝導層の一定領域を覆いつつ延びるゲート電極をさらに備えることを特徴とする請求項1に記載の急激なMIT素子。
  9. 前記ゲート絶縁膜は、前記伝導層の少なくとも一面を覆うことを特徴とする請求項8に記載の急激なMIT素子。
  10. 前記伝導層上にはゲート絶縁膜を介在させ、前記伝導層の一定領域を覆いつつ延びる第3電極をさらに備えることを特徴とする請求項に記載の急激なMIT素子。
  11. 前記伝導層と前記基板との間にゲート絶縁膜を介在させ、前記伝導層の一定領域を覆いつつ延びる第3電極をさらに備えることを特徴とする請求項に記載の急激なMIT素子。
  12. 前記伝導層、前記第1電極及び第2電極は保護回路をなし、前記保護回路と並列に連結された電気的なシステムをさらに備えることを特徴とする請求項1に記載の急激なMIT素子。
  13. 前記保護回路は、急速な金属−絶縁体転移により大部分の電流を収容することを特徴とする請求項12に記載の急激なMIT素子。
  14. 前記電気的なシステムは、前記保護回路に大部分の電流が流れることによって保護されることを特徴とする請求項12に記載の急激なMIT素子。
JP2008553156A 2006-02-01 2007-01-31 並列伝導層構造を持つ金属−絶縁体転移素子 Expired - Fee Related JP5449781B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2006-0009827 2006-02-01
KR20060009827 2006-02-01
KR10-2006-0057086 2006-06-23
KR1020060057086A KR100701159B1 (ko) 2006-02-01 2006-06-23 병렬 전도층 구조를 갖는 금속-절연체 전이 소자
PCT/KR2007/000526 WO2007089097A1 (en) 2006-02-01 2007-01-31 Abrupt metal-insulator transition device with parallel conducting layers

Publications (2)

Publication Number Publication Date
JP2009525608A JP2009525608A (ja) 2009-07-09
JP5449781B2 true JP5449781B2 (ja) 2014-03-19

Family

ID=38327628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008553156A Expired - Fee Related JP5449781B2 (ja) 2006-02-01 2007-01-31 並列伝導層構造を持つ金属−絶縁体転移素子

Country Status (6)

Country Link
US (1) US7989792B2 (ja)
EP (1) EP1979947B1 (ja)
JP (1) JP5449781B2 (ja)
CN (1) CN101410984B (ja)
RU (1) RU2392692C2 (ja)
WO (1) WO2007089097A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687760B1 (ko) * 2005-10-19 2007-02-27 한국전자통신연구원 급격한 금속-절연체 전이를 하는 절연체 및 그 제조방법,이를 이용한 소자
KR100825738B1 (ko) * 2006-03-28 2008-04-29 한국전자통신연구원 급격한 금속-절연체 전이를 이용한 전압조정 시스템
WO2009140305A1 (en) * 2008-05-12 2009-11-19 Symetrix Corporation Correlated electron material and process for making
KR101109667B1 (ko) * 2008-12-22 2012-01-31 한국전자통신연구원 방열 성능이 향상된 전력 소자 패키지
US8862193B2 (en) * 2010-12-29 2014-10-14 Varian Semiconductor Equipment Associates, Inc. Superconducting fault current limiter

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1023660A (ja) * 1996-07-02 1998-01-23 Fuji Electric Co Ltd 限流装置
US6121642A (en) * 1998-07-20 2000-09-19 International Business Machines Corporation Junction mott transition field effect transistor (JMTFET) and switch for logic and memory applications
US6890766B2 (en) 1999-03-17 2005-05-10 International Business Machines Corporation Dual-type thin-film field-effect transistors and applications
US6365913B1 (en) * 1999-11-19 2002-04-02 International Business Machines Corporation Dual gate field effect transistor utilizing Mott transition materials
KR100433623B1 (ko) * 2001-09-17 2004-05-31 한국전자통신연구원 급격한 금속-절연체 상전이를 이용한 전계 효과 트랜지스터
KR100467330B1 (ko) 2003-06-03 2005-01-24 한국전자통신연구원 절연체 바나듐 산화막을 채널 영역으로 이용한 전계 효과트랜지스터 및 그 제조 방법
US6801676B1 (en) 2003-06-24 2004-10-05 Intel Corporation Method and apparatus for phase shifting an optical beam in an optical device with a buffer plug
KR100576703B1 (ko) * 2003-10-23 2006-05-03 한국전자통신연구원 금속-절연체 상전이 고속 스위칭 소자 및 그 제조 방법
KR100576704B1 (ko) * 2003-11-06 2006-05-03 한국전자통신연구원 급격한 금속-절연체 상전이형 소자를 포함하는 전류제어회로
KR100609699B1 (ko) * 2004-07-15 2006-08-08 한국전자통신연구원 급격한 금속-절연체 전이 반도체 물질을 이용한 2단자반도체 소자 및 그 제조 방법
JP4853859B2 (ja) * 2005-06-27 2012-01-11 独立行政法人情報通信研究機構 非導電性ナノワイヤー及びその製造方法
WO2007013724A1 (en) * 2005-07-29 2007-02-01 Electronics And Telecommunications Research Institute Abrupt metal-insulator transition device, circuit for removing high-voltage noise using the abrupt metal-insulator transition device, and electrical and/or electronic system comprising the circuit

Also Published As

Publication number Publication date
CN101410984A (zh) 2009-04-15
US7989792B2 (en) 2011-08-02
RU2008131700A (ru) 2010-02-10
WO2007089097A1 (en) 2007-08-09
CN101410984B (zh) 2012-02-15
EP1979947A1 (en) 2008-10-15
EP1979947B1 (en) 2013-11-20
RU2392692C2 (ru) 2010-06-20
US20090057820A1 (en) 2009-03-05
EP1979947A4 (en) 2012-09-26
JP2009525608A (ja) 2009-07-09

Similar Documents

Publication Publication Date Title
JP6727790B2 (ja) 二次元物質層を含む電子素子、及びインクジェットプリンティングを利用した電子素子の製造方法
JP5353692B2 (ja) 半導体記憶装置
US9383329B2 (en) Gas sensor and a method of manufacturing the same
US10964881B2 (en) Piezoelectronic device with novel force amplification
JP6051960B2 (ja) 導電性薄膜、導電性薄膜形成用塗布液、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP5449781B2 (ja) 並列伝導層構造を持つ金属−絶縁体転移素子
KR102216543B1 (ko) 그래핀-금속 접합 구조체 및 그 제조방법, 그래핀-금속 접합 구조체를 구비하는 반도체 소자
US7489492B2 (en) Abrupt metal-insulator transition device, circuit for removing high-voltage noise using the abrupt metal-insulator transition device, and electrical and/or electronic system comprising the circuit
JP4949396B2 (ja) 急激な金属−絶縁体転移を利用したメモリ素子及びその動作方法
KR20120034419A (ko) 그래핀 전자 소자 및 제조방법
JP2003503302A (ja) 空中でのオゾンおよび/または酸素イオンの生成のためのプラズマの発生のための装置
JP2010027808A (ja) 電界効果型トランジスタ及びその製造方法
JP2008533736A (ja) 急激な金属−絶縁体遷移素子を用いた低電圧ノイズ防止回路
JP2005143283A (ja) 電流制御回路
JP2004055652A (ja) 有機半導体素子
Zou et al. High‐performance solution‐processed 2D p‐type WSe2 transistors and circuits through molecular doping
KR100701159B1 (ko) 병렬 전도층 구조를 갖는 금속-절연체 전이 소자
JP6066091B2 (ja) 熱電変換素子及びその製造方法
Cui et al. Electrical characteristics of Au and Ag Schottky contacts on Nb-1.0 wt%-doped SrTiO3
TWI495738B (zh) 電子裝置之製造方法、薄膜電晶體、電氣光學裝置及感測器
JP2004055653A (ja) 有機半導体素子
US20020011647A1 (en) Current-limiting device
KR0155302B1 (ko) 박막 전계효과 트랜지스터
JP2005072495A (ja) 有機電界効果トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131225

R150 Certificate of patent or registration of utility model

Ref document number: 5449781

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees