KR100701159B1

KR100701159B1 - 병렬 전도층 구조를 갖는 금속-절연체 전이 소자

Info

Publication number: KR100701159B1
Application number: KR1020060057086A
Authority: KR
Inventors: 김현탁; 채병규; 강광용; 김봉준; 이용욱; 윤선진
Original assignee: 한국전자통신연구원
Priority date: 2006-02-01
Filing date: 2006-06-23
Publication date: 2007-03-28

Abstract

전도층에 흐르는 전류에 의해 전도층이 파괴되는 것을 방지하는 급격한 금속-절연체 전이를 이용한 소자를 제공한다. 그 소자는 기판의 일정영역에 배치된 제1 전극과, 제1 전극과 소정의 간격을 이루면서 배치된 제2 전극 및 제1 전극과 제2 전극을 전기적으로 연결하며, 금속-절연체의 전이에 의해 전체가 금속상태로 전이될 수 있는 폭을 가진 적어도 하나 이상의 전도층을 포함한다.

전도층, MIT, 금속상태

Description

병렬 전도층 구조를 갖는 금속-절연체 전이 소자{Aabrupt metal-insulator transition device with parallel conducting layers}

도 1은 종래의 MIT 소자의 평면도로서, 수평구조의 2 단자 소자로 구현된 예를 도시한다.

도 2는 종래의 MIT 소자의 전도층의 구조의 균일성을 확인하기 위한 마이크로-라만분광기(micro-Raman spectroscopy)의 시편의 상태를 나타낸 평면도이다.

도 3은 도 2의 전도층에 대한 마이크로-라만분광의 결과를 나타낸 스펙트럼이다.

도 4는 본 발명의 일 실시예에 따른 MIT 소자의 평면도로서, 수평구조의 2 단자 소자로 구현된 예를 도시한다.

도 5 는 본 발명의 다른 실시 예에 따른 MIT 소자들의 평면도들로서, 게이트 절연체가 전도층 위에 형성된 수평구조의 3단자 소자로 구현된 예를 도시한다.

도 6 는 본 발명의 다른 실시 예에 따른 MIT 소자들의 평면도들로서, 게이트 절연체가 전도층 아래에 형성된 수평구조의 3단자 소자로 구현된 예를 도시한다.

도 7 는 본 발명의 다른 실시 예에 따른 MIT 소자들의 평면도들로서, 전도층이 전극 위에 형성된 수평구조의 3단자 소자로 구현된 예를 도시한다.

도 8은 본 발명의 전도층의 전압(V)에 따른 전류(I)의 관계를 예시한 그래프 이다.

도 9는 본 발명의 실시예에 따른 보호회로, 등가 부하(R_L) 및 전압전원(Vp)에 대한 회로도이다.

도 10은 도 9의 전압전원(Vp) 1,500V의 전원이 가해졌을 때, MIT 소자에 걸리는 전압 대비 시간에 따른 그래프이다.

*도면의 주요부분에 대한 부호의 설명*

100, 210, 220, 230; MIT 소자

102; 기판 104, 106: 제1 및 제2 전극

108; 보호용 전극 110, 222; 전도층

202, 212; 게이트절연막 204, 214: 게이트전극

300; 보호회로

본 발명은 금속-절연체 전이를 이용한 소자에 관한 것으로, 특히 전체가 금속으로 전이하는 전도층(conductor)으로써 급격한 금속-절연체 전이 물질을 이용한 소자에 관한 것이다.

금속-절연체 전이는 모트(Mott) 절연체와 허바드(Hubbard) 절연체에서 발생하는 것으로 보고되고 있다. 허바드 절연체는 연속적인 금속-절연체 전이를 하는 것으로, 허바드 절연체를 채널층으로 사용하는 전계효과 트랜지스터(Field Effect Transistor: FET)가 D. M. Newns 등의 논문 Appl. Phys. Lett. 73, 1998, p780에 소개되어 있다. 허바드 절연체는 연속적으로 발생되는 금속-절연체 전이를 이용하므로, 금속적 특성을 가장 잘 나타낼 때까지 운반자(carrier)로 이용될 전하를 연속적으로 첨가하여야 한다.

모트 절연체에서 일어나는 급격한 금속-절연체 전이를 하는 이론은 Hyun-Tak Kim의 논문 NATO Science Series Vol II/67(Kluwer, 2002) p137 혹은 http://xxx.lanl.gow/abs/cond-mat/0110112에 제시되어 있다. 상기 논문 등에 따르면, 모트절연체는 속박되고(bounded) 금속적인 전자구조를 갖는 모트 절연체의 전자 간의 에너지 변화를 일으킴으로써 절연체로부터 금속으로의 전이가 연속이 아닌 급격하게 일어나는 특성을 갖는다. 이때, 전자 간의 에너지 변화는 온도, 압력 또는 전계의 변화 등에 의해 얻어질 수 있다. 예컨대, 모트 절연체에 저농도의 정공(hole)을 첨가함으로써 절연체로부터 금속으로의 전이가 급격하게 혹은 갑자기 일어난다.

종래의 급격한 금속-절연체 전이(metal-insulator transition; MIT) 소자는 불연속 MIT가 일어나면 갑자기 큰 전류가 흘러서 전도층이 파괴되는 경우가 대부분이다. 도 1은 종래의 MIT 소자(10)를 나타낸 평면도이다.

도 1에 도시된 바와 같이, 종래의 MIT 소자(10)는 기판(12)의 일정영역에 소정의 간격만큼 이격되도록 배치된 1쌍의 전극들(14, 16)을 포함한다. 전극들(14, 16) 사이에는 전극들(14, 16)을 전기적으로 연결하며, 급격한 금속-절연체의 전이 를 하는 MIT 물질층이 배치된다. MIT가 급격하게 일어나면, MIT 물질층은 금속으로 전이되므로 전도층(18; conducting layer)으로 사용할 수 있다. 이때, 전도층(18)은 W 만큼의 폭을 가진다.

도 2는 종래의 MIT 소자(10)의 전도층(18)의 구조의 균일성을 확인하기 위한 마이크로-라만분광기(micro-Raman spectroscopy)의 시편(20)의 상태를 나타낸 평면도이고, 도 3은 도 2의 전도층(18)에 대한 마이크로-라만분광의 결과를 나타낸 그래프이다. 잘 알려진 바와 같이, 라만분광법은 격자의 진동에너지를 관측하는 것으로 금속의 경우에는 피크(peak)가 형성되지 않는다. 설명의 편의를 위하여, 전도층의 폭(W)은 과장되게 표현되었다.

도 2를 참조하면, 시편(20)은 지지대(22)에 놓인 전도층(18) 및 예컨대 세 부분으로 구분되어 전도층(18)에 접촉하는 분석용 전극(24)을 구비한다. 즉, 상기 전극(24)은 상부(24a; up), 중심부(24b; center) 및 하부(24c; down)으로 나뉘어 돌출된 형상이다. 도 3은 라만변이(cm^-1)에 대한 강도는 기판, 예컨대 Al₂O₃를 나타내는 부분(a)과 전도층(18)에서 도 8의 f만큼 큰 전류가 흐를 때 측정된 부분(b, c)를 보여준다. b 곡선은 도2의 24b에서 c 곡선은 도 2의 24a와 24c에서 측정된 것이다. 여기서, 참조번호 35는 Al₂O₃를 나타내는 피크이다. 라만산란 피크는 그 전도층이 금속이 되지 않았다는 것을 뜻한다. 그래서 도 2의 24a와 24c에서는 아직 금속-절연체 전이가 일어나지 않았고 아직 절연체로 남아있다는 것을 뜻한다. 전도층의 중심인 24b에서는 금속이 되었다. 이와 같이, 부분적으로 절연체를 포함하는 전 도층(18)은 불균일한 전도층(18)이라고 한다. 한편, 전도층(18)으로 사용하기 위하여 MIT 현상이 일어나는 물질은 균일한 것이 바람직하다. 즉, MIT후의 전도층은 모두 금속으로 전이되는 균일한 전도층이어야 한다.

그런데, 제조방법의 한계로 인해 실제로는 전도층이 불균일하다는 것이 발명자들의 연구논문 New J. Phys. 6 (2004) 52에서 밝힌 바 있다. 이러한 불균일한 특성은 전도층(18)을 파괴시키는 것을 실험적으로 확인하였다. 구체적으로, 불균일한 전도층(18)은 대전류에 의해 발생하는 열에 의해 쉽게 파괴된다.

한편, MIT 현상을 다양한 응용 분야에 적용하기 위해서는 절연체에서 금속으로 전이된 후 대전류가 고르게 흐를 수 있어야 하는데, 이를 위해서는 균일한 전도층의 개발이 필수적이다. 이것은 MIT 소자에 전류가 흐를 때, 전술한 바와 같이 전도층이 파괴되는 것을 방지하는 방법은 확보되지 않고 있다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 전도층에 흐르는 전류에 의해 전도층이 파괴되는 것을 방지하는 급격한 금속-절연체 전이를 이용한 소자를 제공하는 데 있다.

상기 기술적 과제를 달성하기 위한 본 발명에 의한 급격한 금속-절연체 전이를 이용한 소자는 기판의 일정영역에 배치된 제1 전극과, 상기 제1 전극과 소정의 간격을 이루면서 배치된 제2 전극 및 상기 제1 전극과 제2 전극을 전기적으로 연결하며, 금속-절연체의 전이에 의해 전체가 금속상태로 전이될 수 있는 폭을 가진 적 어도 하나 이상의 전도층을 포함한다.

상기 전도층의 일측에는 게이트절연막을 게재하면서 상기 전도층의 일정영역을 덮으면서 연장되는 게이트 전극을 더 포함할 수 있다. , 상기 전도층, 상기 제1 전극 및 제2 전극은 보호회로를 이루고, 상기 보호회로와 병렬로 연결된 전기적인 시스템을 더 포함할 수 있다.

이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다. 다음에서 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예들은 당분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 실시예 전체에 걸쳐서 동일한 참조부호는 동일한 구성요소를 나타낸다.

본 발명의 실시예에서는 금속-절연체의 전이에 의해 전체가 금속상태로 전이되는 전도층과 이를 이용한 MIT 소자에 대해 제공할 것이다. 여기서, 전도층은 전류가 흐를 수 있는 경로를 가진 것으로써, 본 발명에서 정의하는 전도층은 전체가 금속상태로 전이될 수 있는 폭을 가진 것을 지칭한다. 즉, 전도층은 도 3에서 설명한 바와 같이, 라만 피크가 존재하지 않으며, 바람직하게는 전체에 걸쳐 균일하게 전류가 흐르는 것을 말한다.

본 발명의 전도층은 급격한 금속-절연체 전이(MIT)를 하는 물질층이다. 이에 따라, 본 발명의 전도층이 채용된 소자는 MIT 소자라고 할 수 있다. 상기 MIT 소자는 본 발명의 범주 내에서 다양하게 변화할 수 있다. 이하에서 제시할 MIT 소자는 몇 가지 대표적인 사례를 제시한 것이 불과하다.

(2단자 MIT 소자)

도 4는 본 발명의 일 실시예에 따른 MIT 소자(100)의 평면도로서, 수평구조의 2 단자 소자로 구현된 예를 도시한다.

도 4를 참조하면, 기판(102)의 일정영역에 배치된 제1 전극(104) 및 제1 전극(104)과 소정의 간격을 이루면서 배치된 제2 전극(106) 사이에 적어도 하나의 전도층(110)이 놓인다. 전도층(110)은 제1 전극(104)과 제2 전극(106)을 전기적으로 연결하며, 각각의 전도층(110)은 금속-절연체의 전이에 의해 전도층(110) 전체가 금속상태로 전이될 수 있는 폭을 가진다. 전도층(110)이 여러 개이면, 전도층(110)은 전기적으로 병렬로 연결되는 것이 바람직하다. 도시되지는 않았지만, 또한 기판(102)과 전도층(110) 사이에 버퍼층을 더 배치할 수 있다. 버퍼층은 기판(102)의 전면에 배치되어 있을 수 있다.

전도층(110)은 예컨대, 산소, 탄소, 반도체 원소(III-V족, II-VI족), 전이금속원소, 희토류원소, 란탄계 원소들을 포함하는 저 농도의 정공이 첨가된 무기물 화합물 반도체 및 절연체, 저 농도의 정공이 첨가된 유기물 반도체 및 절연체, 저 농도의 정공이 첨가된 반도체, 및 저 농도의 정공이 첨가된 산화물 반도체 및 절연체 중에서 선택된 적어도 하나일 수 있다.

전도층(110)은 전체가 금속상태로 전이되었으므로 라만(Raman) 피크(peak)가 형성되지 않는다. 또한, 전도층(110)은 전체에 걸쳐 균일하게 전류가 흐르는 것이 바람직하다. 전도층(110)에 전류가 균일하게 흐르면, 저항에 의한 열의 발생을 억 제할 수 있으므로, 보다 안정된 전도층(110)을 확보할 수 있다.

한편, 전도층(110)에 흐르는 전류는 전도층(110)의 각각의 면적을 합한 면적과 동일하면서 라만 피크가 형성된 하나의 전도층(도 3의 설명 참조)에 흐르는 전류에 비하여 적어도 2배 이상 클 수 있다. 예를 들어 도시한 바와 같이, 라만 피크가 형성된 하나의 전도층(불균일한 전도층)이 W의 폭을 가진다고 가정하면, 상기 전도층은 각각 W₁, W₂ 및 W₃의 폭을 가진 본 발명의 복수개의 전도층(110)으로 나눌 수 있다. 도면에서는 3개의 전도층(110; 균일한 전도층)을 예를 들어 설명하였으나, 필요에 따라 다양한 개수의 전도층(110)을 사용할 수 있다. 본 발명의 전도층(110)은 균일한 도체이므로 종래의 불균일한 전도층에 비하여 많은 전류가 흐를 수 있고, 또한 적절하게 병렬로 연결하면 더 많은 전류를 흐르게 할 수 있다.

제1 전극(104) 및 제2 전극(106)은 Li, Be, C, Na, Mg, Al, K, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Rb, Sr, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Cs, Ba, La, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Pb, Bi, Po, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Th, U, Np, Pu의 금속, 상기 금속들의 화합물 또는 상기 금속 및 상기 화합물을 포함하는 산화물 중에서 선택된 적어도 하나 이상의 물질로 이루어질 수 있다.

또한, 전도층(110)과 제1 전극(104) 사이 및 전도층(110)과 제2 전극(106) 사이에는 전도층(110)에 흐르는 전류에 의해 발생하는 열을 견딜 수 있는 보호용 전극(108)을 더 포함할 수 있다. 보호용 전극(108)은 Li, Be, C, Na, Mg, Al, K, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Rb, Sr, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Cs, Ba, La, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Pb, Bi, Po, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Th, U, Np, Pu의 금속, 상기 금속들의 화합물 또는 상기 금속 및 상기 화합물을 포함하는 산화물 중에서 선택된 적어도 하나 이상의 물질로 이루어질 수 있다.

기판(102)은 특별한 제한은 없으나, 유기물층, 무기물층 및 이들의 복합층으로 이루어진 적어도 하나의 층 또는 상기 층들이 패터닝된 구조체 중에서 선택된 어느 하나일 수 있다. 예를 들어 사파이어 단결정, 실리콘, 유리(glass), 수정(quartz), 화합물 반도체 및 플라스틱 등 다양한 물질을 사용할 수 있다. 다만, 유리나 플라스틱의 경우는 반응온도의 제한이 있으며, 플라스틱의 경우에는 플렉시블(flexible) 기판으로 사용할 수 있다. 실리콘, 유리 및 수정은 기판(102)의 직경이 8인치 이상이 요구되는 조건에서 유리하며, 이를 위해 절연막 위의 실리콘(silicon on insulator: SOI)을 사용할 수도 있다.

버퍼층은 전도층(110)의 결정성을 개선하고 부착력을 향상시키기 위한 것이다. 이를 위해, 전도층(110)의 격자상수와 유사한 값을 가지는 결정성 박막을 사용하는 것이 바람직하다. 예를 들어, 버퍼층은 산화알루미늄막, 고유전막, 결정성금속막 및 실리콘산화막 중의 적어도 어느 하나의 막을 사용할 수 있다. 이때, 산화알루미늄막은 결정성이 어느 정도 유지되는 정도이면 충분하고, 실리콘산화막은 가능한 한 얇게 형성하는 것이 바람직하다. 특히, 결정성이 우수한 고유전막, 예컨대 TiO₂막, ZrO₂막, Ta₂O₅막 및 HfO₂막 또는 이들의 혼합막 및/또는 결정성금속막을 포함하는 다층막을 버퍼층(104)으로 형성할 수 있다.

상술한 2단자 소자의 동작은, 전도층(110)이 금속으로 전이되어 흐르는 전류의 방향이 기판(102)에 수평한 방향이다. 상세하게는 설명되지 않았지만, 상기 전류의 방향이 기판(102)에 수직한 수직구조의 2단자 소자에도 본 발명의 전도층이 적용될 수 있다.

(3단자 소자)

도 5 내지 도 7은 본 발명의 다른 실시예에 따른 MIT 소자들(210, 220, 230)의 평면도들로서, 수평구조의 3단자 소자로 구현된 예를 도시한다. 이때, 도 4와 동일한 참조부호는 동일한 구성요소를 나타내는 것이므로, 이에 대한 상세한 설명의 생략하기로 한다.

3단자 소자는 예를 들어 도 5에서와 같이, 전도층(110) 상에는 게이트절연막(202)을 게재하면서 게이트절연막(202)의 일정영역을 덮으면서 연장되는 제3 전극(204)을 구비한 구조일 수 있다. 또한, 도 6에서와 같이, 전도층(110)과 기판(102) 사이에 전도층(110)의 일정영역을 덮으면서 게이트절연막(212)을 게재하면서 연장되는 제4 전극(214)을 구비한 구조일 수 있다. 즉, 도 5는 게이트전극(204)이 전도층(110)의 상부에 배치된 것이고, 도 6은 게이트전극(204)이 전도층(110)의 하부에 배치된 것이다.

나아가, 도 7에서와 같이 전도층의 형상을 제외하고 도 6의 게이트절연 막(212)을 게재한 게이트전극(214)와 동일한 구조를 갖고, 전도층(222)은 제1 전극(104)과 제2 전극(106) 사이의 전면을 덮는 구조일 수 있다. 이때, 전도층(222)은 금속-절연체의 전이에 의해 전도층 (222) 전체가 금속상태로 전이될 수 있는 폭(W_f)을 가지며, 도 5 및 도 6과는 달리, 분리되지 않은 상태의 하나의 전도층(222)이다. 전계가 인가될 때, 전도층(222)의 도전성 채널은 제1 전극(104)과 제2 전극(106) 사이의 최단거리를 따라 형성되므로, 도 7의 3단자 소자도 도 5 또는 도 6의 3단자 소자와 유사하게 동작할 수 있다.

도 5 내지 도 7에 적용된 게이트절연막들은 각각 전도층의 한 면만을 덮을 수 있다. 왜냐하면, 전도층들은 이미 금속으로 전이되었으므로, 잘 알려진 바와 같이 전류는 표피효과에 의해 전도층의 표면에 흐르기 때문이다. 필요한 경우, 전도층의 노출된 면, 예컨대 도 5의 상부면과 양 측면을 모두 덮어 게이트절연막과 접촉된 전도층에 흐르는 전류의 양을 조절할 수 있다.

도 5 내지 도 7은 본 발명의 전도층을 사용하여 다양한 형태의 3단자 소자에 적용된 예를 보여준 것이다. 따라서, 본 발명의 전도층은 본 발명의 범주에서 다양한 형태의 3단자 소자에 응용될 수 있을 것이다.

(MIT 보호회로)

도 8은 본 발명의 전도층의 전압(V)에 따른 전류(I)의 관계를 예시한 그래프이다. 이때, 사용된 전도층의 길이(L)은 약 15㎛이고 폭은 각각 약 10㎛의 전도층의 10개를 병렬로 연결하여 전체 전도층의 폭은 약 150㎛이었다. 또한, 그래프에서 □, ○ 및 △는 각각 실험한 회수 1회, 2회 및 3회를 가리킨다.

도 8을 참조하면, 전도층은 절연체(d)로부터 금속상태(f)로 급격하게 전기적 특성이 변화되는 임계전압(critical voltage, e)을 갖는다. 도시된 예에서, 본 발명에 적용된 급격한 전도층의 상기 임계전압(e)은 약 13V이다. 구체적으로, 양단에 강하되는 전압이 0V에서 약 13V까지는 거의 전류가 흐르지 않는 절연체(d)이며, 약 13V 보다 큰 전압에서는 금속상태(f)이다. 즉, 약 13V에서 전류의 불연속 점프가 일어난다. 이때, 금속상태(f)는 상대적으로 다량의 전자를 포함하고 있다. 한편, 상기 임계전압은 급격한 MIT 물질층을 포함하는 소자의 구조 및 사용된 물질층 종류 등에 따라 전기적 특성이 달라질 수 있다.

도 9는 하나의 사례로써 제시된 본 발명의 실시예에 따른 보호회로(300), 등가 부하(R_L) 및 전압전원(Vp)에 대한 회로도이다.

도 9에 의하면, 보호회로(300)는 전압전원(Vp)이 인가되는 단자를 통하여 등가부하(R_L)에 인가되는 정전기 또는 고전압 고주파수의 잡음을 제거하기 위한 것으로, MIT 소자, 예컨대 도 4의 2단자 소자와 보호저항 Rp가 직렬로 연결된 것이다. 보호회로(300)는 전압전원(Vp)과 병렬로 연결된다. 보호저항(Rp)은 MIT 소자에 인가되는 전압 또는 전류를 한정시켜 MIT 소자를 보호하기 위한 것이다.

도 10은 도 9의 전압전원(Vp)에 의해 전원이 가해진 시간에 따른 전압에 관한 그래프로서, 250V에서 1,000V까지는 50V 간격으로 측정하였고 1,000V에서 1,500V까지는 100V 간격으로 측정하였다. 각각의 단계에서 측정된 전압은 작은 ○ 로 표시되어 있다. 전도층은 도 8에 적용된 것으로, 사용된 전도층의 길이(L)은 약 15㎛이고 폭은 각각 약 10㎛의 전도층의 10개를 병렬로 연결하여 전체 전도층의 폭은 약 150㎛이었다.

도 10을 참조하면, 전원전압(Vp)에 의해 약 10^-9초 동안 약 1,500V의 전압을 가했을 때, 전도층은 MIT가 일어나서 전도층으로 대부분의 전류가 흘려간다. 보호회로의 저항 때문에 잔류하는 잔류전압(400)은 약 180V이고 나머지 전압인 약 1320V는 부하저항(R_L)에 가해진다. 그런데, 부하저항(R_L)에 가해진 전압은 전류가 거의 없는 것이므로, 전원전압에 의한 부하저항(R_L)의 파괴를 방지할 수 있다. 여기서, 전원전압은 단자를 통하여 인가되는 잡음일 수도 있다.

보호회로가 전류를 흘려 보낼 수 있는 능력은 전도층의 저항이 작을수록 크다는 것은 잘 알려진 바이다. MIT 후에, 절연체의 구조를 포함한 종래의 불균일한 전도층보다 본 발명의 실시예에 의한 전도층은 많은 전류를 흘려 보낼 수 있다. 본 발명의 전도층은 균일한 도체이므로 종래의 불균일한 전도층에 비하여 많은 전류가 흐를 수 있고, 또한 적절하게 병렬로 연결하면 더 많은 전류를 흐르게 할 수 있다.

이상, 본 발명은 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위내에서 당분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.

본 발명의 급격한 금속-절연체 전이를 이용한 소자는, MIT 전이 후에 전체가 금속으로 전이되는 전도층을 적어도 하나 이상 사용함으로써, 전도층에 흐르는 대전류에 의해 발생하는 열에 의해 전도층이 파괴되는 것을 방지할 수 있다.

나아가, 상기 전도층을 병렬로 연결함으로써, 전도층에 흐르는 전류의 양을 적절하게 조절할 수 있다.

Claims

기판의 일정영역에 배치된 제1 전극;

상기 제1 전극과 소정의 간격을 이루면서 배치된 제2 전극; 및

상기 제1 전극과 제2 전극을 전기적으로 연결하며, 금속-절연체의 전이에 의해 전체가 금속상태로 전이될 수 있는 폭을 가진 적어도 하나 이상의 전도층을 포함하는 급격한 금속-절연체 전이를 이용한 소자.
제1항에 있어서, 상기 전도층은 전기적으로 병렬로 연결되는 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 소자.
제1항에 있어서, 상기 전도층은 산소, 탄소, 반도체 원소(III-V족, II-VI족), 전이금속원소, 희토류원소, 란탄계 원소들을 포함하는 저 농도의 정공이 첨가된 무기물 화합물 반도체 및 절연체, 저 농도의 정공이 첨가된 유기물 반도체 및 절연체, 저 농도의 정공이 첨가된 반도체, 및 저 농도의 정공이 첨가된 산화물 반도체 및 절연체 중에서 선택된 적어도 하나인 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 소자.
제1항에 있어서, 상기 전도층은 전체에 걸쳐 균일하게 전류가 흐르는 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 소자.
제1항에 있어서, 상기 제1 전극 및 제2 전극은 Li, Be, C, Na, Mg, Al, K, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Rb, Sr, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Cs, Ba, La, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Pb, Bi, Po, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Th, U, Np, Pu의 금속, 상기 금속들의 화합물 또는 상기 금속 및 상기 화합물을 포함하는 산화물 중에서 선택된 적어도 하나 이상의 물질로 이루어진 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 소자.
제1항에 있어서, 상기 전도층과 상기 제1 전극 사이 및 상기 전도층과 상기 제2 전극 사이에는 상기 전도층에 흐르는 전류에 의해 발생하는 열을 견딜 수 있는 보호용 전극을 더 포함하는 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 소자.
제1항에 있어서, 상기 보호용 전극은 Li, Be, C, Na, Mg, Al, K, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Rb, Sr, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Cs, Ba, La, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Pb, Bi, Po, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Th, U, Np, Pu의 금속, 상기 금속들의 화합물 또는 상기 금속 및 상기 화합물을 포함하는 산화물 중에서 선택된 적어도 하나 이상의 물질로 이루어진 것을 특징으로 하는 급격한 금속-절연 체 전이를 이용한 소자.
제1항에 있어서, 상기 전도층의 일측에는 게이트절연막을 게재하면서 상기 전도층의 일정영역을 덮으면서 연장되는 게이트 전극을 더 포함하는 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 소자.
제8항에 있어서, 상기 게이트절연막은 상기 전도층의 적어도 일면을 덮는 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 소자.
제8항에 있어서, 상기 전도층 상에는 게이트절연막을 게재하면서 상기 전도층의 일정영역을 덮으면서 연장되는 제3 전극을 더 포함하는 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 소자.
제8항에 있어서, 상기 전도층과 상기 기판 사이에 게이트절연막이 게재하면서 상기 전도층의 일정영역을 덮으면서 연장되는 제3 전극을 더 포함하는 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 소자.
제8항에 있어서, 상기 전도층과 기판 사이에 게이트절연막을 게재하여 상기 기판의 일정영역을 덮으면서 연장되는 제3 전극을 더 포함하고, 상기 전도층은 상기 제1 전극 및 상기 제2 전극 사이의 전면을 덮는 것을 특징으로 하는 급격한 금 속-절연체 전이를 이용한 소자.
제1항에 있어서, 상기 전도층, 상기 제1 전극 및 제2 전극은 보호회로를 이루고, 상기 보호회로와 병렬로 연결된 전기적인 시스템을 더 포함하는 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 소자.
제13항에 있어서, 상기 보호회로는 급속한 금속-절연체 전이에 의해 대부분의 전류를 수용하는 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 소자.
제13항에 있어서, 상기 전기적인 시스템은 상기 보호회로에 대부분의 전류가 흐름으로써 보호받는 것을 특징으로 하는 급격한 금속-절연체 전이를 이용한 소자.